DE102021206080A1

DE102021206080A1 - Integrierte Schaltung und Verfahren zum Begrenzen eines schaltbaren Laststroms

Info

Publication number: DE102021206080A1
Application number: DE102021206080.3A
Authority: DE
Inventors: Carsten Hermann
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2021-06-15
Filing date: 2021-06-15
Publication date: 2022-12-15
Also published as: US20220397928A1; US11829179B2; CN115483915A

Abstract

Die Erfindung betrifft ein Verfahren und eine integrierte Schaltung (1) zum Begrenzen eines schaltbaren Laststroms. Die integrierte Schaltung umfasst einen Haupttransistor (M1), durch welchen im leitenden Zustand ein Laststrom zur Versorgung einer Last (RL) fließt und einen Spiegeltransistor (M2), wobei ein Gate-Anschluss des Spiegeltransistors (M2) mit einem Gate-Anschluss des Haupttransistors (M1) elektrisch verbunden ist und ein Source-Anschluss des Spiegeltransistors (M2) mit einem Source-Anschluss des Haupttransistors (M1) elektrisch verbunden ist. Ferner umfasst die integrierte Schaltung (1) eine Kopplungsschaltung (10, 10'), welche eingerichtet ist, eine Source-Drain-Spannung (Usd2) des Spiegeltransistors (M2) in Abhängigkeit von der Source-Drain-Spannung (Usd1) des Haupttransistors (M1) nachzuführen. Ferner wird eine Gate-Steuerschaltung (20, 20`) bereitgestellt, welche den Laststrom durch den Hauptschalter (M1) auf Basis eines Drain-Stroms durch den Spiegeltransistor (M2) begrenzt.

Description

Die vorliegende Erfindung betrifft eine integrierte Schaltung und ein Verfahren zum Begrenzen eines schaltbaren Laststroms.
Stand der Technik
In einem ASIC, anwendungsspezifische integrierte Schaltung, werden oft Schalter eingesetzt, welche elektrische Lastströme zur Versorgung von Lasten schalten sollen. Ein Schalter kann dabei beispielsweise durch einen MOS-Transistor realisiert werden, welcher bei geeigneter Ansteuerung zwei Lastanschlüsse niederohmig miteinander verbindet bzw. hochohmig voneinander trennt. Der Schalter wird dabei entsprechend der zu schaltenden Last dimensioniert. Er muss dabei im eingeschalteten Zustand die geforderte Leitfähigkeit aufweisen, das heißt er muss den von der Last benötigten Strom bereitstellen können. Aufgrund der endlichen Leitfähigkeit beziehungsweise des stets vorhandenen Serienwiderstandes entsteht Verlustleistung, welche abgeführt werden muss. Auch die Stromtragfähigkeit der Aufbau- und Verbindungstechnik wie zum Beispiel Bonddrähte, Gehäuse-Metallisierung, Leiterbahnen, Steckkontakte oder Leitungen müssen ebenso endsprechend dimensioniert sein, um den maximal auftretenden Strom führen zu können.
Um wirtschaftlichen Gesichtspunkten zu genügen, werden typischerweise die beteiligen Komponenten nur bis zur Grenze des funktionalen Bereichs dimensioniert. Für den Fehlerfall, zum Beispiel bei einem Kurzschluss oder bei einer Last, welche niederohmiger als vorgesehenen war, wird daher eine Strombegrenzung durchgeführt. Dadurch wird eine thermische Zerstörung des Schalters oder der zum Aufbau und der Verbindungstechnik gehörigen Komponenten verhindert.
Zum Zwecke der Strombegrenzung oder Abschaltung ist die Erfassung des Stromes erforderlich, welcher durch den Schalter im leitenden Zustand fließt.
1 zeigt hierzu eine typische integrierte Schaltung 1 zur Begrenzung eines schaltbaren Laststroms gemäß des Standes der Technik. Der Strom erzeugt durch eine Versorgungsquelle V_DD, welcher durch den Transistor M1 durchfließt, wird über einen in Serie zu dem Transistor M1 angeordneten Shunt-Widerstand R_sh geführt, an dessen beiden Anschlüssen, beispielsweise an den Kontakten K2 und K3, ein Spannungsabfall U_sh entsteht.
Dieser Spannungsabfall U_sh kann mit Hilfe des Ohm'schen Gesetzes und aufgrund der Kenntnis des Shunt-Widerstandes R_sh auf den Strom I_sh umgerechnet werden, welcher den Shunt-Widerstand R_sh und somit auch den Transistor M1 durchfließt. Insbesondere ergibt sich I_sh = U_sh / R_sh.
Im Folgenden werden weitere Details der integrierten Schaltung 1 beschrieben. Über einen Steuereingang 28 kann ein Gate-Anschluss des Transistors M1 so angesteuert werden, dass der Transistor M1 in einen leitenden Zustand gebracht wird. Im leitenden Zustand wird der Drain-Anschluss und der Source-Anschluss durch Ausbildung eines leitenden Kanals niederohmig miteinander verbunden. Die Ansteuerung kann über einen Logikbaustein 26 und optional über einen Treiber erfolgen, wobei Letzterer hier nicht ausdrücklich gezeigt ist.
Ein Laststrom I_L, welcher den Lastwiderstand R_L durchfließt, entspricht in guter Näherung, d.h. unter Vernachlässigung derjenigen Ströme, welche in den Komparator 24 fließen, dem Strom I_sh durch den Shunt-Widerstand R_sh. Es gilt demnach I_sh ≈ I_L. An dem Eingang des Komparators 24 liegt somit eine Spannung Um = R_sh I_sh - U_ref ≈ R_sh I_L - U_ref an.
Für den Fall, dass der Laststrom I_L bei null liegt, ist in dieser rein beispielhaften Logik der Ausgang des Komparators 24 auf LOW. Übersteigt der Laststrom I_L den Wert U_ref/R_sh, so wird der Ausgang des Komparators 24 auf HIGH gezogen. Dann kann eine Gate-Steuerung, hierbei beispielhaft umfassend einen Logikbaustein 26, bewirken, dass das Gate des Transistors M1 so angesteuert wird, dass der Transistor M1 sperrt und entsprechend seinen Drain- und Source-Anschluss hochohmig voneinander trennt.
Nachteilig ist jedoch, dass je genauer der Strom erfasst werden soll, desto genauer muss der Shunt-Widerstand R_sh ausgeführt sein. Er kann als externes Bauelement außerhalb der Schaltung 1, das heißt außerhalb des ASICs, im System platziert oder aber innerhalb der Schaltung 1, das heißt im ASIC, integriert werden. Externe Shunt-Widerstände R_sh können sehr genau ausgebildet werden, benötigen aber sehr viel Raum auf der Leiterplatte und verursachen zusätzliche Kosten.
Ist der Shunt-Widerstand in der Schaltung 1 integriert, so erreicht man ohne aufwendigen Abgleich jedoch nur geringe Genauigkeiten. Ferner entsteht ein zusätzlicher Spannungsabfall U_sh über dem Shunt-Widerstand R_sh, welcher den Gesamtwiderstand aus Transistor M1 und Shunt-Widerstand R_sh vergrößert. Dadurch wird eine zusätzlich im System oder in der Schaltung, d.h. im ASIC, abzuführende Verlustleitung generiert.
Je kleiner der Shunt-Widerstand R_sh ausgeführt ist, desto geringer sind diese Leistungsverluste. Dadurch wird jedoch auch die Signalauswertung des dann sehr kleinen Spannungsabfalls U_sh über dem Shunt-Widerstand R_sh aufwendiger. Dies erfordert in der Regel dann den Einsatz sehr genauer Verstärkerschaltungen. Zusätzlich muss die Anforderung an ausreichende Bandbreite zur Verfügung gestellt werden, damit im Falle von einer zu hohen Stromstärke entsprechend schnell Gegenmaßnahmen eingeleitet werden können. Insbesondere muss verhindert werden, dass es zu der bereits oben beschriebenen Zerstörung kommen kann.
Offenbarung der Erfindung
Erfindungsgemäß wird eine integrierte Schaltung zum Begrenzen eines schaltbaren Laststroms zur Verfügung gestellt. Die integrierte Schaltung umfasst dabei einen zwischen einem leitenden und einem nicht-leitenden Zustand schaltbaren Haupttransistor. Durch diesen Haupttransistor fließt im leitenden Zustand ein Laststrom zur Versorgung einer Last. Ferner umfasst die integrierte Schaltung einen Spiegeltransistor, wobei ein Gate-Anschluss des Spiegeltransistors mit einem Gate-Anschluss des Haupttransistors elektrisch verbunden ist und ein Source-Anschluss des Spiegeltransistors mit einem Source-Anschluss des Haupttransistors elektrisch verbunden ist. Ferner umfasst die integrierte Schaltung eine Kopplungsschaltung, welche mit Drain-Anschlüssen des Haupttransistors und des Spiegeltransistors elektrisch verbunden und eingerichtet ist, eine Source-Drain-Spannung des Spiegeltransistors in Abhängigkeit von der Source-Drain-Spannung des Haupttransistors nachzuführen. Die integrierte Schaltung umfasst ferner eine Gate-Steuerschaltung, welche mit dem Gate-Anschluss des Haupttransistors elektrisch verbunden und dazu eingerichtet ist, den Laststrom durch den Hauptschalter auf Basis eines Drain-Stroms durch den Spiegeltransistor zu begrenzen.
Die verwendeten Transistoren können insbesondere MOS-Transistoren sein. Das Prinzip ist auch auf JFET-Transistoren oder Bipolar-Transistoren anwendbar. Es können ferner P-Kanal- sowie N-Kanal-Transistoren verwendet werden, insbesondere PMOS-Transistoren oder aber auch NMOS-Transistoren. Mit dem Begriff Kopplungsschaltung ist ein Schaltungsbereich oder auch einzelne Schaltungselemente zu verstehen, welche die Source-Drain-Spannung des Spiegeltransistors von der Source-Drain-Spannung des Haupttransistors abhängig macht. Nachführen bedeutet mit anderen Worten ein Anpassen der Source-Drain-Spannung. Das bedeutet, dass die Source-Drain-Spannung des Haupttransistors auf den Spiegeltransistor übertragen wird, d.h. insbesondere, dass eine Änderung der Source-Drain-Spannung des Haupttransistors zu einer entsprechenden Änderung der Source-Drain-Spannung führt. Bevorzugt ist eine Abhängigkeit durch U_sd2=U_sd1+U_offs realisiert, wobei U_offs positiv, negativ oder auch identisch null sein kann. Der Haupttransistor wird im Triodenbereich bzw. im linearen Bereich betrieben. Ein Spiegeltransistor ist mit anderen Worten ein Nebentransistor beschaltet wie oben beschrieben. Der Strom des Spiegeltransistors ist somit ein verkleinertes Abbild, bzw. ein verkleinertes Spiegelbild, des Stromes des Haupttransistors. Der Source-Drain-Strom, bzw. Drain-Strom, des Spiegeltransistors ist, zumindest in einem Laststrombereich, proportional zum Laststrom. Das Steuern des Gate-Anschlusses erfolgt insbesondere dann, wenn der Drain-Strom durch den Spiegeltransistor einen bestimmten Schwellwert erreicht hat. Dieser Schwellwert korrespondiert zu dem maximalen Laststrom, welcher durch den Hauptschalter geführt werden darf.
Die Erfindung hat den Vorteil, dass ein externes Bauelement wie der Shunt-Widerstand eingespart werden kann oder auch kein Abgleich eines internen Shunt-Widerstands erforderlich ist. Dadurch entfällt auch der zusätzliche Spannungsabfall über dem Shunt-Widerstand, sodass keine zusätzliche Verlustleistung durch einen Shunt entsteht und folglich auch keine zusätzliche Wärmeabfuhr ermöglicht werden muss. Der Gesamtwiderstand des Schalters verringert sich etwa um den Wert des eingesparten Shunt-Widerstandes. Der Haupttransistor könnte zur Erzielung eines geforderten Gesamtwiderstandes auch kleiner ausgeführt werden. Ferner vereinfacht sich die Auswerteelektronik. Im Detail ermöglicht die Erfindung durch Kopplung der Drain-Source-Spannungen, bzw. durch das Nachführen, und die Beschaltung der Gate- und Source-Anschlüsse, dass ein Strom durch den Spiegeltransistor geführt wird, welcher proportional zum Laststrom durch den Hauptschalter ist. Dadurch stellt der Spiegeltransistor eine gespiegelte Version, bzw. ein Abbild des Haupttransistors dar. Somit ist es durch Erfassen des Drain-Stroms durch den Spiegeltransistor möglich, auf den Laststrom durch den Hauptschalter zu schließen bzw. diesen zu erfassen und auf Basis dieses durch den Spiegeltransistor fließenden Stroms den Laststrom zu begrenzen.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben und in der Beschreibung beschrieben.
Bevorzugt ist ein Weite-zu-Länge-Verhältnis des Haupttransistors gegenüber einem Weite-zu-Länge-Verhältnis des ersten Nebentransistor um einen Faktor α>1 größer, bevorzugt α≥10, noch bevorzugter α≥100. Dadurch wird ein verkleinertes Abbild des Haupttransistors erzeugt. Insbesondere wird somit nur ein sehr geringer Strom durch den Spiegeltransistor fließen entsprechend dem Faktor α in Relation zum Haupttransistor. Beispielsweise kann die Stromstärke 1 mA betragen, während der Laststrom 1A beträgt im Fall von α=1000.
Vorzugsweise umfasst die Kopplungsschaltung einen ersten Nebentransistor, welcher mit dem Spiegeltransistor in Serie geschaltet ist. Ferner umfasst die Kopplungsschaltung einen zweiten Nebentransistor, welcher diodenverbunden und mit dem Haupttransistor in Serie geschaltet ist, wobei ein Gate-Anschluss des zweiten Nebentransistors mit einem Gate-Anschluss des zweiten Nebentransistors elektrisch verbunden ist. Ferner kann die Kopplungsschaltung eine mit dem Drain-Anschluss des zweiten Nebentransistors verbundene erste Stromsenke umfassen. Die erste Stromsenke kann beispielsweise durch einen Transistor ausgebildet sein. Die Stromstärke ist dabei fest voreingestellt. Der zweite Nebentransistor, bei welchem Gate-Anschluss und Drain-Anschluss verbunden sind, ist immer im Sättigungsbereich und es stellt sich durch die Stromsenke eine Gate-Source Spannung ein. Diese Beschaltung sorgt für eine automatische Nachführung der Source-Drain-Spannungen des Spiegeltransistors in Abhängigkeit von der Source-Drain-Spannung des Haupttransistors, insbesondere können die Source-Drain-Spannungen identisch gestellt werden, d.h. die Drain-Potentiale können den gleichen Wert aufweisen. Alternativ können sich die Drain-Source-Spannungen auch um einen Offset, welcher negativ oder positiv sein kann, voneinander unterschieden. Die beschriebene Realisierung der Spannungskopplung mittels Transistoren hat den Vorteil, dass nur ein sehr geringer Schaltungsaufwand betrieben werden muss.
In einer bevorzugten Ausführungsform der integrierten Schaltung ist ein Weite-zu-Länge-Verhältnis des ersten Nebentransistors von einem Weite-zu-Länge-Verhältnis des zweiten Nebentransistors um einen Faktor β unterschiedlich. Für β≠1 ergibt sich somit ein weiterer Optimierungsparameter, um die Dimensionierung der integrierten Schaltung zu verbessern und Arbeitspunkte der Transistoren einzustellen. Mittels dieses Faktors kann der oben beschriebene Offset, siehe oben Uoffs, realisiert werden.
Bevorzugt umfasst die Kopplungsschaltung einen ersten Nebentransistor, welcher mit dem Spiegeltransistor in Serie geschaltet ist. Ferner umfasst die integrierte Schaltung einen ersten Operationsverstärker, wobei Eingänge des ersten Operationsverstärkers mit den Drain-Anschlüssen des Haupttransistors und des Spiegeltransistors elektrisch verbunden sind, und wobei ein Ausgang mit dem Gate-Anschluss des ersten Nebentransistors elektrisch verbunden ist. Dadurch kann sichergestellt werden, dass sich eine automatische, Kopplung der Source-Drain-Spannungen zwischen Haupt- und Spiegeltransistor einstellt. Durch Regelung der Eingangsdifferenz auf 0V kann insbesondere die Gleichheit der Drain-Source-Spannungen erzeugt werden. Insbesondere kann durch den Operationsverstärker eine sehr genaue beziehungsweise präzise Einstellung der Potentiale vorgenommen werden.
Vorzugsweise ist die Kopplungsschaltung dazu eingerichtet, die Source-Drain-Spannung des Spiegeltransistors mit der Source-Drain-Spannung des Haupttransistors auf einen gleichen Wert einzustellen. Dies kann jeweils mittels der beiden oberen Kopplungsschaltungen erfolgen, wobei diese Abhängigkeit in der Kopplungsschaltung mit den zwei Nebentransistoren im Fall von β=1 erzielt wird und Verwendung des Operationsverstärkers stets erfüllt ist. In diesem Fall liegen an dem Spiegeltransistor identische Potentiale an.
Bevorzugt umfasst die integrierte Schaltung einen Messwiderstand, welcher mit dem Drain-Anschluss des ersten Nebentransistors in Serie geschaltet ist, und wobei die Gate-Steuerschaltung einen zweiten Operationsverstärker umfasst und welche dazu eingerichtet ist, den Gate-Anschluss des Haupttransistors auf Basis der Differenz einer Messspannung über dem Messwiderstand und einer Referenzspannung zu regeln. Mit Hilfe dieser Beschaltung wird ein Regelkreis beschrieben. Das Begrenzen entspricht somit in diesem Fall einem Regeln, d.h. ein weiterer Anstieg eines Laststroms über einen Regelpunkt hinaus, das heißt über einen maximalen Laststrom hinaus, wird verhindert, d.h. begrenzt. Das Regeln erfolgt hierbei, wenn ein Drain-Strom durch den Spiegeltransistor einen Schwellwert erreicht. Bei diesem Schwellwert fließt der maximale Laststrom durch den Haupttransistor. Dadurch wird ein Regelkreis realisiert, bei welchem mittels des Strompfads durch den Spiegeltransistor ein maximaler Laststrom durch den Haupttransistor nicht überschritten wird.
Vorzugsweise umfasst die integrierte Schaltung eine zweite Stromsenke, welche mit einem Drain-Anschluss des ersten Nebentransistors elektrisch verbunden ist, und wobei die Gate-Steuerschaltung einen Komparator umfasst und dazu eingerichtet ist, den Hauptschalter in einen nicht-leitenden Zustand zu schalten, wenn der Drain-Strom durch den Spiegeltransistor größer als der Stromwert der zweiten Stromsenke ist. Dadurch kann mittels Erfassung des Drain-Potentials ein fester Umschaltpunkt festgelegt werden. Im Fehlerfall kann somit ein hartes Ausschalten erzeugt werden. Vorteil ist, dass die Schaltung sofort geschützt werden kann bei Überstrom und somit Schaden von Schaltungskomponenten verringert werden kann. Das Abschalten erfolgt hierbei, wenn ein Drain-Strom durch den Spiegeltransistor einen Schwellwert erreicht. Bei diesem Schwellwert fließt der maximale Laststrom durch den Haupttransistor.
Das erfindungsgemäße Verfahren zum Begrenzen eines schaltbaren Laststroms umfasst dabei grundsätzlich die folgenden Schritte: In einem ersten Schritt erfolgt das Bereitstellen eines Spiegeltransistors und eines zwischen einem leitenden und einem nicht-leitenden Zustand schaltbaren Haupttransistors, durch welchen im leitenden Zustand ein Laststrom zur Versorgung einer Last fließt. Dabei ist ein Gate-Anschluss des Spiegeltransistors mit einem Gate-Anschluss des Haupttransistors elektrisch verbunden und ein Source-Anschluss des Spiegeltransistors mit einem Source-Anschluss des Haupttransistors elektrisch verbunden. In einem weiteren Schritt umfasst das Verfahren das Nachführen einer Source-Drain-Spannung des Nebentransistors in Abhängigkeit von der Source-Drain-Spannung des Haupttransistors. In einem weiteren Schritt erfolgt das Begrenzen eines Laststroms durch den Hauptschalter auf Basis eines Drain-Stroms durch den Spiegeltransistor.
Es gelten hierbei die gleichen Vorteile wie hinsichtlich der oben beschriebenen integrierten Schaltung.
Vorzugsweise umfasst das Verfahren zum Begrenzen eines schaltbaren Laststroms ein Regeln oder ein Abschalten des Laststroms. Somit kann auf verschiedene Weise verhindert werden, dass ein Überstrom, zum Beispiel in einem Fehlerfall, durch den Haupttransistor fließt.
Figurenliste
Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen und der nachfolgenden Beschreibung näher erläutert. Es zeigen:

1 eine integrierte Schaltung zum Begrenzen eines schaltbaren Laststroms gemäß des Standes der Technik,
2 eine integrierte Schaltung zum Begrenzen eines schaltbaren Laststroms gemäß einer ersten Ausführungsform der Erfindung,
3 eine integrierte Schaltung zum Begrenzen eines schaltbaren Laststroms gemäß einer zweiten Ausführungsform der Erfindung,
4 eine integrierte Schaltung zum Begrenzen eines schaltbaren Laststroms gemäß einer dritten Ausführungsform der Erfindung,
5 eine integrierte Schaltung zum Begrenzen eines schaltbaren Laststroms gemäß einer vierten Ausführungsform der Erfindung, und
6 ein schematisches Verfahren zum Begrenzen eines schaltbaren Laststroms gemäß einer Ausführungsform der Erfindung.

Ausführungsformen der Erfindung
In der 2 ist eine integrierte Schaltung 1 zum Begrenzen eines schaltbaren Laststroms gemäß einer ersten Ausführungsform der Erfindung gezeigt. Die integrierte Schaltung 1 umfasst einen Haupttransistor M1. Der Haupttransistor M1 dient zum Schalten eines Laststroms zur Versorgung einer (externen) Last R_L, welche hier durch einen Widerstand repräsentiert ist. Ein Source-Anschluss des Haupttransistors M1 ist dabei mit einem ersten Kontakt K1 und einem zweiten Kontakt K2 an eine externe elektrische Leitung, insbesondere an eine Versorgungsspannung Vdd angeschlossen. Der erste Kontakt K1 liegt in diesem Beispiel an einer positiven Versorgungsspannung Vdd an. Die Last R_L ist entsprechend in Serie geschaltet mit dem Haupttransistor M1.
Der Haupttransistor M1 ist schaltbar zwischen einem leitenden Zustand, das heißt einem niederohmigen Zustand, und einem nicht-leitenden Zustand, das heißt einem hochohmigen Zustand. Im leitenden Zustand fließt im Wesentlichen ein Laststrom I_L durch den Haupttransistor M1. Dieser entspricht somit dem Drain-Source-Strom I_sd1 über die Source-Drain-Strecke des Haupttransistors M1, d.h. l_L≈I_sd1.
Ferner umfasst die integrierte Schaltung 1 einen Spiegeltransistor M2. Der Spiegeltransistor M2 ist hinsichtlich seiner Source-Drain-Strecke parallel zum Haupttransistor M1 geschaltet. Ein Gate-Anschluss des Spiegeltransistors M2 ist mit einem Gate-Anschluss des Haupttransistors M1 elektrisch verbunden. Ferner ist ein Source-Anschluss des Spiegeltransistors M2 mit einem Source-Anschluss des Haupttransistors M1 elektrisch verbunden. Durch die Beschaltung ist sichergestellt, dass die Source-Gate-Spannung der beiden Transistoren M1, M2 gleich ist, d.h. U_sg2=U_sg1. Der Haupttransistor M1 wird hierbei im linearen Bereich, das heißt im Triodenbereich, betrieben. In diesem Betriebszustand wird sein Source-Drain-Strom I_SD1 nicht allein von der Source-Gate-Spannung U_SG1 bestimmt, sondern maßgeblich auch durch die Source-Drain-Spannung U_SD1.
Die integrierte Schaltung 1 umfasst daher ferner eine Kopplungsschaltung 10. Die gestrichelten Linien in der 2, welche die Kopplungsschaltung 10 anzeigen, dienen wie auch in den weiteren Figuren lediglich zur besseren Illustration der integrierten Schaltung 1. Die Kopplungsschaltung 10 ist mit Drain-Anschlüssen des Haupttransistors M1 und des Spiegeltransistors M2 elektrisch verbunden. Die Kopplungsschaltung 10 ist derart ausgebildet, eine Source-Drain-Spannung Usd2 des Spiegeltransistors M2 abhängig von der Source-Drain-Spannung Usd1 des Haupttransistors M1 nachzuführen bzw. einzustellen. Mit anderen Worten wird die Source-Drain-Spannung Usd1 des Haupttransistors M1 über dem Spiegeltransistor M2 forciert bzw. an diesen übertragen. Diese Abhängigkeit ist bevorzugt (in erster Näherung) folgendermaßen: U_sd2 = U_sd1 + U_offs, wobei U_offs positiv, negativ oder 0 sein kann. In bestimmten Ausführungsformen ist bevorzugt U_sd2=U_sd1. Durch diese Abhängigkeit wird erreicht, dass der Drain-Strom I_sd2 durch den Spiegeltransistor M2, zumindest in einem Laststrombereich, proportional ist zum Drain-Strom I_sd1 durch den Haupttransistor M1. Der Drain-Strom I_sd2 durch den Spiegeltransistor M2 stellt somit ein Maß für den durch den Haupttransistor M1 fließenden Strom dar. Erhöht sich der Drain-Strom I_sd1 durch den Haupttransistor M1, so erhöht sich entsprechend auch der Drain-Strom I_sd2 durch den Spiegeltransistor M2. Bevorzugte Ausführungen der Kopplungsschaltungen werden in den weiteren Figuren beschrieben.
Bevorzugt ist ein Weite-zu-Länge-Verhältnis des Haupttransistors M1 gegenüber einem Weite-zu-Länge-Verhältnis des Spiegeltransistors M2 um einen Faktor α>1 größer, bevorzugt α≥10, noch bevorzugter α≥100. Das heißt, falls der erste Haupttransistor M1 ein Weite-zu-Länge-Verhältnis W_a/L_a hat, so hat bevorzugt der Spiegeltransistors M2 ein Weite-zu-Länge-Verhältnis αW_a/L_a. Bei gleicher Spannung U_sd2=U_sd1 resultiert eine solche Dimensionierung darin, dass der Drain-Strom I_sd2 um einen Faktor α geringer ist als der Drain-Strom I_sd1. Dadurch kann ein entsprechend kleiner Proportionalstrom in den Strompfad durch den Spiegeltransistor M2 geführt werden. Ein Faktor α≥100 ist insbesondere von Vorteil, da so nur ein kleiner Strom vom Haupttransistor M1 abgezweigt wird. Der Spiegeltransistor M2 kann somit entsprechend klein dimensioniert werden.
Die integrierte Schaltung 1 umfasst ferner eine Gate-Steuerschaltung 20. Die Gate-Steuerschaltung 20 ist mit dem Gate-Anschluss des Haupttransistors M1 elektrisch verbunden, beziehungsweise mit dem gemeinsamen Gate-Anschluss elektrisch verbunden. Mittels der Gate-Steuerschaltung 20 kann die Gate-Spannung am Haupttransistor M1 gesteuert werden, insbesondere automatisch gesteuert werden. Die Gate-Steuerschaltung 20 begrenzt den Laststrom durch den Hauptschalter M1 auf Basis des Drain-Stroms durch den Spiegeltransistor M2. Der Drain-Strom durch den Spiegeltransistor M2 ist, wie oben beschrieben, proportional zum Laststrom. Dadurch kann mittels Erfassung dieses abgezweigten Stroms eine Begrenzung durchgeführt werden. Bevorzugte Beispiele dazu werden im Folgenden näher beschrieben.
In der hier beschriebenen bevorzugten Ausführungsform umfasst die Kopplungsschaltung 10 einen ersten Nebentransistor M3. Der erste Nebentransistor M3 ist mit dem Spiegeltransistor M2 in Serie geschaltet. Mit andern Worten ist der Source-Anschluss des ersten Nebentransistors N3 mit dem Drain-Anschluss des Spiegeltransistors M2 elektrisch verbunden.
Ferner umfasst die Kopplungsschaltung 10 in dieser bevorzugten Ausführung einen zweiten Nebentransistor M4. Der zweite Nebentransistor M4 ist ferner Dioden-verbunden, das heißt dieser ist mit anderen Worten als ein als Diode verschalteter Transistor ausgebildet. Gate-Anschluss und Drain-Anschluss sind somit miteinander elektrisch verbunden. Der zweite Nebentransistor M4 ist somit stets im Sättigungsbereich. Ferner ist der zweite Nebentransistor M4 mit dem Haupttransistor M1 in Serie geschaltet. Das bedeutet mit anderen Worten, dass der Drain-Anschluss des Haupttransistors M1 mit dem Source-Anschluss des zweiten Nebentransistors M4 elektrisch verbunden ist. Ferner ist ein Gate-Anschluss des ersten Nebentransistors M3 mit einem Gate-Anschluss des zweiten Nebentransistors M4 elektrisch verbunden. Die Kopplungsschaltung 10 umfasst ferner eine Stromsenke 11, welche mit dem Drain-Anschluss des zweiten Nebentransistors M4 verbunden ist. Diese Beschaltung sorgt dafür, dass sich eine Source-Gate-Spannung Usg4 über dem zweiten Nebentransistor M4 ausbildet gemäß dem festgelegten Wert I_s der ersten Stromsenke I1. Die erste Stromsenke I1 kann beispielsweise als weiterer Transistor ausgeführt sein.
Die Kopplungsschaltung 10 ermöglicht eine Spannungskopplung der Drain-Potentiale. Insbesondere kann der Spiegeltransistor M2 über die Spannungskopplung so betrieben werden, dass die Source-Drain-Spannung U_sd2 des Spiegeltransistors M2 in Abhängigkeit von der Source-Drain-Spannung U_sd1 des Haupttransistors M1 angepasst wird. Insbesondere bei gleichartiger Dimensionierung der Nebentransistoren M3, M4 können die Drain-Source-Spannungen U_sd2 und U_sd1 gleichgestellt werden. Der Schaltungsaufwand dieser Beschaltung ist vorteilhaft gering.
Ein Weite-zu-Länge-Verhältnis des ersten Nebentransistors M3 kann ferner gegenüber einem Weite-zu-Länge-Verhältnis des zweiten Nebentransistors M4 einen Faktor β aufweisen, insbesondere kann β ≠1 sein. Das heißt, falls der erste Nebentransistor M3 ein Weite-zu-Länge-Verhältnis W_b/L_b hat, so kann der zweite Nebentransistor M4 ein Weite-zu-Länge-Verhältnis βW_b/L_b haben. Beispielsweise kann β ein leichter Korrekturwert sein wie beispielsweise im Bereich von 0,1 bis 10 und kann zur Arbeitspunktkorrektur bzw. Arbeitspunktoptimierung verwendet werden. Dadurch weist die elektrische Schaltung einen weiteren Freiheitsgrad zur Dimensionierung auf. Über den Faktor Beta kann so ein Offset, d.h. eine Offset-Spannung U_offs, realisiert werden. Insgesamt kann die Source-Gate-Spannung U_sg3 und damit auch die Source-Drain-Spannung U_sd2 des Spiegeltransistors M2 abhängig sein von dem Drain-Strom des Spiegeltransistors I_sd2.
Die integrierte Schaltung 1 umfasst ferner einen Messwiderstand R_m, welcher mit dem Drain-Anschluss des ersten Nebentransistors M3 in Serie geschaltet ist. Durch den Messwiderstand R_m fließt somit eine Messstrom I_m, welcher dem Drain-Strom I_sd2 entspricht und somit proportional ist zum Laststrom durch den Spiegeltransistors M2.
Die Gate-Steuerschaltung 20 umfasst in dieser Ausführung einen Operationsverstärker 22. Ein positiver Eingang des Operationsverstärkers 22 kann hierbei mit dem Drain-Anschluss des zweiten Nebentransistors M4 verbunden sein. Somit liegt die Messspannung U_M über dem Messwiderstand R_m an diesem Eingang an. Ein negativer Eingang kann auf eine Referenzspannung Vref gestellt werden, beispielsweise mittels einer Spannungsquelle V. Der Ausgang des Operationsverstärkers 22 kann ferner mit dem Gate-Anschluss des ersten Haupttransistors M1 elektrisch verbunden werden. Somit wird eine Regelschaltung realisiert auf Basis des Drain-Stroms I_sd2 durch den Spiegeltransistor M2. In weiteren Ausführungsformen der Erfindung ist vorgesehen, dass eine Timerschaltung vorgesehen ist, welche nach einer bestimmten Zeit, in welcher der maximale Laststrom fließt, eine komplette Abschaltung erzielt wird. Dadurch wird ein Betrieb in einem dauerhaften Fehlerfall vermieden.
Der Operationsverstärker 22 ist ferner dazu eingerichtet, den Gate-Anschluss des Haupttransistors M1 auf Basis der Differenz der Messspannung U_m über dem Messwiderstand R_m und der Referenzspannung U_ref zu regeln, sodass sich die Messspannung U_m=U_ref einstellt. Dadurch wird in dieser Ausführung der maximale Laststrom I_Lmax festgelegt. Dieser maximale Laststrom I_Lmax kann somit auf Basis von Uref, Rm, den Faktoren α und β und des Stroms I_s der Stromsenke I₁ festgelegt werden.
Die beschriebene Ausführungsform soll im Folgenden anhand von illustrativen Beispielen weiter beschrieben werden, wobei die Erfindung nicht auf diese Beispiele beschränkt ist.
Der Messstrom I_M durch den Messwiderstand R_M ist proportional zum Laststrom I_L. Der Proportionalitätsfaktor wird bestimmt durch die Festlegung der Koeffizienten α und β und durch die Festlegung des Stromes I₁. Für β = 1 und I₁ = I_L / α gilt beispielsweise I_SD2 = I_SD1 / α bzw. I_M = I_L / α.
Beispielsweise kann der Strom der Stromsenke I₁ auf den maximalen Laststrom I_Lmax eingestellt werden: I_S = I_Lmax / α. Mit Hilfe des Faktors β kann dann das Verhältnis I_L / I_M entsprechend der allgemein bekannten Abhängigkeit des Drain-Source- bzw. Source-Drain-Stromes eines MOS-Transistors von seiner Drain-Source- bzw. Source-Drain-Spannung im Trioden-Bereich bzw. im linearen Bereich größer oder kleiner als α gewählt werden. Das bietet einen zusätzlichen Freiheitsgrad bei der Dimensionierung der Schaltung.
Die Referenzspannung U_REF der Spannungsquelle V bestimmt somit zusammen mit der Wahl des Messwiderstandes R_M, den Koeffizienten α und β und der Wahl des Stromes I₁ den maximalen Laststrom I_Lmax, der durch den als Schalter arbeitenden Haupttransistor M₁ fließen kann. Für β = 1, I_S = I_Lmax / α und R_M = U_REF / I_S gilt beispielsweise I_Lmax / α = U_REF / R_M.
In der 3 ist eine integrierte Schaltung 1 gemäß einer zweiten Ausführungsform der Erfindung gezeigt. Diese Ausführungsform ist ebenfalls eine Regelschaltung wie bereits in 2 beschrieben. Im Folgenden werden nur die Unterschiede zu der 2 näher beschrieben werden. Für die Gemeinsamkeiten wird auf die Beschreibung in 2 verwiesen.
In dieser Ausführungsform umfasst die Kopplungsschaltung 10' ebenfalls einen ersten Nebentransistor M3, welcher mit dem Spiegeltransistor M2 in Serie geschaltet ist. Ferner umfasst die Kopplungsschaltung 10' einen ersten Operationsverstärker 12, wobei Eingänge des ersten Operationsverstärkers 12 mit den Drain-Anschlüssen des Haupttransistors M1 und des Spiegeltransistors M2 elektrisch verbunden sind. In diesem konkreten Beispiel ist ein positiver Eingang des ersten Operationsverstärkers 12 mit dem Drain-Anschluss des Haupttransistors M1 elektrisch verbunden und ein negativer Eingang ist mit dem Drain-Anschluss des Spiegeltransistors M2 verbunden. Ein Ausgang ist mit dem Gate-Anschluss des ersten Nebentransistors M3 elektrisch verbunden. Diese Ausführung hat den Vorteil, dass eine sehr genaue Einstellung der Drain-Source-Spannung bzw. der Drain-Potentiale am Spiegeltransistor M2 erfolgen kann.
Der erste Operationsverstärker 12 steuert den Gate-Anschluss des ersten Nebentransistors M3 derart an, dass sich für den Spiegeltransistor M2 die gleiche Source-Drain-Spannung U_sd2 wie für den Haupttransistor M1 ergibt. Dies erfolgt dadurch, dass der erste Operationsverstärker 12 seine Differenzeingangsspannung U_D = U_sd2 - U_sd1 wischen seinem positiven und seinem negativen Eingang zu U_D = 0V regelt. Daher gilt bei dieser Ausführungsform stets U_sd2 = U_sd1. Die Einstellung des maximalen Laststroms I_lmax als Regelpunkt erfolgt wieder über die Wahl des Messwiderstandes R_M, den Koeffizienten α sowie das Weite-Zu Länge-Verhältnis W/L des ersten Nebentransistors M3. Es wird für weitere Details auf die Beschreibung zur 2 verwiesen, welche auch hier Anwendung findet.
In der 4 ist eine integrierte Schaltung 1 gemäß einer dritten Ausführungsform der Erfindung gezeigt. In dieser Ausführungsform findet keine Regelung des Laststroms statt, sondern es wird schaltungstechnisch eine Abschaltung des Laststroms realisiert. Die Kopplungsschaltung 10 ist hierbei analog zu der in 2 beschriebenen Ausführung ausgeführt. Es werden daher nur die Unterschiede gegenüber der 2 beschrieben und für Gemeinsamkeiten auf die 2 verwiesen. Diese Gemeinsamkeiten, welche nicht ausdrücklich erwähnt werden, können jedoch auch hier in Ausführungen der Erfindung Anwendung finden.
Die integrierte Schaltung umfasst ferner eine zweite Stromsenke I2. Diese zweite Stromsenke I2 ist hierbei mit einem Drain-Anschluss des ersten Nebentransistors M3 elektrisch verbunden. Die Gate-Steuerschaltung 20` umfasst in diesem Ausführungsbeispiel einen Komparator 24. Die Gate-Steuerschaltung 20` mit dem Komparator 24 schaltet in diesem Fall den Gate-Anschluss in einen nicht-leitenden Zustand, wenn der Drain-Strom I_sd2 durch den Spiegeltransistor M2 größer als der Stromwert der zweiten Stromsenke I2 ist, in der Figur beispielhaft mit γl_s bezeichnet, wobei die Erfindung nicht auf einen bestimmten Wert von γ beschränkt ist.
Ein positiver Eingang des Komparators 24 ist dabei mit dem Drain-Anschluss des ersten Nebentransistors M3 verbunden. Ein negativer Eingang ist auf eine Referenzspannung U_ref gelegt. Dies kann mittels einer zusätzlichen Spannungsquelle V erfolgen. Der Komparator 24 schaltet somit um, wenn die Spannung am Drain-Anschluss über die Referenzspannung U_ref gezogen wird. In der vorliegenden Ausführungsform geschieht dies, wenn der Drain-Strom I_sd2 durch den Spiegeltransistor M2, welcher durch die Kopplungsschaltung proportional zum Laststrom I_L durch den Haupttransistor M1 ist, größer als der Strom Stromwert der zweiten Stromsenke I2 ist. Die Gate-Steuerschaltung 20` kann dann den Gate-Anschluss in einen nicht-leitenden Zustand schalten. Die Stromsenke dient somit zur Festlegung eines Umschaltpunktes auf Basis von elektrischen Strömen, insbesondere auf Basis des skalierten Stroms I_sd2 durch den Spiegeltransistor M2. Die Proportionalität des Drain-Stroms I_sd2 zum Laststrom wird somit ausgenutzt, um einen Ausschaltpunkt zu definieren.
Dies soll im Folgenden zur Illustration weiter beispielhaft beschrieben werden. Die Gate-Anschlüsse der Nebentransistoren M3, M4 sind miteinander elektrisch verbunden. Dadurch kann bei geeigneter Wahl der Weite-zu-Länge-Verhältnisse Wa/La des Haupttransistors M1 beziehungsweise Wb/Lb des zweiten Nebentransistors M4 sowie der Koeffizienten α, β, und γ sehr genau eingestellt werden, bei welchem Laststrom I_L die Nebentransistoren M3 und M4 die gleiche Source-Gate-Spannung U_sg3 und U_sg4 aufweisen. Dann können die Nebentransistoren M3 und M4 den gleichen Arbeitspunkt einnehmen. In Folge können auch die Source-Drain-Spannungen Usd3 und Usd4 der beiden Nebentransistoren M3 und M4 gleich sein. Es wird hierbei jedoch betont, dass die Erfindung nicht von einer speziellen Parameterauswahl abhängig ist, wobei eine genaue Dimensionierung der Schaltung 1 erfolgen kann.
Die Bedeutung der zweiten Stromsenke I2 wird im Folgenden näher beschrieben. Die Stromsenke I2 kann beispielsweise den Strom I2 =γI_S abführen, zum Beispiel, wenn β≠1 ist. In Ausführungen kann γ auch den Wert 1 annehmen. Bei geeigneter Wahl der Weite-zu-Länge-Verhältnisse Wa/La bzw. Wb/Lb sowie der Koeffizienten α, β, und γ, kann der Spiegeltransistor M2 in der unmittelbaren Nähe des Umschaltpunktes des Komparators 12 entsprechend der Weite-zu-Länge-Verhältnisse α von M1 und M2 den Strom I_Lmax/α zur Verfügung stellen. IL_max entspricht hierbei dem mittels der Schaltungsparameter einstellbaren maximal zulässigen Laststrom durch den Haupttransistor M1.
In dem Fall, dass der Laststrom I_L < I_Lmax ist, gleichbedeutend mit I_sd2 < γI_S, kann der erste Nebentransistor M2 den Strom, den die Stromsenke I2 abführen kann, nicht bereitstellen. Folglich ergibt sich U_SG3 < U_SG4 und der positive Eingang des Komparators 12 wird von der Stromsenke I2 nach Masse gezogen. Der Ausgang des Komparators 12 wäre in einem solchen Fall beispielsweise LOW für I_L < I_Lmax bzw. für I_sd2< γI_S.
Wenn der Laststrom I_L > I_Lmax ist, gleichbedeutend mit I_sd2> γI_S, kann der erste Nebentransistor M2 mehr Strom bereitstellen als die Stromsenke I2 abführen kann. Daher ergibt sich U_SG3>U_SG4 und der positive Eingang des Komparators 12 wird von dem Spiegeltransistor M2 und dem ersten Nebentransistor M3 zur positiven Versorgungsspannung V_DD über die Referenzspannung U_REF der Spannungsquelle V1 gezogen. Dadurch kann der Ausgang des Komparators 12 bei geeigneter Wahl der Referenzspannung Uref entsprechend auf HIGH gehen. Somit kann eine vorteilhafte Abschaltung bei Überstrom mittels des Strompfads durch den Spiegeltransistor M2 erfolgen.
Die vorigen Erklärungen sind nur zur Illustration der Erfindung beschrieben und schränken die Erfindung weder auf eine PMOS-Logik, da die Schaltung auch mit NMOS-Transistoren ausgeführt werden kann, noch auf eine bestimmte Parameterauswahl ein. Die Dimensionierungsparameter können hierbei zur Optimierung der Schaltung und zur genauen Einstellung von I_Lmax verwendet werden. In der 5 ist eine integrierte Schaltung 1 gemäß einer vierten Ausführungsform der Erfindung gezeigt. Die Ausführungsform beschreibt ebenfalls ein Ausschalten des Haupttransistors M1 bei zu hohem Laststrom wie in 4. Im Unterschied zu 4 wird jedoch eine Kopplungsschaltung 20` analog zu der 3 beschrieben, offenbart. Es wird somit auf den Offenbarungsgehalt der vorhereigen Figuren verwiesen.
Neben dem ersten Nebentransistor M3, welcher mit dem Spiegeltransistor M2 in Serie geschaltet ist, umfasst die Kopplungsschaltung 10' ferner einen ersten Operationsverstärker 12, wobei Eingänge des ersten Operationsverstärkers 12 mit den Drain-Anschlüssen des Haupttransistors M1 und des Spiegeltransistors M2 elektrisch verbunden sind. In diesem konkreten Beispiel ist ein positiver Eingang des ersten Operationsverstärkers 12 mit dem Drain-Anschluss des Haupttransistors M1 elektrisch verbunden und der negative Eingang ist mit dem Drain-Anschluss des Spiegeltransistors M2 verbunden. Ein Ausgang ist mit dem Gate-Anschluss des ersten Nebentransistors M3 elektrisch verbunden. Diese Ausführung hat den Vorteil, dass auf eine Stromsenke I1 verzichtet werden kann.
Die Gate-Kontrollschaltung ist identisch zu derjenigen der 4 und es wird auf den Beschreibungsgehalt der obigen 4 verwiesen.
In der 6 ist ferner schematisch ein Verfahren zum Begrenzen eines schaltbaren Laststroms beschrieben. In einem ersten Schritt S1 umfasst das Verfahren das Bereitstellen eines Spiegeltransistors M2 und eines zwischen einem leitenden und einem nicht-leitenden Zustand schaltbaren Haupttransistors M1, durch welchen im leitenden Zustand ein Laststrom I_L zur Versorgung einer Last R_L fließt. Ein Gate-Anschluss des Spiegeltransistors M2 ist mit einem Gate-Anschluss des Haupttransistors M1 elektrisch verbunden und ein Source-Anschluss des Spiegeltransistors M2 ist mit einem Source-Anschluss des Haupttransistors M1 elektrisch verbunden.
In einem zweiten Schritt S2 erfolgt das Nachführen der Source-Drain-Spannung Usd2 des Spiegeltransistors M2 in einer proportionalen Abhängigkeit zu der Source-Drain-Spannung Usd1 des Haupttransistors M1.
In einem dritten Schritt S3 erfolgt das Begrenzen eines Laststroms durch den Hauptschalter M1 auf Basis eines Drain-Stroms durch den Spiegeltransistor M2.
Bei dem Begrenzen kann es sich um ein Regeln oder ein Abschalten handeln, siehe dazu auch die Beschreibung zu den 1-4. Die Vorteile des Verfahrens ergeben sich dabei aus den oben beschriebenen Beschreibungsteilen. Weitere Schritte des Verfahrens können den obigen Abschnitten der Beschreibung der integrierten Schaltung 1 entnommen werden.
Zusammenfassend wird in der vorliegenden Erfindung eine Strombegrenzung, insbesondere eine Stromregelung bzw. Stromabschaltung beschrieben, in welcher eine erforderliche Erfassung des Stromes in Form eines Proportionalstroms ohne einen Shunt realisiert wird. Dies wird dadurch erzielt, dass ein Spiegeltransistor M2 bevorzugt eine skalierte Version bzw. ein verkleinertes Abbild des Haupttransistors M1 darstellt, welcher auf gleiche Weise angesteuert wird wie auch der Haupttransistor M1 selbst. Der Spannungsabfall über dem Hauptschalter wird mittels einer Kopplungsschaltung 10, 10` erfasst und schaltungstechnisch über dem verkleinerten Spiegeltransistor M2 forciert. Dadurch ergeben sich sowohl für den Haupttransistor M1 als auch für den Spiegeltransistor M2 sowohl in der Ansteuerung als auch bezüglich der Potentiale an ihren Anschlüssen bzw. bezüglich des Spannungsabfalls über den Schaltern gleiche Verhältnisse, das heißt eine Proportionalität. Hierbei wird auf einen Shunt-Widerstand verzichtet, es wird dennoch eine präzise Erfassung des Stromes, der durch den Hauptschalter M1 fließt, ermöglicht. Zudem wird die Auswerte-Elektronik zur Begrenzung oder Abschaltung des Laststroms vereinfacht.
Obwohl die Erfindung im Detail durch bevorzugte Ausführungsbeispiele näher illustriert und beschrieben wurde, so ist die Erfindung nicht durch die offenbarten Beispiele eingeschränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen.

Claims

Integrierte Schaltung (1) zum Begrenzen eines schaltbaren Laststroms, umfassend: - einen zwischen einem leitenden und einem nicht-leitenden Zustand schaltbarer Haupttransistor (M1), durch welchen im leitenden Zustand ein Laststrom zur Versorgung einer Last (R_L) fließt; - einen Spiegeltransistor (M2), wobei ein Gate-Anschluss des Spiegeltransistors (M2) mit einem Gate-Anschluss des Haupttransistors (M1) elektrisch verbunden ist und ein Source-Anschluss des Spiegeltransistors (M2) mit einem Source-Anschluss des Haupttransistors (M1) elektrisch verbunden ist; - eine Kopplungsschaltung (10, 10'), welche mit Drain-Anschlüssen des Haupttransistors (M1) und des Spiegeltransistors (M2) elektrisch verbunden und eingerichtet ist, eine Source-Drain-Spannung (Usd2) des Spiegeltransistors (M2) in Abhängigkeit von der Source-Drain-Spannung (Usd1) des Haupttransistors (M1) nachzuführen; - eine Gate-Steuerschaltung (20, 20`), welche mit dem Gate-Anschluss des Haupttransistors (M1) elektrisch verbunden und dazu eingerichtet ist, den Laststrom durch den Hauptschalter (M1) auf Basis eines Drain-Stroms durch den Spiegeltransistor (M2) zu begrenzen.
Integrierte Schaltung nach Anspruch 1, wobei ein Weite-zu-Länge-Verhältnis des Haupttransistors (M1) gegenüber einem Weite-zu-Länge-Verhältnis des Spiegeltransistors (M2) um einen Faktor α>1 größer ist, bevorzugt α≥10, noch bevorzugter α≥100.
Integrierte Schaltung (1) nach einem der Ansprüche 1 bis 2, wobei die Kopplungsschaltung (10) umfasst: - einen ersten Nebentransistor (M3), welcher mit dem Spiegeltransistor (M2) in Serie geschaltet ist; und - einen zweiten Nebentransistor (M4), welcher diodenverbunden und mit dem Haupttransistor (M1) in Serie geschaltet ist, wobei ein Gate-Anschluss des ersten Nebentransistors (M3) mit einem Gate-Anschluss des zweiten Nebentransistors (M4) elektrisch verbunden ist, -eine mit dem Drain-Anschluss des zweiten Nebentransistors (M4) verbundene erste Stromsenke (I1).
Integrierte Schaltung nach Anspruch 3, wobei sich ein Weite-zu-Länge-Verhältnis des ersten Nebentransistors (M2) von einem Weite-zu-Länge-Verhältnis des zweiten Nebentransistors (M3) um einen Faktor β unterscheidet.
Integrierte Schaltung (1) nach einem der Ansprüche 1 bis 2, wobei die Kopplungsschaltung (10`) umfasst: - einen ersten Nebentransistor (M3), welcher mit dem Spiegeltransistor (M2) in Serie geschaltet ist; und - einen ersten Operationsverstärker (12), wobei Eingänge des ersten Operationsverstärkers (12) mit den Drain-Anschlüssen des Haupttransistors (M1) und des Spiegeltransistors (M2) elektrisch verbunden sind, und wobei ein Ausgang mit dem Gate-Anschluss des ersten Nebentransistors (M3) elektrisch verbunden ist.
Integrierte Schaltung (1) nach einem der Ansprüche 1 bis 3 oder 5, wobei die Kopplungsschaltung (10, 10') dazu eingerichtet ist, die Source-Drain-Spannung (Usd2) des Spiegeltransistors (M2) mit der Source-Drain-Spannung (Usd1) des Haupttransistors (M1) auf einen gleichen Wert einzustellen.
Integrierte Schaltung nach einem der Ansprüche 1 bis 6, ferner umfassend einen Messwiderstand (Rm), welcher mit dem Drain-Anschluss des ersten Nebentransistors (M3) in Serie geschaltet ist, und wobei die Gate-Steuerschaltung (20) einen zweiten Operationsverstärker (22) umfasst, welcher dazu eingerichtet ist, den Gate-Anschluss des Haupttransistors (M1) auf Basis der Differenz einer Messspannung (Um) über dem Messwiderstand (Rm) und einer Referenzspannung (Uref) zu regeln.
Integrierte Schaltung (1) nach einem der Ansprüche 1 bis 6, ferner umfassend eine zweite Stromsenke (I2), welche mit einem Drain-Anschluss des ersten Nebentransistors (M3) elektrisch verbunden ist, und wobei die Gate-Steuerschaltung (20`) einen Komparator (24) umfasst und dazu eingerichtet ist, den Haupttransistor (M1) in einen nicht-leitenden Zustand zu schalten, wenn der Drain-Strom durch den zweiten Spiegeltransistor (M1) größer als der Stromwert der zweiten Stromsenke (I2) ist.
Verfahren zum Begrenzen eines schaltbaren Laststroms, umfassend: - Bereitstellen eines Spiegeltransistors (M2) und eines zwischen einem leitenden und einem nicht-leitenden Zustand schaltbaren Haupttransistors (M1), durch welchen im leitenden Zustand ein Laststrom (I_L) zur Versorgung einer Last (R_L) fließt, wobei ein Gate-Anschluss des Spiegeltransistors (M2) mit einem Gate-Anschluss des Haupttransistors (M1) elektrisch verbunden ist und ein Source-Anschluss des Spiegeltransistors (M2) mit einem Source-Anschluss des Haupttransistors (M1) elektrisch verbunden ist; - Nachführen einer Source-Drain-Spannung (Usd2) des Spiegeltransistors (M2) in Abhängigkeit von der Source-Drain-Spannung (Usd1) des Haupttransistors (M1); - Begrenzen eines Laststroms durch den Hauptschalter (M1) auf Basis eines Drain-Stroms durch den Spiegeltransistor (M2).
Verfahren zum Begrenzen eines schaltbaren Laststroms nach Anspruch 9, wobei das Begrenzen ein Regeln oder ein Abschalten umfasst.