[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102019110004B4 - Verfahren zur herstellung von schlitzkontakten - Google Patents

Verfahren zur herstellung von schlitzkontakten Download PDF

Info

Publication number
DE102019110004B4
DE102019110004B4 DE102019110004.6A DE102019110004A DE102019110004B4 DE 102019110004 B4 DE102019110004 B4 DE 102019110004B4 DE 102019110004 A DE102019110004 A DE 102019110004A DE 102019110004 B4 DE102019110004 B4 DE 102019110004B4
Authority
DE
Germany
Prior art keywords
hard mask
dielectric hard
dielectric
source
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102019110004.6A
Other languages
English (en)
Other versions
DE102019110004A1 (de
Inventor
Lin-Yu HUANG
Li-Zhen YU
Sheng-Tsung Wang
Jia-Chuan You
Chia-Hao Chang
Tien-Lu Lin
Yu-Ming Lin
Chih-Hao Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019110004A1 publication Critical patent/DE102019110004A1/de
Application granted granted Critical
Publication of DE102019110004B4 publication Critical patent/DE102019110004B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zum Herstellen einer integrierten Schaltkreisstruktur mit den folgenden Schritten:
Herstellen eines ersten Source-/Drain-Kontaktstifts (82) über und in elektrischer Verbindung mit einem Source-/Drain-Bereich (54) eines Transistors (86);
Herstellen einer ersten dielektrischen Hartmaske (80), die einen Gate-Stapel (72) überdeckt;
Aussparen des ersten Source-/Drain-Kontaktstifts (82), um eine erste Aussparung zu erzeugen;
Herstellen einer zweiten dielektrischen Hartmaske (88) in der ersten Aussparung;
Aussparen einer Zwischenschichtdielektrikum-Schicht (60), um eine zweite Aussparung (90) zu erzeugen; und
Herstellen einer dritten dielektrischen Hartmaske (92) in der zweiten Aussparung (90), wobei die dritte dielektrische Hartmaske (92) die erste dielektrische Hartmaske (80) und die zweite dielektrische Hartmaske (88) kontaktiert, wobei das Herstellen der dritten dielektrischen Hartmaske (92) einen Planarisierungsprozess umfasst, um Oberseiten der ersten dielektrischen Hartmaske (80), der zweiten dielektrischen Hartmaske (88) und der dritten dielektrischen Hartmaske (92) miteinander zu planarisieren.

Description

  • Hintergrund
  • In der jüngsten Entwicklung der Transistor-Herstellungstechnologie werden Metalle zum Herstellen von Kontaktstiften und Metall-Gates verwendet. Kontaktstifte dienen zum Herstellen von Verbindungen mit den Source- und Drain-Bereichen und den Gates von Transistoren. Die Source-/Drain-Kontaktstifte werden normalerweise mit Source-/Drain-Silizidbereichen verbunden, die durch Abscheiden einer Metallschicht und anschließendes Durchführen einer Glühung zum Reagierenlassen der Metallschicht mit dem Silizium in den Source-/Drain-Bereichen hergestellt werden. Die Gate-Kontaktstifte dienen zum Herstellen von Verbindungen mit den Metall-Gates.
  • Die Herstellung von Metall-Gates kann Folgendes umfassen: Herstellen von Dummy-Gate-Stapeln; Entfernen der Dummy-Gate-Stapel, um Öffnungen zu erzeugen; Füllen eines metallischen Materials in die Öffnungen; und Durchführen einer Planarisierung, um überschüssiges metallisches Material zu entfernen, um die Metall-Gates herzustellen. Dann werden die Metall-Gates ausgespart, um Aussparungen zu erzeugen, und in die Aussparungen werden dielektrische Hartmasken gefüllt. Nachdem die Gate-Kontaktstifte hergestellt worden sind, werden die Hartmasken entfernt, sodass die Gate-Kontaktstifte die Metall-Gates kontaktieren können.
  • Außerdem werden Source-/Drain-Kontaktstifte zum elektrischen Verbinden mit den Source-/Drain-Bereichen hergestellt. Die Herstellung der Source-/Drain-Kontaktstifte umfasst Folgendes: Ätzen eines Zwischenschicht-Dielektrikums (ILD), um Kontaktöffnungen zu erzeugen; und Herstellen von Source-/Drain-Silizidbereichen und Kontaktstiften in den Kontaktöffnungen.
  • US 2017 / 0 084 714 A1 offenbart eine Halbleiterstruktur und ein Verfahren zum Bilden derselben.
  • Kurze Beschreibung der Zeichnungen
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • Die 1 bis 6, 7A, 7B, 8, 9A, 9B, 10, 11, 12A, 12B, 12C, 12D, 13A, 13B, 13C, 13D, 14A, 14B, 14C, 14D, 15A, 15B, 15C, 15D, 16A, 16B, 16C, 16D, 17A, 17B, 17C, 17D, 18A, 18B, 18C, 18D, 19A, 19B, 19C, 19D, 20A, 20B, 20C, 20D, 21A, 21B, 21C und 21D zeigen perspektivische Darstellungen und Schnittansichten von Zwischenstufen bei der Herstellung von Source-/Drain-Schlitzkontaktstiften und Gate-Schlitzkontaktstiften gemäß einigen Ausführungsformen.
    • 22 zeigt eine vergrößerte Darstellung eines Teils von Source-/Drain-Schlitzkontaktstiften gemäß einigen Ausführungsformen.
    • 23 zeigt einen Prozessablauf zum Herstellen von Source-/Drain-Schlitzkontaktstiften und Gate-Schlitzkontaktstiften gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die Erfindung wird definiert durch den Anspruch 1, welcher Verfahren zum Herstellen einer integrierten Schaltkreisstruktur definiert sowie den Anspruch 16, welcher eine integrierte Schaltkreisstruktur definiert. Bevorzugte Ausführungsformen der Erfindung werden durch die abhängigen Ansprüche, in der Beschreibung und in den Figuren bereitgestellt. Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Gemäß einigen Ausführungsformen werden Transistoren mit Source-/Drain-Schlitzkontaktstiften und Gate-Schlitzkontaktstiften und Verfahren zu deren Herstellung bereitgestellt. Die Zwischenstufen der Herstellung der Source-/Drain-Schlitzkontaktstifte und der Gate-Schlitzkontaktstifte gemäß einigen Ausführungsformen werden erläutert. Außerdem werden einige Abwandlungen einiger Ausführungsformen erörtert. In allen Darstellungen und erläuternden Ausführungsformen werden ähnliche Bezugssymbole zum Bezeichnen von ähnlichen Elementen verwendet. Bei einigen dargestellten Ausführungsformen wird die Herstellung von Finnen-Feldeffekttransistoren (FinFETs) als ein Beispiel zum Erläutern des Prinzips der vorliegenden Erfindung verwendet. Das Prinzip der vorliegenden Erfindung kann auch für planare Transistoren verwendet werden.
  • Die 1 bis 6, 7A, 7B, 8, 9A, 9B, 10, 11, 12A, 12B, 12C, 12D, 13A, 13B, 13C, 13D, 14A, 14B, 14C, 14D, 15A, 15B, 15C, 15D, 16A, 16B, 16C, 16D, 17A, 17B, 17C, 17D, 18A, 18B, 18C, 18D, 19A, 19B, 19C, 19D, 20A, 20B, 20C, 20D, 21A, 21B, 21C und 21D zeigen perspektivische Darstellungen und Schnittansichten von Zwischenstufen bei der Herstellung eines Finnen-Feldeffekttransistors (FinFET) und von entsprechenden Source-/Drain-Schlitzkontaktstiften und Gate-Schlitzkontaktstiften gemäß einigen Ausführungsformen der vorliegenden Erfindung. In der gesamten Beschreibung kann ein Kontaktstift auch als ein Kontakt bezeichnet werden, und seine Draufsicht-Form kann eine Schlitzform (Streifenform), eine rechteckige Form, eine runde Form oder eine andere geeignete Form sein. Die in diesen Figuren gezeigten Schritte sind auch in dem Prozessablauf 200 schematisch angegeben, der in 23 gezeigt ist.
  • In 1 wird ein Substrat 20 bereitgestellt. Das Substrat 20 kann ein Halbleitersubstrat, wie etwa ein massives Halbleitersubstrat, ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat) oder dergleichen sein, das dotiert (z. B. mit einem p- oder einem n-Dotanden) oder undotiert sein kann. Das Substrat 20 kann ein Teil eines Wafers 10, wie etwa eines Siliziumwafers, sein. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, die auf einer Isolierschicht hergestellt ist. Die Isolierschicht kann zum Beispiel eine vergrabene Oxidschicht (BOX-Schicht), eine Siliziumoxidschicht oder dergleichen sein. Die Isolierschicht wird auf einem Substrat hergestellt, normalerweise einem Silizium- oder Glassubstrat. Andere Substrate, wie etwa ein mehrschichtiges oder Gradient-Substrat, können ebenfalls verwendet werden. Bei einigen Ausführungsformen kann das Halbleitermaterial des Halbleitersubstrats 20 Folgendes umfassen: Silizium; Germanium; einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; oder Kombinationen davon.
  • Bleiben wir bei 1, in der ein Wannenbereich 22 in dem Substrat 20 hergestellt wird. Der entsprechende Schritt ist als Schritt 202 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Gemäß einigen Ausführungsformen der vorliegenden Erfindung ist der Wannenbereich 22 ein n-Wannenbereich, der durch Implantieren eines n-Dotierungsstoffs, der Phosphor, Arsen, Antimon oder dergleichen sein kann, in das Substrat 20 erzeugt wird. Gemäß anderen Ausführungsformen der vorliegenden Erfindung ist der Wannenbereich 22 ein p-Wannenbereich, der durch Implantieren eines p-Dotierungsstoffs, der Bor, Indium oder dergleichen sein kann, in das Substrat 20 erzeugt wird. Der resultierende Wannenbereich 22 kann sich bis zu einer Oberseite des Substrats 20 erstrecken. Die n- oder p-Dotierungskonzentration kann gleich oder kleiner als 1018 cm-3 sein und kann zum Beispiel etwa 1017 cm-3 bis etwa 1018 cm-3 betragen.
  • In 2 werden Isolationsbereiche 24 so hergestellt, dass sie sich von der Oberseite des Substrats 20 in das Substrat 20 hinein erstrecken. Die Isolationsbereiche 24 werden nachstehend alternativ als STI-Bereiche (STI: flache Grabenisolation) bezeichnet. Der entsprechende Schritt ist als Schritt 204 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Die Teile des Substrats 20 zwischen benachbarten STI-Bereichen 24 werden als Halbleiterstreifen 26 bezeichnet. Zum Herstellen der STI-Bereiche 24 werden eine Pad-Oxidschicht 28 und eine Hartmaskenschicht 30 auf dem Halbleitersubstrat 20 hergestellt, und diese werden anschließend strukturiert. Die Pad-Oxidschicht 28 kann eine dünne Schicht aus Siliziumoxid sein. Gemäß einigen Ausführungsformen der vorliegenden Erfindung wird die Pad-Oxidschicht 28 in einem thermischen Oxidationsprozess hergestellt, in dem eine Oberflächenschicht des Halbleitersubstrats 20 oxidiert wird. Die Pad-Oxidschicht 28 fungiert als eine Haftschicht zwischen dem Halbleitersubstrat 20 und der Hartmaskenschicht 30. Die Pad-Oxidschicht 28 kann auch als eine Ätzstoppschicht zum Ätzen der Hartmaskenschicht 30 fungieren. Bei einigen Ausführungsformen der vorliegenden Erfindung wird die Hartmaskenschicht 30 aus Siliziumnitrid zum Beispiel durch chemische Aufdampfung bei Tiefdruck (LPCVD) hergestellt. Bei anderen Ausführungsformen der vorliegenden Erfindung wird die Hartmaskenschicht 30 durch thermische Nitrierung von Silizium oder plasmaunterstützte chemische Aufdampfung (PECVD) hergestellt. Auf der Hartmaskenschicht 30 wird ein Fotoresist (nicht dargestellt) hergestellt, das dann strukturiert wird. Anschließend wird die Hartmaskenschicht 30 unter Verwendung des strukturierten Fotoresists als eine Ätzmaske strukturiert, um Hartmasken 30 herzustellen, wie in 2 gezeigt ist.
  • Dann wird die strukturierte Hartmaskenschicht 30 als eine Ätzmaske zum Ätzen der Pad-Oxidschicht 28 und des Substrats 20 verwendet, und anschließend werden die resultierenden Gräben in dem Substrat 20 mit einem oder mehreren dielektrischen Materialien gefüllt. Ein Planarisierungsprozess, wie etwa ein CMP-Prozess (CMP: chemischmechanische Polierung) oder ein mechanischer Schleifprozess, wird durchgeführt, um überschüssige Teile des dielektrischen Materials zu entfernen, und die verbliebenen Teile der dielektrischen Materialien sind die STI-Bereiche 24. Die STI-Bereiche 24 können einen Dielektrikumbelag (nicht dargestellt) aufweisen, der ein thermisches Oxid sein kann, das durch eine thermische Oxidation der Oberflächenschicht des Substrats 20 entsteht. Der Dielektrikumbelag kann auch eine abgeschiedene Siliziumoxidschicht, Siliziumnitridschicht oder dergleichen sein, die zum Beispiel durch Atomlagenabscheidung (ALD), chemische Aufdampfung mit einem Plasma hoher Dichte (HDP-CVD) oder chemische Aufdampfung (CVD) hergestellt wird. Die STI-Bereiche 24 können auch ein dielektrisches Material über dem Oxidbelag aufweisen, wobei das dielektrische Material durch fließfähige chemische Aufdampfung (FCVD), Schleuderbeschichtung oder dergleichen abgeschieden werden kann. Bei einigen Ausführungsformen kann das dielektrische Material über dem Dielektrikumbelag Siliziumoxid sein.
  • Die Oberseiten der Hartmasken 30 und die Oberseiten der STI-Bereiche 24 können im Wesentlichen auf gleicher Höhe miteinander sein. Die Halbleiterstreifen 26 befinden sich zwischen benachbarten STI-Bereichen 24. Bei einigen Ausführungsformen der vorliegenden Erfindung sind die Halbleiterstreifen 26 Teile des ursprünglichen Substrats 20, und somit ist das Material der Halbleiterstreifen 26 das Gleiche wie das des Substrats 20. Bei alternativen Ausführungsformen der vorliegenden Erfindung sind die Halbleiterstreifen 26 Ersatzstreifen, die wie folgt hergestellt werden: Ätzen von Teilen des Substrats 20 zwischen den STI-Bereichen 24, um Aussparungen zu erzeugen; und Durchführen einer Epitaxie, um ein anderes Halbleitermaterial in den Aussparungen erneut aufzuwachsen. Somit bestehen die Halbleiterstreifen 26 aus einem Halbleitermaterial, das von dem des Substrats 20 verschieden ist. Bei einigen Ausführungsformen bestehen die Halbleiterstreifen 26 aus Siliziumgermanium, Silizium-Kohlenstoff oder einem III-V-Verbindungshalbleitermaterial.
  • In 3 werden die STI-Bereiche 24 so ausgespart, dass obere Teile der Halbleiterstreifen über Oberseiten 24A der übrigen Teile der STI-Bereiche 24 überstehen, sodass überstehende Finnen 36 entstehen. Der entsprechende Schritt ist als Schritt 206 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Die Ätzung kann mit einem Trockenätzprozess durchgeführt werden. Während des Ätzprozesses kann Plasma erzeugt werden. Argon kann ebenfalls verwendet werden. Bei alternativen Ausführungsformen der vorliegenden Erfindung wird das Aussparen der STI-Bereiche 24 mit einem Nassätzprozess durchgeführt. Die Ätzchemikalie kann zum Beispiel HF sein.
  • Bei den vorstehend erläuterten Ausführungsformen können die Finnen mit jedem geeigneten Verfahren strukturiert werden. Zum Beispiel können die Finnen mit einem oder mehreren fotolithografischen Prozessen, wie etwa Doppelstrukturierungs- oder Mehrfachstrukturierungsprozessen, strukturiert werden. Im Allgemeinen vereinen Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse fotolithografische und selbstjustierte Prozesse, mit denen Strukturen erzeugt werden können, die zum Beispiel Rasterabstände haben, die kleiner als die sind, die ansonsten mit einem einzelnen direkten fotolithografischen Prozess erzielt werden können. Zum Beispiel wird bei einer Ausführungsform eine Opferschicht über einem Substrat hergestellt, die dann mit einem fotolithografischen Prozess strukturiert wird. Entlang der strukturierten Opferschicht werden mit einem selbstjustierten Prozess Abstandshalter hergestellt. Anschließend wird die Opferschicht entfernt, und die verbliebenen Abstandshalter, oder Dorne, können dann zum Strukturieren der Finnen verwendet werden.
  • In 4 werden Dummy-Gate-Stapel 38 so hergestellt, dass sie sich auf Oberseiten und Seitenwänden der (überstehenden) Finnen 36 erstrecken. Der entsprechende Schritt ist als Schritt 208 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Die Dummy-Gate-Stapel 38 können Dummy-Gate-Dielektrika 40 und Dummy-Gate-Elektroden 42 über den Dummy-Gate-Dielektrika 40 aufweisen. Die Dummy-Gate-Elektroden 42 können zum Beispiel aus Polysilizium bestehen, aber es können auch andere Materialien verwendet werden. Die Dummy-Gate-Stapel 38 können außerdem jeweils eine Hartmaskenschicht 44 (oder eine Mehrzahl von Hartmaskenschichten 44) über den Dummy-Gate-Elektroden 42 aufweisen. Die Hartmaskenschichten 44 können aus Siliziumnitrid, Siliziumoxid, Siliziumcarbonitrid oder Multischichten davon bestehen. Die Dummy-Gate-Stapel 38 können über nur eine oder über mehrere der überstehenden Finnen 36 und/oder der STI-Bereiche 22 hinwegführen. Die Dummy-Gate-Stapel 38 haben außerdem Längsrichtungen, die senkrecht zu den Längsrichtungen der überstehenden Finnen 36 sind.
  • Dann werden Gate-Abstandshalter 46 auf den Seitenwänden der Dummy-Gate-Stapel 38 hergestellt. Der entsprechende Schritt ist ebenfalls als Schritt 208 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Bei einigen Ausführungsformen der vorliegenden Erfindung bestehen die Gate-Abstandshalter 46 aus einem oder mehreren dielektrischen Materialien, wie etwa Siliziumnitrid, Siliziumcarbonitrid oder dergleichen, und sie können eine einschichtige Struktur oder eine Mehrschichtstruktur mit einer Mehrzahl von dielektrischen Schichten haben.
  • Dann wird ein Ätzprozess durchgeführt, um die Teile der überstehenden Finnen 36 zu ätzen, die nicht von den Dummy-Gate-Stapeln 38 und den Gate-Abstandshaltern 46 bedeckt sind, sodass die in 5 gezeigte Struktur entsteht. Der entsprechende Schritt ist als Schritt 210 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Das Aussparen kann anisotrop sein, und somit werden die Teile der Finnen 36, die sich direkt unter den Dummy-Gate-Stapeln 38 und den Gate-Abstandshaltern 46 befinden, geschützt und werden nicht geätzt. Die Oberseiten der ausgesparten Halbleiterstreifen 26 können bei einigen Ausführungsformen niedriger als die Oberseiten 24A der STI-Bereiche 24 sein. Dadurch entstehen Aussparungen 50. Die Aussparungen 50 umfassen Teile, die sich auf gegenüberliegenden Seiten der Dummy-Gate-Stapel 38 befinden, und Teile zwischen den übrigen Teilen der überstehenden Finnen 36.
  • Dann werden Epitaxiebereiche (Source-/Drain-Bereiche) 54 durch selektives Aufwachsen (durch Epitaxie) eines Halbleitermaterials in den Aussparungen 50 hergestellt, sodass die in 6 gezeigte Struktur entsteht. Der entsprechende Schritt ist als Schritt 212 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Je nachdem, ob der resultierende FinFET ein p-FinFET oder ein n-FinFET ist, kann im Verlauf der Epitaxie ein p- oder ein n-Dotierungsstoff in situ dotiert werden. Wenn der resultierende FinFET zum Beispiel ein p-FinFET ist, kann Silizium-Germanium-Bor (SiGeB) oder Silizium-Bor (SiB)aufgewachsen werden. Wenn der resultierende FinFET hingegen ein n-FinFET ist, kann Silizium-Phosphor (SiP) oder Silizium-Kohlenstoff-Phosphor (SiCP) aufgewachsen werden. Bei alternativen Ausführungsformen der vorliegenden Erfindung weisen die Epitaxiebereiche 54 III-V-Verbindungshalbleiter auf, wie etwa, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlAs, AlP, GaP, Kombinationen davon, Multischichten davon oder dergleichen. Nachdem die Aussparungen 50 mit den Epitaxiebereichen 54 gefüllt worden sind, führt das weitere epitaxiale Aufwachsen der Epitaxiebereiche 54 dazu, dass sie sich horizontal ausdehnen, und es können Abschrägungen entstehen. Das weitere Aufwachsen der Epitaxiebereiche 54 kann außerdem dazu führen, dass benachbarte Epitaxiebereiche 54 miteinander verschmelzen. Es können Hohlräume (Luftspalte) 56 entstehen. Bei einigen Ausführungsformen der vorliegenden Erfindung kann die Herstellung der Epitaxiebereiche 54 beendet werden, wenn die Oberseite der Epitaxiebereiche 54 immer noch gewellt ist, oder wenn die Oberseite der verschmolzenen Epitaxiebereiche 54 im Wesentlichen planar geworden ist, was durch weiteres Aufwachsen der Epitaxiebereiche 54 erreicht wird, wie in 6 gezeigt ist.
  • Nach dem Epitaxieprozess können die Epitaxiebereiche 54 weiter mit einem p- oder einem n-Dotierungsstoff implantiert werden, um Source- und Drain-Bereiche herzustellen, die ebenfalls mit der Bezugszahl 54 bezeichnet sind. Bei alternativen Ausführungsformen der vorliegenden Erfindung wird der Implantationsschritt weggelassen, wenn die Epitaxiebereiche 54 während der Epitaxie mit dem p- oder n-Dotierungsstoff dotiert werden.
  • 7A zeigt eine perspektivische Darstellung der Struktur nach der Herstellung einer Kontakt-Ätzstoppschicht (CESL) 58 und eines Zwischenschicht-Dielektrikums (ILD) 60. Der entsprechende Schritt ist als Schritt 214 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Die CESL 58 kann aus Siliziumoxid, Siliziumnitrid, Siliziumcarbonitrid oder dergleichen bestehen und kann durch CVD, ALD oder dergleichen hergestellt werden. Das ILD 60 kann ein dielektrisches Material sein, das zum Beispiel durch FCVD, Schleuderbeschichtung, CVD oder mit einem anderen Abscheidungsverfahren abgeschieden wird. Das ILD 60 kann aus einem sauerstoffhaltigen dielektrischen Material hergestellt werden, das ein Material auf Siliziumoxid-Basis sein kann, wie etwa TEOS-Oxid (TEOS: Tetraethylorthosilicat), Phosphorsilicatglas (PSG), Borsilicatglas (BSG), Borphosphorsilicatglas (BPSG) oder dergleichen. Ein Planarisierungsprozess, wie etwa ein CMP-Prozess oder ein mechanischer Schleifprozess, kann durchgeführt werden, um die Oberseiten des ILD 60, der Dummy-Gate-Stapel 38 und der Gate-Abstandshalter 46 miteinander auf gleiche Höhe zu bringen.
  • 7B zeigt einen Referenzquerschnitt 7B - 7B von 7A, in dem die Dummy-Gate-Stapel 38 gezeigt sind. Dann werden die Dummy-Gate-Stapel 38 mit den Hartmaskenschichten 44, den Dummy-Gate-Elektroden 42 und den Dummy-Gate-Dielektrika 40 geätzt, sodass Gräben 62 zwischen den Gate-Abstandshaltern 46 entstehen, wie in 8 gezeigt ist. Der entsprechende Schritt ist als Schritt 216 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Die Oberseiten und die Seitenwände der überstehenden Finnen 36 werden zu den Gräben 62 freigelegt.
  • Wie in den 9A und 9B gezeigt ist, werden dann Ersatz-Gate-Stapel 72 in den Gräben 62 hergestellt (8). 9B zeigt einen Referenzquerschnitt 9B - 9B von 9A. Der entsprechende Schritt ist als Schritt 218 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Die Ersatz-Gate-Stapel 72 weisen Gatedielektrika 68 und entsprechende Gate-Elektroden 70 auf.
  • Bei einigen Ausführungsformen der vorliegenden Erfindung weist ein Gatedielektrikum 68 eine Grenzflächenschicht (IL) 64 als seinen unteren Teil auf. Die IL 64 wird auf den freiliegenden Flächen der überstehenden Finnen 36 hergestellt. Die IL 64 kann eine Oxidschicht, wie etwa eine Siliziumoxidschicht, sein, die durch die thermische Oxidation der überstehenden Finnen 36, einen chemischen Oxidationsprozess oder einen Abscheidungsprozess hergestellt wird. Das Gatedielektrikum 68 kann auch eine dielektrische High-k-Schicht 66 aufweisen, die über der IL 64 hergestellt wird. Die dielektrische High-k-Schicht 66 weist ein dielektrisches High-k-Material auf, wie etwa Hafniumoxid, Lanthanoxid, Aluminiumoxid, Zirconiumoxid oder dergleichen. Die Dielektrizitätskonstante (k-Wert) des dielektrischen High-k-Materials ist höher als 3,9 und kann höher als etwa 7,0 sein und kann gelegentlich sogar 21,0 oder höher sein. Die dielektrische High-k-Schicht 66 ist über der IL 64 angeordnet und kann diese kontaktieren. Die dielektrische High-k-Schicht 66 wird als eine konforme Schicht hergestellt und erstreckt sich auf den Seitenwänden der überstehenden Finnen 36 und der Oberseite und den Seitenwänden der Gate-Abstandshalter 46. Bei einigen Ausführungsformen der vorliegenden Erfindung wird die dielektrische High-k-Schicht 66 durch ALD, CVD, PECVD, Molekularstrahlabscheidung (MBD) oder dergleichen hergestellt.
  • Bleiben wir bei 9B, in der die Gate-Elektrode 70 auf dem Gatedielektrikum 68 hergestellt wird. Die Gate-Elektrode 70 kann eine Mehrzahl von metallhaltigen Schichten 74, die als konforme Schichten hergestellt werden können, und Füllmetallbereiche 76 aufweisen, die den Rest der Gräben füllen, die nicht von den mehreren metallhaltigen Schichten 74 gefüllt worden sind. Die metallhaltigen Schichten 74 können eine Sperrschicht, eine Austrittsarbeitsschicht über der Sperrschicht und eine oder mehrere metallische Verkappungsschichten über der Austrittsarbeitsschicht umfassen.
  • 10 zeigt die Herstellung von dielektrischen Hartmasken 80 gemäß einigen Ausführungsformen. Der entsprechende Schritt ist als Schritt 220 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Die Herstellung der dielektrischen Hartmasken 80 kann Folgendes umfassen: Durchführen eines Ätzprozesses zum Aussparen der Gate-Stapel 72, um Aussparungen zu erzeugen; Füllen der Aussparungen mit einem dielektrischen Material; und anschließend Durchführen eines Planarisierungsprozesses, wie etwa eines CMP-Prozesses oder eines mechanischen Schleifprozesses, um überschüssige Teile des dielektrischen Materials zu entfernen. Die Gate-Abstandshalter 46 können in dem Ätzprozess ebenfalls ausgespart werden, und die dielektrischen Hartmasken 80 können über die Oberseiten der Gate-Abstandshalter 46 überstehen. Die dielektrischen Hartmasken 80 können aus Siliziumnitrid, Siliziumoxidnitrid, Siliziumoxidcarbonitrid oder dergleichen bestehen.
  • 11 zeigt die Herstellung von Source-/Drain-Kontaktstiften 82. Der entsprechende Schritt ist als Schritt 222 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Die Herstellung der Source-/Drain-Kontaktstifte 82 umfasst das Ätzen des ILD 60, um die darunter befindlichen Teile der CESL 58 freizulegen, und das anschließende Ätzen der freigelegten Teile der CESL 58, um die Source-/Drain-Bereiche 54 freizulegen. In einem nachfolgenden Prozess wird eine Metallschicht (wie etwa eine Ti-Schicht) abgeschieden, die in die Kontaktöffnungen hinein reicht. Außerdem kann eine Metallnitrid-Verkappungsschicht hergestellt werden. Dann wird ein Glühprozess durchgeführt, um die Metallschicht mit dem oberen Teil der Source-/Drain-Bereiche 54 zur Reaktion zu bringen, um Silizidbereiche 84 herzustellen. Dann wird entweder die zuvor hergestellte Metallnitridschicht belassen, ohne entfernt zu werden, oder sie wird entfernt, und anschließend wird eine neue Metallnitridschicht (wie etwa eine Titannidridschicht) abgeschieden. Dann wird ein metallisches Füllmaterial, wie etwa Wolfram, Cobalt oder dergleichen, in die Kontaktöffnungen gefüllt, und anschließend wird eine Planarisierung zum Entfernen von überschüssigen Materialien durchgeführt, sodass die Source-/Drain-Kontaktstifte 82 entstehen. Die Kontaktstifte 82 können sich bis zu einem Seitenwandteil der CESL 58 erstrecken und diesen kontaktieren, oder sie können von den Seitenwandteilen der CESL 58 durch einige Teile des ILD 60 beabstandet sein. Dadurch entstehen FinFETs 86, die als ein einziger FinFET parallel geschaltet werden können.
  • Dann werden Kontaktstifte über und in elektrischer Verbindung mit den Source-/Drain-Kontaktstiften 82 und den Gate-Elektroden 70 in den Gate-Stapeln 72 hergestellt. In nachfolgenden Figuren können die Figuren-Bezeichnungen (wie etwa 12A, 12B, 12C und 12D) jeweils die gleichen Zahlen mit einem nachfolgenden Buchstaben A, B, C oder D umfassen. Der Buchstabe A gibt an, dass die jeweilige Figur eine Draufsicht zeigt. Der Buchstabe B gibt an, dass die jeweilige Figur den Referenzquerschnitt B - B in der jeweiligen Draufsicht zeigt. Der Buchstabe C gibt an, dass die jeweilige Figur den Referenzquerschnitt C - C in der jeweiligen Draufsicht zeigt. Der Buchstabe D gibt an, dass die jeweilige Figur den Referenzquerschnitt D - D in der jeweiligen Draufsicht zeigt.
  • 12A zeigt eine Draufsicht der in 11 gezeigten Struktur, und die 12B, 12C und 12D zeigen den Referenzquerschnitt B - B, C - C bzw. D - D von 12A. Einige Einzelheiten der Strukturen sind in den 12A, 12B, 12C und 12D und nachfolgenden Figuren nicht dargestellt. Zum Beispiel sind in 12B die Einzelheiten der Gate-Stapel 72 nicht dargestellt, und in den 12B, 12C und 12D sind die Source-/Drain-Bereiche, die Source-/Drain-Silizidbereiche, die Halbleiterfinnen, die STI-Bereiche und dergleichen nicht dargestellt. Die nicht-dargestellten Einzelheiten sind zum Beispiel in den 9B und 11 zu finden.
  • Wie in 12A gezeigt ist, können die Source-/Drain-Kontaktstifte 82 und das ILD 60 als eine Mehrzahl von Spalten angeordnet sein, und sie können abwechselnd angeordnet sein. Es dürfte wohlverstanden sein, dass das dargestellte Layout lediglich ein Beispiel ist und dass es von dem Schaltkreisentwurf abhängt, wo die Source-/Drain-Kontaktstifte 82 hergestellt werden. Die dielektrischen Hartmasken 80 werden als Streifen hergestellt, wobei die Gate-Stapel 72 (in 12A nicht dargestellt; siehe 12B) unter den Hartmasken 80 angeordnet sind. Es dürfte wohlverstanden sein, dass, da die Gate-Stapel in kürzere Teile zertrennt werden können, um die Gate-Elektroden in der gleichen Spalte in kleinere Teile zu teilen, die dielektrischen Hartmasken 80 in der gleichen Spalte in kleinere Teile geteilt werden können (oder auch nicht).
  • 12B zeigt den Referenzquerschnitt B - B von 12A und zeigt, dass eine Mehrzahl von Gate-Stapeln 72 und eine Mehrzahl von Teilen des ILD 60 und der darunter befindlichen CESL 58 abwechselnd angeordnet sind. 12C zeigt den Referenzquerschnitt C - C von 12A und zeigt, dass eine Mehrzahl von Gate-Stapeln 72 und eine Mehrzahl von Source-/Drain-Kontaktstiften 82 abwechselnd angeordnet sind. 12D zeigt den Referenzquerschnitt D - D von 12A und zeigt zwei benachbarte Source-/Drain-Kontaktstifte 82, die durch das ILD 60 und die CESL 58 voneinander getrennt sind. In der gesamten Beschreibung werden die dielektrischen Hartmasken 80 alternativ als selbstjustiertes Dielektrikum-1 (SAD-1) bezeichnet, da die Größen und Positionen der dielektrischen Hartmasken 80 zu denen der Gate-Stapel und Gate-Abstandshalter selbstjustiert werden. Das Material für das SAD-1 kann aus der Gruppe SiC, LaO, AlO, AlON, ZrO, HfO, SiN, ZnO, ZrN, ZrAlO, TiO, TaO, YO, TaCN, ZrSi, SiOCN, SiOC, SiCN, HfSi, SiO und dergleichen gewählt sein wobei es nicht auf diese Gruppe beschränkt ist.
  • In den 13A, 13B und 13C werden dielektrische Hartmasken 88 hergestellt. Der entsprechende Schritt ist als Schritt 224 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Die dielektrischen Hartmasken 88 werden als SAD-2 bezeichnet, da sie zu den Source-/Drain-Kontaktstiften 82 selbstjustiert werden, und sie sind zwischen den dielektrischen Hartmasken 80 angeordnet. Das Material für die dielektrischen Hartmasken 88 ist von dem des ILD 60 verschieden und kann aus der Gruppe SiC, LaO, AlO, AlON, ZrO, HfO, SiN, ZnO, ZrN, ZrAlO, TiO, TaO, YO, TaCN, ZrSi, SiOCN, SiOC, SiCN, HfSi, SiO und dergleichen gewählt sein, wobei es nicht auf diese Gruppe beschränkt ist. Außerdem kann das Material für die dielektrischen Hartmasken 88 das Gleiche wie das Material für die dielektrischen Hartmasken 80 sein oder es kann von diesem verschieden sein. Die Herstellung der dielektrischen Hartmasken 88 kann Folgendes umfassen: Ätzen der Source-/Drain-Kontaktstifte 82, wie in den 12A, 12C und 12D gezeigt ist, um Aussparungen zu erzeugen; Füllen eines dielektrischen Materials in die Aussparungen; und Durchführen eines Planarisierungsprozesses, wie etwa eines CMP-Prozesses oder eines mechanischen Schleifprozesses. Die Unterseiten der dielektrischen Hartmasken 88 können niedriger als die, auf gleicher Höhe mit den oder höher als die Oberseiten der Gate-Abstandshalter 46 sein. Die dielektrischen Hartmasken 88 können nicht in den Referenzquerschnitt von 13B hinein reichen und sind daher in diesem Referenzquerschnitt nicht dargestellt.
  • Die 14A, 14B, 14C, 14D, 15A, 15B, 15C, 15D, 16A, 16B, 16C und 16D zeigen die Herstellung von dielektrischen Hartmasken 92, die alternativ als SAD-3 bezeichnet werden. Der entsprechende Schritt ist als Schritt 228 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. In den 14B und 14D wird das ILD 60 in einem Ätzprozess ausgespart, sodass Öffnungen 90 entstehen. Wie in 14A gezeigt ist, können die Positionen und die Größen der Aussparungen 90 die Gleichen wie die Positionen und Größen des ILD 60 bzw. der CESL 58 sein. Nach dem Aussparen bleibt ein Teil des ILD 60 und der CESL 58 unter jeder Öffnung 90 bestehen, wobei die CESL 58 einen U-förmige Querschnitt (siehe 11) hat. Die Unterseiten der Öffnungen 90 können niedriger als die, auf gleicher Höhe mit der oder höher als die (in den 14C und 14D gezeigte) Grenzfläche zwischen den Source-/Drain-Kontaktstiften 82 und den dielektrischen Hartmasken 88 sein. Die Ätzung wird unter Verwendung eines Ätzgases durchgeführt, das eine hohe Ätzselektivität für die dielektrischen Hartmasken 80 und 88 hat, sodass die dielektrischen Hartmasken 80 und 88 nicht geätzt werden. Außerdem werden die Gate-Abstandshalter 46 nicht beschädigt.
  • Die 15A, 15B, 15C und 15D zeigen die Abscheidung eines dielektrischen Materials 92. Das dielektrische Material 92 kann aus den Materialien gewählt werden, die eine hohe Durchbruchspannung haben, wie etwa dielektrische High-k-Materialien. Das dielektrische Material 92 kann aus der Gruppe SiC, LaO, AlO, AlON, ZrO, HfO, SiN, Si, ZnO, ZrN, ZrAlO, TiO, TaO, YO, TaCN, ZrSi, SiOCN, SiOC, SiCN, HfSi oder dergleichen gewählt sein, wobei es nicht auf diese Gruppe beschränkt ist. Außerdem ist, obwohl das dielektrische Material 92 die gleichen in Frage kommende Materialien wie für die dielektrischen Hartmasken 80 und 88 umfassen kann, das dielektrische Material 92 von den Materialien für die beiden dielektrischen Hartmasken 80 und 88 verschieden, sodass in dem späteren Ätzprozess hohe Ätzselektivitätswerte erzielt werden. Das Abscheidungsverfahren für das dielektrische Material 92 kann Atomlagenabscheidung (ALD), Schleuderbeschichtung, PECVD oder dergleichen sein.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung wird das dielektrische Material 92 planarisiert, wenn seine Oberseite nicht planar ist. Andernfalls wird der Planarisierungsprozess weggelassen. Dann wird ein Rückätzprozess durchgeführt, bis die Oberseite des verbliebenen dielektrischen Materials 92 koplanar mit der Oberseite der dielektrischen Hartmasken 80 (16B) und der dielektrischen Hartmasken 88 (16C) ist. Bei einigen Ausführungsformen der vorliegenden Erfindung wird der Planarisierungsprozess durchgeführt, bis die dielektrischen Hartmasken 80 und 88 freigelegt sind. Die übrigen Teile des dielektrischen Materials 92 werden auch als dielektrische Hartmasken 92 oder SAD-3 92 bezeichnet. Die 16A und 16D zeigen eine Draufsicht bzw. eine Schnittansicht. Zu diesem Zeitpunkt sind alle Oberseiten der dielektrischen Hartmasken 80, 88 und 92 freigelegt, und sie können koplanar sein.
  • Wie in 16D gezeigt ist, kann ein Luftspalt 94 entstehen, der in der entsprechenden dielektrischen Hartmaske 92 abgedichtet wird. Und da die dielektrischen Hartmasken 92 obere Breiten haben können, die kleiner als untere Breiten sind, können Hohlräume 96 an unteren Ecken entstehen, die Eckbereiche sind, die von den Source-/Drain-Kontaktstiften 82, der CESL 58 / dem ILD 60 und den dielektrischen Hartmasken 92 definiert werden. Von oben betrachtet, können der Luftspalt 94 und die Hohlräume 96 längliche Streifen bilden, die Längsrichtungen haben, die parallel zu der Längsrichtung der Hartmasken 92 sind. Bei alternativen Ausführungsformen entstehen der Luftspalt 94 und/oder die Hohlräume 96 nicht.
  • Die 17A, 17B, 17C und 17D zeigen die Herstellung einer Ätzstoppschicht 102 und einer Hartmaske 104, die zum Herstellen und Schützen der Strukturen der Gate-Schlitzkontaktöffnungen und der Source-/Drain-Schlitzkontaktöffnungen verwendet werden. Der entsprechende Schritt ist als Schritt 230 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Die Ätzstoppschicht 102 kann aus einem Oxid, einem Nitrid, einem Carbid, einem Oxidcarbid oder dergleichen bestehen. Die Hartmaske 104 kann aus Titannidrid, Bornitrid, einem Oxid, einem Nitrid oder dergleichen bestehen.
  • Wie in den 18A, 18B, 18C und 18D gezeigt ist, werden dann Source-/Drain-Schlitzkontaktöffnungen erzeugt. Der entsprechende Schritt ist als Schritt 232 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Einige Teile der Hartmaske 104 und der Ätzstoppschicht 102 werden geätzt, sodass Öffnungen 106 (18A, 18C und 18D) in der Hartmaske 104 und der Ätzstoppschicht 102 entstehen. 18A zeigt ein Beispiel, in dem schlitzförmige (längliche) Öffnungen 106 erzeugt werden, durch die die darunter befindlichen dielektrischen Hartmasken 88 und 92 freigelegt werden. Bei einigen Ausführungsformen der vorliegenden Erfindung wird zum Erzeugen der Öffnungen 106 ein Fotoresist 108 (18B, 18C und 18D) hergestellt und strukturiert, und dann werden die Hartmaske 104 und die Ätzstoppschicht 102 unter Verwendung des strukturierten Fotoresists 108 als eine Ätzmaske geätzt.
  • Wie in den 18C und 18D gezeigt ist, werden dann die Teile der freiliegenden Hartmasken 88 geätzt, um die schlitzförmigen Öffnungen 106 zwischen den dielektrischen Hartmasken 80 zu verlängern. Der entsprechende Schritt ist ebenfalls als Schritt 232 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Die Schlitzöffnungen 106 haben daher Teile, die sich nach unten bis zu einer Ebene erstrecken, die niedriger als die Oberseiten der dritten dielektrischen Hartmasken 92 (18D) ist, und die jeweiligen Teile werden nachstehend als Schlitzöffnungsverlängerungen bezeichnet. Einige Source-/Drain-Kontaktstifte 82 werden freigelegt, wie in den 18C und 18D gezeigt ist. Wie in 18D gezeigt ist, bleibt außerdem die dielektrische Hartmaske 92 bestehen. Die Ätzung der dielektrischen Hartmasken 88 wird unter Verwendung eines Ätzmittels so durchgeführt, dass der Ätzselektivitätswert (das Verhältnis der Ätzrate für die dielektrischen Hartmasken 88 zu der Ätzrate für die dielektrischen Hartmasken 92) hoch ist und zum Beispiel etwa 20, 30 oder mehr beträgt. Dadurch wird die dielektrische Hartmaske 92 nicht geätzt, und sie bleibt bestehen, um die benachbarten Schlitzöffnungsverlängerungen voneinander zu trennen, wie in 18D gezeigt ist. Außerdem kann bei der Ätzung die Ätzselektivität (die Ätzrate für die dielektrischen Hartmasken 88 zu der Ätzrate für die dielektrischen Hartmasken 80) zum Beispiel etwa 1,0 bis etwa 50 betragen. Anschließend wird das Fotoresist 108 entfernt.
  • Die 19A bis 19D und die 20A bis 20D zeigen die Herstellung von Gate-Schlitzkontaktöffnungen. Der entsprechende Schritt ist als Schritt 234 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Die 19A bis 19D zeigen die Herstellung und die Strukturierung eines Fotoresists 110, in dem eine Schlitzöffnung 112 erzeugt wird, wie in den 19A und 19B gezeigt ist. Dann wird das Fotoresist 110 als eine Ätzmaske zum Ätzen der darunter befindlichen Hartmaske 104 und zum Ätzen der Ätzstoppschicht 102 verwendet, sodass die Schlitzöffnung 112 in die Hartmaske 104 und die Ätzstoppschicht 102 hinein reicht, wie in 20B gezeigt ist.
  • Nachdem die Hartmaske 104 und die Ätzstoppschicht 102 geätzt worden sind, werden die freigelegten dielektrischen Hartmasken 80 geätzt, sodass die darunter befindlichen Gate-Stapel 72 freigelegt werden, wie in den 20A und 20B gezeigt ist. Der entsprechende Schritt ist ebenfalls als Schritt 234 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Die Schlitzöffnung 112 hat somit Teile, die sich nach unten bis zu einer Ebene erstrecken, die niedriger als die Oberseiten der dritten dielektrischen Hartmasken 92 ist, und die jeweiligen Teile werden nachstehend als Schlitzöffnungsverlängerungen bezeichnet. Die Ätzung der dielektrischen Hartmasken 80 wird unter Verwendung eines Ätzmittels so durchgeführt, dass der Ätzselektivitätswert (das Verhältnis der Ätzrate für die dielektrischen Hartmasken 80 zu der Ätzrate für die dielektrischen Hartmasken 92) hoch ist und zum Beispiel etwa 20, 30 oder mehr beträgt. Dadurch wird die dielektrische Hartmaske 92 nicht geätzt, und sie bleibt bestehen, um die benachbarten Schlitzöffnungsverlängerungen voneinander zu trennen, wie in 20B gezeigt ist. Außerdem kann bei der Ätzung die Ätzselektivität (die Ätzrate für die dielektrischen Hartmasken 80 zu der Ätzrate für die dielektrischen Hartmasken 88) zum Beispiel etwa 1,0 bis etwa 50 betragen. Anschließend wird das Fotoresist 110 entfernt.
  • Durch Herstellen der dielektrischen Hartmasken 92 mit einem ausgewählten Material, das von den Materialien für die dielektrischen Hartmasken 80 und 88 verschieden ist, ist es möglich, beim Ätzen der dielektrischen Hartmasken 80 und 99 hohe Ätzselektivitätswerte zu erzielen, sodass während der Herstellung der Source-/Drain-Schlitzkontaktöffnungen 106 und der Gate-Schlitzkontaktöffnungen 112 die dielektrischen Hartmasken 92 nicht ausgespart werden. Wenn hingegen die dielektrischen Hartmasken 92 nicht hergestellt werden, um die entsprechenden Teile des ILD 60 zu ersetzen, werden die oberen Teile des ILD 60 in Bereichen 91A (20B) und in Bereichen 94B (20D) beim Erzeugen der Schlitzöffnungen ausgespart.
  • Bei den vorstehend erörterten Prozessen werden zwei Source-/Drain-Kontaktstifte 82 zum Beispiel zu der Source-/Drain-Schlitzkontaktöffnung 106 freigelegt, und zwei Gate-Stapel 72 werden zum Beispiel zu der Gate-Schlitzkontaktöffnung 112 freigelegt. Bei einigen Ausführungsformen der vorliegenden Erfindung können die Source-/Drain-Schlitzkontaktöffnung 106 und die Gate-Schlitzkontaktöffnung 112 länglicher erzeugt werden, sodass drei oder mehr Source-/Drain-Kontaktstifte 82 zu der gleichen Source-/Drain-Schlitzkontaktöffnung 106 freigelegt werden können und drei oder mehr Gate-Stapel 72 zu der gleichen Gate-Schlitzkontaktöffnung 112 freigelegt werden können.
  • Wie in den 20B und 20D gezeigt ist, sind die Schlitzöffnungen 106 und 112 in der Hartmaske 104 und der Ätzstoppschicht 102 geschützt. Zwei (oder mehr) Source-/Drain-Kontaktstifte 82 befinden sich unter der gleichen Source-/Drain-Schlitzkontaktöffnung 106 und werden zu dieser freigelegt, und zwei (oder mehr) Gate-Stapel 72 befinden sich unter der gleichen Gate-Schlitzkontaktöffnung 112 und werden zu dieser freigelegt.
  • Dann werden Source-/Drain-Kontaktstifte und Gate-Kontaktstifte in den Öffnungen 106 und 112 hergestellt. Der entsprechende Schritt ist als Schritt 236 in dem Prozessablauf 200 angegeben, der in 23 gezeigt ist. Der Herstellungsprozess kann das Füllen eines oder mehrerer leitfähiger Materialien in die Öffnungen 106 und 112 und das Durchführen eines Planarisierungsprozesses, wie etwa eines CMP-Prozesses oder eines mechanischen Schleifprozesses, umfassen, um überschüssige Teile des leitfähigen Materials zu entfernen. Die resultierenden Source-/Drain-Kontaktstifte 116 und Gate-Kontaktstifte 114 sind in den 21A bis 21D gezeigt. Die dargestellten Source-/Drain-Kontaktstifte 116 können zu unterschiedlichen FinFETs gehören. Die dargestellten Gate-Kontaktstifte 114 können ebenfalls zu unterschiedlichen FinFETs gehören. Bei einigen Ausführungsformen der vorliegenden Erfindung umfasst das eingefüllte leitfähige Material eine Diffusionssperrschicht, die aus Titannidrid, Tantalnitrid, Titan oder Tantal bestehen kann, und ein Füllmaterial, wie etwa Kupfer, Wolfram, Cobalt, Ruthenium oder dergleichen.
  • Wie in den 21A und 21B gezeigt ist, sind zwei benachbarte Gate-Kontaktstifte 114 durch eine dielektrische Hartmaske 92 voneinander getrennt. Wie vorstehend dargelegt worden ist, wird das Material für die dielektrische Hartmaske 92 so gewählt, dass es bei der Erzeugung der Öffnungen, in die die Gate-Kontaktstifte 114 gefüllt werden, nicht ausgespart wird. Wenn jedoch die dielektrischen Hartmasken 92 nicht hergestellt werden, kann das ILD 60 die Zwischenräume der dielektrischen Hartmasken 92 einnehmen und kann beim Erzeugen der Schlitzkontaktöffnung 112 (18D) ausgespart werden, sodass der Bereich 94A (21B) zu einer Aussparung wird, wenn die Gate-Kontaktöffnungen erzeugt werden. Das führt zu einem elektrischen Kurzschluss der benachbarten Gate-Kontaktstifte 114. Somit wird durch Herstellen der dielektrischen Hartmasken 92 ein elektrischer Kurzschluss der benachbarten Gate-Kontaktstifte 114 vermieden. Ebenso wird durch Herstellen der dielektrischen Hartmaske 92 in dem Bereich 94B (21D) dieser Bereich beständiger gegen eine Beschädigung bei der Herstellung der Source-/Drain-Kontaktöffnungen. Dadurch wird ein elektrischer Kurzschluss der benachbarten Gate-Kontaktstifte 114 vermieden.
  • 22 zeigt eine vergrößerte Darstellung von 21D. Bei einigen Ausführungsformen der vorliegenden Erfindung hat der Luftspalt 94 eine Höhe H1 von etwa o nm bis etwa 50 nm bei einer Breite W1 von etwa o nm bis etwa 30 nm. Die Hohlräume 96 können Höhen H2 von etwa o nm bis etwa 50 nm bei eine Breite W2 von etwa o nm bis etwa 30 nm haben. Ein vertikaler Abstand D1 von der Unterseite des Luftspalts 94 bis zu der Oberseite des darunter befindlichen ILD 60 kann etwa o nm bis etwa 60 nm betragen. Eine Breite W3 der verbliebenen dielektrischen Hartmaske 88 kann etwa 0 nm bis etwa 30 nm betragen. Auf den Seitenwänden der dargestellten dielektrischen Hartmaske 92 gibt es keine verbliebene dielektrische Hartmaske 88, und die Source-/Drain-Kontaktstifte 114 sind in physischem Kontakt mit der dielektrischen Hartmaske 92, wobei die einzelnen verbliebenen dielektrischen Hartmasken 88, die in 21D gezeigt sind, vorhanden sein können oder auch nicht, was von der Größe der Source-/Drain-Schlitzkontaktöffnung abhängig ist. Eine Höhe H3 der dielektrischen Hartmaske 92 (21B) kann etwa 1 nm bis etwa 40 nm betragen. Außerdem kann ein Verhältnis der Höhe H3 zu einer Gesamthöhe der Teile des ILD 60 und der CESL 58, die sich direkt unter der dielektrischen Hartmaske 92 befinden, etwa 0,2 bis etwa 12 betragen.
  • Ausführungsformen der vorliegenden Erfindung können einige Vorzüge bieten. Mit der Reduzierung der Strukturgrößen in integrierten Schaltkreisen werden auch die Größen von Source-/Drain-Kontaktstiften und Gate-Kontaktstiften reduziert. Zum Beispiel wird es auf Grund der Beschränkung der fotolithografischen Prozesse schwieriger, Kontaktstifte mit geringen Größen herzustellen. Um diese Beschränkung zu überwinden, werden Schlitzkontaktstifte so hergestellt, dass eine Mehrzahl von Source-/Drain-Kontaktstiften durch die gleiche Source-/Drain-Schlitzkontaktöffnung hergestellt wird und eine Mehrzahl von Gate-Kontaktstiften durch die gleiche Gate-Schlitzkontaktöffnung hergestellt wird. Die Source-/Drain-Kontaktstifte, die durch die gleiche Schlitzöffnung hergestellt werden, haben jedoch auf Grund der Beschädigung des ILD das Problem, dass sie elektrisch kurzgeschlossen werden, und die Gate-Kontaktstifte, die durch die gleiche Schlitzöffnung hergestellt werden, werden durch die Beschädigung des ILD ebenfalls elektrisch kurzgeschlossen. Dieses Problem wird durch Herstellen der dielektrischen Hartmasken 92 gelöst. Außerdem steigt bei einem kleinen Abstand zwischen benachbarten Gate-Kontaktstiften (oder Source-/Drain-Kontaktstiften) die Gefahr des dielektrischen Durchschlags. Die dielektrischen Hartmasken 92 können daher bei einigen Ausführungsformen der vorliegenden Erfindung unter Verwendung eines Materials hergestellt werden, das eine höhere Durchbruchspannung als das ILD hat.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist ein Verfahren zum Herstellen einer integrierten Schaltkreisstruktur die folgenden Schritte auf: Herstellen eines ersten Source-/Drain-Kontaktstifts über und in elektrischer Verbindung mit einem Source-/Drain-Bereich eines Transistors; Herstellen einer ersten dielektrischen Hartmaske, die einen Gate-Stapel überdeckt; Aussparen des ersten Source-/Drain-Kontaktstifts, um eine erste Aussparung zu erzeugen; Herstellen einer zweiten dielektrischen Hartmaske in der ersten Aussparung; Aussparen einer Zwischenschichtdielektrikum-Schicht, um eine zweite Aussparung zu erzeugen; und Herstellen einer dritten dielektrischen Hartmaske in der zweiten Aussparung, wobei die dritte dielektrische Hartmaske die erste dielektrische Hartmaske und die zweite dielektrische Hartmaske kontaktiert. Bei einer Ausführungsform umfasst das Herstellen der dritten dielektrischen Hartmaske einen Planarisierungsprozess, um Oberseiten der ersten dielektrischen Hartmaske, der zweiten dielektrischen Hartmaske und der dritten dielektrischen Hartmaske miteinander zu planarisieren. Bei einer Ausführungsform umfasst das Verfahren nach dem Herstellen der dritten dielektrischen Hartmaske weiterhin das Entfernen der zweiten dielektrischen Hartmaske, um eine dritte Aussparung zu erzeugen. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Füllen eines leitfähigen Materials in die dritte Aussparung, um einen zweiten Source-/Drain-Kontaktstift über und in Kontakt mit dem ersten Source-/Drain-Kontaktstift herzustellen, wobei eine Seitenwand des zweiten Source-/Drain-Kontaktstifts eine Seitenwand der ersten dielektrischen Hartmaske kontaktiert, sodass eine im Wesentlichen vertikale Grenzfläche entsteht. Bei einer Ausführungsform wird die zweite dielektrische Hartmaske unter Verwendung eines Ätzmittels entfernt, und die dritte dielektrische Hartmaske wird mit dem Ätzmittel behandelt und wird nicht geätzt. Bei einer Ausführungsform umfasst das Verfahren nach dem Herstellen der dritten dielektrischen Hartmaske weiterhin das Entfernen der ersten dielektrischen Hartmaske, um eine vierte Aussparung zu erzeugen. Bei einer Ausführungsform umfasst das Verfahren weiterhin das Füllen eines leitfähigen Materials in die vierte Aussparung, um einen Gate-Kontaktstift über und in Kontakt mit dem Gate-Stapel herzustellen, wobei eine Seitenwand des Gate-Kontaktstifts eine Seitenwand der dritten dielektrischen Hartmaske kontaktiert, sodass eine im Wesentlichen vertikale Grenzfläche entsteht. Bei einer Ausführungsform wird die erste dielektrische Hartmaske unter Verwendung eines Ätzmittels entfernt, und die dritte dielektrische Hartmaske wird mit dem Ätzmittel behandelt und wird nicht geätzt. Bei einer Ausführungsform umfasst das Herstellen der dritten dielektrischen Hartmaske das Herstellen eines dielektrischen High-k-Bereichs. Bei einer Ausführungsform wird ein Luftspalt in der dritten dielektrischen Hartmaske abgedichtet.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist ein Verfahren zum Herstellen einer integrierten Schaltkreisstruktur die folgenden Schritte auf: Aussparen eines Zwischenschicht-Dielektrikums, um eine erste Aussparung zu erzeugen; Füllen der ersten Aussparung mit einer ersten dielektrischen Hartmaske; Herstellen einer Hartmaske über der ersten dielektrischen Hartmaske und zwei zweiten dielektrischen Hartmasken, wobei die zwei zweiten dielektrischen Hartmasken auf gegenüberliegenden Seiten der ersten dielektrischen Hartmaske angeordnet sind und die erste dielektrische Hartmaske kontaktieren; Erzeugen einer Schlitzöffnung in der Hartmaske, um die erste dielektrische Hartmaske und die zwei zweiten dielektrischen Hartmasken freizulegen; Entfernen der zwei zweiten dielektrischen Hartmasken durch Ätzen, um Schlitzöffnungsverlängerungen zu erzeugen, wobei darunter befindliche leitfähige Strukturelemente zu den Schlitzöffnungsverlängerungen freigelegt werden und die darunter befindlichen leitfähigen Strukturelemente Gate-Stapel oder Source-/Drain-Kontaktstifte umfassen, wobei die erste dielektrische Hartmaske bei dem Ätzen freigelegt wird und nach dem Ätzen bestehen bleibt; Einfüllen eines leitfähigen Materials, wobei das leitfähige Material einen ersten Teil in der Schlitzöffnung und zweite Teile in den Schlitzöffnungsverlängerungen umfasst; und Entfernen des ersten Teils des leitfähigen Materials, wobei die zweiten Teile des leitfähigen Materials bestehen bleiben, um zwei Kontaktstifte zu bilden, die physisch voneinander getrennt sind. Bei einer Ausführungsform umfassen die darunter befindlichen leitfähigen Strukturelemente Source-/Drain-Kontaktstifte, und die zwei Kontaktstifte umfassen zwei weitere Source-/Drain-Kontaktstifte. Bei einer Ausführungsform umfassen die darunter befindlichen leitfähigen Strukturelemente Gate-Stapel, und die zwei Kontaktstifte umfassen zwei Gate-Kontaktstifte. Bei einer Ausführungsform haben beim Entfernen der zwei zweiten dielektrischen Hartmasken die zwei zweiten dielektrischen Hartmasken und die erste dielektrische Hartmaske eine Ätzselektivität, die höher als etwa 20 ist. Bei einer Ausführungsform umfasst das Entfernen des ersten Teils des leitfähigen Materials einen Planarisierungsprozess, wobei die erste dielektrische Hartmaske nach dem Planarisierungsprozess freiliegt.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist eine integrierte Schaltkreisstruktur Folgendes auf: einen ersten Gate-Stapel und einen zweiten Gate-Stapel; ein Zwischenschicht-Dielektrikum zwischen dem ersten Gate-Stapel und dem zweiten Gate-Stapel; eine dielektrische Hartmaske, die das Zwischenschicht-Dielektrikum überdeckt und kontaktiert, wobei die dielektrische Hartmaske und das Zwischenschicht-Dielektrikum aus unterschiedlichen Materialien bestehen; einen ersten Gate-Kontaktstift über und in Kontakt mit dem ersten Gate-Stapel; und einen zweiten Gate-Kontaktstift über und in Kontakt mit dem zweiten Gate-Stapel, wobei der erste Gate-Kontaktstift und der zweite Gate-Kontaktstift durch die dielektrische Hartmaske voneinander getrennt sind und Seitenwände des ersten Gate-Kontaktstifts und des zweiten Gate-Kontaktstifts Seitenwände der dielektrischen Hartmaske kontaktieren, sodass im Wesentlichen vertikale Grenzflächen entstehen. Bei einer Ausführungsform sind Oberseiten des ersten Gate-Kontaktstifts, des zweiten Gate-Kontaktstifts und der dielektrischen Hartmaske koplanar. Bei einer Ausführungsform besteht die dielektrische Hartmaske aus einem dielektrischen High-k-Material. Bei einer Ausführungsform weist die integrierte Schaltkreisstruktur weiterhin Gate-Abstandshalter auf gegenüberliegenden Seiten des ersten Gate-Stapels und des zweiten Gate-Stapels auf, wobei eine Unterseite der dielektrischen Hartmaske niedriger als Oberseiten der Gate-Abstandshalter ist. Bei einer Ausführungsform ist eine Oberseite der dielektrischen Hartmaske höher als die Oberseiten der Gate-Abstandshalter.

Claims (16)

  1. Verfahren zum Herstellen einer integrierten Schaltkreisstruktur mit den folgenden Schritten: Herstellen eines ersten Source-/Drain-Kontaktstifts (82) über und in elektrischer Verbindung mit einem Source-/Drain-Bereich (54) eines Transistors (86); Herstellen einer ersten dielektrischen Hartmaske (80), die einen Gate-Stapel (72) überdeckt; Aussparen des ersten Source-/Drain-Kontaktstifts (82), um eine erste Aussparung zu erzeugen; Herstellen einer zweiten dielektrischen Hartmaske (88) in der ersten Aussparung; Aussparen einer Zwischenschichtdielektrikum-Schicht (60), um eine zweite Aussparung (90) zu erzeugen; und Herstellen einer dritten dielektrischen Hartmaske (92) in der zweiten Aussparung (90), wobei die dritte dielektrische Hartmaske (92) die erste dielektrische Hartmaske (80) und die zweite dielektrische Hartmaske (88) kontaktiert, wobei das Herstellen der dritten dielektrischen Hartmaske (92) einen Planarisierungsprozess umfasst, um Oberseiten der ersten dielektrischen Hartmaske (80), der zweiten dielektrischen Hartmaske (88) und der dritten dielektrischen Hartmaske (92) miteinander zu planarisieren.
  2. Verfahren nach Anspruch 1, ferner umfassend das Herstellen von Gate-Abstandshaltern (46) auf entgegengesetzten Seiten des Gate-Stapels (72), wobei eine Unterseite der dritten dielektrischen Hartmaske (92) niedriger als Oberseiten der Gate-Abstandshalter (46) ist.
  3. Verfahren nach Anspruch 1 oder 2, das nach dem Herstellen der dritten dielektrischen Hartmaske (92) weiterhin das Entfernen der zweiten dielektrischen Hartmaske (88) umfasst, um eine dritte Aussparung zu erzeugen.
  4. Verfahren nach Anspruch 3, das weiterhin das Füllen eines leitfähigen Materials in die dritte Aussparung umfasst, um einen zweiten Source-/Drain-Kontaktstift (116) über und in Kontakt mit dem ersten Source-/Drain-Kontaktstift (82) herzustellen, wobei eine Seitenwand des zweiten Source-/Drain-Kontaktstifts (116) eine Seitenwand der ersten dielektrischen Hartmaske (80) kontaktiert, sodass eine im Wesentlichen vertikale Grenzfläche entsteht.
  5. Verfahren nach Anspruch 3 oder 4, wobei die zweite dielektrische Hartmaske (88) unter Verwendung eines Ätzmittels entfernt wird und die dritte dielektrische Hartmaske (92) mit dem Ätzmittel in Kontakt gebracht wird und nicht geätzt wird.
  6. Verfahren nach einem der vorhergehenden Ansprüche, das nach dem Herstellen der dritten dielektrischen Hartmaske (92) weiterhin das Entfernen der ersten dielektrischen Hartmaske (80) umfasst, um eine vierte Aussparung zu erzeugen.
  7. Verfahren nach Anspruch 6, das weiterhin das Füllen eines leitfähigen Materials in die vierte Aussparung umfasst, um einen Gate-Kontaktstift (114) über und in Kontakt mit dem Gate-Stapel (72) herzustellen, wobei eine Seitenwand des Gate-Kontaktstifts (114) eine Seitenwand der dritten dielektrischen Hartmaske (92) kontaktiert, sodass eine im Wesentlichen vertikale Grenzfläche entsteht.
  8. Verfahren nach Anspruch 6 oder 7, wobei die erste dielektrische Hartmaske (80) unter Verwendung eines Ätzmittels entfernt wird und die dritte dielektrische Hartmaske (92) mit dem Ätzmittel in Kontakt gebracht wird und nicht geätzt wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Herstellen der dritten dielektrischen Hartmaske (92) das Herstellen eines dielektrischen High-k-Bereichs umfasst.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Luftspalt (94) in der dritten dielektrischen Hartmaske (92) abgedichtet wird.
  11. Verfahren zum Herstellen einer integrierten Schaltkreisstruktur nach Patentanspruch 1, mit den folgenden Schritten: Herstellen einer vierten Hartmaske (104) über der dritten dielektrischen Hartmaske (92) und der ersten dielektrischen Hartmaske (80) sowie einer weiteren ersten dielektrischen Hartmaske (80), wobei die erste dielektrische Hartmaske (80) und die weitere erste dielektrische Hartmaske (80) auf entgegengesetzten Seiten der dritten dielektrischen Hartmaske (92) angeordnet sind und die dritte dielektrische Hartmaske (92) kontaktieren; Erzeugen einer Schlitzöffnung (112) in der vierten Hartmaske (104), um die dritte dielektrische Hartmaske (92), die erste dielektrische Hartmaske (80) und die weitere erste dielektrische Hartmaske (80) freizulegen; Entfernen der ersten dielektrischen Hartmaske (80) und der weiteren ersten dielektrischen Hartmaske (80) durch Ätzen, um Schlitzöffnungsverlängerungen zu erzeugen, wobei darunter befindliche leitfähige Strukturelemente (72) zu den Schlitzöffnungsverlängerungen freigelegt werden, wobei die darunter befindlichen leitfähigen Strukturelemente (72) den Gate-Stapel (72) umfassen, wobei die dritte dielektrische Hartmaske (92) bei dem Ätzen freigelegt wird und nach dem Ätzen bestehen bleibt; Einfüllen eines leitfähigen Materials, wobei das leitfähige Material einen ersten Teil in der Schlitzöffnung (112) und zweite Teile in den Schlitzöffnungsverlängerungen umfasst; und Entfernen des ersten Teils des leitfähigen Materials, wobei die zweiten Teile des leitfähigen Materials bestehen bleiben, um zwei Kontaktstifte zu bilden, die physisch voneinander getrennt sind.
  12. Verfahren nach Anspruch 11, wobei die darunter befindlichen leitfähigen Strukturelemente Gate-Stapel (72) umfassen und die zwei Kontaktstifte zwei Gate-Kontaktstifte (114) umfassen.
  13. Verfahren nach einem der Ansprüche 11 bis 12, wobei beim Entfernen der ersten dielektrischen Hartmaske (80) und der weiteren ersten dielektrischen Hartmaske (80) die erste dielektrische Hartmaske (80), die weitere erste dielektrische Hartmaske (80) und die dritte dielektrische Hartmaske (92) eine Ätzselektivität haben, die höher als etwa 20 ist.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei das Entfernen des ersten Teils des leitfähigen Materials einen Planarisierungsprozess umfasst, wobei die dritte dielektrische Hartmaske (92) nach dem Planarisierungsprozess freiliegt.
  15. Verfahren nach Anspruch 1, ferner umfassend Herstellen einer vierten Hartmaske (104) über der dritten dielektrischen Hartmaske (92) und der zweiten dielektrischen Hartmaske (88) sowie einer weiteren zweiten dielektrischen Hartmaske (88), wobei die zweite dielektrische Hartmaske (88) und die weitere zweite dielektrische Hartmaske (88) auf entgegengesetzten Seiten der dritten dielektrischen Hartmaske (92) angeordnet sind und die dritte dielektrische Hartmaske (92) kontaktieren; Erzeugen einer zweiten Schlitzöffnung (106) in der vierten Hartmaske (104), um die dritte dielektrische Hartmaske (92), die zweite dielektrische Hartmaske (88) und die weitere zweite dielektrische Hartmaske (88) freizulegen; Entfernen der zweiten dielektrischen Hartmaske (88) und der weiteren zweiten dielektrischen Hartmaske (88) durch Ätzen, um zweite Schlitzöffnungsverlängerungen zu erzeugen, wobei darunter befindliche zweite leitfähige Strukturelemente (72) zu den zweiten Schlitzöffnungsverlängerungen freigelegt werden, wobei die darunter befindlichen zweiten leitfähigen Strukturelemente (72) den ersten Source-/Drain-Kontaktstift (82) umfassen, wobei die dritte dielektrische Hartmaske (92) bei dem Ätzen freigelegt wird und nach dem Ätzen bestehen bleibt; Einfüllen eines leitfähigen Materials, wobei das leitfähige Material einen dritten Teil in der zweiten Schlitzöffnung (106) und vierte Teile in den zweiten Schlitzöffnungsverlängerungen umfasst; und Entfernen des dritten Teils des leitfähigen Materials, wobei die vierten Teile des leitfähigen Materials bestehen bleiben, um zwei zweite Kontaktstifte zu bilden, die physisch voneinander getrennt sind.
  16. Verfahren nach Anspruch 15, wobei die darunter befindlichen zweiten leitfähigen Strukturelemente Source-/Drain-Kontaktstifte (82) umfassen und die zwei zweiten Kontaktstifte zwei weitere Source-/Drain-Kontaktstifte (116) umfassen.
DE102019110004.6A 2018-10-23 2019-04-16 Verfahren zur herstellung von schlitzkontakten Active DE102019110004B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862749207P 2018-10-23 2018-10-23
TW62/749,207 2018-10-23
TW16/373,215 2019-04-02
US16/373,215 US10943829B2 (en) 2018-10-23 2019-04-02 Slot contacts and method forming same

Publications (2)

Publication Number Publication Date
DE102019110004A1 DE102019110004A1 (de) 2020-04-23
DE102019110004B4 true DE102019110004B4 (de) 2024-10-10

Family

ID=70279760

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019110004.6A Active DE102019110004B4 (de) 2018-10-23 2019-04-16 Verfahren zur herstellung von schlitzkontakten

Country Status (5)

Country Link
US (4) US10943829B2 (de)
KR (1) KR102269804B1 (de)
CN (1) CN111092053B (de)
DE (1) DE102019110004B4 (de)
TW (1) TWI721605B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476196B2 (en) 2018-11-27 2022-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with multi-layer dielectric
US11721580B2 (en) * 2019-06-10 2023-08-08 Intel Corporation 1D vertical edge blocking (VEB) via and plug
US11355637B2 (en) 2020-06-30 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170084714A1 (en) 2015-09-18 2017-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with multi spacer and method for forming the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414220B1 (ko) * 2001-06-22 2004-01-07 삼성전자주식회사 공유 콘택을 가지는 반도체 장치 및 그 제조 방법
KR100503519B1 (ko) * 2003-01-22 2005-07-22 삼성전자주식회사 반도체 장치 및 그 제조방법
KR100569523B1 (ko) 2003-06-30 2006-04-07 주식회사 하이닉스반도체 반도체소자의 비트라인 형성방법
CN100514596C (zh) * 2006-01-13 2009-07-15 联华电子股份有限公司 金属内连线的制作方法与结构
CN103915372B (zh) * 2013-01-08 2016-08-31 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN103915384B (zh) * 2013-01-08 2016-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR102068980B1 (ko) 2013-08-01 2020-01-22 삼성전자 주식회사 반도체 장치 및 그 제조 방법
CN104900593B (zh) * 2014-03-04 2018-02-16 中芯国际集成电路制造(上海)有限公司 存储器及其形成方法
US9391201B2 (en) 2014-11-25 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain structure and manufacturing the same
US10163704B2 (en) 2015-12-29 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US9755019B1 (en) 2016-03-03 2017-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9865504B2 (en) 2016-03-04 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US9793372B1 (en) 2016-05-25 2017-10-17 Globalfoundries Inc. Integrated circuit including a dummy gate structure and method for the formation thereof
US10164111B2 (en) * 2016-08-03 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and methods of manufacture
US10062784B1 (en) * 2017-04-20 2018-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned gate hard mask and method forming same
US10475654B2 (en) * 2017-08-31 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact plug and method manufacturing same
US11587791B2 (en) * 2018-10-23 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon intermixing layer for blocking diffusion

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170084714A1 (en) 2015-09-18 2017-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with multi spacer and method for forming the same

Also Published As

Publication number Publication date
US12009265B2 (en) 2024-06-11
US20200126865A1 (en) 2020-04-23
KR102269804B1 (ko) 2021-06-29
US10943829B2 (en) 2021-03-09
US20230119732A1 (en) 2023-04-20
TWI721605B (zh) 2021-03-11
US20240290661A1 (en) 2024-08-29
CN111092053B (zh) 2023-12-29
TW202025237A (zh) 2020-07-01
US20210175125A1 (en) 2021-06-10
CN111092053A (zh) 2020-05-01
US11532518B2 (en) 2022-12-20
DE102019110004A1 (de) 2020-04-23
KR20200047292A (ko) 2020-05-07

Similar Documents

Publication Publication Date Title
DE102017124663B4 (de) Hybridschema für verbesserte leistung bei p- und n-finfets
DE102017123950B4 (de) Finfet-bauelement und verfahren zur herstellung desselben
DE102016115984B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102017128255B4 (de) Halbleitervorrichtung und Verfahren
DE102018100286B4 (de) Halbleiterstruktur-Schneideprozess und damit hergestellte Strukturen
DE102018115901A1 (de) Dielektrischer Abstandshalter zur Vermeidung von Kurzschlüssen
DE102017118199A1 (de) Finfet-vorrichtung und ausbildungsverfahren
DE102018111381A1 (de) Selektive NFET/PFET-Auskehlung von Source/Drain-Bereichen
DE102017123445A1 (de) Vergrabene Metallleiterbahn und Verfahren zu deren Herstellung
DE102018106631A1 (de) Schneideverfahren für Halbleiterstruktur und dadurch gebildete Strukturen
DE102017117793B4 (de) Verfahren zur Herstellung von Multi-Gate-Transistoren und resultierende Strukturen
DE102019117011B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102019116052B4 (de) Transistoren mit vertiefter siliziumdeckschicht und herstellungsverfahren
DE102021100720A1 (de) Kontakte für halbleitervorrichtungen und verfahren zu deren herstellung
DE102019111297B4 (de) Halbleiter-Bauelement und Verfahren
DE102019110004B4 (de) Verfahren zur herstellung von schlitzkontakten
DE102019122443A1 (de) Transistoren mit Halbleiter-Stapelschichten als Kanäle
DE102021113693A1 (de) Interconnect-merkmale mit scharfen ecken und deren herstellungsverfahren
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102020108047A1 (de) Finnen-feldeffekttransistor-bauelement und verfahren zum bilden desselben
DE102017127658B4 (de) Halbleitervorrichtung und verfahren
DE102017123359B4 (de) Finnen-feldeffekttransistor-bauelement und verfahren
DE102020112763B4 (de) Verfahren zur gateprofilsteuerung durch seitenwandschutz während der ätzung
DE102016118207B4 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102019009394B4 (de) Isolation von source-drain-regionen zweier muti-gate-transistoren in dichter anordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102019009477

Country of ref document: DE