[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102018100286B4 - Halbleiterstruktur-Schneideprozess und damit hergestellte Strukturen - Google Patents

Halbleiterstruktur-Schneideprozess und damit hergestellte Strukturen Download PDF

Info

Publication number
DE102018100286B4
DE102018100286B4 DE102018100286.6A DE102018100286A DE102018100286B4 DE 102018100286 B4 DE102018100286 B4 DE 102018100286B4 DE 102018100286 A DE102018100286 A DE 102018100286A DE 102018100286 B4 DE102018100286 B4 DE 102018100286B4
Authority
DE
Germany
Prior art keywords
gate structure
gate
width
active area
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018100286.6A
Other languages
English (en)
Other versions
DE102018100286A1 (de
Inventor
Ryan Chia-Jen Chen
Chih-Chang Hung
Ming-Ching Chang
Shu-Yuan Ku
Yi-Hsuan Hsiao
I-Wei Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018100286A1 publication Critical patent/DE102018100286A1/de
Application granted granted Critical
Publication of DE102018100286B4 publication Critical patent/DE102018100286B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H01L29/4991—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material comprising an air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleiterstruktur mit:einem ersten aktiven Bereich (52) auf einem Substrat (50), wobei der erste aktive Bereich (52) einen ersten Source-/Drain-Bereich (70) umfasst;einer ersten Gate-Struktur (90, 91, 92) über dem ersten aktiven Bereich (52);einer zweiten Gate-Struktur (90, 91, 92) über dem ersten aktiven Bereich (52), wobei die erste Gate-Struktur (90, 91, 92) in einer Längsrichtung parallel zu der zweiten Gate-Struktur (90, 91, 92) verläuft und der erste Source-/Drain-Bereich (70) in einer Querrichtung zwischen der ersten Gate-Struktur (90, 91, 92) und der zweiten Gate-Struktur (90, 91, 92) angeordnet ist; undeiner Gate-Schneidefüllstruktur (104), die in der Querrichtung verläuft und einen ersten Hauptteil, einen zweiten Hauptteil und einen ersten Zwischenteil hat, wobeieine Seitenwand des ersten Hauptteils an die erste Gate-Struktur (90, 91, 92) angrenzteine Seitenwand des zweiten Hauptteils an die zweite Gate-Struktur (90, 91, 92) angrenzt,der erste Zwischenteil in der Querrichtung von dem ersten Hauptteil zu dem zweiten Hauptteil verläuft, wobeider erste Hauptteil eine erste Breite (B) hat, wobei die erste Breite (B) entlang der längsverlaufenden Mittellinie der ersten Gate-Struktur (90, 91, 92) gemessen wird,der zweite Hauptteil eine zweite Breite (B) hat, wobei die zweite Breite (B) entlang der längsverlaufenden Mittellinie der zweiten Gate-Struktur (90, 91, 92) gemessen wird,der erste Zwischenteil eine dritte Breite (C) hat, wobei die dritte Breite (C) in der Mitte zwischen der ersten Gate-Struktur (90, 91, 92) und der zweiten Gate-Struktur (90, 91, 92) und parallel zu der längsverlaufenden Mittellinie der ersten Gate-Struktur (90, 91, 92) gemessen wird, unddie erste Breite (B) größer als die dritte Breite (C) ist und die zweite Breite (B) größer als die dritte Breite (C) ist.

Description

  • Hintergrund der Erfindung
  • Da die Halbleiterindustrie in dem Streben nach höherer Bauelementdichte, höherer Leistung und niedrigeren Kosten bis in den Bereich der Nanometer-Technologie-Prozessknoten vorgedrungen ist, haben Herausforderungen durch Herstellungs- und Entwurfsprobleme zur Entwicklung von dreidimensionalen Entwürfen geführt, wie etwa Finnen-Feldeffekttransistoren (FinFETs). FinFET-Bauelemente weisen typischerweise Halbleiterfinnen mit einem hohen Seitenverhältnis auf, in denen Kanal- und Source-/Drain-Bereiche hergestellt sind. Ein Gate ist über und entlang Seitenwänden der Finnenstruktur (z. B. diese umschließend) hergestellt. Dabei wird der Vorzug einer vergrößerten Oberfläche des Kanals genutzt, um schnellere, zuverlässigere und besser steuerbare Transistor-HalbleiterBauelemente herzustellen. Mit der Verkleinerung entstehen jedoch neue Herausforderungen.
  • Verfahren zur Ausbildung von Gate-Schneidefüllstrukturen sind aus der US 2017/0018620 A1 , der US 2017/0033000 A1 und der US 9679985 B1 bekannt.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
    • Die 1, 2, 3A und 3B, 4A bis 4C, 5A bis 5E, 6A bis 6E, 7A bis 7E, 8A bis 8E, 9A bis 9E, 10A bis 10E, 11A bis 11E, 12A bis 12E, 13A bis 13E und 14A bis 14E sind verschiedene Darstellungen von jeweiligen Zwischenstrukturen auf Zwischenstufen in einem beispielhaften Prozess zur Herstellung eines Halbleiter-Bauelements mit einem oder mehreren Finnen-Feldeffekttransistoren (FinFETs) gemäß einigen Ausführungsformen.
    • 15 ist eine Draufsicht einer beispielhaften Schneidöffnung gemäß einigen Ausführungsformen.
    • 16 ist eine Draufsicht einer beispielhaften Maske mit einer Maskenöffnung für einen beispielhaften Ätzprozess gemäß einigen Ausführungsformen.
    • 17 ist eine Draufsicht einer weiteren beispielhaften Maske mit einer Maskenöffnung für einen beispielhaften Ätzprozess gemäß einigen Ausführungsformen.
    • Die 18A und 18B und 19 sind verschiedene Darstellungen von jeweiligen Zwischenstrukturen auf Zwischenstufen in einem beispielhaften Prozess zur Herstellung eines Halbleiter-Bauelements mit einem oder mehreren FinFETs gemäß einigen Ausführungsformen.
    • 20 ist eine Schnittansicht einer Gate-Schneidefüllstruktur, die zu einem leitfähigen Strukturelement fehlerhaft ausgerichtet ist oder von diesem überdeckt ist, gemäß einigen Ausführungsformen.
    • 21 ist eine Schnittansicht einer Gate-Schneidefüllstruktur, die einen Hohlraum hat, gemäß einigen Ausführungsformen.
    • 22 ist eine Layout-Darstellung einer Gate-Schneidefüllstruktur, die einen Hohlraum hat, gemäß einigen Ausführungsformen.
    • 23 ist eine Layout-Darstellung einer weiteren Gate-Schneidefüllstruktur, die einen Hohlraum hat, gemäß einigen Ausführungsformen.
    • 24 ist eine Draufsicht einer Schneidöffnung, mit der eine Ersatz-Gate-Struktur geschnitten wird, gemäß einigen Ausführungsformen.
    • 25 ist eine Draufsicht einer Schneidöffnung, mit der drei Ersatz-Gate-Strukturen geschnitten werden, gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die vorliegende Erfindung betrifft eine Halbleiterstruktur mit den Merkmalen des Anspruchs 1 sowie Verfahren zur Herstellung einer Halbleiterstruktur mit den Merkmalen des Anspruchs 12 bzw. 18. Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen angegeben.
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so hergestellt werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen des in Gebrauch oder in Betrieb befindlichen Bauelements umfassen. Das Bauelement kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Hier werden Verfahren zum Schneiden von Gate-Strukturen in einem HalbleiterBauelement, das zum Beispiel einen Finnen-Feldeffekttransistor (FinFET) aufweist, und damit hergestellte Strukturen beschrieben. Im Allgemeinen werden Gate-Strukturen, wie etwa Ersatz-Gate-Strukturen in einem Ersatz-Gate-Prozess, mit einem Ätzprozess geschnitten. Der Ätzprozess kann eine anisotrope Ätzung und eine isotrope Ätzung umfassen, wobei bei der isotropen Ätzung ein leitfähiges Material der Gate-Strukturen, z. B. einer Gate-Elektrode, schneller als ein dielektrisches Material in einer umgebenden dielektrischen Schicht, wie etwa einem Zwischenschicht-Dielektrikum (ILD), geätzt werden kann. Mit diesem Ätzprozess kann eine Schneidöffnung durch das leitfähige Material der Gate-Strukturen erzeugt werden, die ein Profil hat, das eine Breite zwischen Schneideteilen der Gate-Strukturen hat, die größer als eine Breite der Schneidöffnung in der umgebenden dielektrischen Schicht ist. Die geringere Breite der Schneidöffnung in der umgebenden dielektrischen Schicht ermöglicht einen größeren Abstand zwischen der Schneidöffnung und epitaxialen Source-/Drain-Bereichen, was die Gefahr einer Beschädigung der epitaxialen Source-/Drain-Bereiche verringern kann. Es können noch weitere Vorzüge realisiert werden.
  • Hier werden beispielhafte Ausführungsformen in Zusammenhang mit FinFETs beschrieben. Implementierungen einiger Aspekte der vorliegenden Erfindung können auch in anderen Prozessen und/oder in anderen Bauelementen, wie etwa planaren FETs, verwendet werden. Es werden einige Abwandlungen der beispielhaften Verfahren und Strukturen beschrieben. Ein Durchschnittsfachmann dürfte problemlos weitere Modifikationen erkennen, die vorgenommen werden können und innerhalb des Schutzumfangs der anderen Ausführungsformen liegen sollen. Verfahrensausführungsformen können zwar in einer bestimmten Reihenfolge beschrieben werden, aber verschiedene weitere Verfahrensausführungsformen können in jeder logischen Reihenfolge ausgeführt werden und können weniger oder mehr Schritte als die umfassen, die hier beschrieben werden.
  • Die 1, 2, 3A und 3B, 4A bis 4C und 5A bis 5E bis 14A bis 14E sind verschiedene Darstellungen von jeweiligen Zwischenstrukturen auf Zwischenstufen in einem beispielhaften Prozess zur Herstellung eines Halbleiter-Bauelements mit einem oder mehreren FinFETs gemäß einigen Ausführungsformen. In einigen Figuren können einige Bezugssymbole von Komponenten oder Elementen, die hier erläutert werden, weggelassen werden, um einer Verunklarung von anderen Komponenten oder Elementen zu vermeiden und die Beschreibung der Figuren zu vereinfachen.
  • 1 zeigt ein Halbleitersubstrat 50 in einer Schnittansicht. Das Halbleitersubstrat 50 kann ein massives Halbleitersubstrat, ein Halbleiter-auf-Isolator(SOI)-Substrat oder dergleichen sein oder umfassen, das (z. B. mit einem p- oder einem n-Dotanden) dotiert oder undotiert sein kann. Im Allgemeinen umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial, die auf einer Isolierschicht hergestellt ist. Die Isolierschicht kann zum Beispiel eine vergrabene Oxidschicht (BOX-Schicht), eine Siliziumoxidschicht oder dergleichen sein. Die Isolierschicht ist auf einem Substrat, normalerweise einem Silizium- oder Glassubstrat, vorgesehen. Andere Substrate, wie etwa ein mehrschichtiges oder Gradient-Substrat, können ebenfalls verwendet werden. Bei einigen Ausführungsformen kann das Halbleitermaterial des Halbleitersubstrats Folgendes umfassen: einen elementaren Halbleiter, wie etwa Silizium (Si) und Germanium (Ge); einen Verbindungshalbleiter, wie etwa Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid oder Indiumantimonid; einen Legierungshalbleiter, wie etwa SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP oder GaInAsP; oder eine Kombination davon.
  • 2 zeigt in einer Schnittansicht die Herstellung von Finnen 52 in dem Halbleitersubstrat 50. In einigen Beispielen wird eine Maske (z. B. eine Hartmaske) bei der Herstellung der Finnen 52 verwendet. Zum Beispiel werden eine oder mehrere Maskenschichten über dem Halbleitersubstrat 50 abgeschieden, und dann werden die eine oder die mehreren Maskenschichten zu der Maske strukturiert. In einigen Beispielen können die eine oder die mehreren Maskenschichten Siliziumnitrid, Siliziumoxidnitrid, Siliziumcarbid, Silizium-Kohlenstoff-Nitrid oder dergleichen oder eine Kombination davon aufweisen oder sein, und sie können durch chemische Aufdampfung (CVD), physikalische Aufdampfung (PVD), Atomlagenabscheidung (ALD) oder mit einem anderen Abscheidungsverfahren abgeschieden werden. Die eine oder die mehreren Maskenschichten können durch Fotolithografie strukturiert werden. Zum Beispiel kann ein Fotoresist auf der einen oder den mehreren Maskenschichten zum Beispiel durch Schleuderbeschichtung hergestellt werden und kann durch Belichtung unter Verwendung einer geeigneten Fotomaske strukturiert werden. Anschließend können belichtete oder unbelichtete Teile des Fotoresists entfernt werden, je nachdem, ob ein positives oder ein negatives Resist verwendet wird. Die Struktur des Fotoresists kann dann auf die eine oder die mehreren Maskenschichten zum Beispiel mit einem geeigneten Ätzprozess übertragen werden, sodass die Maske entsteht. Der Ätzprozess kann eine reaktive Ionenätzung (RIE), eine Neutralstrahlätzung (NBE), eine Ätzung mit einem induktiv gekoppelten Plasma (ICP-Ätzung) oder dergleichen oder eine Kombination davon umfassen. Der Ätzprozess kann anisotrop sein. Anschließend wird das Fotoresist zum Beispiel in einem Ablösungs- oder Nassstrippprozess entfernt.
  • Unter Verwendung der Maske kann das Halbleitersubstrat 50 so geätzt werden, dass Gräben 54 zwischen benachbarten Paaren der Finnen 52 entstehen und dass die Finnen 52 aus dem Halbleitersubstrat 50 herausragen. Der Ätzprozess kann RIE, NBE, ICP oder dergleichen oder eine Kombination davon umfassen. Der Ätzprozess kann anisotrop sein.
  • Die 3A und 3B zeigen in einer Schnittansicht bzw. einer Draufsicht die Herstellung von Trennbereichen 56 jeweils in einem entsprechenden Graben 54. Die Trennbereiche 56 können ein Isoliermaterial, wie etwa ein Oxid (z. B. Siliziumoxid), ein Nitrid oder dergleichen, oder eine Kombination davon aufweisen oder sein, und das Isoliermaterial kann durch chemische Aufdampfung mit einem Plasma hoher Dichte (HDPCVD), fließfähige chemische Aufdampfung (FCVD) (z. B. eine Materialabscheidung auf CVD-Basis in einem Remote-Plasma-System und Nachhärtung zum Umwandeln in ein anderes Material, wie etwa ein Oxid) oder dergleichen oder eine Kombination davon abgeschieden werden. Es können auch andere Isoliermaterialien verwendet werden, die mit einem geeigneten Verfahren abgeschieden werden. Bei der dargestellten Ausführungsform weisen die Trennbereiche 56 Siliziumoxid auf, das mit einem FCVD-Prozess abgeschieden wird. Mit einem Planarisierungsprozess, wie etwa einer chemisch-mechanische Polierung (CMP), können überschüssiges Isoliermaterial und eine verbliebene Maske (die z. B. zum Ätzen der Gräben und zum Herstellen der Finnen 52 verwendet wird) entfernt werden, sodass Oberseiten des Isoliermaterials und Oberseiten der Finnen 52 koplanar sind. Das Isoliermaterial kann dann ausgespart werden, um die Trennbereiche 56 herzustellen. Das Isoliermaterial wird so ausgespart, dass die Finnen 52 zwischen benachbarten Trennbereichen 56 herausragen, wodurch die Finnen 52 zumindest teilweise als aktive Bereiche auf dem Halbleitersubstrat 50 abgegrenzt werden können. Das Isoliermaterial kann mit einem geeigneten Ätzprozess ausgespart werden, der ein Nassätzprozess und/oder ein Trockenätzprozess sein kann, wie etwa mit einem Ätzprozess, der für das Isoliermaterial selektiv ist. Außerdem können Oberseiten der Trennbereiche 56 eine ebene Oberfläche, wie dargestellt ist, eine konvexe Oberfläche, eine konkave Oberfläche (wie etwa eine gekümpelte Oberfläche) oder eine Kombination davon haben, die durch den Ätzprozess entstanden sein kann. Wie in der Draufsicht von 3B gezeigt ist, verlaufen die Finnen 52 in einer Querrichtung über das Halbleitersubstrat 50 hinweg.
  • Ein Durchschnittsfachmann dürfte ohne Weiteres erkennen, dass die Prozesse, die unter Bezugnahme auf die 1 bis 3B beschrieben worden sind, lediglich Beispiele dafür sind, wie die Finnen 52 hergestellt werden können. Bei anderen Ausführungsformen kann eine dielektrische Schicht über einer Oberseite des Halbleitersubstrats 50 hergestellt werden; Gräben können durch die dielektrische Schicht geätzt werden; homoepitaxiale Strukturen können epitaxial in den Gräben aufgewachsen werden; und die dielektrische Schicht kann so ausgespart werden, dass die homoepitaxialen Strukturen aus der dielektrischen Schicht herausragen und Finnen bilden. Bei noch weiteren Ausführungsformen können heteroepitaxiale Strukturen für die Finnen verwendet werden. Zum Beispiel können die Finnen 52 ausgespart werden (z. B. nach der Planarisierung des Isoliermaterials der Trennbereiche 56 und vor der Aussparung des Isoliermaterials), und ein Material, das von dem der Finnen verschieden ist, kann an ihrer Stelle epitaxial aufgewachsen werden. Bei einer noch weiteren Ausführungsform kann eine dielektrische Schicht über einer Oberseite des Halbleitersubstrats 50 hergestellt werden; Gräben können durch die dielektrische Schicht geätzt werden; heteroepitaxiale Strukturen können unter Verwendung eines Materials, das von dem Halbleitersubstrat 50 verschieden ist, in den Gräben epitaxial aufgewachsen werden; und die dielektrische Schicht kann so ausgespart werden, dass die heteroepitaxialen Strukturen aus der dielektrischen Schicht herausragen und Finnen bilden. Bei einigen Ausführungsformen, bei denen homoepitaxiale oder heteroepitaxiale Strukturen epitaxial aufgewachsen werden, können die aufgewachsenen Materialien während des Aufwachsens in situ dotiert werden, was eine vorherige Implantation der Finnen unnötig macht, aber eine In-situ-Dotierung und eine Implantationsdotierung können auch gemeinsam verwendet werden. Darüber hinaus kann es vorteilhaft sein, ein Material für ein n-Bauelement epitaxial aufzuwachsen, das von dem Material für ein p-Bauelement verschieden ist.
  • Die 4A, 4B und 4C zeigen in einer Schnittansicht, einer Draufsicht bzw. einer perspektivischen Darstellung die Herstellung von Dummy-Gate-Stapeln (oder allgemeiner, von Gate-Strukturen) auf den Finnen 52. Die Dummy-Gate-Stapel befinden sich über den Finnen 52 und verlaufen in einer Querrichtung senkrecht zu ihnen. Jeder Dummy-Gate-Stapel weist ein oder mehrere Zwischenschicht-Dielektrika 60, ein Dummy-Gate 62 und eine Maske 64 auf. Das eine oder die mehreren Zwischenschicht-Dielektrika 60, die Dummy-Gates 62 und die Maske 64 für die Dummy-Gate-Stapel können dadurch hergestellt werden, dass nacheinander jeweilige Schichten abgeschieden werden und diese Schichten dann zu den Dummy-Gate-Stapeln strukturiert werden. Zum Beispiel kann eine Schicht für das eine oder die mehreren Zwischenschicht-Dielektrika 60 Siliziumoxid, Siliziumnitrid oder dergleichen oder Mehrfachschichten daraus umfassen, und sie kann auf den Finnen 52 thermisch und/oder chemisch aufgewachsen werden, wie gezeigt ist, oder konform abgeschieden werden, wie etwa durch plasmaunterstützte chemische Aufdampfung (PECVD), ALD oder mit einem anderen Abscheidungsverfahren. Eine Schicht für die Dummy-Gates 62 kann Silizium (z. B. Polysilizium) oder ein anderes Material aufweisen oder sein, das durch CVD, PVD oder mit einem anderen Abscheidungsverfahren abgeschieden wird. Eine Schicht für die Maske 64 kann Siliziumnitrid, Siliziumoxidnitrid, Silizium-Kohlenstoff-Nitrid oder dergleichen oder eine Kombination davon aufweisen oder sein, und sie kann durch CVD, PVD, ALD oder mit einem anderen Abscheidungsverfahren abgeschieden werden. Die Schichten für die Maske 64, die Dummy-Gates 62 und das eine oder die mehreren Zwischenschicht-Dielektrika 60 können dann zum Beispiel durch Fotolithografie und einen oder mehrere Ätzprozesse, wie vorstehend dargelegt worden ist, strukturiert werden, um die Maske 64, das Dummy-Gate 62 und das eine oder die mehreren Zwischenschicht-Dielektrika 60 für jeden Dummy-Gate-Stapel herzustellen.
  • In dem dargestellten Beispiel wird der Dummy-Gate-Stapel für einen Ersatz-Gate-Prozess implementiert. In anderen Beispielen kann ein Gate-zuerst-Prozess implementiert werden, wobei Gate-Stapel verwendet werden, die zum Beispiel eine dielektrische Gate-Schicht statt des einen oder der mehreren Zwischenschicht-Dielektrika 60 und eine Gate-Elektrode statt des Dummy-Gates 62 umfassen. Bei einigen Gate-zuerst-Prozessen können die Gate-Stapel unter Verwendung von ähnlichen Prozessen und Materialien hergestellt werden, wie sie für die Dummy-Gate-Stapel beschrieben worden sind, aber in anderen Beispielen können andere Prozesse oder Materialien implementiert werden. Zum Beispiel kann eine dielektrische Gate-Schicht ein dielektrisches High-k-Material aufweisen oder sein, das zum Beispiel einen k-Wert von mehr als etwa 7,0 hat und ein Metalloxid oder -silicat von Hf, Al, Zr, La, Mg, Ba, Ti, Pb, Mehrfachschichten daraus oder eine Kombination davon umfassen kann. Außerdem kann die dielektrische Gate-Schicht durch Molekularstrahlabscheidung (MBD), ALD, PECVD oder mit einem anderen Abscheidungsverfahren abgeschieden werden. Die Gate-Elektrode kann auch ein metallhaltiges Material, wie etwa TiN, TaN, TaC, Co, Ru oder Al, Mehrfachschichten daraus oder eine Kombination davon aufweisen und kann durch CVD, PVD oder mit einem anderen Abscheidungsverfahren abgeschieden werden.
  • Bei einigen Ausführungsformen können nach der Herstellung der Dummy-Gate-Stapel leicht dotierte Drain-Bereiche (LDD-Bereiche) (nicht einzeln dargestellt) in den Finnen 52 hergestellt werden. Zum Beispiel können Dotanden für die LDD-Bereiche in die Finnen 52 unter Verwendung der Dummy-Gate-Stapel als Masken implantiert werden. Beispielhafte Dotanden für die LDD-Bereiche sind Bor für ein p-Bauelement und Phosphor oder Arsen für ein n-Bauelement, aber es können auch andere Dotanden verwendet werden. Die LDD-Bereiche können eine Dotierungskonzentration in dem Bereich von etwa 1015 cm-3 bis etwa 1017 cm-3 haben.
  • Die 5A bis 5E zeigen die Herstellung von Gate-Abstandshaltern 66 entlang Seitenwänden der Dummy-Gate-Stapel. 5E zeigt eine Draufsicht mit Schnittansichten A - A, B - B, C und D. 5A und die folgenden Figuren, die mit dem Buchstaben A enden, zeigen Schnittansichten auf verschiedenen Stufen der Bearbeitung, die dem Querschnitt A - A entsprechen. 5B und die folgenden Figuren, die mit dem Buchstaben B enden, zeigen Schnittansichten auf verschiedenen Stufen der Bearbeitung, die dem Querschnitt B - B entsprechen. 5C und die folgenden Figuren, die mit dem Buchstaben C enden, zeigen Schnittansichten auf verschiedenen Stufen der Bearbeitung, die dem Querschnitt C entsprechen. 5D und die folgenden Figuren, die mit dem Buchstaben D enden, zeigen Schnittansichten auf verschiedenen Stufen der Bearbeitung, die dem Querschnitt D entsprechen. 5D ist eine Teilschnittansicht, die den Schnittansichten der 1, 2, 3A und 4A auf verschiedenen Stufen der Bearbeitung entspricht. 5E ist eine Draufsicht, die den Draufsichten der 3B und 4B auf verschiedenen Stufen der Bearbeitung entspricht.
  • Der Querschnitt A - A verläuft entlang einer Finne 52 (z. B. entlang der Kanalrichtung der Finne 52). Der Querschnitt B - B ist parallel zu dem Querschnitt A - A zwischen den Finnen 52 und schneidet Dummy-Gate-Stapel, bei denen ein Gate-Schnitt in nachfolgenden Figuren und der nachfolgenden Beschreibung durchgeführt wird. Der Querschnitt C verläuft über die Finnen 52 (z. B. in Source-/Drain-Bereichen) und ist ein Teilquerschnitt der Struktur, die in einer Draufsicht in 5E gezeigt ist. Der Querschnitt D verläuft entlang einem Dummy-Gate-Stapel, bei dem ein Gate-Schnitt in nachfolgenden Figuren und der nachfolgenden Beschreibung durchgeführt wird, und er ist ein Teilquerschnitt der Struktur, die in einer Draufsicht in 5E gezeigt ist. Der Querschnitt D ist parallel zu dem Querschnitt C. Die Querschnitte A - A und B - B sind senkrecht zu den Querschnitten C und D.
  • Die Gate-Abstandshalter 66 werden entlang Seitenwänden der Dummy-Gate-Stapel (z. B. Seitenwänden des einen oder der mehreren Zwischenschicht-Dielektrika 60, des Dummy-Gates 62 und der Maske 64) und über den Finnen 52 hergestellt. Die Gate-Abstandshalter 66 können zum Beispiel durch konformes Abscheiden einer oder mehrerer Schichten für die Gate-Abstandshalter 66 und anisotropes Ätzen der einen oder mehreren Schichten hergestellt werden. Die eine oder die mehreren Schichten der Gate-Abstandshalter 66 können Silizium-Kohlenstoff-Oxid, Siliziumnitrid, Siliziumoxidnitrid, Silizium-Kohlenstoff-Nitrid oder dergleichen oder Mehrfachschichten daraus oder eine Kombination davon aufweisen und können durch CVD, ALD oder mit einem anderen Abscheidungsverfahren abgeschieden werden. Der Ätzprozess kann RIE, NBE oder ein anderer Ätzprozess sein.
  • Die 6A bis 6E zeigen die Herstellung von Aussparungen 68 für Source-/Drain-Bereiche. Wie gezeigt ist, werden die Aussparungen 68 in den Finnen 52 auf gegenüberliegenden Seiten der Dummy-Gate-Stapel hergestellt. Das Aussparen kann mit einem Ätzprozess erfolgen. Der Ätzprozess kann isotrop oder anisotrop sein und kann außerdem für eine oder mehrere Kristallebenen des Halbleitersubstrats 50 selektiv sein. Auf Grund des implementierten Ätzprozesses können die Aussparungen 68 verschiedene Querschnittsprofile haben. Der Ätzprozess kann eine Trockenätzung, wie etwa RIE, NBE oder dergleichen, oder eine Nassätzung sein, wie etwa unter Verwendung von Tetramethylammoniumhydroxid (TMAH), Ammoniumhydroxid (NH4OH) oder eines anderen Ätzmittels.
  • Die 7A bis 7E zeigen die Herstellung von epitaxialen Source-/Drain-Bereichen 70 in den Aussparungen 68. Die epitaxialen Source-/Drain-Bereiche 70 können Siliziumgermanium (SixGe1-x, wobei x etwa 0 bis 100 sein kann), Siliziumcarbid, Siliziumphosphor, reines oder im Wesentlichen reines Germanium, ein III-V-Verbindungshalbleiter, ein II-VI-Verbindungshalbleiter oder dergleichen aufweisen oder sein. Materialien zum Herstellen eines III-V-Verbindungshalbleiters sind zum Beispiel InAs, AlAs, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlP, GaP und dergleichen. Die epitaxialen Source-/Drain-Bereiche 70 können in den Aussparungen 68 durch epitaxiales Aufwachsen eines Materials zum Beispiel durch metallorganische chemische Aufdampfung (MOCVD), Molekularstrahlepitaxie (MBE), Flüssigphasenepitaxie (LPE), Dampfphasenepitaxie (VPE), selektives epitaxiales Aufwachsen (SEG) oder dergleichen oder eine Kombination davon hergestellt werden. Wie in den 7A und 7C gezeigt ist, werden durch Blockieren mittels der Trennbereiche 56 die epitaxialen Source-/Drain-Bereiche 70 zunächst vertikal in den Aussparungen 68 aufgewachsen, und in dieser Zeit werden die epitaxialen Source-/Drain-Bereiche 70 nicht horizontal aufgewachsen. Nachdem die Aussparungen 68 vollständig gefüllt worden sind, können die epitaxialen Source-/Drain-Bereiche 70 sowohl vertikal als auch horizontal aufgewachsen werden, um Abschrägungen zu erzeugen, die Kristallebenen der Halbleitersubstrats 50 entsprechen können. In einigen Beispielen werden unterschiedliche Materialien für die epitaxialen Source-/Drain-Bereiche 70 für p-Bauelemente und n-Bauelemente verwendet. Durch entsprechendes Maskieren während des Aussparens oder des epitaxialen Aufwachsens können unterschiedliche Materialien in unterschiedlichen Bauelementen verwendet werden.
  • Ein Durchschnittsfachmann dürfte außerdem ohne Weiteres erkennen, dass das Aussparen und das epitaxiale Aufwachsen in den 6A bis 6E und 7A bis 7E weggelassen werden kann und dass Source-/Drain-Bereiche durch Implantieren von Dotanden in die Finnen 52 hergestellt werden können. In einigen Beispielen, in denen epitaxiale Source-/Drain-Bereiche 70 implementiert werden, können diese ebenfalls dotiert werden, wie etwa durch In-situ-Dotierung während des epitaxialen Aufwachsens und/oder durch Implantieren von Dotanden in die epitaxialen Source-/Drain-Bereiche 70 nach dem epitaxialen Aufwachsen. Beispielhafte Dotanden sind Bor für ein p-Bauelement und Phosphor oder Arsen für ein n-Bauelement, aber es können auch andere Dotanden verwendet werden. Die epitaxialen Source-/Drain-Bereiche 70 (oder ein anderer Source-/Drain-Bereich) können eine Dotierungskonzentration in dem Bereich von etwa 1019 cm-3 bis etwa 1021 cm-3 haben. Somit kann ein Source-/Drain-Bereich durch Dotierung (z. B. durch Implantation und/oder gegebenenfalls in situ während des epitaxialen Aufwachsens) und/oder gegebenenfalls durch epitaxiales Aufwachsen abgegrenzt werden, wodurch der aktive Bereich, in dem der Source-/Drain-Bereich definiert ist, weiter abgegrenzt werden kann.
  • Die 8A bis 8E zeigen die Herstellung einer oder mehrerer dielektrischer Schichten 80. Die eine oder die mehreren dielektrischen Schichten 80 können zum Beispiel eine Ätzstoppschicht (ESL) und ein Zwischenschicht-Dielektrikum (ILD) umfassen. Im Allgemeinen kann eine Ätzstoppschicht einen Mechanismus zum Stoppen eines Ätzprozesses beim Herstellen z. B. von Kontakten oder Durchkontaktierungen bereitstellen. Eine Ätzstoppschicht kann aus einem dielektrischen Material bestehen, das eine andere Ätzselektivität als benachbarte Schichten, zum Beispiel das Zwischenschicht-Dielektrikum, hat. Die Ätzstoppschicht kann über den epitaxialen Source-/Drain-Bereichen 70, den Dummy-Gate-Stapeln, den Gate-Abstandshaltern 66 und den Trennbereichen 56 konform abgeschieden werden. Die Ätzstoppschicht kann Siliziumnitrid, Silizium-Kohlenstoff-Nitrid, Silizium-Kohlenstoff-Oxid, Kohlenstoffnitrid oder dergleichen oder eine Kombination davon aufweisen und kann durch CVD, PECVD, ALD oder mit einem anderen Abscheidungsverfahren abgeschieden werden. Das Zwischenschicht-Dielektrikum kann über der Ätzstoppschicht abgeschieden werden. Das Zwischenschicht-Dielektrikum kann Folgendes umfassen: Siliziumdioxid, ein dielektrisches Low-k-Material (z. B. ein Material mit einer Dielektrizitätskonstante, die kleiner als die von Siliziumdioxid ist), wie etwa Siliziumoxidnitrid, Phosphorsilicatglas (PSG), Borsilicatglas (BSG), Borphosphorsilicatglas (BPSG), undotiertes Silicatglas (USG), Fluorsilicatglas (FSG), Organosilicatglas (OSG), SiOxCy, Aufschleuderglas, Aufschleuderpolymere, Silizium-Kohlenstoff-Materialien, eine Verbindung daraus, einen Verbundstoff daraus oder dergleichen oder eine Kombination davon. Das Zwischenschicht-Dielektrikum kann durch Aufschleudern, CVD, FCVD, PECVD, PVD oder mit einem anderen Abscheidungsverfahren abgeschieden werden.
  • Die einen oder die mehreren dielektrischen Schichten 80 werden so hergestellt, dass ihre Oberseiten koplanar mit Oberseiten der Dummy-Gates 62 sind. Ein Planarisierungsprozess, wie etwa eine chemisch-mechanische Polierung, kann durchgeführt werden, um die Oberseiten der einen oder mehreren dielektrischen Schichten 80 auf gleiche Höhe mit den Oberseiten der Dummy-Gates 62 zu bringen. Die CMP kann auch die Masken 64 (und in einigen Fällen obere Teile der Gate-Abstandshalter 66) auf den Dummy-Gates 62 entfernen. Somit werden die Oberseiten der Dummy-Gates 62 durch die eine oder die mehreren dielektrischen Schichten 80 freigelegt.
  • Die 9A bis 9E zeigen das Entfernen der Dummy-Gate-Stapel. In anderen Beispielen, in denen ein Gate-zuerst-Prozess implementiert wird, kann die Bearbeitung in den 9A bis 9E und in den 10A bis 10E (die nachstehend beschrieben wird) entfallen. Die Dummy-Gates 62 und die eine oder die mehreren Zwischenschicht-Dielektrika 60 werden zum Beispiel mit einem oder mehreren Ätzprozessen entfernt, um Aussparungen 82 zu erzeugen. Die Dummy-Gates 62 können mit einem Ätzprozess entfernt werden, der für die Dummy-Gates 62 selektiv ist, wobei das eine oder die mehreren Zwischenschicht-Dielektrika 60 als Ätzstoppschichten fungieren, und anschließend können das eine oder die mehreren Zwischenschicht-Dielektrika 60 mit einem anderen Ätzprozess entfernt werden, der für das eine oder die mehreren Zwischenschicht-Dielektrika 60 selektiv ist. Die Ätzprozesse können zum Beispiel RIE, NBE, Nassätzung oder andere Ätzprozesse sein. Die Aussparungen 82 werden zwischen den Gate-Abstandshaltern 66 hergestellt, wo die Dummy-Gate-Stapel entfernt werden, und Kanalbereiche der Finnen 52 werden durch die Aussparungen 82 freigelegt.
  • Die 10A bis 10E zeigen die Herstellung von Ersatz-Gate-Strukturen in den Aussparungen 82, die durch das Entfernen der Dummy-Gate-Stapel hergestellt worden sind. Die Ersatz-Gate-Strukturen umfassen jeweils eine dielektrische Gate-Schicht 90, eine oder mehrere optionale konforme Schichten 91 und eine Gate-Elektrode 92. Die eine oder die mehreren optionalen konformen Schichten 91 können eine oder mehrere Verkappungsschichten, Sperrschichten und/oder Austrittsarbeits-Einstellungsschichten umfassen. Die dielektrische Gate-Schicht 90 kann in den Aussparungen 82, in denen die Dummy-Gate-Stapel entfernt worden sind (z. B. auf Oberseiten der Trennbereiche 56, auf Seitenwänden und Oberseiten der Finnen 52 entlang der Kanalbereichen und auf Seitenwänden der Gate-Abstandshalter 66), und auf den Oberseiten der einen oder mehreren dielektrischen Schichten 80 und der Gate-Abstandshalter 66 konform abgeschieden werden. Die dielektrische Gate-Schicht 90 kann Siliziumoxid, Siliziumnitrid, ein dielektrisches High-k-Material, Mehrfachschichten daraus oder ein anderes dielektrisches Material umfassen. Das dielektrische High-k-Material kann einen k-Wert haben, der größer als etwa 7,0 ist, und es kann ein Metalloxid oder ein Metallsilicat von Hf, Al, Zr, La, Mg, Ba, Ti oder Pb oder eine Kombination davon umfassen. Die dielektrische Gate-Schicht 90 kann durch ALD, PECVD, MBD oder mit einem anderen Abscheidungsverfahren abgeschieden werden.
  • Dann können gegebenenfalls die eine oder die mehreren optionalen konformen Schichten 91 auf der dielektrischen Gate-Schicht 90 konform (und nacheinander, wenn mehr als eine Schicht verwendet wird) abgeschieden werden. Beispielhafte Verkappungsschichten können Titannidrid, Titansiliziumnitrid, Titan-Kohlenstoff-Nitrid, Titan-Aluminium-Nitrid, Tantalnitrid, Tantalsiliziumnitrid, Tantal-Kohlenstoff-Nitrid, Aluminiumnitrid oder dergleichen oder eine Kombination davon aufweisen oder sein. Beispielhafte Sperrschichten können Tantalnitrid, Tantalsiliziumnitrid, Tantal-Kohlenstoff-Nitrid, Tantal-Aluminium-Nitrid, Titannidrid, Titansiliziumnitrid, Titan-Kohlenstoff-Nitrid, Titan-Aluminium-Nitrid, Aluminiumnitrid oder dergleichen oder eine Kombination davon aufweisen oder sein. Beispielhafte Austrittsarbeits-Einstellungsschichten können Titannidrid, Titanaluminiumcarbid, eine Titan-Aluminium-Legierung, Tantalaluminiumcarbid, Titansiliziumnitrid, Titan-Kohlenstoff-Nitrid, Titan-Aluminium-Nitrid, Tantalnitrid, Tantalsiliziumnitrid, Tantal-Kohlenstoff-Nitrid, Wolframnitrid, Wolframcarbid, Wolfram-Kohlenstoff-Nitrid, Cobalt, Platin oder dergleichen oder eine Kombination davon aufweisen oder sein. Die eine oder die mehreren optionalen konformen Schichten 91 können jeweils durch ALD, PECVD, MBD oder mit einem anderen Abscheidungsverfahren abgeschieden werden. Außerdem können unterschiedlich Ersatz-Gate-Strukturen und/oder unterschiedliche Teile einer einzelnen Ersatz-Gate-Struktur unterschiedliche Austrittsarbeits-Einstellungsschichten aufweisen, die für Strukturelemente, die unterschiedliche Leistungen haben, der verschiedenen herzustellenden Transistoren verwendet werden. Ein Gate-Schnitt, der nachstehend beschrieben wird, kann zum Beispiel dort durchgeführt werden, wo ein Übergang zwischen Teilen einer Ersatz-Gate-Struktur mit unterschiedlichen Austrittsarbeits-Einstellungsschichten erfolgt.
  • Eine Schicht für die Gate-Elektroden 92 wird über der dielektrischen Gate-Schicht 90 und gegebenenfalls über der einen oder den mehreren optionalen konformen Schichten 91 hergestellt. Die Schicht für die Gate-Elektroden 92 kann verbliebene Aussparungen 82 füllen, aus denen die Dummy-Gate-Stapel entfernt worden sind. Die Schicht für die Gate-Elektroden 92 kann ein metallhaltiges Material, wie etwa W, Co, Ru, Al oder Cu, Mehrfachschichten daraus oder eine Kombination davon umfassen. Die Schicht für die Gate-Elektroden 92 kann durch ALD, PECVD, MBD, PVD oder mit einem anderen Abscheidungsverfahren abgeschieden werden.
  • Es werden Teile der Schicht für die Gate-Elektroden 92, der einen oder der mehreren optionalen konformen Schichten 91 und der dielektrischen Gate-Schicht 90 über den Oberseiten der einen oder der mehreren dielektrischen Schichten 80 und der Gate-Abstandshalter 66 entfernt. Zum Beispiel können die Teile der Schicht für die Gate-Elektroden 92, der einen oder der mehreren optionalen konformen Schichten 91 und der dielektrischen Gate-Schicht 90 über den Oberseiten der einen oder der mehreren dielektrischen Schichten 80 und der Gate-Abstandshalter 66 mit einem Planarisierungsprozess, wie etwa einer CMP, entfernt werden. Die Gate-Elektrodenstrukturen, die die Gate-Elektroden 92, die eine oder die mehreren optionalen konformen Schichten 91 und die dielektrische Gate-Schicht 90 umfassen, können also so hergestellt werden, wie es in den 10A bis 10E gezeigt ist.
  • Die 11A bis 11E zeigen die Herstellung von Schneidöffnungen 102 zum Schneiden von Ersatz-Gate-Strukturen. In dem dargestellten Beispiel wird eine Maske 100 (z. B. eine Hartmaske) zum Herstellen der Schneidöffnungen 102 verwendet. Zum Beispiel werden eine oder mehrere Maskenschichten über den Ersatz-Gate-Strukturen, den Gate-Abstandshaltern 66 und der einen oder den mehreren dielektrischen Schichten 80 abgeschieden, und anschließend werden die eine oder die mehreren Maskenschichten strukturiert, um die Maske 100 mit Maskenöffnungen herzustellen, die den Schneidöffnungen 102 entsprechen. In einigen Beispielen können die eine oder die mehreren Maskenschichten Siliziumnitrid, Siliziumoxidnitrid, Siliziumcarbid, Silizium-Kohlenstoff-Nitrid oder dergleichen oder eine Kombination davon aufweisen, und sie können durch CVD, PVD, ALD oder mit einem anderen Abscheidungsverfahren abgeschieden werden. Die eine oder die mehreren Maskenschichten können mit fotolithografischen und Ätzprozessen strukturiert werden, die vorstehend beschrieben worden sind. Die Maske 100 kann Maskenöffnungen haben, die den Schneidöffnungen 102 entsprechen, die in der Querrichtung senkrecht zu den zu schneidenden Ersatz-Gate-Strukturen verlaufen und diese schneiden. Jede Maskenöffnung kann in der Querrichtung senkrecht zu einer Anzahl von unter Verwendung dieser Maskenöffnung zu schneidenden Ersatz-Gate-Strukturen, wie etwa eine, zwei, drei oder mehr Ersatz-Gate-Strukturen, verlaufen und diese schneiden.
  • Unter Verwendung der Maske 100 können die Ersatz-Gate-Strukturen, die Gate-Abstandshalter 66 und die eine oder die mehreren dielektrischen Schichten 80 so geätzt werden, dass Schneidöffnungen 102 entstehen, mit denen die Ersatz-Gate-Strukturen geschnitten werden. Die Schneidöffnungen 102 verlaufen mit einer Tiefe durch die Gate-Elektroden 92 und gegebenenfalls durch die eine oder die mehreren optionalen konformen Schichten 91. Zum Beispiel können die Schneidöffnungen 102 mit einer Tiefe (I) bis zu den entsprechenden Trennbereichen 56, (II) in die entsprechenden Trennbereiche 56 hinein, und/oder (III) durch entsprechende Trennbereiche 56 in das Halbleitersubstrat 50 hinein verlaufen. In anderen Beispielen, die später unter Bezugnahme auf die 18A und 18B beschrieben werden, können einige Komponenten in der Schneidöffnung 102 nicht vollständig mit dem Ätzprozess entfernt werden.
  • Das Ätzverfahren umfasst einen anisotropen und einen isotropen Ätzprozess. Mit dem anisotropen Ätzprozess können Strukturelemente bis zu einer festgelegten Tiefe geätzt werden, die durch die Maskenöffnungen, die den Schneidöffnungen 102 entsprechen, freigelegt worden sind, wie etwa die eine oder die mehreren dielektrischen Schichten 80, die Gate-Elektroden 92 und eine leitfähige Schicht der einen oder der mehreren optionalen konformen Schichten 91. Während des isotropen Ätzprozesses können leitfähige Strukturelemente, die durch die Maskenöffnungen, die den Schneidöffnungen 102 entsprechen, freigelegt worden sind, wie etwa die Gate-Elektroden 92 und eine leitfähige Schicht der einen oder der mehreren optionalen konformen Schichten 91, mit einer Rate, die größer als die für nicht-leitfähige Strukturelemente ist, geätzt, z. B. in der Querrichtung geätzt, werden. Zum Beispiel können bei dem isotropen Ätzprozess die Gate-Elektroden 92 mit einer Rate geätzt werden, die mindestens etwa das 1,5-fache der Rate beträgt, mit der die eine oder die mehreren dielektrischen Schichten 80 (z. B. das ILD) geätzt werden.
  • In einem Beispiel umfasst das Ätzverfahren einen anisotropen Ätzprozess, an den sich ein isotroper Ätzprozess anschließt, der wiederum einen oder mehrere Reinigungsprozesse umfassen kann. Der anisotrope Ätzprozess kann einen oder mehrere Zyklen umfassen, die jeweils eine Passivierungsabscheidung, einen Passivierungsdurchbruch, eine Gate-Ätzung und eine Blitzätzung umfassen.
  • Die Passivierungsabscheidung kann das Passivieren von Seitenwänden 103 der Maskenöffnungen der Maske 100 und von Seitenwänden der Schneidöffnung 102 umfassen, die zum Zeitpunkt der Passivierungsabscheidung vorhanden sind. Die Passivierungsabscheidung kann das Behandeln der Struktur mit einem Plasma umfassen, das ein Gasgemisch aus Siliziumtetrachlorid (SiCl4), Bromwasserstoff (HBr) und Helium (He) aufweist. Das Gasgemisch kann weitere Gase enthalten. Durch Behandeln der Struktur mit dem Plasma kann ein Passivierungsbelag (der z. B. ein Polymer aufweist) auf Oberflächen (z. B. Seitenwänden) der Maskenöffnungen und Schneidöffnungen 102 abgeschieden werden, indem durch die Behandlung Nebenprodukte auf diese Oberflächen gesputtert werden.
  • Der Passivierungsdurchbruch kann das Entfernen des Passivierungsbelags auf Unterseiten der Schneidöffnungen 102 umfassen. Der Passivierungsdurchbruch kann das Behandeln des Passivierungsbelags mit einem Plasma umfassen, das ein Gasgemisch aus Kohlenstofftetrafluorid (CF4) und Helium (He) aufweist. Das Gasgemisch kann weitere Gase enthalten.
  • Nach dem Passivierungsdurchbruch kann die Gate-Ätzung das Ätzen von Teilen der Gate-Elektroden 92 und der einen oder mehreren optionalen konformen Schichten 91 umfassen, die durch den Passivierungsbelag freigelegt werden. Die Gate-Ätzung kann das Behandeln der Struktur mit einem Plasma umfassen, das ein Gasgemisch aus Siliziumtetrachlorid (SiCl4), Bortrichlorid (BCl3), Chlor (Cl2) und Helium (He) aufweist. Das Gasgemisch kann weitere Gase enthalten.
  • Nach der Gate-Ätzung kann die Blitzätzung das Entfernen des Passivierungsbelags umfassen. Die Blitzätzung kann das Behandeln der Struktur mit einem Plasma umfassen, das ein Gasgemisch aus Methan (CH4) und Sauerstoff (O2) aufweist. Das Gasgemisch kann weitere Gase enthalten.
  • Der isotrope Ätzprozess kann durch eine ICP-Ätzung oder einen anderen Prozess implementiert werden. Für den isotropen Ätzprozess kann ein Gasgemisch aus Siliziumtetrachlorid (SiCl4) und Chlor (Cl2) verwendet werden. In anderen Beispielen können andere isotrope Ätzprozesse und/oder andere Ätzmittel verwendet werden.
  • Im Anschluss an den isotropen Ätzprozess kann ein Reinigungsprozess implementiert werden. Zum Beispiel kann ein Elektronen-Zyklotron-Resonanz(ECR)-Plasma-Prozess unter Verwendung eines Gases, das Chlor (C12) und Bortrichlorid (BCl3) aufweist, implementiert werden, der Metallrückstände von dem Ätzprozess entfernen kann.
  • 11E zeigt das Layout-Profil der Schneidöffnungen 102, die in dem Ätzprozess hergestellt werden. 11E stellt nicht explizit die Maske 100 dar, sondern zeigt die Seitenwände 103 (mit Strichlinien) der Maskenöffnungen der Maske 100. Wie 11E zeigt, hat jede Schneidöffnung 102 im Allgemeinen Hauptteile jeweils zwischen (z. B. entlang dem Querschnitt D) Teilen einer Ersatz-Gate-Struktur, die mittels der Schneidöffnung 102 geschnitten wird, und sie hat einen Zwischenteil, der zwischen (z. B. entlang dem Querschnitt B - B) benachbarten Hauptteilen verläuft. Außerdem kann jede Schneidöffnung 102 distale Teile haben, die über die Ersatz-Gate-Strukturen hinaus reichen, die mittels der Schneidöffnung 102 geschnitten werden. Jeder Hauptteil verläuft vertikal durch die Gate-Elektrode 92 und die eine oder die mehreren optionalen konformen Schichten 91 der jeweiligen Ersatz-Gate-Struktur. Der Hauptteil hat eine Breite W1 an der Oberseite der Gate-Elektrode 92, die geschnitten wird. Jeder Hauptteil trennt elektrisch die Teile der Gate-Elektrode 92, die von dem Hauptteil geschnitten wird. Der Zwischenteil verläuft vertikal durch die eine oder die mehreren dielektrischen Schichten 80 und verläuft in der Querrichtung zwischen den benachbarten Ersatz-Gate-Strukturen, die geschnitten werden (z. B. entlang dem Querschnitt B - B), und zwischen epitaxialen Source-/Drain-Bereichen 70 (z. B. entlang dem Querschnitt C). Der Zwischenteil hat eine Breite W2 an der Oberseite der einen oder mehreren dielektrischen Schichten 80. Die Breite W1 der Hauptteile ist größer als die Breite W2 der Zwischenteile. 15 zeigt eine beispielhafte Schneidöffnung 102 detaillierter.
  • Wie vorstehend dargelegt worden ist, umfasst das Ätzverfahren, mit dem die Schneidöffnungen 102 hergestellt werden, einen isotropen Ätzprozess, der unterschiedliche Ätzraten für unterschiedliche Materialien hat, die geätzt werden. Da während des isotropen Ätzprozesses die Ätzrate für die Gate-Elektrode 92 größer als die Ätzrate für z. B. die eine oder die mehreren dielektrischen Schichten 80 (z. B. das ILD) ist, wird in der Schneidöffnung 102 ein größerer Teil der Gate-Elektrode 92 zum Erzeugen der größeren Breite W1 als der Teil der einen oder der mehreren dielektrischen Schichten 80 zum Erzeugen der Breite W2 geätzt. Durch den Ätzprozess und die daraus resultierenden Schneidöffnungen 102 kann eine größere Menge der Gate-Elektrode 92 und einer leitfähigen Schicht der einen oder mehreren optionalen konformen Schichten 91 entfernt werden, während eine geringere Menge der einen oder mehreren dielektrischen Schichten 80 zwischen benachbarten epitaxialen Source-/Drain-Bereichen 70 entfernt wird. Dadurch kann ein Abstand D1 zwischen einem epitaxialen Source-/Drain-Bereich 70 und einer Schneidöffnung 102 vergrößert werden, was wiederum die Gefahr einer Beschädigung des epitaxialen Source-/Drain-Bereichs 70 verringern kann, da die eine oder mehreren dielektrischen Schichten 80 zwischen dem epitaxialen Source-/Drain-Bereich 70 und der Schneidöffnung 102 bestehen bleiben. In einigen Beispielen liegt der Abstand D1 in dem Bereich von etwa 5 nm bis etwa 15 nm.
  • In dem Querschnitt, der in 11D gezeigt ist, kann die Schneidöffnung 102 vertikale oder geneigte Seitenwände haben. Zum Beispiel kann die Schneidöffnung 102 vertikale Seitenwände haben, wobei die Breite W1 an der Oberseite der Gate-Elektrode 92 gleich einer Breite W3 an der Unterseite der Gate-Elektrode 92 ist. In anderen Beispielen kann die Schneidöffnung 102 geneigte Seitenwände haben, wobei die Breite W1 an der Oberseite der Gate-Elektrode 92 größer oder kleiner als die Breite W3 an der Unterseite der Gate-Elektrode 92 ist. Ähnliche Seitenwände können an anderen Teilen der Schneidöffnung 102 hergestellt werden.
  • Die 12A bis 12E zeigen die Herstellung von Gate-Schneidefüllstrukturen 104 in den Schneidöffnungen 102. Ein Isoliermaterial für die Gate-Schneidefüllstrukturen 104 wird in den Schneidöffnungen 102 abgeschieden, mit denen die Ersatz-Gate-Strukturen geschnitten werden. In einigen Beispielen können die Gate-Schneidefüllstrukturen 104 jeweils aus nur einem Isoliermaterial bestehen, und in anderen Beispielen können sie mehrere verschiedene Isoliermaterialien aufweisen, wie etwa bei einer mehrschichtigen Konfiguration. In einigen Beispielen kann das Isoliermaterial Siliziumoxid, Siliziumnitrid, Siliziumoxidnitrid, Siliziumcarbid, Silizium-Kohlenstoff-Nitrid oder dergleichen oder eine Kombination davon umfassen und kann durch CVD, PVD, ALD oder ein anderes Abscheidungsverfahren abgeschieden werden. Die Maske 100 und Teile des Isoliermaterials für die Gate-Schneidefüllstrukturen 104 über der Maske 100 werden entfernt. Zum Beispiel können mit einem Planarisierungsprozess, wie etwa einer CMP, die Teile des Isoliermaterials für die Gate-Schneidefüllstrukturen 104 über der Maske 100 sowie die Maske 100 selbst entfernt werden, und Oberseiten der Gate-Schneidefüllstrukturen 104 können koplanar mit der Oberseite der einen oder mehreren dielektrischen Schichten 80 gemacht werden. Mit der CMP können außerdem obere Teile der Ersatz-Gate-Strukturen, der Gate-Abstandshalter 66 und der einen oder mehreren dielektrischen Schichten 80 entfernt werden. Zum Beispiel können mit der CMP die Ersatz-Gate-Strukturen so entfernt werden, dass jede Ersatz-Gate-Struktur eine Höhe von 20 nm über einer Oberseite der jeweiligen Finne 52 hat.
  • Somit trennen die Gate-Schneidefüllstrukturen 104 elektrisch Teile der Ersatz-Gate-Strukturen, die voneinander getrennt worden sind. Außerdem können in einigen Beispielen die Gate-Schneidefüllstrukturen 104 als Stressoren für die Kanäle der Finnen 52 fungieren, zum Beispiel wenn die Gate-Schneidefüllstrukturen 104 Siliziumnitrid aufweisen. Dadurch kann die Beweglichkeit in den Kanälen der herzustellenden FinFETs erhöht werden.
  • Die 13A bis 13E zeigen die Herstellung von leitfähigen Strukturelementen 110, wie etwa Kontakten, durch die eine oder mehreren dielektrischen Schichten 80 bis zu den epitaxialen Source-/Drain-Bereichen 70 der Finnen 52. Zum Beispiel können Öffnungen durch die eine oder mehreren dielektrischen Schichten 80 bis zu den epitaxialen Source-/Drain-Bereichen 70 hergestellt werden, um zumindest jeweilige Teile der epitaxialen Source-/Drain-Bereiche 70 freizulegen. Die Öffnungen können zum Beispiel mit geeigneten fotolithografischen und Ätzprozessen erzeugt werden. In den Öffnungen, wie etwa auf den epitaxialen Source-/Drain-Bereichen 70, kann eine Haftschicht konform abgeschieden werden, und auf der Haftschicht kann zum Beispiel eine Sperrschicht konform abgeschieden werden. Die Haftschicht kann zum Beispiel Titan, Cobalt, Nickel oder dergleichen oder eine Kombination davon aufweisen und kann durch ALD, CVD oder mit einem anderen Abscheidungsverfahren abgeschieden werden. Die Sperrschicht kann Titannidrid, Titanoxid, Tantalnitrid, Tantaloxid oder dergleichen oder eine Kombination davon aufweisen und kann durch ALD, CVD oder mit einem anderen Abscheidungsverfahren abgeschieden werden. Auf oberen Teilen der epitaxialen Source-/Drain-Bereiche 70 können Silizidbereiche dadurch hergestellt werden, dass die oberen Teile der epitaxialen Source-/Drain-Bereiche 70 zur Reaktion mit der Haftschicht und/oder der Sperrschicht gebracht werden. Eine Glühung kann durchgeführt werden, um die Reaktion der epitaxialen Source-/Drain-Bereiche 70 mit der Haftschicht und/oder der Sperrschicht zu fördern.
  • Anschließend kann leitfähiges Material zum Füllen der Öffnungen abgeschieden werden. Das leitfähige Material kann Wolfram, Kupfer, Aluminium, Gold, Silber, Legierungen davon oder dergleichen oder eine Kombination davon umfassen und kann durch CVD, ALD, PVD oder mit einem anderen Abscheidungsverfahren abgeschieden werden. Nachdem das leitfähige Material abgeschieden worden ist, kann überschüssiges Material mit einem Planarisierungsprozess, wie etwa einer CMP, entfernt werden. Mit dem Planarisierungsprozess können überschüssiges leitfähiges Material und überschüssiges Material der Sperrschicht und der Haftschicht von der Oberseite der einen oder mehreren dielektrischen Schichten 80 entfernt werden. Daher können die Oberseiten des leitfähigen Materials, der Sperrschicht, der Haftschicht und der einen oder mehreren dielektrischen Schichten 80 koplanar sein. Somit können die leitfähigen Strukturelemente 110, die das leitfähige Material, die Sperrschicht, die Haftschicht und/oder die Silizidbereiche umfassen, bis zu den epitaxialen Source-/Drain-Bereichen 70 hergestellt werden.
  • Die 14A bis 14E zeigen die Herstellung von einer oder mehreren dielektrischen Schichten 120 und von leitfähigen Strukturelementen 122 in der einen oder den mehreren dielektrischen Schichten 120. Die eine oder mehreren dielektrischen Schichten 120 können zum Beispiel eine Ätzstoppschicht (ESL) und ein Zwischenschicht-Dielektrikum (ILD) oder ein Zwischenmetalldielektrikum (IMD) umfassen. Die Ätzstoppschicht kann über der einen oder den mehreren dielektrischen Schichten 80, den leitfähigen Strukturelementen 110 in der einen oder den mehreren dielektrischen Schichten 80, den Gate-Schneidefüllstrukturen 104 usw. abgeschieden werden. Die Ätzstoppschicht kann Siliziumnitrid, Silizium-Kohlenstoff-Nitrid, Silizium-Kohlenstoff-Oxid, Kohlenstoffnitrid oder dergleichen oder eine Kombination davon aufweisen und kann durch CVD, PECVD, ALD oder mit einem anderen Abscheidungsverfahren abgeschieden werden. Das Zwischenschicht-Dielektrikum oder das Zwischenmetalldielektrikum kann Siliziumdioxid, ein dielektrisches Low-k-Material, wie etwa Siliziumoxidnitrid, PSG, BSG, BPSG, USG, FSG, OSG, SiOxCy, Aufschleuderglas, Aufschleuderpolymere, Silizium-Kohlenstoff-Materialien, eine Verbindung daraus, einen Verbundstoff daraus oder dergleichen oder eine Kombination davon umfassen. Das Zwischenschicht-Dielektrikum oder das Zwischenmetalldielektrikum kann durch Aufschleudern, CVD, FCVD, PECVD, PVD oder mit einem anderen Abscheidungsverfahren abgeschieden werden.
  • Aussparungen und/oder Öffnungen können in der und/oder durch die eine oder mehreren dielektrischen Schichten 120 dort hergestellt werden, wo die leitfähigen Strukturelemente 122 hergestellt werden sollen. Die eine oder mehreren dielektrischen Schichten 120 können mit den Aussparungen und/oder Öffnungen zum Beispiel mit fotolithografischen und einen oder mehreren Ätzprozessen strukturiert werden. Dann können die leitfähigen Strukturelemente 122 in den Aussparungen und/oder Öffnungen hergestellt werden. Die leitfähigen Strukturelemente 122 können zum Beispiel eine Sperrschicht und ein leitfähiges Material umfassen, das auf der Sperrschicht hergestellt ist. Die Sperrschicht kann in den Aussparungen und/oder Öffnungen und über der einen oder den mehreren dielektrischen Schichten 120 konform abgeschieden werden. Die Sperrschicht kann Titannidrid, Titanoxid, Tantalnitrid, Tantaloxid oder dergleichen oder eine Kombination davon aufweisen und kann durch ALD, CVD oder mit einem anderen Abscheidungsverfahren abgeschieden werden. Das leitfähige Material kann Wolfram, Kupfer, Aluminium, Gold, Silber, Legierungen davon oder dergleichen oder eine Kombination davon umfassen und kann durch CVD, ALD, PVD oder mit einem anderen Abscheidungsverfahren abgeschieden werden. Nachdem das Material der leitfähigen Strukturelemente 122 abgeschieden worden ist, kann überschüssiges Material mit einem Planarisierungsprozess, wie etwa einer CMP, entfernt werden. Mit dem Planarisierungsprozess kann überschüssiges Material der leitfähigen Strukturelemente 122 von der Oberseite der einen oder mehreren dielektrischen Schichten 120 entfernt werden. Somit können die Oberseiten der leitfähigen Strukturelemente 122 und der einen oder mehreren dielektrischen Schichten 120 koplanar sein. Die leitfähigen Strukturelemente 122 können leitfähige Leitungen, Kontakte, Durchkontaktierungen usw. sein oder als solche bezeichnet werden. Wie gezeigt ist, werden die leitfähigen Strukturelemente 122 bis zu den leitfähigen Strukturelementen 110 hergestellt, die in der einen oder den mehreren dielektrischen Schichten 80 oder den Ersatz-Gate-Strukturen hergestellt sind, um sie mit den epitaxialen Source-/Drain-Bereichen 70 bzw. den Ersatz-Gate-Strukturen elektrisch zu verbinden. Das Layout der leitfähigen Strukturelemente in den Figuren ist lediglich ein Beispiel. Ein Durchschnittsfachmann dürfte ohne Weiteres erkennen, dass das Layout der leitfähigen Strukturelemente zwischen unterschiedlichen Implementierungen unterschiedlich sein kann.
  • 15 zeigt eine Draufsicht einer beispielhaften Schneidöffnung 102 gemäß einigen Ausführungsformen. Zum Beispiel zeigt 15 eine Draufsicht der Schneidöffnung 102 von 11E. In einer Ebene, die zu der Oberseite z. B. der einen oder mehreren dielektrischen Schichten 80 parallel ist, hat die Schneidöffnung 102 unterschiedliche Breiten bei unterschiedlichen Materialien oder Komponenten, die mittels der Schneidöffnung 102 geschnitten werden. Zum Beispiel hat die dargestellte Schneidöffnung 102 kleinste Breiten A (in einer Ebene an der Oberseite der einen oder mehreren dielektrischen Schichten 80), wo die Schneidöffnung 102 die Gate-Abstandshalter 66 schneidet. Weiterhin hat die dargestellte Schneidöffnung 102 größte Breiten B (in einer Ebene an der Oberseite der einen oder mehreren dielektrischen Schichten 80) an den Hauptteilen der Schneidöffnung 102, wo die Schneidöffnung 102 die Gate-Elektroden 92 schneidet. Ebenso hat die dargestellte Schneidöffnung 102 mittlere Breiten C (in einer Ebene an der Oberseite der einen oder mehreren dielektrischen Schichten 80), die z. B. größer als die kleinsten Breiten A und kleiner als die größten Breiten B sind, an dem Zwischenteil, wo die Schneidöffnung 102 die einen oder mehreren dielektrischen Schichten 80 (z. B. das ILD) schneidet.
  • Wie vorstehend unter Bezugnahme auf die 11A bis 11E dargelegt worden ist, kann der isotrope Ätzprozesses, der zum Herstellen der Schneidöffnungen 102 verwendet wird, unterschiedliche Ätzraten für unterschiedliche Materialien der zu ätzenden Struktur haben. Die Gate-Abstandshalter 106 und eventuell die dielektrische Gate-Schicht 90 werden während des isotropen Ätzprozesses mit einer ersten Ätzrate ER1 geätzt. Die eine oder mehreren dielektrischen Schichten 80 werden während des isotropen Ätzprozesses mit einer zweiten Ätzrate ER2 geätzt. Die Gate-Elektrode 92 und eventuell die eine oder die mehreren optionalen konformen Schichten 91 werden während des isotropen Ätzprozesses mit einer dritten Ätzrate ER3 geätzt. Die erste Ätzrate ER1 ist kleiner als die zweite Ätzrate ER2, die wiederum kleiner als die dritte Ätzrate ER3 ist. Die kleinsten Breiten A können während der isotropen Ätzung dadurch entstehen, dass die erste Ätzrate ER1 (z. B. die Ätzrate für die Gate-Abstandshalter 66 und eventuell die dielektrischen Gate-Schicht 90) niedriger als die zweite Ätzrate ER2 und die dritte Ätzrate ER3 ist. Die größten Breiten B können während der isotropen Ätzung dadurch entstehen, dass die dritte Ätzrate ER3 (z. B. die Ätzrate für die Gate-Elektrode 92 und eventuell die eine oder mehreren optionalen konformen Schichten 91) höher als die erste Ätzrate ER1 und die zweite Ätzrate ER2 ist. Die mittleren Breiten C können während der isotropen Ätzung dadurch entstehen, dass die zweite Ätzrate ER2 (z. B. die Ätzrate für die eine oder mehreren dielektrischen Schichten 80) niedriger als die dritte Ätzrate ER3 und höher als die erste Ätzrate ER1 ist.
  • Die Nachbarschaft unterschiedlicher Materialien von unterschiedlichen Komponenten kann zu den unterschiedlichen Breiten A, B und C und zu gekrümmten Oberflächen der Schneidöffnung 102 zwischen den Breiten A, B und C (z. B. zu gekrümmten konvexen Oberflächen der Zwischen- und Hauptteile) führen. Komponenten der Ätzung in die Querrichtung bei der isotropen Ätzung des Ätzprozesses können in der Nähe der Gate-Abstandshalter 66, wo die erste Ätzrate ER1 der isotropen Ätzung an niedrigsten ist, verringert werden, da die niedrigere erste Ätzrate ER1 für die Gate-Abstandshalter 66 bewirken kann, dass benachbarte Materialien in einem geringeren Umfang durch die isotrope Ätzung des Ätzprozesses geätzt werden. Dadurch kann bei der isotropen Ätzung eine „Ausbauchung“ in den Hauptteilen (z. B. mit der Breite B) an den jeweiligen Mittellinien der Gate-Elektroden 92 entstehen. Ebenso kann dadurch bei der isotropen Ätzung des Ätzprozesses eine weitere „Ausbauchung“ in dem Zwischenteil (z. B. mit der Breite C) in der einen oder den mehreren dielektrischen Schichten 80 zum Beispiel in der Mitte zwischen benachbarten Gate-Abstandshaltern 66 entstehen.
  • In einigen Beispielen liegt ein Verhältnis der größten Breite B zu der kleinsten Breite A in dem Bereich von etwa 2,5 : 1 bis etwa 1,5 : 1; ein Verhältnis der mittleren Breite C zu der kleinsten Breite A liegt in dem Bereich von etwa 2 : 1 bis etwa 1,2 : 1; und ein Verhältnis der größten Breite B zu der mittleren Breite C liegt in dem Bereich von etwa 2,5 : 1 bis etwa 1,4 : 1. In einigen Beispielen beträgt die kleinste Breite A etwa 5 nm bis etwa 22 nm, die mittlere Breite C beträgt etwa 5 nm bis etwa 28 nm, und die größte Breite B beträgt etwa 12 nm bis etwa 28 nm.
  • Die Beispiele von 15 und von nachfolgenden Figuren werden zwar in Zusammenhang mit bestimmten Komponenten, die bestimmte Strukturelemente haben, dargestellt und beschrieben, aber andere Ausführungsformen können andere und/oder weitere Komponenten haben, die diese und/oder weitere Strukturelemente haben. Zum Beispiel können einige Ausführungsformen eine Ätzstoppschicht umfassen, die die niedrigste Ätzrate während der isotropen Ätzung des Ätzprozesses hat. In anderen Beispielen kann die dielektrische Gate-Schicht 90 die niedrigste Ätzrate während der isotropen Ätzung des Ätzprozesses haben. In diesen Beispielen können die Breiten der Schneidöffnung von der Breite der in 15 dargestellten Schneidöffnung 102 abweichen.
  • 16 zeigt eine Draufsicht einer beispielhaften Maske 200 mit einer Maskenöffnung 202, die einer Schneidöffnung 204 für den Ätzprozess der 11A bis 11E gemäß einigen Ausführungsformen entspricht. Die Maskenöffnung 202 in der Maske 200 ist in der Ebene der Oberseite der Maske 200 rechteckig und kann in Verbindung mit dem Ätzprozess zu der Schneidöffnung 204 führen, wie vorstehend dargelegt worden ist. In anderen Beispielen ist die Maskenöffnung 202 in der Maske 200 in der Ebene der Oberseite der Maske 200 rechteckig mit abgerundeten Ecken oder sie ist oval.
  • 17 zeigt eine Draufsicht einer beispielhaften Maske 210 mit einer Maskenöffnung 212, die einer Schneidöffnung 218 für den Ätzprozess der 11A bis 11E gemäß einigen Ausführungsformen entspricht. Die Maskenöffnung 212 in der Maske 210 weist Endteile 214 und einen verengten Mittelteil 216 auf. Die Endteile 214 in der Ebene der Oberseite der Maske 210 haben jeweils die Form eines Rechtecks mit einer Breite, und der verengte Mittelteil 216 ist zwischen den Endteilen 214 angeordnet und hat die Form eines Rechtecks mit einer Breite, die kleiner als die Breite der Endteile 214 ist. Die Endteile 214 können sich direkt über den Gate-Elektroden 92 befinden, die mittels des Ätzprozesses der 11A bis 11E geschnitten werden sollen, während sich der Mittelteil 216 zwischen den epitaxialen Source-/Drain-Bereichen 70 befinden kann. Die Maskenöffnung 212 in der Maske 210 kann in Verbindung mit dem Ätzprozess zu der Schneidöffnung 218 führen, wie vorstehend dargelegt worden ist. Die Maskenöffnung 212 in der Maske 210 kann dazu führen, dass das Verhältnis der größten Breiten B zu den mittleren Breiten C in der Schneidöffnung 218 von 17 größer als das Verhältnis der größten Breiten B zu den mittleren Breiten C in der Schneidöffnung 204 von 16 wird.
  • Die 18A und 19 zeigen Schnittansichten, und 18B zeigt eine Draufsicht, einer Zwischenstruktur auf Zwischenstufen in einem beispielhaften Verfahren zur Herstellung eines Halbleiter-Bauelements gemäß einigen Ausführungsformen. In vorhergehenden Beispielen, wie etwa in 11B, sind bei dem Ätzprozess die Gate-Abstandshalter 66 und die dielektrische Gate-Schicht 90 in dem Profil der Schneidöffnung 102 entfernt worden und bis zu dem Trennbereich 56 geätzt worden, der direkt unter diesen Strukturen war. In dem dargestellten Beispiel der 18A und 18B verbleiben nach dem Ätzprozess der 11A bis 11E ein Teil 66' der Gate-Abstandshalter und ein Teil 90' der dielektrischen Gate-Schicht in einer Schneidöffnung 300. In den 18A und 18B werden die Gate-Elektrode 92 und eine leitfähige Schicht der einen oder mehreren optionalen konformen Schichten 91 aus der Schneidöffnung 300 entfernt, um die Teile der Gate-Elektrode 92 elektrisch zu trennen, die mittels der Schneidöffnung 300 geschnitten worden sind. Die Schneidöffnung 300 kann Eigenschaften und Merkmale haben, die vorstehend für andere Schneidöffnungen beschrieben worden sind. In dem Beispiel der 18A und 18B kann jedoch der Ätzprozess, der zum Herstellen der Schneidöffnung 300 verwendet wird, eine Ätzrate und Ätzdauer haben, mit denen zwar die Gate-Elektrode 92 und eine leitfähige Schicht der einen oder mehreren optionalen konformen Schichten 91, aber nicht die Teile 66' der Gate-Abstandshalter und die Teile 90' der dielektrischen Gate-Schicht entfernt werden.
  • 19 zeigt die Herstellung einer Gate-Schneidefüllstruktur 302 in der Schneidöffnung 300. Ein Isoliermaterial für die Gate-Schneidefüllstruktur 302 wird in der Schneidöffnung 300 abgeschieden, mit der die Ersatz-Gate-Strukturen geschnitten wird. In einigen Beispielen kann die Gate-Schneidefüllstruktur 302 aus nur einem Isoliermaterial bestehen, und in anderen Beispielen kann sie mehrere verschiedene Isoliermaterialien aufweisen, wie etwa bei einer mehrschichtigen Konfiguration. Die Gate-Schneidefüllstruktur 302 kann so hergestellt werden, wie es unter Bezugnahme auf die 12A bis 12E beschrieben worden ist. Somit trennt die Gate-Schneidefüllstruktur 302 elektrisch Teile der Ersatz-Gate-Strukturen, die voneinander getrennt worden sind. Außerdem kann die Gate-Schneidefüllstruktur 302 die Teile 66' der Gate-Abstandshalter und die Teile 90' der dielektrischen Gate-Schicht, die in der Schneidöffnung 300 verbleiben, verkapseln.
  • 20 zeigt eine Schnittansicht einer Gate-Schneidefüllstruktur 400, die zu einem leitfähigen Strukturelement 110 fehlerhaft ausgerichtet ist oder von diesem überdeckt ist, gemäß einigen Ausführungsformen. Die Gate-Schneidefüllstruktur 400 kann nach dem Verfahren für die Herstellung der Gate-Schneidefüllstruktur 104 in den 1 bis 13E hergestellt werden. Der Querschnitt von 20 entspricht zum Beispiel dem Querschnitt von 13C. In 20 kann die Maskenöffnung in der Maske, die zum Ätzen der Schneidöffnung für die Gate-Schneidefüllstruktur 400 verwendet wird, zwischen den epitaxialen Source-/Drain-Bereichen 70 fehlerhaft ausgerichtet sein. Das kann dazu führen, dass eine leitfähiges Strukturelement 110 in direktem Kontakt mit der Gate-Schneidefüllstruktur 400 hergestellt wird. Dieser Kontakt zwischen dem leitfähigen Strukturelement 110 und der Gate-Schneidefüllstruktur 400 beeinträchtigt jedoch in einigen Fällen nicht die Funktionsfähigkeit des Bauelements, da die Gate-Schneidefüllstruktur 400 eine isolierende Struktur ist.
  • 21 zeigt eine Schnittansicht einer Gate-Schneidefüllstruktur, die einen Hohlraum 502 hat, gemäß einigen Ausführungsformen. Bei den bisher beschriebenen Ausführungsformen werden die Gate-Schneidefüllstrukturen vollständig mit einem oder mehreren festen Isoliermaterialien gefüllt. Bei anderen Ausführungsformen weist die Gate-Schneidefüllstruktur, wie in 21 gezeigt ist, einen Hohlraum 502 auf, der ein Vakuum oder ein Gas sein kann. Die Gate-Schneidefüllstruktur weist außerdem einen isolierenden Belag 500 auf, der in der Schneidöffnung konform ist. Der Hohlraum 502 kann im Wesentlichen entlang der Länge der Schneidöffnung verlaufen (z. B. entlang der Länge, mit Ausnahme von Teilen an den Enden, wobei sich eine Verdickung des isolierenden Belags 500 auf der jeweiligen Seitenwand der Schneidöffnung befindet), wie in einer Layout-Darstellung in 22 gezeigt ist. In anderen Beispielen können sich ein oder mehrere Hohlräume 502 an verschiedenen Stellen in dem isolierenden Belag 500 befinden, und der isolierende Belag 500 kann mehrere Hohlräume 502 voneinander trennen. Wie in einer Layout-Darstellung in 23 gezeigt, haben zum Beispiel breitere Teile einer Gate-Schneidefüllstruktur, wie etwa die Hauptteile, einen Hohlraum 502, während schmalere Teile der Gate-Schneidefüllstruktur mit dem isolierenden Belag 500 gefüllt sind. Außerdem können bei einigen Bauelementen unterschiedliche Gate-Schneidefüllstrukturen unterschiedliche entsprechende Breiten haben, und daher können einige Gate-Schneidefüllstrukturen Hohlräume haben, wie in den 22 und 23 gezeigt ist, während andere Gate-Schneidefüllstrukturen mit einem festen Isoliermaterial gefüllt sein können.
  • Vorstehend sind Ausführungsformen in Zusammenhang mit einer Schneidöffnung beschrieben worden, mit der zwei benachbarte Ersatz-Gate-Strukturen geschnitten werden. Bei anderen Ausführungsformen kann jede Anzahl von Ersatz-Gate-Strukturen mittels einer Schneidöffnung geschnitten werden. 24 zeigt zum Beispiel eine Draufsicht einer Schneidöffnung 600, mit der nur eine Ersatz-Gate-Struktur (die z. B. eine Gate-Elektrode 92 umfasst) geschnitten wird. Darüber hinaus zeigt 25 eine Draufsicht einer Schneidöffnung 602, mit der drei Ersatz-Gate-Strukturen (die z. B. jeweils eine Gate-Elektrode 92 umfassen) geschnitten werden. Anhand der verschiedenen dargestellten Ausführungsformen kann ein Durchschnittsfachmann ohne Weiteres eine Struktur erkennen, die mittels einer Schneidöffnung wiederholt werden kann, die durch mehrere Ersatz-Gate-Strukturen verläuft. Die Schneidöffnungen 600 und 602 können in der vorstehend beschriebenen Weise hergestellt werden, zum Beispiel mit einer Maskenöffnung durch eine Maske, die die entsprechenden Ersatz-Gate-Strukturen, die geschnitten werden sollen, schneidet, wobei ein Ätzprozess zum Schneiden dieser Ersatz-Gate-Strukturen durchgeführt wird.
  • Einige Ausführungsformen können Vorteile bieten. Zum Beispiel kann eine Schneidöffnung eine Breite zwischen benachbarten epitaxialen Source-/Drain-Bereichen haben, die kleiner als eine Breite zwischen Teilen einer Gate-Struktur ist, die geschnitten worden ist. Dadurch kann die Schneidöffnung mit einem größeren Abstand von den epitaxialen Source-/Drain-Bereichen angeordnet werden, und gleichzeitig kann die Gate-Struktur ausreichend geätzt werden. Durch den größeren Abstand zwischen der Schneidöffnung und den epitaxialen Source-/Drain-Bereichen kann die Gefahr verringert werden, dass die epitaxialen Source-/Drain-Bereiche während des Ätzprozesses, in dem die Schneidöffnung hergestellt wird, beschädigt werden. Dadurch kann die Ausbeute der Strukturen erhöht werden, die mit einem Gate-Schneideprozess hergestellt werden. Außerdem kann durch die Herstellung einer Schneidöffnung mit einem entsprechenden Profil ein Prozessfenster für die Herstellung eines leitfähigen Strukturelements bis zu einem benachbarten epitaxialen Source-/Drain-Bereich vergrößert werden, und/oder die Strukturdichte des Bauelements kann erhöht werden.
  • Eine Ausführungsform betrifft eine Halbleiterstruktur. Die Halbleiterstruktur weist einen ersten aktiven Bereich auf einem Substrat; eine erste Gate-Struktur über dem ersten aktiven Bereich; eine zweite Gate-Struktur über dem ersten aktiven Bereich; und eine Gate-Schneidefüllstruktur auf. Der erste aktive Bereich umfasst einen ersten Source-/Drain-Bereich. Die erste Gate-Struktur verläuft in einer Längsrichtung parallel zu der zweiten Gate-Struktur, und der erste Source-/Drain-Bereich ist in einer Querrichtung zwischen der ersten Gate-Struktur und der zweiten Gate-Struktur angeordnet. Die Gate-Schneidefüllstruktur hat einen ersten Hauptteil, einen zweiten Hauptteil und einen ersten Zwischenteil. Eine Seitenwand des ersten Hauptteils grenzt an die erste Gate-Struktur an. Eine Seitenwand des zweiten Hauptteils grenzt an die zweite Gate-Struktur an. Der erste Zwischenteil verläuft in der Querrichtung von dem ersten Hauptteil zu dem zweiten Hauptteil. Der erste Hauptteil hat eine erste Breite, wobei die erste Breite entlang einer längsverlaufenden Mittellinie der ersten Gate-Struktur gemessen wird. Der zweite Hauptteil hat eine zweite Breite, wobei die zweite Breite entlang einer längsverlaufenden Mittellinie der zweiten Gate-Struktur gemessen wird. Der erste Zwischenteil hat eine dritte Breite, wobei die dritte Breite in der Mitte zwischen der ersten Gate-Struktur und der zweiten Gate-Struktur und parallel zu der längsverlaufenden Mittellinie der ersten Gate-Struktur gemessen wird. Die erste Breite ist größer als die dritte Breite, und die zweite Breite ist größer als die dritte Breite.
  • Eine weitere Ausführungsform betrifft ein Verfahren. Eine erste Gate-Struktur und eine zweite Gate-Struktur werden über einem ersten aktiven Bereich und einem zweiten aktiven Bereich auf einem Substrat hergestellt. Die erste Gate-Struktur verläuft in einer Längsrichtung über dem ersten aktiven Bereich und dem zweiten aktiven Bereich, und die zweite Gate-Struktur verläuft in der Längsrichtung über dem ersten aktiven Bereich und dem zweiten aktiven Bereich. Eine dielektrische Schicht ist in einer Querrichtung zwischen der ersten Gate-Struktur und der zweiten Gate-Struktur und über dem ersten aktiven Bereich und dem zweiten aktiven Bereich angeordnet. Eine Schneidöffnung wird in der Längsrichtung zwischen dem ersten aktiven Bereich und dem zweiten aktiven Bereich hergestellt. Die Schneidöffnung hat einen ersten Hauptteil, einen zweiten Hauptteil und einen Zwischenteil. Der erste Hauptteil verläuft zumindest durch eine Gate-Elektrode der ersten Gate-Struktur. Der zweite Hauptteil verläuft zumindest durch eine Gate-Elektrode der zweiten Gate-Struktur. Der Zwischenteil verläuft in der Querrichtung von dem ersten Hauptteil zu dem zweiten Hauptteil und befindet sich in der dielektrischen Schicht. Der erste Hauptteil hat eine erste Breite, wobei die erste Breite entlang einer längsverlaufenden Mittellinie der ersten Gate-Struktur gemessen wird. Der zweite Hauptteil hat eine zweite Breite, wobei die zweite Breite entlang einer längsverlaufenden Mittellinie der zweiten Gate-Struktur gemessen wird. Der Zwischenteil hat eine dritte Breite, wobei die dritte Breite in der Mitte zwischen der ersten Gate-Struktur und der zweiten Gate-Struktur und parallel zu der längsverlaufenden Mittellinie der ersten Gate-Struktur gemessen wird. Die erste Breite ist größer als die dritte Breite, und die zweite Breite ist größer als die dritte Breite. In der Schneidöffnung wird eine Gate-Schneidefüllstruktur hergestellt.
  • Eine weitere Ausführungsform betrifft ein Verfahren. Eine erste Gate-Struktur und eine zweite Gate-Struktur werden über einem ersten aktiven Bereich und einem zweiten aktiven Bereich auf einem Substrat hergestellt. Die erste Gate-Struktur verläuft in einer Längsrichtung über dem ersten aktiven Bereich und dem zweiten aktiven Bereich, und die zweite Gate-Struktur verläuft in der Längsrichtung nach über dem ersten aktiven Bereich und dem zweiten aktiven Bereich. Eine dielektrische Schicht ist in einer Querrichtung zwischen der ersten Gate-Struktur und der zweiten Gate-Struktur und über dem ersten aktiven Bereich und dem zweiten aktiven Bereich angeordnet. Ein Ätzprozess wird an der ersten Gate-Struktur, der zweiten Gate-Struktur und der dielektrischen Schicht in der Querrichtung zwischen dem ersten aktiven Bereich und dem zweiten aktiven Bereich durchgeführt, um eine Schneidöffnung herzustellen. Bei dem Ätzprozess werden zumindest Gate-Elektroden der ersten Gate-Struktur und der zweiten Gate-Struktur durchgeätzt. Der Ätzprozesses umfasst eine isotrope Ätzung. Bei der isotropen Ätzung werden die Gate-Elektroden der ersten Gate-Struktur und der zweiten Gate-Struktur mit einer ersten Ätzrate geätzt. Bei der isotropen Ätzung wird die dielektrische Schicht mit einer zweiten Ätzrate geätzt. Die erste Ätzrate ist größer als die zweite Ätzrate. In der Schneidöffnung wird ein Isoliermaterial abgeschieden.

Claims (20)

  1. Halbleiterstruktur mit: einem ersten aktiven Bereich (52) auf einem Substrat (50), wobei der erste aktive Bereich (52) einen ersten Source-/Drain-Bereich (70) umfasst; einer ersten Gate-Struktur (90, 91, 92) über dem ersten aktiven Bereich (52); einer zweiten Gate-Struktur (90, 91, 92) über dem ersten aktiven Bereich (52), wobei die erste Gate-Struktur (90, 91, 92) in einer Längsrichtung parallel zu der zweiten Gate-Struktur (90, 91, 92) verläuft und der erste Source-/Drain-Bereich (70) in einer Querrichtung zwischen der ersten Gate-Struktur (90, 91, 92) und der zweiten Gate-Struktur (90, 91, 92) angeordnet ist; und einer Gate-Schneidefüllstruktur (104), die in der Querrichtung verläuft und einen ersten Hauptteil, einen zweiten Hauptteil und einen ersten Zwischenteil hat, wobei eine Seitenwand des ersten Hauptteils an die erste Gate-Struktur (90, 91, 92) angrenzt eine Seitenwand des zweiten Hauptteils an die zweite Gate-Struktur (90, 91, 92) angrenzt, der erste Zwischenteil in der Querrichtung von dem ersten Hauptteil zu dem zweiten Hauptteil verläuft, wobei der erste Hauptteil eine erste Breite (B) hat, wobei die erste Breite (B) entlang der längsverlaufenden Mittellinie der ersten Gate-Struktur (90, 91, 92) gemessen wird, der zweite Hauptteil eine zweite Breite (B) hat, wobei die zweite Breite (B) entlang der längsverlaufenden Mittellinie der zweiten Gate-Struktur (90, 91, 92) gemessen wird, der erste Zwischenteil eine dritte Breite (C) hat, wobei die dritte Breite (C) in der Mitte zwischen der ersten Gate-Struktur (90, 91, 92) und der zweiten Gate-Struktur (90, 91, 92) und parallel zu der längsverlaufenden Mittellinie der ersten Gate-Struktur (90, 91, 92) gemessen wird, und die erste Breite (B) größer als die dritte Breite (C) ist und die zweite Breite (B) größer als die dritte Breite (C) ist.
  2. Halbleiterstruktur nach Anspruch 1, die weiterhin eine dielektrische Schicht (80) über dem ersten Source-/Drain-Bereich (70) aufweist und zumindest teilweise zwischen der ersten Gate-Struktur (90, 91, 92) und der zweiten Gate-Struktur (90, 91, 92) angeordnet ist, wobei ein Teil der dielektrischen Schicht (80) zwischen dem ersten Source-/Drain-Bereich (70) und der Gate-Schneidefüllstruktur (104) angeordnet ist.
  3. Halbleiterstruktur nach Anspruch 1 oder 2, wobei eine Breite des ersten Hauptteils mit zunehmender Entfernung von der längsverlaufenden Mittellinie der ersten Gate-Struktur (90, 91, 92) abnimmt, eine Breite des zweiten Hauptteils mit zunehmender Entfernung von der längsverlaufenden Mittellinie der zweiten Gate-Struktur (90, 91, 92) abnimmt, und eine Breite des ersten Zwischenteils mit zunehmender Entfernung von der Mitte zwischen der ersten Gate-Struktur (90, 91, 92) und der zweiten Gate-Struktur (90, 91, 92) abnimmt.
  4. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei Seitenwandflächen des ersten Hauptteils, des zweiten Hauptteils und des ersten Zwischenteils konvexe Flächen sind.
  5. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei der erste aktive Bereich eine Finne (52) auf dem Substrat aufweist und der erste Source-/Drain-Bereich (70) ein epitaxialer Source-/Drain-Bereich ist.
  6. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei die Gate-Schneidefüllstruktur (104) eine vierte Breite (A) hat, wobei die vierte Breite an einer Grenzfläche zwischen dem ersten Hauptteil und dem ersten Zwischenteil und parallel zu der längsverlaufenden Mittellinie der ersten Gate-Struktur (90, 91, 92) gemessen wird, ein Verhältnis der ersten Breite (B) zu der dritten Breite (C) in dem Bereich von 1,4 : 1 bis 2,5 : 1 liegt, ein Verhältnis der ersten Breite (B) zu der vierten Breite (A) in dem Bereich von 1,5 : 1 bis 2,5: 1 liegt, und ein Verhältnis der dritten Breite (C) zu der vierten Breite (A) in dem Bereich von 1,2 : 1 bis 2 : 1 liegt.
  7. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei die erste Gate-Struktur und die zweite Gate-Struktur jeweils eine Gate-Elektrode (92), eine Austrittsarbeits-Einstellungsschicht (91) unter der Gate-Elektrode (92) und einen dielektrischen Gate-Teil (90) unter der Austrittsarbeits-Einstellungsschicht (91) aufweisen, die Seitenwand des ersten Hauptteils an die Gate-Elektrode (92), die Austrittsarbeits-Einstellungsschicht (91) und den dielektrischen Gate-Teil (90) der ersten Gate-Struktur angrenzt, und die Seitenwand des zweiten Hauptteils an die Gate-Elektrode (92), die Austrittsarbeits-Einstellungsschicht (91) und den dielektrischen Gate-Teil (90) der zweiten Gate-Struktur angrenzt.
  8. Halbleiterstruktur nach einem der Ansprüche 1 bis 6, wobei die erste Gate-Struktur und die zweite Gate-Struktur jeweils eine Gate-Elektrode (92), eine Austrittsarbeits-Einstellungsschicht (91) unter der Gate-Elektrode (92) und einen dielektrischen Gate-Teil (90) unter der Austrittsarbeits-Einstellungsschicht (91) aufweisen, die Seitenwand des ersten Hauptteils an die Gate-Elektrode (92) und die Austrittsarbeits-Einstellungsschicht (91) der ersten Gate-Struktur angrenzt, der erste Hauptteil sich über zumindest einem Teil des dielektrischen Gate-Teils (90) der ersten Gate-Struktur befindet und vertikal an diesen angrenzt, und die Seitenwand des zweiten Hauptteils an die Gate-Elektrode (92) und die Austrittsarbeits-Einstellungsschicht (91) der zweiten Gate-Struktur angrenzt, und der zweite Hauptteil sich über zumindest einem Teil des dielektrischen Gate-Teils (90) der zweiten Gate-Struktur befindet und vertikal an diesen angrenzt.
  9. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei die Gate-Schneidefüllstruktur (104) einen Hohlraum (502) aufweist.
  10. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, die weiterhin Folgendes aufweist: einen zweiten aktiven Bereich (52) auf dem Substrat, wobei der zweite aktive Bereich (52) einen zweiten Source-/Drain-Bereich (70) umfasst; eine dritte Gate-Struktur (90, 91, 92) über dem zweiten aktiven Bereich (52), die in der Längsrichtung zu der ersten Gate-Struktur (90, 91, 92) ausgerichtet ist, wobei der erste Hauptteil zwischen der ersten Gate-Struktur (90, 91, 92) und der dritten Gate-Struktur (90, 91, 92) angeordnet ist und eine Seitenwand des ersten Hauptteils an die dritte Gate-Struktur (90, 91, 92) angrenzt; und eine vierte Gate-Struktur (90, 91, 92) über dem zweiten aktiven Bereich (52), die in der Längsrichtung zu der zweiten Gate-Struktur (90, 91, 92) ausgerichtet ist, wobei der zweite Hauptteil zwischen der zweiten Gate-Struktur (90, 91, 92) und der vierten Gate-Struktur (90, 91, 92) angeordnet ist und eine Seitenwand des zweiten Hauptteils an die vierte Gate-Struktur (90, 91, 92) angrenzt, der zweite Source-/Drain-Bereich (70) in der Querrichtung zwischen der dritten Gate-Struktur (90, 91, 92) und der vierten Gate-Struktur (90, 91, 92) angeordnet ist, und der erste Zwischenteil zwischen dem ersten Source-/Drain-Bereich (70) und dem zweiten Source-/Drain-Bereich (70) angeordnet ist.
  11. Halbleiterstruktur nach einem der Ansprüche 1 bis 9, die weiterhin Folgendes aufweist: eine dritte Gate-Struktur (90, 91, 92) über dem ersten aktiven Bereich (52), wobei die dritte Gate-Struktur (90, 91, 92) in der Längsrichtung parallel zu der zweiten Gate-Struktur (90, 91, 92) verläuft, wobei der erste aktive Bereich (52) weiterhin einen zweiten Source-/Drain-Bereich (70) umfasst, der in der Querrichtung zwischen der zweiten Gate-Struktur (90, 91, 92) und der dritten Gate-Struktur (90, 91, 92) angeordnet ist, und die Gate-Schneidefüllstruktur (104) weiterhin einen dritten Hauptteil und einen zweiten Zwischenteil hat, wobei eine Seitenwand des dritten Hauptteils an die dritte Gate-Struktur (90, 91, 92) angrenzt und der zweite Zwischenteil in der Querrichtung von dem zweiten Hauptteil zu dem dritten Hauptteil verläuft.
  12. Verfahren mit den folgenden Schritten: Herstellen einer ersten Gate-Struktur (90, 91, 92) und einer zweiten Gate-Struktur (90, 91, 92) über einem ersten aktiven Bereich (52) und einem zweiten aktiven Bereich (52) auf einem Substrat (50), wobei die erste Gate-Struktur (90, 91, 92) in einer Längsrichtung über dem ersten aktiven Bereich (52) und dem zweiten aktiven Bereich (52) verläuft, die zweite Gate-Struktur (90, 91, 92) in der Längsrichtung über dem ersten aktiven Bereich (52) und dem zweiten aktiven Bereich (52) verläuft und eine dielektrische Schicht (80) in einer Querrichtung zwischen der ersten Gate-Struktur (90, 91, 92) und der zweiten Gate-Struktur (90, 91, 92) und über dem ersten aktiven Bereich (52) und dem zweiten aktiven Bereich (52) angeordnet ist; Herstellen einer Schneidöffnung (102), die in der Längsrichtung zwischen dem ersten aktiven Bereich (52) und dem zweiten aktiven Bereich (52) angeordnet wird, wobei die Schneidöffnung (102) einen ersten Hauptteil durch zumindest eine Gate-Elektrode (92) der ersten Gate-Struktur (90, 91, 92), einen zweiten Hauptteil durch zumindest eine Gate-Elektrode (92) der zweiten Gate-Struktur (90, 91, 92) und einen Zwischenteil hat, der in der Querrichtung von dem ersten Hauptteil zu dem zweiten Hauptteil verläuft und sich in der dielektrischen Schicht (80) befindet, wobei der erste Hauptteil eine erste Breite (B) hat, die entlang einer längsverlaufenden Mittellinie der ersten Gate-Struktur (90, 91, 92) gemessen wird, der zweite Hauptteil eine zweite Breite (B) hat, die entlang einer längsverlaufenden Mittellinie der zweiten Gate-Struktur (90, 91, 92) gemessen wird, und der Zwischenteil eine dritte Breite (C) hat, die in der Mitte zwischen der ersten Gate-Struktur (90, 91, 92) und der zweiten Gate-Struktur (90, 91, 92) und parallel zu der längsverlaufenden Mittellinie der ersten Gate-Struktur (90, 91, 92) gemessen wird, wobei die erste Breite (B) größer als die dritte Breite (C) ist und die zweite Breite (B) größer als die dritte Breite (C) ist; und Herstellen einer Gate-Schneidefüllstruktur (104) in der Schneidöffnung (102).
  13. Verfahren nach Anspruch 12, wobei das Herstellen der Schneidöffnung (102) ein gleichzeitiges isotropes Ätzen der ersten Gate-Struktur (90, 91, 92), der zweiten Gate-Struktur (90, 91, 92) und der dielektrischen Schicht (80) umfasst.
  14. Verfahren nach Anspruch 12 oder 13, wobei der erste Hauptteil vertikal durch ein Gate-Dielektrikum (90) der ersten Gate-Struktur (90, 91, 92) verläuft und der zweite Hauptteil vertikal durch ein Gate-Dielektrikum (90) der zweiten Gate-Struktur (90, 91, 92) verläuft.
  15. Verfahren nach Anspruch 12 oder 13, wobei der erste Hauptteil nicht vertikal durch das Gate-Dielektrikum (90) der ersten Gate-Struktur (90, 91, 92) verläuft und der zweite Hauptteil nicht vertikal durch das Gate-Dielektrikum (90) der zweiten Gate-Struktur (90, 91, 92) verläuft, und die Gate-Schneidefüllstruktur (104) zumindest über jeweiligen Teilen der Gate-Dielektrika (90) der ersten Gate-Struktur (90, 91, 92) und der zweiten Gate-Struktur (90, 91, 92) hergestellt wird.
  16. Verfahren nach einem der Ansprüche 12 bis 15, wobei zumindest ein erster Teil der dielektrischen Schicht (80) zwischen einem ersten Source-/Drain-Bereich (70) des ersten aktiven Bereichs (52) und dem Zwischenteil angeordnet wird, wobei der erste Source-/Drain-Bereich (70) des ersten aktiven Bereichs (52) in der Querrichtung zwischen der ersten Gate-Struktur (90, 91, 92) und der zweiten Gate-Struktur (90, 91, 92) angeordnet ist, und zumindest ein zweiter Teil der dielektrischen Schicht (80) zwischen einem zweiten Source-/Drain-Bereich (70) des zweiten aktiven Bereichs (52) und dem Zwischenteil angeordnet wird, wobei der zweite Source-/Drain-Bereich (70) des zweiten aktiven Bereichs (52) in der Querrichtung zwischen der ersten Gate-Struktur (90, 91, 92) und der zweiten Gate-Struktur (90, 91, 92) angeordnet ist.
  17. Verfahren nach einem der Ansprüche 12 bis 16, wobei Seitenwandflächen der Schneidöffnung (102) gekrümmt sind.
  18. Verfahren mit den folgenden Schritten: Herstellen einer ersten Gate-Struktur (90, 91, 92) und einer zweiten Gate-Struktur (90, 91, 92) über einem ersten aktiven Bereich (52) und einem zweiten aktiven Bereich (52) auf einem Substrat (50), wobei die erste Gate-Struktur (90, 91, 92) in einer Längsrichtung über dem ersten aktiven Bereich (52) und dem zweiten aktiven Bereich (52) verläuft, die zweite Gate-Struktur (90, 91, 92) in der Längsrichtung über dem ersten aktiven Bereich (52) und dem zweiten aktiven Bereich (52) verläuft und eine dielektrische Schicht (80) in einer Querrichtung zwischen der ersten Gate-Struktur (90, 91, 92) und der zweiten Gate-Struktur (90, 91, 92) und über dem ersten aktiven Bereich (52) und dem zweiten aktiven Bereich (52) angeordnet ist; Durchführen eines Ätzprozesses an der ersten Gate-Struktur (90, 91, 92), der zweiten Gate-Struktur (90, 91, 92) und der dielektrischen Schicht (80) in der Querrichtung zwischen dem ersten aktiven Bereich (52) und dem zweiten aktiven Bereich (52), um eine Schneidöffnung (102) herzustellen, wobei bei dem Ätzprozess zumindest Gate-Elektroden (92) der ersten Gate-Struktur (90, 91, 92) und der zweiten Gate-Struktur (90, 91, 92) durchgeätzt werden, der Ätzprozesses eine isotrope Ätzung umfasst, und bei der isotropen Ätzung die Gate-Elektroden (92) der ersten Gate-Struktur (90, 91, 92) und der zweiten Gate-Struktur (90, 91, 92) mit einer ersten Ätzrate geätzt werden und die dielektrische Schicht (80) mit einer zweiten Ätzrate geätzt wird, wobei die erste Ätzrate größer als die zweite Ätzrate ist; und Abscheiden eines Isoliermaterials (104) in der Schneidöffnung (102).
  19. Verfahren nach Anspruch 18, wobei bei dem Ätzprozess Gate-Dielektrika (90) der ersten Gate-Struktur (90, 91, 92) und der zweiten Gate-Struktur (90, 91, 92) nicht durchgeätzt werden und das Isoliermaterial (104) zumindest auf jeweiligen Teilen der Gate-Dielektrika (90) der ersten Gate-Struktur (90, 91, 92) und der zweiten Gate-Struktur (90, 91, 92) abgeschieden wird.
  20. Verfahren nach Anspruch 18 oder 19, wobei zumindest ein erster Teil der dielektrischen Schicht (80) zwischen dem Isoliermaterial (104) und einem ersten Source-/Drain-Bereich (70) des ersten aktiven Bereichs (52) angeordnet wird, wobei der erste Source-/Drain-Bereich (70) zwischen der ersten Gate-Struktur (90, 91, 92) und der zweiten Gate-Struktur (90, 91, 92) angeordnet ist, und zumindest ein zweiter Teil der dielektrischen Schicht (80) zwischen dem Isoliermaterial (104) und einem zweiten Source-/Drain-Bereich (70) des zweiten aktiven Bereichs (52) angeordnet wird, wobei der zweite Source-/Drain-Bereich (70) zwischen der ersten Gate-Struktur (90, 91, 92) und der zweiten Gate-Struktur (90, 91, 92) angeordnet ist.
DE102018100286.6A 2017-11-29 2018-01-09 Halbleiterstruktur-Schneideprozess und damit hergestellte Strukturen Active DE102018100286B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762591898P 2017-11-29 2017-11-29
US62/591,898 2017-11-29
US15/860,492 2018-01-02
US15/860,492 US10867998B1 (en) 2017-11-29 2018-01-02 Semiconductor structure cutting process and structures formed thereby

Publications (2)

Publication Number Publication Date
DE102018100286A1 DE102018100286A1 (de) 2019-05-29
DE102018100286B4 true DE102018100286B4 (de) 2022-06-23

Family

ID=66442504

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018100286.6A Active DE102018100286B4 (de) 2017-11-29 2018-01-09 Halbleiterstruktur-Schneideprozess und damit hergestellte Strukturen

Country Status (5)

Country Link
US (5) US10867998B1 (de)
KR (1) KR102101750B1 (de)
CN (1) CN109841679B (de)
DE (1) DE102018100286B4 (de)
TW (1) TWI752240B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601567B1 (en) * 2015-10-30 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple Fin FET structures having an insulating separation plug
US10811320B2 (en) 2017-09-29 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Footing removal in cut-metal process
US11114549B2 (en) 2017-11-29 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure cutting process and structures formed thereby
US11545490B2 (en) * 2019-12-17 2023-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same
US11177180B2 (en) * 2020-02-11 2021-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Profile control of a gap fill structure
US11557590B2 (en) * 2020-02-19 2023-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor gate profile optimization
US11227923B2 (en) * 2020-02-21 2022-01-18 International Business Machines Corporation Wrap around contact process margin improvement with early contact cut
CN113140512A (zh) * 2020-04-27 2021-07-20 台湾积体电路制造股份有限公司 半导体器件和方法
US11764220B2 (en) 2020-04-27 2023-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device by patterning a serpentine cut pattern
EP3955296B1 (de) * 2020-05-18 2024-10-09 Changxin Memory Technologies, Inc. Halbleiterstruktur und verfahren zur formung davon
US11855163B2 (en) * 2020-06-23 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11495464B2 (en) * 2020-07-08 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US12094782B2 (en) * 2021-08-30 2024-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing thereof
CN113809002B (zh) * 2021-09-13 2024-08-02 长江存储科技有限责任公司 半导体器件及其制作方法
US20230411293A1 (en) * 2022-06-15 2023-12-21 International Business Machines Corporation Semiconductor device having a backside power rail

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170018620A1 (en) 2015-07-17 2017-01-19 Qualcomm Incorporated Device and method to connect gate regions separated using a gate cut
US20170033000A1 (en) 2015-07-27 2017-02-02 International Business Machines Corporation Trench formation for dielectric filled cut region
US9679985B1 (en) 2016-06-20 2017-06-13 Globalfoundries Inc. Devices and methods of improving device performance through gate cut last process

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843900B1 (ko) 2007-04-13 2008-07-03 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100855834B1 (ko) * 2007-05-25 2008-09-01 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
CN102956483B (zh) 2011-08-22 2015-06-03 中国科学院微电子研究所 半导体器件结构及其制作方法
US8772183B2 (en) * 2011-10-20 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an integrated circuit
US9231106B2 (en) 2013-03-08 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with an asymmetric source/drain structure and method of making same
US9324710B2 (en) 2014-02-24 2016-04-26 International Business Machines Corporation Very planar gate cut post replacement gate process
US9064932B1 (en) 2014-05-02 2015-06-23 Globalfoundries Inc. Methods of forming gate structures by a gate-cut-last process and the resulting structures
US9373641B2 (en) 2014-08-19 2016-06-21 International Business Machines Corporation Methods of forming field effect transistors using a gate cut process following final gate formation
US9461043B1 (en) 2015-03-20 2016-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
TWI652824B (zh) 2015-04-13 2019-03-01 聯華電子股份有限公司 半導體結構及製程
US10269802B2 (en) 2015-05-15 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102505242B1 (ko) 2015-07-21 2023-03-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10340348B2 (en) 2015-11-30 2019-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing finFETs with self-align contacts
US10050043B2 (en) * 2016-01-29 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory (SRAM) using FinFETs with varying widths of fin structures
US9685336B1 (en) * 2016-02-29 2017-06-20 Globalfoundries Inc. Process monitoring for gate cut mask
US9735157B1 (en) 2016-03-18 2017-08-15 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9904758B2 (en) * 2016-05-18 2018-02-27 Samsung Electronics Co., Ltd. Using deep sub-micron stress effects and proximity effects to create a high performance standard cell
US10388652B2 (en) * 2017-11-14 2019-08-20 Globalfoundries Inc. Intergrated circuit structure including single diffusion break abutting end isolation region, and methods of forming same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170018620A1 (en) 2015-07-17 2017-01-19 Qualcomm Incorporated Device and method to connect gate regions separated using a gate cut
US20170033000A1 (en) 2015-07-27 2017-02-02 International Business Machines Corporation Trench formation for dielectric filled cut region
US9679985B1 (en) 2016-06-20 2017-06-13 Globalfoundries Inc. Devices and methods of improving device performance through gate cut last process

Also Published As

Publication number Publication date
US11444080B2 (en) 2022-09-13
US20190267374A1 (en) 2019-08-29
US20220359510A1 (en) 2022-11-10
TW201926703A (zh) 2019-07-01
US10867998B1 (en) 2020-12-15
US10833077B2 (en) 2020-11-10
US11855085B2 (en) 2023-12-26
CN109841679B (zh) 2021-10-08
DE102018100286A1 (de) 2019-05-29
CN109841679A (zh) 2019-06-04
US20240113113A1 (en) 2024-04-04
TWI752240B (zh) 2022-01-11
KR20190063353A (ko) 2019-06-07
US20210050350A1 (en) 2021-02-18
KR102101750B1 (ko) 2020-04-21

Similar Documents

Publication Publication Date Title
DE102018100286B4 (de) Halbleiterstruktur-Schneideprozess und damit hergestellte Strukturen
DE102018124673B4 (de) Halbleiterstruktur-Schneideverfahren und damit hergestellte Strukturen
DE102017123950B4 (de) Finfet-bauelement und verfahren zur herstellung desselben
DE102017117795B4 (de) Fets und verfahren zu deren herstellung
DE102017124663B4 (de) Hybridschema für verbesserte leistung bei p- und n-finfets
DE102018100061B3 (de) Ausbildungsverfahren mit hoher Oberflächen-Dotierstoffkonzentration und deren Strukturen
DE102017127554B3 (de) Halbleiterfabrikationsverfahren mit Vermeidung von Gatehöhenverlust in Planarisierungsprozessen
DE102017128585A1 (de) Halbleiterstruktur-Schneideprozess und damit hergestellte Strukturen
DE102019117191A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102018106631A1 (de) Schneideverfahren für Halbleiterstruktur und dadurch gebildete Strukturen
DE102019109857B4 (de) Herstellungsverfahren für ein halbleiter-bauelemen
DE102017126510A1 (de) Dotierung für Halbleitervorrichtung mit leitfähigem Merkmal
DE102018124741A1 (de) Linerstruktur in dieelektrischer zwischenschichtstruktur für halbleiterbauteile
DE102018108176A1 (de) Asymmetrische Source- und Drain-Strukturen in Halbleitervorrichtungen
DE102017117793A1 (de) Verfahren zur Herstellung von Multi-Gate-Transistoren und resultierende Strukturen
DE102019111297B4 (de) Halbleiter-Bauelement und Verfahren
DE102017120571A1 (de) Verfahren zum reduzieren der kontakttiefenschwankung bei der halbleiterherstellung
DE102020108047B4 (de) Finnen-feldeffekttransistor-bauelement und verfahren zum bilden desselben
DE102019110004B4 (de) Verfahren zur herstellung von schlitzkontakten
DE102018122665A1 (de) Sockelentfernung in metallschnittverfahren
DE102017127658B4 (de) Halbleitervorrichtung und verfahren
DE102022100893A1 (de) Verfahren zum herstellen einer dielektrischen schutzschicht in einer middle-of-the-line-interconnect-struktur
DE102020122407B4 (de) Untere seitliche ausdehnung von kontaktsteckern durch implantierung
DE102020114655B4 (de) Finnen-feldeffekttransistorvorrichtung mit kontaktstopfen mit einspringendem profil und verfahren zu dessen herstellung
DE102020112763B4 (de) Verfahren zur gateprofilsteuerung durch seitenwandschutz während der ätzung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final