[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102017128070B4 - Ätzen zum Verringern von Bahnunregelmässigkeiten - Google Patents

Ätzen zum Verringern von Bahnunregelmässigkeiten Download PDF

Info

Publication number
DE102017128070B4
DE102017128070B4 DE102017128070.7A DE102017128070A DE102017128070B4 DE 102017128070 B4 DE102017128070 B4 DE 102017128070B4 DE 102017128070 A DE102017128070 A DE 102017128070A DE 102017128070 B4 DE102017128070 B4 DE 102017128070B4
Authority
DE
Germany
Prior art keywords
layer
openings
patterning
etching
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017128070.7A
Other languages
English (en)
Other versions
DE102017128070A1 (de
Inventor
Kuan-Wei Huang
Cheng-Li Fan
Yu-Yu Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/726,035 external-priority patent/US10475700B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017128070A1 publication Critical patent/DE102017128070A1/de
Application granted granted Critical
Publication of DE102017128070B4 publication Critical patent/DE102017128070B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren, das Folgendes umfasst:Bilden einer ersten Strukturierungsschicht (36,34) über einem Metallstrukturelement (24),Abscheiden einer ersten oberen Schicht (42) über die erste Strukturierungsschicht,Strukturieren der ersten oberen Schicht (42), um in dieser eine erste Gruppe aus einer oder mehreren Öffnungen (44) zu bilden,Verringern der Dicke der ersten oberen Schicht (42),nach dem Verringern der Dicke der ersten oberen Schicht (42, 142), Übertragen des Strukturmusters der ersten oberen Schicht (42, 142) auf die erste Strukturierungsschicht, um in dieser eine zweite Gruppe aus einer oder mehreren Öffnungen (51) zu bilden, undÄtzen der ersten Strukturierungsschicht (136, 134), um die zweite Gruppe aus einer oder mehreren Öffnungen (51) zu verbreitern.

Description

  • HINTERGRUND
  • Um integrierte Schaltungen auf Wafern zu bilden, wird ein Lithografieprozess eingesetzt. Ein typischer Lithografieprozess beinhaltet ein Aufbringen eines Fotolacks und Definieren von Strukturmustern auf dem Fotolack. Die Strukturmuster im strukturierten Fotolack werden in einer Lithografiemaske definiert und werden entweder durch die durchsichtigen oder die undurchsichtigen Abschnitte in der Lithografiemaske definiert. Die Strukturmuster im strukturierten Fotolack werden dann in einem Schritt des Ätzens auf die darunterliegenden Strukturelemente übertragen, wobei der strukturierte Fotolack als eine Ätzmaske verwendet wird. Nach dem Schritt des Ätzens wird der strukturierte Fotolack entfernt.
  • Bei den zunehmend kleiner werdenden Maßstäben integrierter Schaltungen kann ein Stapeln von Schichten mit hohem Aspektverhältnis wie in Fotostrukturierungstechniken angewendet zu schlechter Beständigkeit gegen Unregelmäßigkeiten während des Übertragens von Strukturmustern auf ein amorphes Siliciumsubstrat führen. Bahnunregelmäßigkeiten können wiederum zu Strukturmusterdefekten führen. Strukturmusterdefekte und Bahnunregelmäßigkeiten können im Brechen von strukturierten Metallbahnen und einem Versagen des Strukturmusters führen.
  • US 5 328 810 A offenbart ein Verfahren zum Ausbilden von Metallbahnen, umfassend Bilden einer Strukturierungsschicht; Abscheiden einer oberen Schicht über die erste Strukturierungsschicht; Strukturieren der oberen Schicht, um in dieser Öffnungen zu bilden; Übertragen des Strukturmusters der oberen Schicht auf die Strukturierungsschicht, um in dieser mehrere Öffnungen zu bilden; und Ätzen der Strukturierungsschicht, um die mehreren Öffnungen zu verbreitern.
  • Aus US 2017 /0 170 007 A1 sind Metallbahnen bekannt, deren Unregelmäßigkeit kleiner als 3 nm sind.
  • Weiter Stand der Technik zum Gegenstand der Erfindung ist in US 2015 / 0 162 238 A1 zu finden.
  • Die vorliegende Erfindung sieht ein Verfahren nach Anspruch 1 und ein weiteres Verfahren nach Anspruch 12 vor. Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der Zusammenschau der nachfolgenden ausführlichen Beschreibung und der beiliegenden Zeichnungen verstanden werden. Es wird hervorgehoben, dass gemäß branchenüblicher Standardpraxis verschiedene Strukturelemente nicht maßstabsgetreu sind. Die Abmessungen der verschiedenen Strukturelemente können aus Gründen der Klarheit beliebig vergrößert oder verkleinert sein.
    • Die 1 bis einschließlich 11 veranschaulichen Zwischenschritte eines Verfahrens einer selbstausgerichteten Doppelstrukturierung zum Bilden einer Metallbahn mit verringerter Unregelmäßigkeit gemäß einigen Ausführungsformen.
    • Die 12 bis einschließlich 21 veranschaulichen einen Zwischenschritt eines Doppelstrukturierungsverfahrens zum Bilden einer Metallbahn mit verringerter Unregelmäßigkeit gemäß einigen Ausführungsformen.
    • 22 veranschaulicht eine Top-Down-Sicht einer Reihe von Metallbahnen mit verringerter Unregelmäßigkeit, die nach einem Strukturmuster gemäß einigen Ausführungsformen gebildet sind.
    • Die 23 bis 24 veranschaulichen Zwischenschritte eines Verfahrens zum Bilden von Halbleiterstreifen in einem Halbleitersubstrat gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachfolgende Offenbarung stellt viele verschiedene Ausführungsformen bzw. Beispiele zum Umsetzen verschiedener Merkmale der Erfindung bereit. Konkrete Beispiele von Komponenten und Anordnungen werden nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Hierbei handelt es sich natürlich lediglich um Beispiele, die als nicht einschränkend zu verstehen sind. Beispielsweise kann in der nachfolgenden Beschreibung die Bildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement Ausführungsformen einschließen, in welchen das erste und das zweite Strukturelement in unmittelbarem Kontakt gebildet sind, und kann ebenfalls Ausführungsformen einschließen, in denen zusätzliche Strukturelemente gebildet sein können, welche zwischen dem ersten und zweiten Strukturelement liegen, derart, dass das erste und das zweite Strukturelement gegebenenfalls nicht in unmittelbarem Kontakt stehen. Zudem können in der vorliegenden Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und gibt an sich keine Beziehung zwischen den verschiedenen behandelten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner werden Bezeichnungen von Raumbeziehungen wie beispielsweise „unter“, „unter(halb)“, „untere/r/s“, „über/oberhalb“, „obere/r/s“ hierin gegebenenfalls aus Gründen einer vereinfachten Beschreibung verwendet, um eine Beziehung eines Elements oder Strukturelements gegenüber einem oder mehreren anderen Elementen oder Strukturelementen wie in den Figuren veranschaulicht zu beschreiben. Die Bezeichnungen der Raumbeziehungen sollen zusätzlich zu der in den Figuren abgebildeten Ausrichtung auch andere Ausrichtungen der Einrichtung in der Anwendung oder im Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hierin verwendeten Raumbeziehungsbeschreibungen können entsprechend analog interpretiert werden.
  • Ausführungsformen der vorliegenden Erfindung stellen ein Verfahren zum Herstellen von Metallbahnen bereit, welches das Ausmaß an Bahnunregelmäßigkeit bei der Bildung von Metallbahnen verringert. Bahnunregelmäßigkeit tritt auf, wenn ein durch ein hohes Aspektverhältnis, Höhe-zu-Breite, definiertes Strukturmuster einer Maskenschicht auf eine Strukturmusterschicht darunter übertragen wird, die verwendet wird, um den Metallbahnen entsprechende Öffnungen zu definieren. Die Bahnunregelmäßigkeit in der Maskenschicht wird auf die Strukturmusterschicht übertragen, und die Bahnunregelmäßigkeit in der Strukturmusterschicht wird auf die Bahnschicht übertragen. Nachstehend behandelte Ausführungsformen verringern das Höhe-zu-Breite-Aspektverhältnis einer weiteren Strukturmusterschicht, die verwendet wird, um die Maskenschicht zu definieren, woraus eine Maskenschicht mit einer geringeren Bahnunregelmäßigkeit resultiert, die diese auf die nachfolgenden Schichten überträgt, um eine Bahnschicht mit ebenfalls geringerer Bahnunregelmäßigkeit bereitzustellen. Somit werden auch die Metallbahnen eine geringere Bahnunregelmäßigkeit aufweisen. Ausführungsformen können verwendet werden, um aus mehreren Strukturierungstechniken resultierende Metallbahnen bereitzustellen, wie beispielsweise selbstausgerichteter Doppelstrukturierung (SADP) oder Doppelstrukturierung-Doppelätz- (2P2E-) Techniken. Zwischenstufen des Bildens einer Metallbahn unter Verwendung dieser Techniken werden gemäß beispielhaften Ausführungsformen veranschaulicht.
  • Die 1 bis einschließlich 11 veranschaulichen Querschnittsansichten von Zwischenstufen bei der Bildung von Strukturelementen in einer Zielschicht gemäß einigen Ausführungsformen unter Verwendung eines selbstausgerichteten Doppelstrukturierungsprozesses. 1 veranschaulicht eine Einrichtung 100, die ein Substrat 10 und die darüberliegenden Schichten aufweist. Das Substrat 10 kann aus einem Halbleitermaterial wie beispielsweise Silicium, Siliciumgermanium oder dergleichen gebildet werden. In einigen Ausführungsformen handelt es sich beim Substrat 10 um ein kristallines Halbleitersubstrat wie beispielsweise ein kristallines Siliciumsubstrat, ein kristallines Silicium-Kohlenstoff-Substrat, ein kristallines Siliciumgermaniumsubstrat, ein III-V-Verbindungshalbleitersubstrat oder dergleichen. In einer Ausführungsform kann das Substrat 10 Bulk-Silicium, dotiert oder undotiert, oder eine Aktivschicht aus einem Silicium-auf-Isolator- (SOI-) Substrat umfassen. Allgemein umfasst ein SOI-Substrat eine Schicht aus einem Halbleitermaterial wie beispielsweise Silicium, Germanium, Siliciumgermanium, SOI, Siliciumgermaniumauf-Isolator (SGOI) oder Kombinationen aus diesen. Zu weiteren verwendbaren Substraten zählen mehrschichtige Substrate, Substrate mit Gefälle oder Substrate mit Hybridausrichtung.
  • Einrichtungen 20 können sowohl aktive Einrichtungen als auch passive Einrichtungen beinhalten und werden an einer Kopffläche des oder innerhalb des Substrats 10 gebildet. Aktive Einrichtungen können eine breite Vielfalt an aktiven Einrichtungen wie beispielsweise Transistoren und dergleichen umfassen, während passive Einrichtungen solche wie beispielsweise Kondensatoren, Widerstände, Induktoren und dergleichen umfassen können, die zusammen verwendet werden können, um die gewünschten strukturellen und funktionellen Teile des Aufbaus zu erzeugen. Die aktiven Einrichtungen und passiven Einrichtungen können unter Verwendung jedweder geeigneten Verfahren entweder innerhalb oder auch auf dem Substrat 10 gebildet werden. Beispielsweise kann es sich bei einer Einrichtung der Einrichtungen 20 um einen Transistor 11 handeln, der eine Gate-Elektrode 12, Gate-Distanzstücke 13 und Source-/Drain-Bereiche 14 aufweist. Die Gate- und Source-/Drain-Kontakte 15 können verwendet werden, um den Transistor 11 elektrisch anzuschließen. Beim Transistor 11 kann es sich um einen in Gratform oder eben ausgebildeten Feldeffekttransistor (FET) und um einen n-leitenden oder p-leitenden Transistor oder einen Teil eines komplementären Metalloxidhalbleiters (CMOS) handeln. Eine Dielektrikumschicht 16 kann eine oder mehrere Schichten aus einem Dielektrikum aufweisen, in denen Kontaktstrukturen 15 elektrisch an aktive Einrichtungen und passive Einrichtungen angeschlossen werden.
  • Über dem Substrat 10 wird eine Metallisierungsstruktur 21 gebildet. Die Metallisierungsstruktur 21 weist eine Dielektrikumschicht 22 mit in dieser gebildeten leitfähigen Strukturelementen 24 auf. Bei der Metallisierungsstruktur 21 kann es sich um eine Schicht einer Zwischenverbindungs- oder Umverteilungsstruktur handeln, die zusätzliche Schichten aufweisen kann. Die Metallisierungsstruktur 21 kann beispielsweise eine Dielektrikumschicht 22 wie beispielsweise eine intermetallische Dielektrikum- (IMD-) Schicht oder eine dielektrische Zwischenschicht (ILD), die ein Dielektrikum mit einer niedrigen Dielektrizitätskonstante (k-Wert) niedriger als 3,8, niedriger als etwa 3,0 oder niedriger als etwa 2,5 aufweisen kann, sowie leitfähige Strukturelemente 24 aufweisen. Die Dielektrikumschicht 22 der Metallisierungsstruktur 21 kann aus Phosphorsilicatglas (PSG), Borosilicatglas (BSG), Bor-dotiertem Phosphorsilicatglas (BPSG), Fluor-dotiertem Silicatglas (FSG), Tetraethylorthosilicat (TEOS), Black Diamond (eingetragene Marke von Applied Materials Inc.), einem kohlenstoffhaltigen Low-k-Dielektrikum, Wasserstoffsilsesquioxan (HSQ), Methylsilsesquioxan (MSQ) oder dergleichen gebildet werden.
  • Die (eine oder mehrere Schichten aufweisende) Metallisierungsstruktur 21 wird über dem Substrat 10 und den Einrichtungen 20 gebildet und dafür ausgelegt, die verschiedenen Einrichtungen 20 zu verbinden, um funktionelle Schaltungen für den Schaltungsaufbau zu bilden. In einer Ausführungsform wird die Metallisierungsstruktur 21 aus abwechselnden Schichten aus Dielektrikum und leitfähigem Material gebildet und kann durch jedweden geeigneten Prozess gebildet werden (wie beispielsweise Abscheidung, Damaszieren, Dual-Damascene-Prozess etc.). In einer Ausführungsform kann es eine bis vier Metallisierungsschichten geben, die vom Substrat 10 durch mindestens eine dielektrische Zwischenschicht (ILD) getrennt sind, jedoch hängt die genaue Anzahl der Schichten vom Aufbau ab.
  • Die leitfähigen Strukturelemente 24 können Metallbahnen 24A und leitfähige Kontaktdurchgänge 24B aufweisen. Die Metallbahnen 24A können in einem oberen Abschnitt einer Schicht der Metallisierungsstruktur 21 gebildet werden und können zum Leiten von Signalen verwendet werden. Die leitfähigen Kontaktdurchgänge 24B können sich durch die Dielektrikumschicht 22 erstrecken, um darunterliegende Strukturelemente zu kontaktieren. In einer Ausführungsform kann es sich bei den leitfähigen Strukturelementen 24 um ein Material wie beispielsweise Kupfer handeln, das unter Verwendung beispielsweise eines Damaszier- oder Dual-Damascene-Prozesses gebildet wird, wodurch in der Metallisierungsschicht 22 eine Öffnung gebildet wird, die Öffnung mit einem leitfähigen Material wie beispielsweise Kupfer oder Wolfram gefüllt oder überfüllt wird und ein Planarisierungsprozess durchgeführt wird, um das leitfähige Material 24 in die Metallisierungsschicht 22 einzubetten. Jedoch kann jedwedes geeignete Material und jedweder geeignete Prozess verwendet werden, um die leitfähigen Strukturelemente 24 zu bilden. In einigen Ausführungsformen kann eine Sperrschicht 25 die leitfähigen Elemente 24 umgeben und kann als Diffusionssperrschicht verwendet werden, um ein Diffundieren unerwünschter Elemente wie beispielsweise Kupfer in das umgebende Dielektrikum der Metallisierungsschicht 22 zu verhindern, beispielsweise falls es sich beim Dielektrikum der Metallisierungsschicht 22 um ein Low-k-Dielektrikum handelt. In einigen Ausführungsformen kann es sich bei den leitfähigen Strukturelementen 24 um Kontakte eines Halbleiterplättchens handeln.
  • Eine Ätzstoppschicht (ESL) 26 kann ein Dielektrikum wie beispielsweise Siliciumcarbid, Siliciumnitrid oder dergleichen umfassen. Die ESL 26 kann aus einem Nitrid, einem Silicium-Kohlenstoff-basierten Material, einem Kohlenstoff-dotierten Oxid und/oder Kombinationen aus diesen gebildet werden. Die ESL 26 kann aus einem metallischen Material gebildet werden. Zu den zur Bildung eingesetzten Verfahren zählen chemische Gasphasenabscheidung im Plasma (PECVD) oder andere Verfahren wie beispielsweise CVD in hochdichtem Plasma (HDPCVD), Atomlagenabscheidung (ALD), Niederdruck-CVD (LPCVD), physikalische Gasphasenabscheidung (PVD) und dergleichen. Gemäß einigen Ausführungsformen wird eine Dielektrikumschicht 26 auch als Diffusionssperrschicht verwendet, um zu verhindern, dass unerwünschte Elemente wie beispielsweise Kupfer in die nachfolgend gebildete Low-k-Dielektrikumschicht diffundieren. Die ESL 26 kann Kohlenstoff-dotiertes Oxid (CDO), Kohlenstoffintegriertes Siliciumoxid (SiOC) oder Sauerstoff-dotiertes Carbid (ODC) aufweisen. Die ESL 26 kann auch aus Stickstoff-dotiertem Siliciumcarbid (NDC) gebildet werden.
  • Die ESL 26 kann eine oder mehrere getrennte Schichten umfassen. In einigen Ausführungsformen wird eine erste Ätzstoppschicht 26A verwendet, um die darunterliegenden Strukturen zu schützen und einen Steuerpunkt für einen nachfolgenden Ätzprozess durch beispielsweise die zweite Ätzstoppschicht 26B bereitzustellen. Die erste Ätzstoppschicht 26A kann in einer Dicke von zwischen etwa 1,5 nm und etwa 5 nm, wie beispielsweise etwa 3 nm abgeschieden werden. Es können andere geeignete Dicken verwendet werden.
  • Nachdem die erste Ätzstoppschicht 26A gebildet wurde, um die leitfähigen Elemente 24 abzudecken, wird in einigen Ausführungsformen über der ersten Ätzstoppschicht 26A eine zweite Ätzstoppschicht 26B gebildet. In einigen Ausführungsformen wird die zweite Ätzstoppschicht 26B aus einem anderen Material gebildet als die erste Ätzstoppschicht 26A. Das Material der zweiten Ätzstoppschicht 26B kann unter Verwendung eines Abscheidungsprozesses wie den oben aufgeführten gebildet werden und kann in einer Dicke von zwischen etwa 1,5 nm und etwa 3,5 nm, wie beispielsweise etwa 2 nm abgeschieden werden. Jedoch kann jedwede geeignete Art von Bildungsverfahren und Dicke verwendet werden.
  • Ferner ist in 1 eine über der Ätzstoppschicht 26 gebildete Dielektrikumschicht 28 veranschaulicht. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird die Dielektrikumschicht 28 aus einem Low-k-Dielektrikum mit einer Dielektrizitätskonstante (k-Wert) niedriger als etwa 3,0, etwa 2,5 oder noch niedriger gebildet. Die Dielektrikumschicht 28 kann unter Verwendung eines Materials gebildet werden, das aus der gleichen Gruppe zur Auswahl stehender Materialien wie zum Bilden der Dielektrikumschicht 22 ausgewählt ist. Wenn sie aus der gleichen Gruppe zur Auswahl stehender Materialien ausgewählt sind, können die Materialien der Dielektrikumschichten 22 und 28 gleich sein oder sich voneinander unterscheiden. Gemäß einigen Ausführungsformen handelt es sich bei der Dielektrikumschicht 28 um eine silicium- und kohlenstoffhaltige Low-k-Dielektrikumschicht. Die Dielektrikumschicht 28 kann auch als Zielschicht bezeichnet werden, in der gemäß Ausführungsformen der vorliegenden Offenbarung einer Vielzahl von Strukturmustern folgend Öffnungen gebildet werden, die mit Metallbahnen und Pfropfen gefüllt werden.
  • In einigen Ausführungsformen liegt über der Low-k-Dielektrikumschicht 28 eine Maske 30. In einigen Ausführungsformen kann es sich bei der Maske 30 um eine dielektrische Hartmaske handeln, die als dielektrische Hartmaske 30 bezeichnet werden kann, die aus Siliciumoxid (wie beispielsweise Tetraethylorthosilicat- (TEOS-) oxid), stickstofffreier Antireflexbeschichtung (NFARC, wobei es sich um ein Oxid handelt), Siliciumcarbid, Siliciumoxinitrid oder dergleichen gebildet werden kann. Zu den zur Bildung eingesetzten Verfahren zählen chemische Gasphasenabscheidung im Plasma (PECVD), Abscheidung in hochdichtem Plasma (HDP) oder dergleichen.
  • Über der Maske 30 oder der Dielektrikumschicht 28 wird eine Maske 32 gebildet. In einigen Ausführungsformen kann es sich bei der Maske 32 um eine Hartmaske handeln, die auch als Hartmaske 32 bezeichnet werden kann. In einigen Ausführungsformen handelt es sich bei der Hartmaske 32 um eine Metallhartmaske, die ein oder mehrere Metalle wie beispielsweise Titan (Ti) oder Tantal (Ta) aufweisen kann. In einigen Ausführungsformen kann das Metall der Hartmaske 32 in Form eines Metallnitrids wie beispielsweise Titannitrid (TiN) oder Tantalnitrid (TaN) vorliegen. In einigen Ausführungsformen kann die Hartmaske 32 aus einem nichtmetallischen Nitrid wie beispielsweise Siliciumnitrid, einem Oxinitrid wie beispielsweise Siliciumoxinitrid oder dergleichen gebildet werden. Zu den zur Bildung der Hartmaske 32 eingesetzten Verfahren zählen physikalische Gasphasenabscheidung (PVD), Radiofrequenz-PVD (RFPVD), Atomlagenabscheidung (ALD) oder dergleichen.
  • Über der Maske 32 wird eine dielektrische Maske 34 gebildet. In einigen Ausführungsformen kann es sich bei der dielektrischen Maske 34 um eine Hartmaske handeln, die als dielektrische Hartmaske 34 bezeichnet werden kann. Die dielektrische Hartmaske 34 kann aus einem Material gebildet werden, das aus dem gleichen zur Auswahl stehenden Material wie für die dielektrische Hartmaske 30 ausgewählt ist, und kann unter Verwendung eines Verfahrens gebildet werden, das aus der gleichen Gruppe zur Auswahl stehender Verfahren wie für die Bildung der dielektrischen Hartmaske 30 ausgewählt ist. Die dielektrischen Hartmasken 30 und 34 können aus dem gleichen Material gebildet werden, oder sie können unterschiedliche Materialien umfassen. In einigen Ausführungsformen kann die dielektrische Hartmaske 34 nach dem Abscheiden strukturiert werden, um Abschnitte der darunterliegenden Hartmaske 32 freizulegen. In solchen Ausführungsformen kann die dielektrische Hartmaske 34 verwendet werden, um die darunterliegende Zielschicht 36 bis in unterschiedliche Tiefen zu ätzen.
  • Über der dielektrischen Hartmaske 34 wird eine Formschicht 36 gebildet. In einigen Ausführungsformen wird die Formschicht 36 aus amorphem Silicium oder einem anderen Material gebildet, das eine hohe Ätzselektivität mit der darunterliegenden dielektrischen Hartmaske 34 hat. Die Formschicht 36 kann eine Dicke von etwa 30 bis etwa 80 nm, wie beispielsweise etwa 50 nm haben. In einigen Ausführungsformen kann es sich bei der Formschicht 36 um eine Formschicht handeln, wie sie bei Anwendung einer selbstausgerichteten Doppelstrukturierungs- (SADP-) Technik verwendet wird. In einigen Ausführungsformen kann es sich bei der Formschicht 36 um eine Strukturmuster-Maskenschicht zur Verwendung in einem Einfachstrukturierung-Einfachätz- (1P1E-) Prozess handeln. Gemäß einigen Ausführungsformen kann eine solche Strukturmuster-Maskenschicht in einem Doppelstrukturierung-Doppelätz- (2P2E-) Prozess verwendet werden, wobei zwei benachbarte Öffnungen (siehe z.B. Öffnungen 78 und Öffnungen 80 der 19B) in unterschiedlichen Lithografieprozessen gebildet werden, so dass benachbarte Öffnungen nahe beieinander liegen können, ohne dass ein optischer Annäherungseffekt entsteht. An der Formschicht 36 können zusätzliche Strukturierungsschritte wie beispielsweise Dreifachstrukturierung-Dreifachätzung (3P3E) und so weiter, oder Kombinationen der vorstehend behandelten Techniken angewendet werden. Im Zusammenhang mit den 12 bis 21 werden nachstehend noch mehrere Strukturierungstechniken behandelt.
  • Nachdem die Formschicht 36 strukturiert ist (siehe Schicht 236 der 6), wird sie in einem nachfolgenden Prozess als Formen für einen selbstausgerichteten Strukturierungsprozess verwendet, der in einer Strukturierung der Zielschicht 28 resultiert. Wenn das Höhe-zu-Breite-Aspektverhältnis der Öffnungen hoch ist, werden die resultierenden Metallstrukturelemente (z.B. Metallbahnen) in der Zielschicht 28 als ein Resultat des Ätzprozesses unregelmäßig sein, d.h. nicht relativ geradlinig sein. Hierin behandelte Ausführungsformen steuern das Höhe-zu-Breite-Verhältnis der gebildeten Öffnungen, woraus Metallstrukturelemente resultieren, die nur geringe oder keine Unregelmäßigkeit aufweisen.
  • Weiterhin unter Bezugnahme auf 1 wird über der Formschicht 36 eine Dreifachschicht gebildet, wobei die Dreifachschicht eine Bodenschicht 38, eine Zwischenschicht 40 über der Bodenschicht 38 und eine obere Schicht 42 (auch als Kopfschicht bezeichnet) über der Zwischenschicht 40 umfasst. In einigen Ausführungsformen werden die Bodenschicht 38 und die obere Schicht 42 aus Fotolacken gebildet, die organische Materialien umfassen. Die Zwischenschicht 40 kann ein anorganisches Material umfassen, wobei es sich um ein Carbid (wie beispielsweise Siliciumoxicarbid), ein Nitrid (wie beispielsweise Siliciumnitrid), ein Oxinitrid (wie beispielsweise Siliciumoxinitrid), ein Oxid (wie beispielsweise Siliciumoxid) oder dergleichen handeln kann. Die Zwischenschicht 40 hat bezüglich der oberen Schicht 42 und Bodenschicht 38 eine hohe Ätzselektivität, somit wird die obere Schicht 42 als Ätzmaske für das Strukturieren der Zwischenschicht 40 verwendet, während die Zwischenschicht 40 als Ätzmaske für das Strukturieren der Bodenschicht 38 verwendet wird.
  • Die Dicke der Bodenschicht 38 kann zwischen etwa 25 und 120 nm, wie beispielsweise etwa 50 nm betragen. Die Dicke der Zwischenschicht 40 kann zwischen etwa 10 und 35 nm, wie beispielsweise etwa 26 nm betragen. Die Dicke der oberen Schicht 42 kann zwischen etwa 30 und 100 nm, wie beispielsweise etwa 50 nm betragen. Auch wenn hier Beispiele für Bereiche und Dicken der Schichten gegeben werden, können für diese Schichten auch andere Dicken verwendet werden.
  • Nachdem die obere Schicht 42 gebildet ist, wird die obere Schicht 42 wie in 1 veranschaulicht unter Verwendung einer annehmbaren Fotolithografietechnik strukturiert. Die strukturierte obere Schicht 42 weist in dieser befindliche Öffnungen 44 auf. In einer Draufsicht der Einrichtung 100 können die Öffnungen 44 Formen wie beispielsweise Streifen, runde Kontaktdurchgänge oder leitfähige Strukturmuster haben. Die Öffnungen 44 haben jeweils ein Höhe-zu-Breite-Verhältnis h1 : w1. In einigen Ausführungsformen entspricht die Höhe h1 der Öffnungen 44 der Dicke der Kopfschicht 42 und die Breite w1 der Öffnungen 44 hängt von der zum Strukturieren der Kopfschicht 42 verwendeten Fotolithografietechnik ab. Die Breite w1 der Öffnungen 44 kann zwischen etwa 15 und 50 nm, wie beispielsweise etwa 30 nm betragen. Es können auch andere Breiten für die Öffnungen 44 verwendet werden.
  • Unter Bezugnahme auf 2 wird als Nächstes, um das Höhe-zu-Breite-Verhältnis der Öffnungen 44 zu verringern, die Dicke der oberen Schicht 42 (und entsprechend die Höhe h1 der Öffnungen 44 aus 1) auf eine Höhe h1' verringert. Es kann jedwede annehmbare Technik verwendet werden, um die Höhe der Öffnungen 44 zu verringern, um Öffnungen 144 zu erschaffen. Beispielsweise kann anisotropes Ätzen durchgeführt werden, das gegenüber dem Material der oberen Schicht 42 selektiv ist. In einigen Ausführungsformen kann chemisch-mechanisches Polieren (CMP) angewendet werden, um die Dicke der oberen Schicht 42 zu verringern, um eine Schicht 142 zu erschaffen. Das verringerte Höhe-zu-Breite-Verhältnis h1' : w1 kann zwischen etwa 0,5 und 2,0, wie beispielsweise etwa 1,0 betragen. In einigen Ausführungsformen kann die Breite w1 auf eine Breite w1' geändert werden, beispielsweise falls die Öffnungen 44 aus 1 im gleichen Prozess, der die Höhe der oberen Schicht 42 verringert, auch verbreitert werden. In solchen Ausführungsformen kann das resultierende Höhe-zu-Breite-Verhältnis h1' : w1' gegenüber dem Verhältnis h1 : w1 sogar noch stärker verringert werden.
  • Die Verringerung des Höhe-zu-Breite-Verhältnisses der Öffnungen 44 in der Kopfschicht 42 kann durchgeführt werden, damit das nachfolgende Ätzen der Zwischenschicht 40 gerader geätzte Linien ergibt, als wenn die Kopfschicht nicht auf ein geändertes Höhe-zu-Breite-Verhältnis der Öffnungen 44 verschmälert würde.
  • Unter Bezugnahme auf 3 wird als Nächstes die Zwischenschicht 40 geätzt, um eine strukturierte Zwischenschicht 140 zu bilden, die auch als Zwischenschicht 140 bezeichnet werden kann. Die Zwischenschicht 40 wird unter Verwendung der strukturierten oberen Schicht 142 (2) als Ätzmaske geätzt, so dass das Strukturmuster der strukturierten oberen Schicht 142 auf die Zwischenschicht 40 übertragen wird, um die strukturierte Zwischenschicht 140 zu erschaffen. Während des Strukturierens der Zwischenschicht 140 kann die obere Schicht 142 teilweise oder vollständig aufgezehrt werden. Das Ätzen der Zwischenschicht 40 kann in Öffnungen 46 in der Zwischenschicht 140 resultieren, die in Erweiterung der Öffnungen 144 erzeugt wurden. Es kann jedwede geeignete Ätztechnik verwendet werden, wie beispielsweise Nass- oder Trockenätzen unter Verwendung eines Ätzmittels, das gegenüber dem Material der Zwischenschicht 140 selektiv ist.
  • Unter Bezugnahme auf 4 wird als Nächstes die Bodenschicht 38 geätzt, um eine strukturierte Bodenschicht 138 zu bilden, die auch als Bodenschicht 138 bezeichnet werden kann. Die Bodenschicht 38 wird unter Verwendung der Zwischenschicht 140 als Ätzmaske geätzt, so dass das Strukturmuster der Zwischenschicht 140 auf die Bodenschicht 38 übertragen wird, um eine strukturierte Bodenschicht 138 zu erschaffen. Die Bodenschicht 138 hat Öffnungen 48, die in Erweiterung der Öffnungen 46 (3) erzeugt wurden. Die obere Schicht 142 wird während des Strukturierens der Bodenschicht 38 vollständig aufgezehrt, sofern sie nicht beim Strukturieren der Zwischenschicht 140 vollständig aufgezehrt wurde. Innerhalb von Fertigungstoleranzen können die Öffnungen 48 verjüngt sein oder vertikale Seitenwände haben. Es kann jedwede geeignete Ätztechnik verwendet werden, wie beispielsweise Nass- oder Trockenätzen unter Verwendung eines Ätzmittels, das gegenüber dem Material der Bodenschicht 138 selektiv ist. Beispielsweise kann es sich in einigen Ausführungsformen beim Ätzmittel um O2-basiertes oder N2/H2-basiertes Ätzgas handeln, das mit anderen Prozessgasen in einer Ätzkammer verwendet wird. Es können andere geeignete Ätzgase verwendet werden. Der Ätzprozess an der Bodenschicht 38 kann für einen Ätzzeitraum tBT zwischen etwa 20 Sek. und etwa 60 Sek., wie beispielsweise etwa 35 Sek., bei einem Druck zwischen etwa 3 mTorr und etwa 45 mTorr (1 Torr entspricht 133,322 Pascal), wie beispielsweise etwa 8 mTorr, einer Temperatur zwischen etwa 15 °C und etwa 65 °C, wie beispielsweise etwa 30 °C, und mit einer in einer Stärke von zwischen etwa 100 V und etwa 500 V, wie beispielsweise etwa 300 V, angelegten Vorspannung durchgeführt werden. Es können auch andere Umgebungsbedingungen und Ätzzeiträume verwendet werden.
  • 5 veranschaulicht ein anisotropes Ätzen der Formschicht 36 aus 4, um eine strukturierte Formschicht 136 zu bilden, die auch als Formschicht 136 bezeichnet werden kann. Die Formschicht 36 wird unter Verwendung der strukturierten Bodenschicht 138 als Ätzmaske geätzt, so dass das Strukturmuster der Bodenschicht 138 auf die Formschicht 36 übertragen wird, um eine strukturierte Formschicht 136 zu erschaffen. Die Formschicht 136 hat Öffnungen 50, die in Erweiterung der Öffnungen 48 (4) erzeugt wurden. Die Ätztechnik kann ein Trockenätzen unter Verwendung eines geeigneten Ätzmittels beinhalten. In einigen Ausführungsformen kann es sich beim für das Ätzen der strukturierten Formschicht 136 ausgewählten Ätzmittel um ein fluorfreies Ätzmittel wie beispielsweise ein Ätzmittel auf Chlorbasis handeln. In anderen Ausführungsformen können andere Ätzmittel verwendet werden, darunter Ätzmittel auf Fluorbasis. Die Maskenschicht 34 unter der strukturierten Formschicht 136 kann als Ätzstoppschicht für das Durchätzen der Formschicht 36 dienen. Als Resultat des Ätzens der strukturierten Formschicht 136 werden die Öffnungen 50 gebildet. Bei Öffnungen 51 handelt es sich um die Abschnitte der Öffnungen 50 in der strukturierten Formschicht 136, die eine Höhe h2 und eine Breite w2 haben, wobei die Höhe h2 der Dicke der Schicht 136 entspricht und die Breite w2 der Breite w1 entspricht, die innerhalb von Fertigungstoleranzen näherungsweise gleich der Breite w1 oder w1' ist. Ein resultierendes Höhe-zu-Breite-Verhältnis h2 : w2 kann etwa 0,8 bis etwa 3,0, wie beispielsweise etwa 1,6 betragen.
  • Der durch 5 veranschaulichte Ätzprozess kann für einen Ätzzeitraum tBT zwischen etwa 15 Sek. und etwa 150 Sek., wie beispielsweise etwa 80 Sek., bei einem Druck zwischen etwa 3 mTorr und etwa 80 mTorr, wie beispielsweise etwa 20 mTorr, und einer Temperatur zwischen etwa 25 °C und etwa 70 °C, wie beispielsweise etwa 40 °C durchgeführt werden. Es können auch andere Umgebungsbedingungen und Ätzzeiträume verwendet werden.
  • 6 veranschaulicht die Einrichtung 100 nach einem weiteren Ätzen der strukturierten Formschicht 136, um die Breite der Öffnungen 50 in der strukturierten Formschicht 136 zu erhöhen und die strukturierte Formschicht 236 herzustellen. Die Öffnungen 150 beinhalten die gesamten Öffnungen durch die verbleibenden Schichten (d.h. die strukturierte Formschicht 236 und die Bodenschicht 138). Die Öffnungen 151 beinhalten den Abschnitt der Öffnungen 150, der sich jeweils in der strukturierten Formschicht 236 befindet. Das weitere Ätzen der strukturierten Formschicht 236 kann durch Nassätzen unter Verwendung eines geeigneten Ätzmittels durchgeführt werden, das gegenüber dem Material (z.B. amorphem Silicium) der strukturierten Formschicht 236 selektiv ist. Die Bodenschicht 138 kann den Kopfabschnitt der strukturierten Formschicht 236 derart schützen, dass die Öffnungen verbreitert werden, ohne dass das Strukturmuster der strukturierten Formschicht 236 wesentlich verändert wird. In einigen Ausführungsformen kann die resultierende strukturierte Formschicht 236 eine umgekehrte Verjüngung (wobei die Öffnungen 151 am Boden breiter sind als am Kopfende) haben, je nach Ätztechniken und Bedingungen. Siehe 6A. In einigen Ausführungsformen kann die resultierende Formschicht 236 eine Sanduhrform aufweisen, je nach Ätztechniken und Bedingungen. Siehe 6B. Ausführungsformen, die mit den in den 6A und 6B gezeigten übereinstimmen, sind ansonsten mit der 6 identisch. Die neue Breite w2' der Öffnungen 151 kann zwischen etwa 20 und 55 nm, wie beispielsweise etwa 40 nm betragen.
  • Als Resultat des die Öffnungen 151 verbreiternden Ätzens kann das Höhe-zu-Breite-Verhältnis vom Höhe-zu-Breite-Verhältnis h2 : w2 auf das Höhe-zu-Breite-Verhältnis h2 : w2' verringert werden. Das Höhe-zu-Breite-Verhältnis h2 : w2' kann zwischen etwa 0,6 und 2,5, wie beispielsweise etwa 1,3 betragen. Da das Höhe-zu-Breite-Aspektverhältnis in der Bodenmaskenschicht 238 verringert wurde, wird die Unregelmäßigkeit der Bahnen, die sich im nachfolgenden Ätzen der Zielschicht 28 ergeben, verringert, wie nachstehend in Bezug auf 11 behandelt wird. In einigen Ausführungsformen kann jeder der vorstehend in Bezug auf die 1 bis 6B beschriebenen Ätzvorgänge in der gleichen Ätzkammer ohne Entfernen der Einrichtung 100 zwischen den Zwischenschritten durchgeführt werden.
  • Unter Bezugnahme auf 7 kann nach dem Ätzen der strukturierten Formschicht 236 die Bodenschicht 138 durch einen Veraschungsprozess entfernt werden. In einem SADP-Prozess kann über die strukturierte Formschicht 236 ein Distanzstückmaterial 254 abgeschieden werden. Beim Distanzstückmaterial kann es sich um ein geeignetes Oxid- oder Nitrid-Isoliermaterial oder -Dielektrikum handeln, das unter Verwendung einer Abscheidetechnik abgeschieden wird, die geeignet ist, um eine im Wesentlichen konforme Schicht (zum Beispiel derart, dass die horizontalen und vertikalen Abschnitte der Distanzstückschicht 254 um 25 % oder weniger abweichen) zu bilden. Zu solchen Abscheidetechniken können beispielsweise PECVD, HDPCVD, ALD, CVD, LPCVD, PVD und dergleichen zählen.
  • Als Nächstes kann, wie in 8 veranschaulicht, die Distanzstückschicht 254 unter Anwendung einer geeigneten Technik anisotrop geätzt werden, um horizontale Abschnitte des Distanzstückmaterials zu entfernen, woraus sich die selbstausgerichtete Distanzstückmaske 354 ergibt. Die Öffnungen 252 stellen die zu ätzenden Öffnungen zwischen Formen dar. In einigen Ausführungsformen kann die Breite der Öffnungen 252 zwischen etwa 8 und 25 nm, wie beispielsweise etwa 15 nm betragen.
  • Als Nächstes werden, wie in 9 veranschaulicht, die Formen in der strukturierten Formschicht 236 entfernt, um zwischen den Distanzstücken der Distanzstückmaske 354 weitere Öffnungen zu erschaffen (wie beispielsweise Öffnungen 58). Als Nächstes wird unter Verwendung der selbstausgerichteten Distanzstückmaske 354 als Ätzmaske die Maskenschicht 34 geätzt, so dass das Strukturmuster der selbstausgerichteten Distanzstückmaske 354 auf die Maskenschicht 34 übertragen wird, um eine strukturierte Maskenschicht 134 zu erschaffen, die auch als Maskenschicht 134 bezeichnet werden kann. Die strukturierte Maskenschicht 134 hat Öffnungen 57, die in Erweiterung der Öffnungen 352 erzeugt wurden, und Öffnungen 58, die in Erweiterung der aus dem Entfernen der strukturierten Formen 236 resultierenden Öffnungen erzeugt wurden. Das Ätzen der strukturierten Maskenschicht 134 kann durch jedwede geeignete Technik wie beispielsweise durch Nass- oder Trockenätzen durchgeführt werden, das gegenüber dem Material der Maske 34 selektiv ist. In einigen Ausführungsformen kann das Ätzen der strukturierten Maskenschicht 134 die selbstausgerichtete Distanzstückmaske 354 aufzehren.
  • Unter Bezugnahme auf 10 wird nach dem Ätzen der Maskenschicht 134 die Maskenschicht 134 verwendet, um die Maskenschicht 32 zu strukturieren, um die strukturierte Maskenschicht 132 zu bilden. Die Maskenschicht 32 wird unter Verwendung der strukturierten Maskenschicht 134 als Ätzmaske geätzt, so dass das Strukturmuster der Maskenschicht 134 auf die Maskenschicht 32 übertragen wird, um eine strukturierte Maskenschicht 132 zu erschaffen. Die strukturierte Maskenschicht 132 hat Öffnungen 60, die in Erweiterung der Öffnungen 57 und 58 erzeugt wurden. Das Ätzmittel und die Ätztechnik, die verwendet werden, können selektiv gegenüber dem Material der strukturierten Maskenschicht 132 sein.
  • In 11 wird die strukturierte Maskenschicht 132 als Ätzmaske verwendet, um progressiv das Strukturmuster der strukturierten Maskenschicht 132 auf die darunterliegende Maske 30, die Low-k-Dielektrikum-Zielschicht 28 und die Ätzstoppschicht 26 zu übertragen, indem jede Schicht jeweils unter Verwendung einer oder mehrerer der vorherigen Schichten als Maske geätzt wird. Öffnungen 62, die mit Metallbahnen und Kontaktdurchgängen zu füllenden Öffnungen entsprechen, werden durch Erweitern der Öffnungen 60 in die darunterliegenden Schichten gebildet. In einigen Ausführungsformen können vor dem Verwenden der Maske 132 als Maske zum Ätzen der darunterliegenden Schichten die verbleibenden Abschnitte der strukturierten Maskenschicht 134 durch einen separaten Prozess entfernt werden. In einigen Ausführungsformen können die verbleibenden Abschnitte der strukturierten Maskenschicht 134 gleichzeitig mit dem Ätzen der Maske 30 entfernt werden. Die strukturierte Zielschicht 128 und strukturierte Ätzstoppschicht 126 können unter Verwendung einer geeigneten Ätztechnik wie beispielsweise Nass- oder Trockenätzen unter Verwendung eines geeigneten Ätzmittels geätzt werden, das gegenüber den jeweils zu ätzenden Materialien selektiv ist. Insbesondere kann die Zielschicht 128 unter Verwendung von Plasma- oder anisotropem RIE-Ätzen unter Verwendung der Ätzstoppschicht 26 als Ätzstopper geätzt werden, damit die Breiten der resultierenden Gräben innerhalb von Fertigungstoleranzen relativ gleichförmig sind. In einem nachfolgenden Prozess kann dann die Ätzstoppschicht 26 (z.B. 26A und 26B) unter Verwendung der Zielschicht 128, der strukturierten Hartmaske 30 oder der Metallhartmaske 132 als Maske geätzt werden, um die Metallstrukturelemente 24 freizulegen. Die in der Zielschicht 128 gebildeten Öffnungen können Gräben und/oder Kontaktdurchgänge beinhalten. Beispielsweise können Kontaktdurchgänge bis zu den freigelegten Metallstrukturelementen 24 reichen, während Gräben so gebildet sein können, dass sie einen Boden haben, der zwischen der obersten Fläche der Zielschicht 128 und der untersten Fläche der Zielschicht 128 liegt.
  • Als Resultat des niedrigeren Aspektverhältnisses der Kopfschicht 142 der Dreifachschicht und des nachfolgenden Verbreiterns der Öffnungen 151 in der strukturierten Formschicht 236 bildet die strukturierte Formschicht 236 Formen mit in einer Top-Down-Ansicht im Wesentlichen geraden (regelmäßigen) Seitenwänden, die in einer selbstausgerichteten Distanzstückmaske 354 resultieren, die ebenfalls im Wesentlichen gerade Seitenwände haben wird, ebenso wie die in dieser gebildeten nachfolgenden Öffnungen.
  • 11 veranschaulicht auch die Bildung leitfähiger Kontaktdurchgänge 64A, 64B und 64C (zusammen als Kontaktdurchgänge 64 bezeichnet) in Öffnungen in der Zielschicht 28 (aus 10). Leiterbahnen 66A, 66B und 66C (zusammen als Bahnen 66 bezeichnet) werden in den Gräben der Zielschicht 28 ebenfalls gebildet. Die Kontaktdurchgänge 64 und Leiterbahnen 66 können leitfähige Auskleidungen 68 aufweisen, bei denen es sich um Diffusionssperrschichten, Haftschichten und/oder dergleichen handeln kann. Die Auskleidungen 68 können aus Titan, Titannitrid, Tantal, Tantalnitrid oder anderen Alternativen gebildet sein. Die Innenbereiche der Leiterbahnen 66 und Kontaktdurchgänge 64 weisen ein leitfähiges Material wie beispielsweise Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Aluminium oder dergleichen auf. Gemäß einigen Ausführungsformen beinhaltet die Bildung der Kontaktdurchgänge 64 und Leiterbahnen 66 ein Durchführen einer Deckschichtabscheidung, um die Auskleidung 68 zu bilden, Abscheiden einer dünnen Saatschicht aus Kupfer oder einer Kupferlegierung über die Auskleidung und Füllen des Rests der Öffnungen mit metallischem Material, beispielsweise durch Galvanisieren, stromloses Plattieren, Abscheiden oder dergleichen. Anschließend wird eine Planarisierung wie beispielsweise chemisch-mechanische Planarisierung (CMP) durchgeführt, um die Oberfläche der Leiterbahnen 66 zu ebnen und überschüssige leitfähige Materialien von der Kopffläche der Dielektrikumschicht 128 zu entfernen. Die Maskenschicht 30 (10) kann bei der Planarisierung entfernt oder nach der Planarisierung geätzt werden. Die Querschnittsansicht der 11 kann beispielsweise entlang der Linie A-A aus 22 verlaufen.
  • In nachfolgenden Schritten kann eine zusätzliche Ätzstoppschicht (nicht gezeigt) gebildet werden, und es können weitere Low-k-Dielektrikumschichten, Metallbahnen und Kontaktdurchgänge (nicht gezeigt) über der zusätzlichen Ätzstoppschicht gebildet werden. Die Prozessschritte und die resultierenden Strukturen können den in den 1 bis einschließlich 11 gezeigten ähneln.
  • Die 12 bis einschließlich 21 veranschaulichen Querschnittsansichten von Zwischenstufen bei der Bildung von Strukturelementen in einer Zielschicht gemäß einigen Ausführungsformen unter Verwendung eines Doppelstrukturierungsprozesses. Es sei angemerkt, dass der in diesen Schritten beschriebene Prozess so verändert werden kann, dass ein Dreifach-, Vierfach-, etc. Strukturierungsprozess angewendet wird. Ebenso sei angemerkt, dass der in diesen Schritten beschriebene Prozess in einem Einfachstrukturierungsprozess verwendet werden kann. Beim beschriebenen Prozess handelt es sich um einen Doppelstrukturierung-Doppelätz- (2P2E-) Prozess, jedoch sei angemerkt, dass dieser leicht so modifiziert werden kann, dass er eine Doppelstrukturierung-Einfachätz- (2P1E-) und andere ähnliche Techniken beinhalten kann, z.B. 3P3E, 3P1E etc. Diese Techniken sind als im Umfang dieser Offenbarung liegend zu betrachten.
  • 12 veranschaulicht einen Zwischenschritt bei der Herstellung einer Halbleitereinrichtung 100. Die enthaltenen Schichten entsprechen den vorstehend in Bezug auf 1 behandelten Schichten. Es sei angemerkt, dass die in 12 veranschaulichte Struktur keine Formschicht (Formschicht 36 aus 1) aufweist, jedoch ist in einigen Ausführungsformen eine ähnliche Schicht, die aus den gleichen oder ähnlichen Materialien (z.B. amorphem Silicium) besteht, als die bei der Doppelstrukturierungstechnik verwendete Maskenschicht enthalten. In einigen Ausführungsformen, wie beispielsweise in der nachfolgenden Beschreibung, dient die Maskenschicht 34 als die Maskenschicht, die doppelt strukturiert wird, um Bahnen in der Zielschicht 28 zu strukturieren.
  • Nachdem die obere Schicht 42 gebildet ist, wird die obere Schicht 42 wie in 12 veranschaulicht unter Verwendung einer annehmbaren Fotolithografietechnik strukturiert. Die strukturierte obere Schicht 42 weist in dieser befindliche Öffnungen 44 auf. In einer Draufsicht der Einrichtung 100 können die Öffnungen 44 Formen wie beispielsweise Streifen, runde Kontaktdurchgänge oder leitfähige Strukturmuster haben. Die Öffnungen 44 haben jeweils ein Höhe-zu-Breite-Verhältnis h1: w1. In einigen Ausführungsformen entspricht die Höhe h1 der Öffnungen 44 der Dicke der Kopfschicht 42 und die Breite w1 der Öffnungen 44 hängt von der zum Strukturieren der Kopfschicht 42 verwendeten Fotolithografietechnik ab. Die Breite w1 der Öffnungen 44 kann zwischen etwa 18 und 45 nm, wie beispielsweise etwa 30 nm betragen. Es können auch andere Breiten für die Öffnungen 44 verwendet werden.
  • Unter Bezugnahme auf 13 wird als Nächstes, um das Höhe-zu-Breite-Verhältnis der Öffnungen 44 zu verringern, die Dicke der oberen Schicht 42 (und entsprechend die Höhe h1 der Öffnungen 44 aus 12) auf eine Höhe h1' verringert. Die Techniken können denen entsprechen, die vorstehend in Bezug auf 2 behandelt wurden. Das verringerte Höhe-zu-Breite-Verhältnis h1' : w1 kann zwischen etwa 0,5 und 2,0, wie beispielsweise etwa 1,0 betragen. In einigen Ausführungsformen kann die Breite w1 auf eine Breite w1' geändert werden, beispielsweise falls die Öffnungen 44 aus 12 im gleichen Prozess, der die Höhe der oberen Schicht 42 verringert, auch verbreitert werden. In solchen Ausführungsformen kann das resultierende Höhe-zu-Breite-Verhältnis h1' : w1' gegenüber dem Verhältnis h1: w1 sogar noch stärker verringert werden.
  • Unter Bezugnahme auf 14 wird als Nächstes die Zwischenschicht 40 geätzt, um eine strukturierte Zwischenschicht 140 zu bilden, die auch als Zwischenschicht 140 bezeichnet werden kann. Die Zwischenschicht 40 wird unter Verwendung der strukturierten oberen Schicht 142 (13) als Ätzmaske geätzt, so dass das Strukturmuster der oberen Schicht 142 auf die Zwischenschicht 40 übertragen wird, um die strukturierte Zwischenschicht 140 zu erschaffen. Während des Strukturierens der Zwischenschicht 140 kann die obere Schicht 142 teilweise oder vollständig aufgezehrt werden. Das Ätzen der Zwischenschicht 40 kann in Öffnungen in der Zwischenschicht 140 resultieren, die in Erweiterung der Öffnungen 144 erzeugt wurden. Es kann jedwede geeignete Ätztechnik verwendet werden, wie beispielsweise Nass- oder Trockenätzen unter Verwendung eines Ätzmittels, das gegenüber dem Material der Zwischenschicht 140 selektiv ist.
  • Als Nächstes wird dann die Bodenschicht 38 geätzt, um eine strukturierte Bodenschicht 138 zu bilden, die auch als Bodenschicht 138 bezeichnet werden kann. Die Bodenschicht 38 wird unter Verwendung der Zwischenschicht 140 als Ätzmaske geätzt, so dass das Strukturmuster der Zwischenschicht 140 auf die Bodenschicht 38 übertragen wird, um eine strukturierte Bodenschicht 138 zu erschaffen. Die Bodenschicht 138 hat Öffnungen 48, die in Erweiterung der Öffnungen 144 (13) erzeugt wurden. Die obere Schicht 142 wird während des Strukturierens der Bodenschicht 38 ebenfalls vollständig aufgezehrt, sofern sie nicht beim Strukturieren der Zwischenschicht 140 vollständig aufgezehrt wurde. Das Strukturieren der Bodenschicht 38 resultiert in der strukturierten Bodenschicht 138. Innerhalb von Fertigungstoleranzen können die Öffnungen 48 verjüngt sein oder vertikale Seitenwände haben. Die Ätztechniken und Bedingungen können die vorstehend in Bezug auf 4 Behandelten beinhalten, auf die somit nicht erneut eingegangen wird.
  • 15 veranschaulicht ein anisotropes Ätzen der Maskenschicht 34 aus 14, um eine strukturierte Maskenschicht 134 zu bilden, die auch als Maskenschicht 134 bezeichnet werden kann. Die Maskenschicht 34 wird unter Verwendung der strukturierten Bodenschicht 138 als Ätzmaske geätzt, so dass das Strukturmuster der Bodenschicht 138 auf die Maskenschicht 34 übertragen wird, um eine strukturierte Maskenschicht 134 zu erschaffen. Die Maskenschicht 134 hat Öffnungen 50, die in Erweiterung der Öffnungen 48 (14) erzeugt wurden. Die Ätztechnik kann ein Trockenätzen unter Verwendung eines geeigneten Ätzmittels beinhalten. Die Maskenschicht 32 unter der strukturierten Maskenschicht 134 kann als Ätzstoppschicht für das Durchätzen des Materials der strukturierten Maskenschicht 134 dienen. Bei Öffnungen 51 handelt es sich um einen Abschnitt der Öffnungen 50 in der strukturierten Maskenschicht 134, die eine Höhe h2 und eine Breite w2 haben, wobei die Höhe h2 der Dicke der strukturierten Maskenschicht 134 entspricht und die Breite w2 der Breite w1 entspricht, die innerhalb von Fertigungstoleranzen näherungsweise gleich der Breite w1 oder w1' ist. Ein resultierendes Höhe-zu-Breite-Verhältnis h2 : w2 kann etwa 0,8 bis etwa 3,0, wie beispielsweise etwa 1,6 betragen.
  • Unter Bezugnahme auf 15A können in einigen Ausführungsformen die Öffnungen 51 zu den Öffnungen 151 verbreitet werden, indem die Maskenschicht 134 zur modifizierten Maskenschicht 234 geätzt wird, die auch als Maskenschicht 234 bezeichnet werden kann. Die Öffnungen 151 können auf eine Breite w2' verbreitert werden, um das Höhe-zu-Breite-Verhältnis von h2 : w2 auf h2 : w2' zu verringern.
  • Beim Ätzen der Maskenschicht 34 der 15 oder 15A handelt es sich um ein erstes Strukturieren und Ätzen der Maskenschicht 134 oder 234. Ein zweites Strukturieren der Maskenschicht 134 oder 234 kann ebenfalls durchgeführt werden. In einigen Ausführungsformen kann jeder der vorstehend in Bezug auf die 12 bis 15 beschriebenen Ätzprozesse in der gleichen Ätzkammer ohne Entfernen der Einrichtung 100 zwischen den Zwischenschritten durchgeführt werden.
  • Unter Bezugnahme auf 16 wird die Bodenschicht 138 der Dreifachschicht entfernt und über der ersten strukturierten Maskenschicht 134 wird eine neue Dreifachmaskenschicht gebildet, die eine Bodenschicht 52, eine Zwischenschicht 54 und eine Kopfschicht 56 umfasst. Es sei angemerkt, dass ein Abschnitt der Bodenschicht 52 die beim ersten Strukturieren der Maskenschicht 134 gebildeten Öffnungen 50 (siehe 15) füllt. Es sei ferner angemerkt, dass der für das zweite Strukturieren beschriebene Prozess an der aus 15A resultierenden Struktur durchgeführt werden kann. Der Einfachheit halber wird sich die folgende Erörterung auf die Struktur in 15 beziehen (wo nicht anders angegeben), jedoch sei angemerkt, dass, wo erforderlich, diese in den nachfolgenden Prozessen auch durch die Struktur aus 15A ersetzt werden kann.
  • Unter weiterer Bezugnahme auf 16 wird, nachdem die obere Schicht 56 gebildet ist, die obere Schicht 56 unter Verwendung einer annehmbaren Fotolithografietechnik strukturiert. Die strukturierte obere Schicht 56 weist in dieser befindliche Öffnungen 70 auf. In einer Draufsicht der Einrichtung 100 können die Öffnungen 70 Formen wie beispielsweise Streifen, runde Kontaktdurchgänge oder leitfähige Strukturmuster haben. Die Öffnungen 70 haben jeweils ein Höhe-zu-Breite-Verhältnis h3 : w3. In einigen Ausführungsformen entspricht die Höhe h3 der Öffnungen 70 der Dicke der Kopfschicht 56 und die Breite w3 der Öffnungen 70 hängt von der zum Strukturieren der Kopfschicht 56 verwendeten Fotolithografietechnik ab. Die Breite w3 der Öffnungen 70 kann gleiche oder ähnliche Abmessungen wie die Breite w1 der Öffnungen 44 aus 12 wie vorstehend behandelt haben.
  • Unter Bezugnahme auf 17 wird als Nächstes, um das Höhe-zu-Breite-Verhältnis der Öffnungen 70 zu verringern, die Dicke der oberen Schicht 56 (und entsprechend die Höhe h3 der Öffnungen 70 aus 16) in der oberen Schicht 156 auf eine Höhe h3' verringert. Die Techniken können denen entsprechen, die vorstehend in Bezug auf 2 behandelt wurden. Eine entsprechende Höhe der Öffnungen 70 wird verringert, um Öffnungen 170 zu erschaffen. Das verringerte Höhe-zu-Breite-Verhältnis h3' : w3 kann zwischen etwa 0,6 und 2,5, wie beispielsweise etwa 1,3 betragen. In einigen Ausführungsformen kann die Breite w3 auf eine Breite w3' geändert werden, beispielsweise falls die Öffnungen 70 aus 16 im gleichen Prozess, der die Höhe der oberen Schicht 56 verringert, auch verbreitert werden. In solchen Ausführungsformen kann das resultierende Höhe-zu-Breite-Verhältnis h3' : w3' der Öffnungen 170 gegenüber dem Verhältnis h3 : w3 sogar noch stärker verringert werden.
  • Unter Bezugnahme auf 18 wird als Nächstes die Zwischenschicht 54 geätzt, um eine strukturierte Zwischenschicht 154 zu bilden, die auch als Zwischenschicht 154 bezeichnet werden kann. Die Zwischenschicht 54 wird unter Verwendung der strukturierten oberen Schicht 156 (17) als Ätzmaske geätzt, so dass das Strukturmuster der oberen Schicht 156 auf die Zwischenschicht 54 übertragen wird, um die strukturierte Zwischenschicht 154 zu erschaffen. Während des Strukturierens der Zwischenschicht 54 kann die obere Schicht 156 teilweise oder vollständig aufgezehrt werden. Das Ätzen der Zwischenschicht 54 kann in Öffnungen in der Zwischenschicht 154 resultieren, die in Erweiterung der Öffnungen 170 erzeugt wurden. Es kann jedwede geeignete Ätztechnik verwendet werden, wie beispielsweise Nass- oder Trockenätzen unter Verwendung eines Ätzmittels, das gegenüber dem Material der Zwischenschicht 54 selektiv ist.
  • Als Nächstes wird dann die Bodenschicht 52 geätzt, um eine strukturierte Bodenschicht 152 zu bilden, die auch als Bodenschicht 152 bezeichnet werden kann. Die Bodenschicht 52 wird unter Verwendung der Zwischenschicht 154 als Ätzmaske geätzt, so dass das Strukturmuster der Zwischenschicht 154 auf die Bodenschicht 52 übertragen wird, um eine strukturierte Bodenschicht 152 zu erschaffen. Die Bodenschicht 152 hat Öffnungen 72, die in Erweiterung der Öffnungen 70 (17) erzeugt wurden. Die obere Schicht 156 wird während des Strukturierens der Bodenschicht 52 ebenfalls vollständig aufgezehrt, sofern sie nicht beim Strukturieren der Zwischenschicht 54 vollständig aufgezehrt wurde. Das Strukturieren der Bodenschicht 52 resultiert in der strukturierten Bodenschicht 152. Innerhalb von Fertigungstoleranzen können die Öffnungen 72 verjüngt sein oder vertikale Seitenwände haben. Die Ätztechniken und Bedingungen können die vorstehend in Bezug auf 4 Behandelten beinhalten, auf die somit nicht erneut eingegangen wird.
  • 19 veranschaulicht ein anisotropes Ätzen der Maskenschicht 134 aus 15 (oder der Maskenschicht 234 aus 15A), um eine doppelt strukturierte Maskenschicht 334 zu bilden, die auch als Maskenschicht 334 bezeichnet werden kann. Die Maskenschicht 134 wird unter Verwendung der strukturierten Bodenschicht 138 als Ätzmaske geätzt, so dass das Strukturmuster der Bodenschicht 138 auf die Maskenschicht 134 übertragen wird, um eine strukturierte Maskenschicht 336 zu erschaffen. Die Maskenschicht 334 hat Öffnungen 74, die in Erweiterung der Öffnungen 72 (18) erzeugt wurden. Die Ätztechnik kann ein Trockenätzen unter Verwendung eines geeigneten Ätzmittels beinhalten. Die Maskenschicht 32 unter der doppelt strukturierten Maskenschicht 334 kann als Ätzstoppschicht für das Durchätzen des Materials der doppelt strukturierten Maskenschicht 334 dienen. Bei Öffnungen 75 handelt es sich um Abschnitte der Öffnungen 74 in der doppelt strukturierten Maskenschicht 334, die eine Höhe h4 und eine Breite w4 haben, wobei die Höhe h4 der Dicke der Schicht 334 entspricht und die Breite w4 der Breite w4 entspricht, die innerhalb von Fertigungstoleranzen näherungsweise gleich der Breite w3 oder w3' ist. Ein resultierendes Höhe-zu-Breite-Verhältnis h4 : w4 kann etwa 0,8 bis etwa 3,0, wie beispielsweise etwa 1,6 betragen.
  • Unter Bezugnahme auf 19A können in einigen Ausführungsformen die Öffnungen 75 zu den Öffnungen 175 verbreitet werden, indem die Maskenschicht 334 zur modifizierten Maskenschicht 434 geätzt wird, die auch als Maskenschicht 434 bezeichnet werden kann. Die Öffnungen 175 können auf eine Breite w4' verbreitert werden, um das Höhe-zu-Breite-Verhältnis von h4 : w4 auf h4 : w4' zu verringern. In Ausführungsformen, in denen ein erstes Verbreitern in der Schicht 134 durchgeführt wurde, um die Schicht 234 (siehe 15A) herzustellen, wird dann jeder der verbleibenden Abschnitte der Maskenschicht 434 von jeder Seite her verschmälert worden sein.
  • Unter Bezugnahme auf 19B wurde die Bodenschicht 152 der Dreifachschichtmaske entfernt. Durch das Entfernen der Bodenschicht 152 der Dreifachmaske werden die beim ersten Strukturieren erzeugten Öffnungen 50 ( 15) freigelegt. 19B veranschaulicht, dass nachfolgend in einigen Ausführungsformen die Maskenschicht 334 oder 434 in der Dicke verringert werden kann, um Öffnungen 78 (aus den beim zweiten Strukturieren erzeugten Öffnungen 75 (19) oder 175 (19A)) und Öffnungen 80 (aus den beim ersten Strukturieren erzeugten Öffnungen 51 (15) oder 151 (15A)) bereitzustellen, die eine neue Höhe h4' haben. Die Verringerung der Dicke der Maskenschicht 334 oder 434 zum Herstellen der Oxidschicht 534 kann in einem weiter verringerten Höhe-zu-Breite-Verhältnis der Öffnungen 78 und Öffnungen 80 resultieren. Das Höhe-zu-Breite-Verhältnis kann für die Öffnungen 78 von h4 : w4 (oder w4') auf h4' : w4 (oder w4') verringert werden. Ein resultierendes Höhe-zu-Breite-Verhältnis h4' w4 (oder w4') kann etwa 0,4 bis etwa 2,5, wie beispielsweise etwa 0,8 betragen. Das Höhe-zu-Breite-Verhältnis kann für die Öffnungen 80 von h2 : w2 (oder w2') (siehe 15 oder 15A) auf h4' : w2 (oder w2') verringert werden. Ein resultierendes Höhe-zu-Breite-Verhältnis h4' : w2 (oder w2') kann etwa 0,4 bis etwa 2,5, wie beispielsweise etwa 0,8 betragen.
  • Die Maskenschicht 534 mit verringerter Dicke kann durch jedwede annehmbare Technik hergestellt werden, darunter beispielsweise anisotropes Ätzen mit einem Ätzmittel, das gegenüber dem Material der Schicht 534 selektiv ist.
  • Unter Bezugnahme auf 19C kann in einigen Ausführungsformen die Maskenschicht 634 hergestellt werden, die sowohl eine verringerte Dicke als auch verbreiterte Öffnungen hat. Der durch 19C veranschaulichte Prozess kann nach dem Prozess bei 19, 19A oder 19B durchgeführt werden. Mit anderen Worten können Ausführungsformen, die den durch 19C veranschaulichten Prozess verwenden, mit den Ausführungsformen kombiniert werden, die den durch die 19A oder 19B veranschaulichten Prozess verwenden, jedoch ist eine solche Kombination nicht erforderlich. Die Bodenschicht 152 der Dreifachschichtmaske (siehe z.B. 19) wurde entfernt, wodurch die beim ersten Strukturieren erzeugten Öffnungen 50 (15) freigelegt wurden, die den Öffnungen 80 entsprechen. Anschließend können die Öffnungen 78 und Öffnungen 80 auf eine Breite w5 verbreitert werden, indem ein Nassätzen durchgeführt wird, um Material vom Kopfende und den Seitenwänden der doppelt strukturierten Maskenschicht 334 (oder 434 oder 534) zu entfernen. Das Ätzen verringert auch die Dicke der doppelt strukturierten Maskenschicht 334, was die Öffnungen 78 und 80 verkürzt. Das Höhe-zu-Breite-Verhältnis kann für die Öffnungen 78 von h4 : w4 (oder w4') auf h4' : w5 verringert werden. Ein resultierendes Höhe-zu-Breite-Verhältnis h4' : w5 kann etwa 0,4 bis etwa 2,5, wie beispielsweise etwa 0,8 betragen. Das Höhe-zu-Breite-Verhältnis kann für die Öffnungen 80 von h2 : w2 (oder w2') (siehe 15 oder 15A) auf h4' : w5 verringert werden. Ein resultierendes Höhe-zu-Breite-Verhältnis h4' : w5 kann etwa 0,4 bis etwa 2,5, wie beispielsweise etwa 0,8 betragen.
  • In einigen Ausführungsformen kann auf den Prozess der 19C der Prozess der 19B folgen, um die Dicke der doppelt strukturierten Maskenschicht 634 weiter zu verringern.
  • Unter Bezugnahme auf 20 wird nach dem Ätzen der doppelt strukturierten Maskenschicht 334 (oder 434 oder 534 oder 634) die Maskenschicht 334 verwendet, um die Maskenschicht 32 zu strukturieren, um eine strukturierte Maskenschicht 132 zu bilden, die auch als Maskenschicht 132 bezeichnet werden kann. Die Maskenschicht 32 wird unter Verwendung der doppelt strukturierten Maskenschicht 334 als Ätzmaske geätzt, so dass das Strukturmuster der doppelt strukturierten Maskenschicht 334 auf die Maskenschicht 32 übertragen wird, um die strukturierte Maskenschicht 132 zu erschaffen. Die Maskenschicht 132 hat (aus dem zweiten Strukturieren resultierende) Öffnungen 82, die sich von den Öffnungen 78 aus in der Maskenschicht 132 erstrecken, und (aus dem ersten Strukturieren resultierende) Öffnungen 84, die sich von den Öffnungen 80 aus in der Maskenschicht 132 erstrecken. Das Ätzmittel und die Ätztechnik, die verwendet werden, können selektiv gegenüber der Maskenschicht 132 sein.
  • In 21 wird die strukturierte Maskenschicht 132 als Ätzmaske verwendet, um progressiv das Strukturmuster der strukturierten Maskenschicht 132 auf die darunterliegende Maske 30, die Low-k-Dielektrikum-Zielschicht 28 und die Ätzstoppschicht 26 zu übertragen, indem jede Schicht jeweils unter Verwendung einer oder mehrerer der vorherigen Schichten als Maske geätzt wird. Öffnungen 62, die mit Metallbahnen und Kontaktdurchgängen zu füllenden Öffnungen entsprechen, werden durch Erweitern der Öffnungen 82 und 84 in die darunterliegenden Schichten gebildet. In einigen Ausführungsformen können vor dem Verwenden der Maske 132 als Maske zum Ätzen der darunterliegenden Schichten die verbleibenden Abschnitte der doppelt strukturierten Maskenschicht 334 durch einen separaten Prozess entfernt werden. In einigen Ausführungsformen können die verbleibenden Abschnitte der doppelt strukturierten Maskenschicht 334 gleichzeitig mit dem Ätzen der Maskenschicht 30 entfernt werden. Die Zielschicht 128 und Ätzstoppschicht 126 können unter Verwendung einer geeigneten Ätztechnik wie beispielsweise Nass- oder Trockenätzen unter Verwendung eines geeigneten Ätzmittels geätzt werden, das gegenüber den jeweils zu ätzenden Materialien selektiv ist. Insbesondere kann die Zielschicht 128 unter Verwendung von Plasma- oder anisotropem RIE-Ätzen unter Verwendung der Ätzstoppschicht 26 als Ätzstopper geätzt werden, damit die Breiten der resultierenden Gräben innerhalb von Fertigungstoleranzen relativ gleichförmig sind. In einem nachfolgenden Prozess kann dann die Ätzstoppschicht 26 (z.B. 26A und 26B) unter Verwendung der Zielschicht 128, der strukturierten Hartmaske 30 oder der Metallhartmaske 132 als Maske geätzt werden, um die Metallstrukturelemente 24 freizulegen. Die in der Zielschicht 128 gebildeten Öffnungen können Gräben und/oder Kontaktdurchgänge beinhalten. Beispielsweise können Kontaktdurchgänge bis zu den freigelegten Metallstrukturelementen 24 reichen, während Gräben so gebildet sein können, dass sie einen Boden haben, der zwischen der obersten Fläche der Zielschicht 128 und der untersten Fläche der Zielschicht 128 liegt.
  • Als Resultat des niedrigeren Aspektverhältnisses der Kopfschicht 142 ( 12) und Kopfschicht 156 (17) der Dreifachschicht und des nachfolgenden Verbreiterns der Öffnungen in der doppelt strukturierten Oxidschicht 334 kann die doppelt strukturierte Oxidschicht 334 in einer Top-Down-Ansicht im Wesentlichen gerade (regelmäßige) Seitenwände haben, die zur Folge haben, dass die in der Zielschicht 28 gebildeten nachfolgenden Öffnungen ebenfalls im Wesentlichen gerade Seitenwände haben. In einigen Ausführungsformen kann jeder der vorstehend in Bezug auf die 16 bis 21 beschriebenen Ätzvorgänge in der gleichen Ätzkammer ohne Entfernen der Einrichtung 100 zwischen den Zwischenschritten durchgeführt werden.
  • 21 veranschaulicht auch die Bildung leitfähiger Kontaktdurchgänge 64A, 64B und 64C (zusammen als Kontaktdurchgänge 64 bezeichnet) in Öffnungen in der Zielschicht 28 (aus 20). Diese Strukturelemente können unter Verwendung von Materialien und Prozessen hergestellt werden, die den vorstehend in Bezug auf 11 Beschriebenen ähneln, weshalb auf diese nicht erneut eingegangen wird. Die Querschnittsansicht der 21 kann beispielsweise entlang der Linie A-A aus 22 verlaufen.
  • In nachfolgenden Schritten kann eine zusätzliche dielektrische ESL-Schicht (nicht gezeigt) gebildet werden, und es können weitere Low-k-Dielektrikumschichten, Metallbahnen und Kontaktdurchgänge (nicht gezeigt) über der zusätzlichen dielektrischen ESL-Schicht gebildet werden. Die Prozessschritte und die resultierenden Strukturen können den in den 12 bis einschließlich 21 gezeigten ähneln.
  • 22 veranschaulicht eine Top-Down-Ansicht der Leiterbahnen 66 nach der in Bezug auf 11 und 21 behandelten Planarisierung. Der Unregelmäßigkeitskennwert eines Abschnitts der Bahn 66 kann durch Gleichung 1 veranschaulicht werden.
    Bahnunregelm a ¨ ß igkeit = 1 2 ( LER r e c h t s ) 2 + 1 2 ( LER l i n k s ) 2 − 1 4 ( LWR ) 2
    Figure DE102017128070B4_0001
  • In Gleichung 1 entspricht LERrechts einer Messung einer Bahnkantenrauheit auf einer Seite (d.h. der rechten Seite) der Bahn, LERlinks entspricht einer Messung einer Bahnkantenrauheit auf der anderen Seite (d.h. der linken Seite) der Bahn und LWR entspricht einer Messung einer Bahnbreitenrauheit (Abweichung oder Unebenheit) innerhalb einer Teilstrecke der Bahn 66. LWR wird auf Grundlage der kombinierten Messungen LW1 bis einschließlich LWn bestimmt, die in einem oder mehreren Segmenten der Bahn 66 gemessen werden. LWR ist ein statistisches Maß für die Abweichung in der Breite der Bahn an mehreren Punkten entlang der Länge des einen oder der mehreren Bahnsegmente. LWR repräsentiert eine mit hoher Frequenz auftretende Abweichung der Bahn.
  • LER wird auf Grundlage der kombinierten Messungen LE1 bis einschließlich LEn bestimmt, die in dem einen oder den mehreren Segmenten der Bahn gemessen werden. Diese Messungen werden für die linke Seite (LERlinks) und rechte Seite (LERrechts) der Bahn für jedes des einen oder der mehreren Segmente der Bahn genommen. Der Wert für jede Messung LE1 bis einschließlich LEn stellt eine Abweichung von einer Bezugslinie 90 nahe der Kante der Metallbahn dar. In einigen Ausführungsformen kann es sich bei der Bezugslinie 90 um eine Linie bester Übereinstimmung oder eine Durchschnittslinie für das Kantenprofil handeln. LER repräsentiert sowohl mit hoher als auch mit niedriger Frequenz auftretende Abweichungen von den Kanten der Bahn. Für die LWR- und LER-Berechnungen verwendete Messungen können in einer Top-Down-Ansicht von der Bahn 66 genommen werden, beispielsweise durch Analysieren einer Draufsichtaufnahme eines in der relevanten Strukturgröße arbeitenden Rasterelektronenmikroskops (CD-SEM). Die statistischen Maße zum Bestimmen von LWR bzw. LER aus Rohmessungen LWx bzw. LEx können unter Anwendung bekannter Techniken berechnet werden. Beispielsweise können LWR und LER so gewählt sein, dass sie die 1-Sigma- (σ) Standardabweichungswerte für die jeweiligen Messungen darstellen. Es können auch andere Maße verwendet werden. Gl. 1 für die Bahnunregelmäßigkeit ist eine mathematische Kombination der LWR- und LER-Messungen, die mehrere charakteristische Faktoren für die Bahnunregelmäßigkeiten repräsentieren.
  • Ausführungsformen können eine Bahn 66 herstellen, die eine gemäß Gl. 1 bestimmte Bahnunregelmäßigkeit zwischen etwa 0,7 und etwa 1,3 hat, wie beispielsweise etwa 1,1. In Tests wurden unter Verwendung von Ausführungsformen wie vorstehend beschrieben die Bahnunregelmäßigkeiten von einem Wert größer als 2,0 auf 1,3 verringert. In einem anderen Beispiel wurden die Bahnunregelmäßigkeiten von einem Wert von 1,4 auf einen Wert von 1,1 verringert. Unter Verwendung vorstehend beschriebener Ausführungsformen können Bahnunregelmäßigkeiten um etwa 20 bis 60 % verringert werden, wie beispielsweise etwa 40 %. Zusätzlich zu solchen objektiven Messungen werden unter Verwendung vorstehend beschriebener Ausführungsformen mit niedriger Frequenz auftretende Verwerfungen der Metallbahnen auch subjektiv verringert, beispielsweise bei Betrachtung in einer Top-Down-CD-SEM-Aufnahme.
  • Die 23 und 24 veranschaulichen ein Strukturieren eines Substrats gemäß einigen Ausführungsformen. 23 veranschaulicht ein Substrat 10, das anschließend strukturiert wird, um Grate als Teil eines oder mehrerer in Gratform ausgebildeter Feldeffekttransistoren (FinFETs) zu bilden. Bei den in 23 dargestellten Schichten kann es sich um die gleichen oder ähnliche wie die in 1 oder 12 gezeigten handeln, außer dass noch keine aktiven Einrichtungen im Substrat 10 gebildet sind. Die Schritte zum Strukturieren der strukturierten Maskenschicht 36 (1) oder der strukturierten Maskenschicht 34 (12) können sich wie vorstehend in Bezug auf die 1 bis 6B oder die 12 bis 19C beschrieben anschließen. In einigen Ausführungsformen können eine oder mehrere der Maskenschicht 30, der Maskenschicht 32 und der Maskenschicht 34 weggelassen werden. In einigen Ausführungsformen kann das Halbleitersubstrat 10 als Ersatz für die Schicht 36 (1) oder die Schicht 34 (12) betrachtet werden, wodurch die nachfolgenden Schichten wegfallen. Die Maskenschicht 30, Maskenschicht 32 und Maskenschicht 34 können unter Verwendung von Prozessen und Materialien strukturiert werden, wie sie vorstehend in Bezug auf die 7 bis 9 oder die 20 bis 21 beschrieben wurden.
  • Unter Bezugnahme auf 24 kann die Maskenschicht 130 (siehe die Beschreibungen zu den 10 bis 11 oder den 20 bis 21) verwendet werden, um das Substrat 10 zu strukturieren, um Halbleiterstreifen 110 zu bilden. Als Resultat der Verwendung des vorstehend beschriebenen Prozesses können die Halbleiterstreifen 110 derart gebildet werden, dass sie eine verringerte Unregelmäßigkeit haben.
  • Nach der Bildung der Halbleiterstreifen 110 können die Halbleiterstreifen 110 verwendet werden, um eine FinFET-Einrichtung wie beispielsweise den Transistor 11 (1) zu bilden. Insbesondere kann über den Halbleiterstreifen 110 senkrecht zur Richtung der Halbleiterstreifen 110 eine Gate-Struktur wie beispielsweise die Gate-Elektrode 12 und die Gate-Distanzstücke 13 aus 1 gebildet werden. Angrenzend an die Gate-Struktur können Source-/Drain-Bereiche wie beispielsweise die Source-/Drain-Bereiche 14 aus 1 gebildet werden. Transistorkontakte 15 (Gate-Kontakt und Source-/Drain-Kontakte) können gebildet werden, um den Transistor 11 anzuschließen.
  • Hierin offenbarte Ausführungsformen stellen eine Möglichkeit bereit, Metallbahnen in Einrichtungen in feinen Abständen mit geringerer Unregelmäßigkeit als bei anderen Techniken zu erschaffen. Die Beseitigung oder Verringerung der Unregelmäßigkeit ergibt zuverlässigere Zwischenverbindungen in feineren Abstandsbreiten.
  • Eine Ausführungsform beinhaltet ein Verfahren, das ein Bilden einer ersten Strukturierungsschicht über einem Metallstrukturelement beinhaltet. Über die erste Strukturierungsschicht wird eine erste Maskenschicht abgeschieden. Als Nächstes wird die erste Maskenschicht strukturiert, um in dieser eine erste Gruppe aus einer oder mehreren Öffnungen zu bilden. Die erste Maskenschicht wird dann verschmälert. Das Strukturmuster der ersten Maskenschicht wird auf die erste Strukturierungsschicht übertragen, um in dieser eine zweite Gruppe aus einer oder mehreren Öffnungen zu bilden. Die erste Strukturierungsschicht wird geätzt, um die zweite Gruppe aus einer oder mehreren Öffnungen zu verbreitern.
  • Eine weitere Ausführungsform beinhaltet ein Verfahren, das ein Bilden einer Dielektrikumschicht über einem Substrat beinhaltet, wobei das Substrat eine oder mehrere aktive Einrichtungen enthält. Über der Dielektrikumschicht wird eine erste Strukturierungsschicht gebildet. Über der ersten Strukturierungsschicht wird eine erste Dreifachschicht gebildet, wobei die erste Dreifachschicht eine Kopfschicht aus einem ersten Material, eine Zwischenschicht aus einem zweiten Material und eine Bodenschicht aus einem dritten Material aufweist. Die Kopfschicht wird strukturiert, um eine erste Gruppe von Öffnungen zu bilden, und anschließend wird die Kopfschicht verschmälert, um ein Höhe-zu-Breite-Verhältnis der ersten Gruppe von Öffnungen zu verringern. Die Übertragung des Strukturmusters der Kopfschicht wird auf die Zwischenschicht übertragen, um eine zweite Gruppe von Öffnungen zu bilden, und das Strukturmuster der Zwischenschicht wird auf die Bodenschicht übertragen, um eine dritte Gruppe von Öffnungen zu bilden. Die erste Strukturierungsschicht wird durch die dritte Gruppe von Öffnungen geätzt, um eine vierte Gruppe von Öffnungen zu bilden, die dann verbreitert werden.
  • Eine weitere Ausführungsform besteht in einer Einrichtung, die ein Substrat, das eine oder mehrere in diesem gebildete aktive Einrichtungen hat, und einen Kontakt aufweist, der an eine erste aktive Einrichtung der einen oder mehreren aktiven Einrichtungen angeschlossen ist. Die Einrichtung weist ferner über dem Kontakt eine Zwischenverbindung auf, wobei die Zwischenverbindung eine an den Kontakt angeschlossene Metallbahn aufweist. Die Metallbahn hat einen ersten Abschnitt, der sich mit dem Kontakt überlappt, wobei der erste Abschnitt der Metallbahn einen Unregelmäßigkeitskennwert hat. Der Unregelmäßigkeitskennwert des ersten Abschnitts der Metallbahn wird durch 1 2 ( LER r e c h t ) 2 + 1 2 ( LER l i n k s ) 2 − 1 4 ( LWR ) 2
    Figure DE102017128070B4_0002
    berechnet, wobei LERrechts einer Messung einer Bahnkantenrauheit einer rechten Seite des ersten Abschnitts der Metallbahn entspricht, LERlinks einer Messung einer Bahnkantenrauheit einer linken Seite des ersten Abschnitts der Metallbahn entspricht und LWR einer Messung einer Bahnbreitenrauheit des ersten Abschnitts der Metallbahn entspricht, wobei der Unregelmäßigkeitskennwert zwischen 0,7 und 1,3 beträgt.

Claims (19)

  1. Verfahren, das Folgendes umfasst: Bilden einer ersten Strukturierungsschicht (36,34) über einem Metallstrukturelement (24), Abscheiden einer ersten oberen Schicht (42) über die erste Strukturierungsschicht, Strukturieren der ersten oberen Schicht (42), um in dieser eine erste Gruppe aus einer oder mehreren Öffnungen (44) zu bilden, Verringern der Dicke der ersten oberen Schicht (42), nach dem Verringern der Dicke der ersten oberen Schicht (42, 142), Übertragen des Strukturmusters der ersten oberen Schicht (42, 142) auf die erste Strukturierungsschicht, um in dieser eine zweite Gruppe aus einer oder mehreren Öffnungen (51) zu bilden, und Ätzen der ersten Strukturierungsschicht (136, 134), um die zweite Gruppe aus einer oder mehreren Öffnungen (51) zu verbreitern.
  2. Verfahren nach Anspruch 1, wobei die zweite Gruppe aus einer oder mehreren Öffnungen (51) verbreitert wird, während sich über der ersten Strukturierungsschicht eine erste Bodenschicht (138) befindet.
  3. Verfahren nach Anspruch 1 oder 2, wobei es sich bei der ersten Strukturierungsschicht (36) um eine Siliziumschicht handelt.
  4. Verfahren nach Anspruch 3, ferner umfassend: nach dem Verbreitern der zweiten Gruppe aus einer oder mehreren Öffnungen (151) ein Abscheiden eines Distanzstückmaterials (254) über die erste Strukturierungsschicht (236), anisotropes Ätzen des Distanzstückmaterials (254), um eine Distanzstück-Strukturmusterschicht (354) zu bilden, Entfernen der ersten Strukturierungsschicht (236) und Ätzen einer Zielschicht (28) auf Grundlage der Distanzstück-Strukturmusterschicht (354), wobei die Zielschicht zwischen der ersten Strukturierungsschicht und dem Metallstrukturelement angeordnet ist.
  5. Verfahren nach Anspruch 4, wobei das Ätzen der Zielschicht (28) in dieser eine dritte Gruppe aus einer oder mehreren Öffnungen (62) bildet und das Verfahren ferner Folgendes umfasst: Abscheiden eines leitfähigen Materials in die dritte Gruppe aus einer oder mehreren Öffnungen (62) der Zielschicht (28), wobei das leitfähige Material an das Metallstrukturelement (24) angeschlossen wird.
  6. Verfahren nach Anspruch 1, wobei es sich bei der ersten Strukturierungsschicht (34) um eine Oxidschicht handelt.
  7. Verfahren nach Anspruch 6, ferner umfassend: Verringern der Dicke der ersten Strukturierungsschicht.
  8. Verfahren nach Anspruch 6 oder 7, ferner umfassend: Abscheiden einer zweiten oberen Schicht (56) über die erste Strukturierungsschicht (134), Strukturieren der zweiten oberen Schicht (56), um in dieser eine dritte Gruppe aus einer oder mehreren Öffnungen zu bilden (70), Verringern der Dicke der zweiten oberen Schicht (56), Übertragen des Strukturmusters der zweiten oberen Schicht (56) auf die erste Strukturierungsschicht (334), um in dieser eine vierte Gruppe aus einer oder mehreren Öffnungen (75) zu bilden, und Ätzen einer Zielschicht (28) auf Grundlage der zweiten Gruppe aus einer oder mehreren Öffnungen (151) und der vierten Gruppe aus einer oder mehreren Öffnungen (75) in der ersten Strukturierungsschicht (334).
  9. Verfahren nach Anspruch 8, wobei das Ätzen der Zielschicht (128) in dieser eine dritte Gruppe aus einer oder mehreren Öffnungen (62) bildet und das Verfahren ferner Folgendes umfasst: Abscheiden eines leitfähigen Materials in die dritte Gruppe aus einer oder mehreren Öffnungen (62) der Zielschicht (128), wobei das leitfähige Material an das Metallstrukturelement (24) angeschlossen wird.
  10. Verfahren nach Anspruch 9, wobei vor dem Ätzen der Zielschicht (28) ein Verringern der Dicke der ersten Strukturierungsschicht (334) erfolgt.
  11. Verfahren nach einem der vorhergehenden Ansprüche, ferner umfassend: nach dem Verringern der Dicke der ersten oberen Schicht (42,142) ein Ätzen einer zwischen der ersten Strukturierungsschicht (36, 34) und der ersten oberen Schicht (42, 142) angeordneten ersten Zwischenschicht (40); und nach dem Ätzen der ersten Zwischenschicht (40) ein Ätzen einer zwischen der ersten Strukturierungsschicht (36, 34) und der ersten Zwischenschicht (40) angeordneten ersten Bodenschicht (38), wobei das Übertragen des Strukturmusters der ersten oberen Schicht (42, 142) auf die erste Strukturierungsschicht (36, 34), um in dieser eine zweite Gruppe aus einer oder mehreren Öffnungen (51) zu bilden, ein Ätzen der ersten Strukturierungsschicht (36, 34) gemäß einem Strukturmuster der ersten Bodenschicht (138) umfasst.
  12. Verfahren, das Folgendes umfasst: Bilden einer Dielektrikumschicht (28) über einem Substrat (10), wobei das Substrat eine oder mehrere aktive Einrichtungen (20) enthält, Bilden einer ersten Strukturierungsschicht (36, 34) über der Dielektrikumschicht, Bilden einer ersten Dreifachschicht (38, 40, 42) über der ersten Strukturierungsschicht, wobei die erste Dreifachschicht eine Kopfschicht (42) aus einem ersten Material, eine Zwischenschicht (40) aus einem zweiten Material und eine Bodenschicht (38) aus einem dritten Material umfasst, Strukturieren der Kopfschicht (42), um eine erste Gruppe von Öffnungen (44) zu bilden, Verringern der Dicke der Kopfschicht (42), um ein Höhe-zu-Breite-Verhältnis der ersten Gruppe von Öffnungen (144) zu verringern, nach dem Verringern der Dicke der Kopfschicht (42, 142), Übertragen des Strukturmusters der Kopfschicht (42, 142) auf die Zwischenschicht (40), um eine zweite Gruppe von Öffnungen (46) zu bilden, Übertragen des Strukturmusters der Zwischenschicht (140) auf die Bodenschicht (138), um eine dritte Gruppe von Öffnungen (48) zu bilden, Ätzen der ersten Strukturierungsschicht (136, 134) durch die dritte Gruppe von Öffnungen, um eine vierte Gruppe von Öffnungen (51) zu bilden, und Verbreitern der vierten Gruppe von Öffnungen (51).
  13. Verfahren nach Anspruch 12, wobei die vierte Gruppe von Öffnungen (51) verbreitert wird, während sich die Bodenschicht (138) über der ersten Strukturierungsschicht (136, 134) befindet.
  14. Verfahren nach Anspruch 12 oder 13, wobei es sich bei der ersten Strukturierungsschicht (36) um eine Siliziumschicht handelt, wobei das Verfahren ferner Folgendes umfasst: nach dem Verbreitern der vierten Gruppe von Öffnungen (151) ein Abscheiden einer Distanzstückschicht (254) über die erste Strukturierungsschicht (236), Entfernen horizontaler Abschnitte der Distanzstückschicht (254), Entfernen der ersten Strukturierungsschicht (236) und Ätzen der Dielektrikumschicht (28) unter Verwendung vertikaler Abschnitte der Distanzstückschicht (354) als Maske, um in dieser eine fünfte Gruppe von Öffnungen (62) zu bilden.
  15. Verfahren nach Anspruch 14, ferner umfassend ein Abscheiden eines leitfähigen Materials in die fünfte Gruppe von Öffnungen (62), wobei das leitfähige Material an die eine oder die mehreren aktiven Einrichtungen angeschlossen wird.
  16. Verfahren nach Anspruch 12, wobei es sich bei der ersten Strukturierungsschicht (34) um eine Oxidschicht handelt.
  17. Verfahren nach Anspruch 16, ferner umfassend: nach einem Ätzen der ersten Strukturierungsschicht (134), um eine vierte Gruppe von Öffnungen (51) zu bilden, Abscheiden einer zweiten Dreifachschicht (52, 54, 56) über die erste Strukturierungsschicht (134), wobei die zweite Dreifachschicht die gleiche Struktur hat wie die erste Dreifachschicht (38, 40, 42), Strukturieren der zweiten Dreifachschicht (52, 54, 56) gemäß der ersten Dreifachschicht (38, 40, 42) und Ätzen der ersten Strukturierungsschicht (134) durch eine in der Bodenschicht (152) der zweiten Dreifachschicht gebildete fünfte Gruppe von Öffnungen (72), um in dieser eine sechste Gruppe von Öffnungen (75) zu bilden.
  18. Verfahren nach Anspruch 17, ferner umfassend: nach dem Bilden der sechsten Gruppe von Öffnungen (75) in der ersten Strukturierungsschicht (334) ein Verringern der Dicke der ersten Strukturierungsschicht.
  19. Verfahren nach Anspruch 17 oder 18, ferner umfassend: Ätzen der Dielektrikumschicht (28) auf Grundlage der vierten Gruppe von Öffnungen (151) und der sechsten Gruppe von Öffnungen (75) in der ersten Strukturierungsschicht (334), um eine siebte Gruppe von Öffnungen (62) zu bilden, und Abscheiden eines leitfähigen Materials in die siebte Gruppe von Öffnungen (62), wobei das leitfähige Material an die eine oder die mehreren aktiven Einrichtungen angeschlossen wird.
DE102017128070.7A 2017-08-31 2017-11-28 Ätzen zum Verringern von Bahnunregelmässigkeiten Active DE102017128070B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762552490P 2017-08-31 2017-08-31
US62/552,490 2017-08-31
US15/726,035 US10475700B2 (en) 2017-08-31 2017-10-05 Etching to reduce line wiggling
US15/726,035 2017-10-05

Publications (2)

Publication Number Publication Date
DE102017128070A1 DE102017128070A1 (de) 2019-02-28
DE102017128070B4 true DE102017128070B4 (de) 2023-08-31

Family

ID=65320860

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017128070.7A Active DE102017128070B4 (de) 2017-08-31 2017-11-28 Ätzen zum Verringern von Bahnunregelmässigkeiten

Country Status (2)

Country Link
US (2) US11244858B2 (de)
DE (1) DE102017128070B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11721578B2 (en) * 2019-11-18 2023-08-08 Tokyo Electron Limited Split ash processes for via formation to suppress damage to low-K layers
US20220130722A1 (en) * 2020-10-28 2022-04-28 Applied Materials, Inc. Multi color stack for self aligned dual pattern formation for multi purpose device structures
US20230197511A1 (en) * 2021-12-18 2023-06-22 International Business Machines Corporation Double patterning with selectively deposited spacer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328810A (en) 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
US20150162238A1 (en) 2013-12-05 2015-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Trench Formation using Horn Shaped Spacer
US20170170007A1 (en) 2015-12-11 2017-06-15 Imec Vzw Method for Pattern Formation on a Substrate, Associated Semiconductor Devices, and Uses of the Method

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787875B2 (en) * 2002-08-05 2004-09-07 Texas Instruments Incorporated Self-aligned vias in an integrated circuit structure
US7129162B2 (en) 2002-12-30 2006-10-31 Texas Instruments Incorporated Dual cap layer in damascene interconnection processes
KR100703014B1 (ko) * 2005-10-26 2007-04-06 삼성전자주식회사 실리콘 산화물 식각액 및 이를 이용한 반도체 소자의 제조 방법
CN100527356C (zh) 2007-01-12 2009-08-12 联华电子股份有限公司 修整硬掩模层的方法、形成晶体管栅极的方法和堆叠结构
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
WO2011018857A1 (ja) * 2009-08-14 2011-02-17 富士通セミコンダクター株式会社 半導体装置の製造方法
US8877641B2 (en) * 2009-12-28 2014-11-04 Spansion Llc Line-edge roughness improvement for small pitches
US8631379B2 (en) 2010-02-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Decomposing integrated circuit layout
JP2012015343A (ja) 2010-07-01 2012-01-19 Hitachi High-Technologies Corp プラズマエッチング方法
KR101900976B1 (ko) 2010-12-27 2018-09-20 브레우어 사이언스 인코포레이션 개선된 패터닝 요구를 위해 작은 특징 부분(feature)을 패터닝하는 방법
US8450212B2 (en) * 2011-06-28 2013-05-28 International Business Machines Corporation Method of reducing critical dimension process bias differences between narrow and wide damascene wires
KR101774300B1 (ko) 2011-07-18 2017-09-05 삼성전자 주식회사 반도체 장치의 제조방법
US8664679B2 (en) 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
US8601416B2 (en) 2012-03-15 2013-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of circuit design yield analysis
US8713491B2 (en) 2012-03-29 2014-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Pre-colored methodology of multiple patterning
US9361423B2 (en) 2012-04-13 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. RC corner solutions for double patterning technology
US8728332B2 (en) 2012-05-07 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of patterning small via pitch dimensions
US8762900B2 (en) 2012-06-27 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for proximity correction
US8745556B2 (en) 2012-06-28 2014-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Layout method and system for multi-patterning integrated circuits
US8769451B2 (en) 2012-07-12 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device design method, system and computer program product
US8775993B2 (en) 2012-08-31 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design flow with layout-dependent effects
US9093530B2 (en) 2012-12-28 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of FinFET
US8987142B2 (en) 2013-01-09 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method and device formed by the method
US8782575B1 (en) 2013-01-23 2014-07-15 Taiwan Semiconductor Manufacturing Company Limited Conflict detection for self-aligned multiple patterning compliance
US8793640B1 (en) 2013-03-12 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for RC extraction
US8887116B2 (en) 2013-03-14 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Flexible pattern-oriented 3D profile for advanced process nodes
US9053279B2 (en) 2013-03-14 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Pattern modification with a preferred position function
US9153478B2 (en) 2013-03-15 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer etching process for integrated circuit design
US8796666B1 (en) 2013-04-26 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with strain buffer layer and methods of forming the same
US8809185B1 (en) 2013-07-29 2014-08-19 Tokyo Electron Limited Dry etching method for metallization pattern profiling
US9368348B2 (en) 2013-10-01 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned patterning process
US9209076B2 (en) 2013-11-22 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of double patterning lithography process using plurality of mandrels for integrated circuit applications
US9548303B2 (en) 2014-03-13 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET devices with unique fin shape and the fabrication thereof
JP2016178222A (ja) * 2015-03-20 2016-10-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10211097B2 (en) * 2015-12-30 2019-02-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9779944B1 (en) * 2016-09-13 2017-10-03 International Business Machines Corporation Method and structure for cut material selection
US10607850B2 (en) * 2016-12-30 2020-03-31 American Air Liquide, Inc. Iodine-containing compounds for etching semiconductor structures

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5328810A (en) 1990-05-07 1994-07-12 Micron Technology, Inc. Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process
US20150162238A1 (en) 2013-12-05 2015-06-11 Taiwan Semiconductor Manufacturing Company, Ltd. Trench Formation using Horn Shaped Spacer
US20170170007A1 (en) 2015-12-11 2017-06-15 Imec Vzw Method for Pattern Formation on a Substrate, Associated Semiconductor Devices, and Uses of the Method

Also Published As

Publication number Publication date
DE102017128070A1 (de) 2019-02-28
US20220148918A1 (en) 2022-05-12
US11244858B2 (en) 2022-02-08
US20200075405A1 (en) 2020-03-05

Similar Documents

Publication Publication Date Title
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE102014117338B4 (de) Verfahren zum ausbilden einer verbindungsstruktur für eine halbleitervorrichtung
DE102014115934B4 (de) Zwei-Schritt-Ausbildung von Metallisierungen
DE69625975T2 (de) Halbleiteranordnung mit in selbstjustierter Weise gebildeter Leiternut und Kontaktloch und deren Herstellungsverfahren
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE102010064289B4 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102017123445A1 (de) Vergrabene Metallleiterbahn und Verfahren zu deren Herstellung
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE102016100323B4 (de) Verringern der Dual-Damascene-Verwerfung in integrierten Schaltkreisstrukturen
DE10054109C2 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE112018004421B4 (de) Damaszener-dünnschichtwiderstand (tfr) in polymetall-dielektrikum und verfahren zur herstellung
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102008006960A1 (de) Selbstjustierte Kontaktstruktur in einem Halbleiterbauelement
DE102013103976A1 (de) Halbleiterbauelement mit selbstausgerichteten Verbindungen und Sperrabschnitten
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE102017128070B4 (de) Ätzen zum Verringern von Bahnunregelmässigkeiten
DE102018205693B4 (de) Verfahren zum bilden von selbstausgerichteten schnitten
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE102019130124A1 (de) Funktionale komponente innerhalb einer verbindungsstruktur einer halbleitervorrichtung und verfahren zum bilden derselben
DE19845858A1 (de) Halbleitervorrichtung und zugehöriges Herstellungsverfahren
DE102018206438B4 (de) Verfahren zur Herstellung von Kontaktstrukturen
DE102018200438B4 (de) Voll ausgerichtete Via-Strukturen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021336000

Ipc: H01L0021768000

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final