[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102016214446B4 - Hybrider Abwärtsregler - Google Patents

Hybrider Abwärtsregler Download PDF

Info

Publication number
DE102016214446B4
DE102016214446B4 DE102016214446.4A DE102016214446A DE102016214446B4 DE 102016214446 B4 DE102016214446 B4 DE 102016214446B4 DE 102016214446 A DE102016214446 A DE 102016214446A DE 102016214446 B4 DE102016214446 B4 DE 102016214446B4
Authority
DE
Germany
Prior art keywords
mode
peak
phases
current
valley
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016214446.4A
Other languages
English (en)
Other versions
DE102016214446A1 (de
Inventor
Mark Childs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dialog Semiconductor UK Ltd
Original Assignee
Dialog Semiconductor UK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dialog Semiconductor UK Ltd filed Critical Dialog Semiconductor UK Ltd
Publication of DE102016214446A1 publication Critical patent/DE102016214446A1/de
Application granted granted Critical
Publication of DE102016214446B4 publication Critical patent/DE102016214446B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Hybrider Abwärtsschaltwandler, umfassend:eine oder mehrere Peak-Modus-Phasen;eine oder mehrere Valley-Modus-Phasen;wobei die Peak-Modus-Phasen und die Valley-Modus-Phasen dazu konfiguriert sind, Spulenströme zu haben, die unter Verwendung eines Peak-Strom-Stellantriebs durch ein gemeinsames Regelsignal geregelt werden.

Description

  • HINTERGRUND
  • Verwandte Patentanmeldungen
  • Die vorliegende Anmeldung betrifft auch die vorläufige US-Anmeldung 62/173,454 , eingereicht am 10. Juni 2015, jetzt eingereicht unter der US-Anmeldungsnummer 15/175,301 , eingereicht am 7. Juni 2016 (Geschäftsnummer DS15-051), veröffentlicht als US 2016 / 0 365 791 A1 , die im Besitz eines gemeinsamen Rechtsnachfolgers ist und hiermit zur Bezugnahme vollständig übernommen wird.
  • GEBIET
  • Die vorliegende Offenbarung betrifft im Allgemeinen Abwärts-, Aufwärts- und andersartige DC-DC-Schaltstromrichter, die bei einer Stromregelung im Peak- und Valley-Modus bei verschiedenen Schaltfrequenzen arbeiten.
  • Beschreibung der verwandten Technik
  • Existierende Abwärts-, Aufwärts- und andere Schaltwandler verwenden eine Stromregelung im Peak-Modus. Diese bietet eine sehr gute Leistung mit einem guten Ausmaß an Flexibilität bei der Anwendung. Ein Vorteil der Stromregelung im Peak-Modus besteht darin, dass sie normalerweise einen diskontinuierlichen Regelmodus (DCM) unterstützt, wenn der Strom durch die Spule auf null abfällt und die Spule am Ende des Zyklus ganz entladen ist.
  • US 2015 / 0 115 917 A1 verwendet eine Steuerschaltung für ein verschachteltes Schaltnetzteil, die eine Rückkopplungskompensationssignalerzeugungsschaltung enthält. Ein direkter Peak-Modus-Regelkreis wird gewöhnlich in Abwärtsschaltwandlern verwendet. Bei einem derartigen System wird die PMOS-Peak-Stromgrenze geregelt und ist zum Spannungsfehler am Ausgang des Abwärtsreglers proportional. Diese Methode wird dann gegenüber einer subharmonischen Schwingung kompensiert, indem eine festgelegte Kompensationsrampe bei jedem Zyklus von der Peak-Stromgrenze subtrahiert wird. Um eine festgelegte Stromgrenze zum Überstromschutz umzusetzen, wird ein hoher Klemmpegel benötigt, über den die Peak-Stromgrenze nicht hinausgehen darf.
  • Peak-Modus-Abwärtsregler sind relativ einfach auszulegen und weisen eine sehr gute Leistung mit einem guten Ausgangsbereich auf. Ihre Auslegung bedingt eine direkte Peak-Modus-Regelarchitektur, bei der die Stromgrenze des High-Side-Peak-Bauteils proportional zum Ausgangsspannungsfehler des Abwärtsschaltwandlers variieren kann. Das direkte Peak-Modus-Regelsystem arbeitet normalerweise unverändert im DCM und ermöglicht es zahlreichen Funktionen des Schaltwandlers reibungslos zu arbeiten. DE 10 2016 210 187 A1 verwendet einen Mehrphasen-Abwärtswandler, der ein schnelles Lasterfassungsschema implementiert. US 2005 / 0 093 525 A1 zeigt einen Kompromiss zwischen Leistung und Effizienz mittels einer Mehrphasen-Gleichspannungswandler-Architektur, in der verschiedene Kanäle verschiedene Leistungsparameter haben. DE 100 47 230 A1 schlägt einen Abwärtswandler vor, der eine Talstrommodussteuerung, die bei niedrigem Arbeitszyklus und hohen Frequenzen arbeitet, für eine niedrige Durchschnittsausgangsspannung benutzt.
  • 1 ist ein Schaltbild 100, das einen Abwärtsschaltwandler im Peak-Strommodus abbildet, wobei die Peak-PMOS-Stromgrenze 145 proportional zum Ausgangsspannungsfehler ist. Das High-Side-Bauteil 175 wird mit einer Regelung 165 anhand der Logik 170 bei jedem Zyklus durch den Taktgeber eingeschaltet. Das High-Side-Bauteil wird dann mit der Regelung 155 durch die Stromgrenze 150 ausgeschaltet. Wenn das High-Side-Bauteil ausgeschaltet wird, wird das Low-Side-Bauteil 180 anhand der Logik 170 in jedem Zyklus durch den Taktgeber eingeschaltet. Die Stromgrenze wird durch die OTA-DYNLIM 140 geregelt, welche die angestrebte Referenzspannung VDAC des Abwärtsreglers aus dem DAC 110 mit der ausgegebenen Rückführspannung VOUT über den Kondensator 195 vergleicht. Die OTA-Stromgrenze 140 dient dazu, den Peak-Spulenstrom durch die Spule 190 zu regeln. Der Unterspannungskomparator 120 stellt ein Pulse-Skipping für den Taktgeber in dem Latch 160 bereit, wenn die Last sehr gering ist.
  • KURZDARSTELLUNG
  • Eine Aufgabe der vorliegenden Offenbarung besteht darin, einen Abwärtsschaltwandler mit einer Mischung aus Phasen im Peak-Modus und im Valley-Modus in einem einzigen Abwärtsschaltwandler umzusetzen, wobei die Phasen unter Verwendung der gleichen Stromregelung gleichzeitig zusammenwirken.
  • Ferner besteht eine andere Aufgabe der vorliegenden Offenbarung darin zu erfordern, dass einige der Phasen in einer Stromregelung im Peak-Modus arbeiten.
  • Ferner besteht noch eine andere Aufgabe der vorliegenden Offenbarung darin zu erfordern, dass einige andere Phasen in einer Stromregelung im Valley-Modus arbeiten.
  • Um die obigen und andere Aufgaben zu erfüllen, wird ein mehrphasiger Abwärtsschaltwandler offenbart, der Peak-Modus-Phasen aufweist, die bei niedrigeren Frequenzen als die Valley-Modus-Phasen und mit höherwertigen Spulen arbeiten. Die Peak-Modus-Phasen unterstützen einen Betrieb in einem diskontinuierlichen Regelmodus (DCM), wenn der Strom durch die Spule während des Zyklus auf null abfällt, und sind immer aktiviert, und sie unterstützen einen Betrieb in einem kontinuierlichen Regelmodus (CCM), wenn der Strom durch die Spule während des Zyklus nie auf null abfällt. Die Valley-Modus-Phasen unterstützen nur den Betrieb im kontinuierlichen Regelmodus (CCM) und sind nur bei hohen Strömen aktiviert. Ein Offset-Strom gleicht den Peak-Strom aller Phasen ab.
  • Die obigen und andere Aufgaben werden ferner durch ein Verfahren für einen mehrphasigen Abwärtsschaltwandler erreicht, der Phasen sowohl im Peak-Modus als auch im Valley-Modus bereitstellt. Die Schritte umfassen das Bereitstellen eines hybriden Abwärtsschaltwandlers, der Master- und Slave-Phasen im Peak-Modus für geringe Lasten und DCM/CCM-Betrieb bereitstellt, und das Hinzufügen von Slave-Phasen im Valley-Modus nur für höhere Lasten und CCM-Betrieb. Ein hybrider Abwärtsschaltwandler stellt die Ströme im Peak-Modus und im Valley-Modus aller Phasen zusammen bereit. Ein gemeinsamer Transkonduktanzverstärker (OTA) stellt Stromgrenzen sowohl im Peak-Modus als auch im Valley-Modus bereit. Ein Peak-Strom-Stellantrieb wird bereitgestellt, um die Ströme im Peak-Modus und im Valley-Modus zur besseren Effizienz anzupassen.
  • Bei diversen Ausführungsformen kann die Funktion erreicht werden, indem ein Abwärtsschaltwandler mit Phasen bei verschiedenen Frequenzen und verschiedenen Spulenwerten umgesetzt wird.
  • Bei diversen Ausführungsformen kann die Funktion erreicht werden, indem ein PMOS-High-Side-Bauteil und ein NMOS-Low-Side-Bauteil eingesetzt werden.
  • Figurenliste
  • Es zeigen:
    • 1 ein Schaltbild, das einen Abwärtsschaltwandler im Peak-Strommodus abbildet, wobei die Peak-PMOS-Stromgrenze zum Ausgangsspannungsfehler proportional ist.
    • 2a ein Schaltbild, das einen Abwärtsschaltwandler abbildet, der mit einem Peak-Strom-Stellantrieb umgesetzt ist, wobei das Abtasten und Vergleichen des LX-Knoten und der Referenzspannungen erreicht wird.
    • 2b ein Blockdiagramm, welches das Peak-Strom-Stellantriebsverfahren für einen Abwärtsschaltwandler zeigt.
    • 2c ein Blockdiagramm, das einen hybriden Abwärtsschaltwandler abbildet, der Stromphasen sowohl im Peak-Modus als auch im Valley-Modus verwendet und die Grundsätze der Offenbarung ausbildet.
    • 3 ein Signaldiagramm, das den Betrieb eines hybriden Abwärtsschaltwandlers abbildet, wobei mehrere Phasen über verschiedene Lastbereiche arbeiten, und der die Grundsätze der Offenbarung ausbildet.
    • 4 ein Blockdiagramm, das ein ausführliches System eines hybriden Abwärtsschaltwandlers abbildet, das eine Regelung sowohl im Peak-Modus als auch im Valley-Modus verwendet, und einen gemeinsamen Transkonduktanzverstärker zum Regeln aller Phasen, welche die Grundsätze der Offenbarung ausbilden.
    • 5 ein Ablaufschema, das ein Verfahren zum Umsetzen eines hybriden Abwärtsschaltwandlers abbildet, das die Grundsätze der Offenbarung ausbildet.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Ein Abwärtsschaltwandler arbeitet im Allgemeinen mit niedrigen Tastverhältnissen für eine hohe Eingangsversorgung und eine niedrige Ausgangsspannung. In dem Maße wie die Schaltfrequenzen zunehmen, wird die Einschaltzeit des High-Side-Bauteils sehr kurz, und es wird schwierig oder sogar unmöglich, die Funktion der Stromgrenze des High-Side-Bauteils umzusetzen. Der Regelkreis ist unfähig zu regulieren, wodurch es unmöglich gemacht wird, die Stromregelung im Peak-Modus in dem Schaltwandler zu verwenden. Für die vorliegende Offenbarung kann eine Kombination aus Peak-Modus- und Valley-Modus-Schaltwandlern mit verschiedenen Frequenzen umgesetzt werden. Dies ermöglicht den Hochfrequenzbetrieb eines Valley-Modus-Schaltwandlers, während man die Peak-Modus-Phasen behalten kann, um einen Niedriglastbetrieb mit niedriger Frequenz und hoher Induktivität zu unterstützen. Obwohl die Stromregelung im Valley-Modus mit dem DCM problematisch sein kann, wird die Bauform eines DCM-Peak-Modus-Schaltwandlers integriert.
  • Für eine hohe Schaltfrequenz ist die Valley-Modus-Regelung praktischer. Bei der Valley-Modus-Regelung wird das Low-Side-Bauteil durch den Taktgeber eingeschaltet und durch den Regelkreis ausgeschaltet. Die Einschaltdauer des High-Side-Bauteils ist dann nur durch die Ausschaltzeit des Low-Side-Bauteils definiert, was viel höhere Schaltfrequenzen zulässt. Die Verwendung der Stromregelung im Valley-Modus ermöglicht es, das Problem der Einschaltzeit des High-Side-Bauteils zu umgehen, wo der Strom des Low-Side-Bauteils im Valley-Modus geregelt wird. Das High-Side-Bauteil und das Low-Side-Bauteil sind typischerweise jedoch ohne Einschränkung jeweils ein PMOS- bzw. NMOS-Bauteil.
  • 2a ist ein Schaltbild 200, das einen Abwärtsschaltwandler abbildet, der mit einem Peak-Strom-Stellantrieb umgesetzt ist, wobei das Abtasten und Vergleichen des LX-Knotens und der Referenzspannungen erreicht wird, und der die Grundsätze der Offenbarung ausbildet. Die Schaltung tastet die Knotenspannung VLX ab und speichert die Ausgangsspannung VOUT über die Spule 230 an dem Kondensator 235. Die Referenzspannung VREF wird ebenfalls abgetastet.
  • Der Referenzstrom IREF wird anhand eines angepassten PMOS 250 aufgenommen, der an einen Teil der PMOS-Durchgangsbauteile angepasst ist. Der Referenzstrom generiert einen Spannungsabfall über die angepassten Bauteile, der mit dem Spannungsabfall VLX in dem High-Side-Durchgangsbauteil 220 verglichen wird, das mit GATP Low und GP_N High anhand des Invertierers 210 eingeschaltet wird. Die Abtastschalter 240 und 260 werden mit dem gleichen Steuersignal GP_N über den Invertierer 245 eingeschaltet. Die Spannung an VLX schwingt und schwingt sich schließlich aus. Wenn das High-Side-Durchgangsbauteil 220 ausgeschaltet wird, indem GP_N Low wird, werden auch die Abtastschalter ausgeschaltet. Dies speichert die endgültigen Werte von VLX und VREF an den Abtastkondensatoren 270 und 275 als Eingaben in den Komparator 280. Das High-Side-Bauteil 220 ist typischerweise jedoch ohne Einschränkung ein PMOS-Bauteil.
  • Der Komparator 280 tastet nur die endgültigen Werte während der Einschaltzeit des Low-Side-Bauteils 225 ab und kann nach Art eines Leseverstärkers ausgestaltet sein, um hohe Genauigkeit und geringe Komplexität sicherzustellen. Das Low-Side-Bauteil 225 wird mit GATN High, wie durch GN Low bestimmt, anhand des Invertierers 215 eingeschaltet. Der Komparator bestimmt, welche Spannung größer ist, die endgültige Knotenspannung VLX am Ende der Einschaltzeit des High-Side-Bauteils oder die Referenzspannung VREF. Der Ausgang des Komparators stellt das Signal I_GT_TARGET ein, wenn der Peak-Strom größer als die angestrebte Stromgrenze ist. Das Low-Side-Bauteil 225 ist typischerweise jedoch ohne Einschränkung ein NMOS-Bauteil.
  • 2b ist ein Blockdiagramm 282, welches das Peak-Strom-Stellantriebsverfahren der Schaltung 200 für einen Abwärtsschaltwandler abbildet, das die Grundsätze der Offenbarung ausbildet. Die Knotenspannung VLX an dem Drain des High-Side-Bauteils 220 und dem Drain des Low-Side-Bauteils 225 wird über den Schalter 240 und den Kondensator 275 bei 283 als ILIMIT abgetastet. Das Abtasten erfolgt an dem Punkt des Peak-Spulenstroms ICOIL, wenn das High-Side-Bauteil 220 mit dem Regelsignal GP_N anhand des Invertierers 210 ausschaltet. Die abgetastete Knotenspannung VLX wird mit der Referenzspannung VREF, dem Spannungsabfall über die angepassten Bauteile 250, bei 284 verglichen, um zu bestimmen, ob der Peak-Spulenstrom höher oder niedriger als der Peak-Zielstrom ist, wie durch einen OTA bestimmt, der auf einen maximalen Wert programmiert ist. Der Ausgang des Komparators 280 bestimmt, ob der Zähler 285 in jedem Zyklus mit dem Regelsignal GN aufwärts oder abwärts zählt. Die Ausgabe des Zählers wird verwendet, um den ausgegebenen IDAC-Strom ISERVO 286 zu programmieren, um jeweils den Peak-Valley-Modus-Strom zu erhöhen oder den Peak-Peak-Modus-Strom zu verringern. ISERVO wird verwendet, um die Stromgrenze zu versetzen, um die Wirkung der Kompensationsrampe und der Spulenstromwelligkeit aus dem Schaltwandler bei 287 in ILIMIT zu entfernen.
  • Die Valley-Modus-Regelung ist viel schwieriger mit einem praktischen Betrieb im diskontinuierlichen Regelmodus (DCM) auszulegen. Bei geringen Lastströmen darf der Ausgang nicht immer schaltend sein, und bei der Valley-Modus-Regelung besteht der erste Arbeitsgang darin, das Low-Side-Bauteil einzuschalten. Dies ist nicht das richtige Verhalten für einen Modus mit Pulsfrequenzmodulation (PFM), wenn leichte Lasten angesteuert werden. Im PFM-Modus wird die Schaltfrequenz reduziert, während verhindert wird, dass der Spulenstrom unter null abfällt. Die Regelkreislogik könnte verwendet werden, um das High-Side-Bauteil einzuschalten, es ist jedoch unklar, wann das Low-Side-Bauteil einzuschalten ist. Um die Effizienz zu maximieren, sollte der Peak-Strom im PFM-Modus gut geregelt werden. Dies würde es benötigen, einen Peak-Modus-Regelkreis innerhalb des Valley-Modus-Regelkreises hinzuzufügen. Als eine Lösung schlägt die vorliegende Offenbarung einen hybriden Abwärtsschaltwandler vor, der Phasen sowohl im Peak-Modus als auch im Valley-Modus zusammen verwendet.
  • 2c ist ein Blockdiagramm 290, das einen hybriden Abwärtsschaltwandler abbildet, der Stromphasen sowohl im Peak-Modus als auch im Valley-Modus verwendet und die Grundsätze der Offenbarung ausbildet. Es wird eine Master-Phase phase0 297 definiert, die bei geringen Lasten arbeitet. Diese Master-Phase verwendet eine Peak-Modus-Regelung und unterstützt diskontinuierliche und kontinuierliche Betriebsmodi. Es wird eine Slave-Phase phase1 295 mit der Spule 296 definiert, die bei einer niedrigen Frequenz und einer hohen Induktivität arbeitet. Diese Slave-Phase unterstützt kein DCM, arbeitet jedoch nur im kontinuierlichen Stromflussmodus. Die Master-Phase würde typischerweise eine viel niedrigere Schaltfrequenz und eine viel größere Spule 298 mit einem höheren Wert verwenden. Die Slave-Phasen phase2 293 und phase3 291 würden dann typischerweise jeweils viel höhere Schaltfrequenzen und Spulen 294 und 292 mit viel kleineren Werten verwenden. Dies vereinfacht die Auslegung der Valley-Modus-Phasen wesentlich, und die Ausgangsspannung VOUT wird über den Kondensator 299 in dem hybriden Abwärtsregler der Offenbarung gespeichert. Eine Peak-Stromgrenze, ILIMIT, ist für die Peak-Modus-Phasen und die Valley-Modus-Slave-Phasen konfiguriert, und die Spulenströme der Peak-Modus-Phasen und der Valley-Modus-Phasen werden unter Verwendung von Peak-Strom-Stellantrieb, ISERVO, konfiguriert.
  • Es gibt keine Einschränkung dafür, wie viele Master- und Slave-Phasen definiert werden können. Mehrere Master-Phasen können bei verschiedenen Frequenzen und mit verschiedenen Spulenwerten arbeiten. Mehrere Slave-Phasen können bei verschiedenen Frequenzen und mit verschiedenen Spulenwerten arbeiten. Nicht alle Peak-Modus-Phasen müssen den DCM-Betrieb unterstützen, doch mindestens eine sollte es tun.
  • 3 ist ein Signaldiagramm 300, das den Betrieb eines hybriden Abwärtsschaltwandlers mit mehreren Phasen, die über verschiedene ILOAD-Bereiche arbeiten, abbildet, der die Grundsätze der Offenbarung ausbildet. Nur die Master-Phase, die bei geringen Lasten und unter Verwendung der Peak-Modus-Regelung arbeitet, unterstützt den Betrieb im diskontinuierlichen Modus, wie in dem Teil ganz links von 3 gezeigt. Die Slave-Phasen, die Peak- und Valley-Modus-Regelungen verwenden, unterstützen den kontinuierlichen Stromflussmodus. Der ICOIL-Strom der Master- 330 und Slave-Phasen 310 und 320 wird durch einen OTA-Regelstrom geregelt, der auf einen maximalen Wert programmiert ist. Es wird nur ein einziger OTA bereitgestellt, und die Ausgabe desselben wird sowohl für die Master- als auch für die Slave-Phasen verwendet. Der OTA-Strom definiert den Peak-Spulenstrom in den Master- und Slave-Peak-Modus-Phasen für niedrigere Frequenzen und größere Spulen, und der Valley-Spulenstrom in den Slave-Valley-Modus-Phasen für höhere Frequenzen und kleinere Spulen. Die Verwendung der Peak-Modus-Regelung in Master- und Slave-Phasen und der Valley-Modus-Regelung in Slave-Phasen ermöglicht es dem Abwärtsschaltwandler, VOUT als einzelner Wandler richtig zu regulieren. Dies ist vorteilhaft zum Abgleichen der Spulenströme zwischen den Peak-Modus- und Valley-Modus-Phasen, und es kann unter Verwendung des Peak-Strom-Stellantriebs erfolgen.
  • 4 ist ein Blockdiagramm 400, das ein ausführliches System eines hybriden Abwärtsschaltwandlers abbildet, das eine Regelung sowohl im Peak-Modus als auch im Valley-Modus und einen gemeinsamen Transkonduktanzverstärker (OTA) für die Stromregelung aller Phasen verwendet und die Grundsätze der Offenbarung ausbildet. Dieses System setzt eine festgelegte Kompensationsrampe in jeder Phase um, um eine subharmonische Schwingung zu verhindern, und verwendet auch einen Peak-Strom-Stellantrieb, um die Stromgrenzen an den OTA-Regelstrom, der auf einen maximalen Wert programmiert ist, anzupassen.
  • Die Transkonduktanz- (gm) Stufe 410 des Blockdiagramms 400 besteht aus einer OTA-Logik 412. Die OTA-Logik 412 erzeugt eine Peak-Stromgrenze, die zu der DAC-Referenzspannung im Vergleich zur ausgegebenen Rückführspannung proportional ist, die beide Eingaben für die OTA-Logik 412 sind. Eben diese Peak-Stromgrenze wird in den Peak-Strom-Stellantrieben der Peak-Modus-Master-Phase 420, der Peak-Modus-Slave-Phase 430 und der Valley-Modus-Slave-Phase 440 verwendet. Die Peak-Stromgrenze regelt alle Peak-Modus- und Valley-Modus-Ströme mit der angestrebten Ansteuerstromgrenze 422 von IOTA_MASTER in der Peak-Modus-Master-Phase, der angestrebten Ansteuerstromgrenze 432 von IOTA_INTER in der Peak-Modus-Slave-Phase und der angestrebten Ansteuerstromgrenze 442 von IOTA_SLAVE in der Valley-Modus-Slave-Phase.
  • Die Peak-Modus-Master-Phase 420 besteht aus dem Peak-Strom-Stellantrieb 425 und dem Komparator 426, der Kompensationsrampe 423 und dem Referenzstrom 424. Die Regellogik 427 berücksichtigt die Ausgabe des Peak-Strom-Stellantriebs, den Referenzstrom und die angestrebte Stromgrenze ILIMIT_MASTER in ILIMIT_REF_MASTER und ändert den Offset-Strom, um den Peak-Modus-Strom aufwärts näher an die Stromgrenze zu bringen. VLX_SNS_MASTER ist eine Eingabe für den Komparator, und falls die Ausgabe niedrig ist, bewirkt die Regellogik 427, dass das High-Side-Bauteil des Peak-Strom-Stellantriebs ausgeschaltet wird.
  • Die Peak-Modus-Slave-Phase 430 besteht aus einem Peak-Strom-Stellantrieb 435 und einem Komparator 436, einer Kompensationsrampe 433 und einem Referenzstrom 434. Die Regellogik 437 berücksichtigt die Ausgabe des Peak-Strom-Stellantriebs, den Referenzstrom und die angestrebte Stromgrenze in ILIMIT_REF_INTER und ändert den Offset-Strom, um den Peak-Modus-Strom aufwärts näher an die Stromgrenze zu bringen. VLX_SNS_INTER ist eine Eingabe für den Komparator, und falls die Ausgabe niedrig ist, bewirkt die Regellogik 437, dass das High-Side-Bauteil des Peak-Strom-Stellantriebs ausgeschaltet wird.
  • Die Valley-Modus-Slave-Phase 440 besteht aus einem Peak-Strom-Stellantrieb 445 und einem Komparator 446, einer Kompensationsrampe 443 und einem Referenzstrom 444. Die Regellogik 447 berücksichtigt die Ausgabe des Peak-Strom-Stellantriebs, den Referenzstrom und die angestrebte Stromgrenze in ILIMIT_REF_SLAVE und ändert den Offset-Strom, um den Valley-Modus-Strom abwärts näher an die Stromgrenze zu bringen. VLX_SNS_SLAVES ist eine Eingabe für den Komparator, und falls die Ausgabe hoch ist, bewirkt die Regellogik 447, dass das High-Side-Bauteil des Peak-Strom-Stellantriebs ausgeschaltet wird.
  • Der OTA-Strom aus Block 410 wird an eine Klemmschaltung 422 ausgegeben, die den maximalen und minimalen Bereich des OTA-Stroms definiert. Die Ausgabe der Klemmschaltung 422 wird an den Addierer ausgegeben. Die Generatorschaltung 423 für die Kompensationsrampe erstellt dann ein Rampensignal, das zu dem Taktgeber synchron ist, der ebenfalls an den Addierer ausgegeben wird. Die Kompensationsrampe muss von der Peak-Stromgrenze, die durch den OTA-Strom definiert wird, subtrahiert werden, und die Kompensationsrampe kann als negativer Rampenstrom angesehen werden. Der Peak-Strom-Stellantriebstrom 424 wird ebenfalls an den Addierer ausgegeben. Dieser Strom dient als Offset, um den DC-Effekt der Kompensationsrampe zu entfernen. Alle drei Ströme 422, 423 und 424 sind Eingaben für den Addierer. Der Addierer summiert die Ströme und der sich ergebende kombinierte Ausgangsstrom wird von dem Abwärtsschaltwandler bei 426 als Peak-Stromgrenze verwendet.
  • Der summierte Strom von dem Addierer wird anhand des Lesebauteils abgeleitet, wobei es sich um ein kleines skaliertes Bauteil handelt, das an das Durchgangsbauteil angepasst ist. Dies wird bei 428 durch das obere Paar von in Reihe geschalteten Bauteilen angegeben. Die Spannung, die dadurch im Verhältnis zu der Versorgungsspannung entsteht, wird mit der LX-Spannung verglichen. Die LX-Spannung wird anhand eines angepassten Paars von in Reihe geschalteten Bauteilen gelesen, die bei 428 durch das untere Paar von in Reihe geschalteten Bauteilen angegeben ist. Der SNS-Teil des Namens bedeutet, dass es sich um ein impedanzangepasstes Lesesignal und nicht um die direkte LX-Spannung handelt.
  • Bei 428 ist das Hauptpaar von Durchgangsbauteilen auf der linken Seite gezeigt. Es gibt ein Paar von Bauteilen, durch die der summierte Peak-Grenzstrom abgeleitet wird. Dies generiert einen Spannungsabfall im Verhältnis zur Versorgungsspannung. Falls der Abfall über das Durchgangsbauteil größer als dieser Referenzspannungsabfall ist, ist der Ausgangsstrom höher als die Peak-Stromgrenze. Das untere Paar von in Reihe geschalteten Bauteilen wird als Impedanzanpassungsbauteile verwendet, um sicherzustellen, dass der Leseweg die gleiche Impedanz wie der Referenzweg aufweist.
  • 4 ist ein Beispiel, das zwei Peak-Modus-Phasen und eine Valley-Modus-Phase zeigt. Es kann eine beliebige Kombination von einer oder mehreren Peak-Modus-Phasen und einer oder mehreren Valley-Modus-Phasen geben.
  • Das High-Side-Bauteil des Peak-Strom-Stellantriebs ist typischerweise, jedoch ohne Einschränkung, ein PMOS-Bauteil.
  • 5 ist ein Ablaufschema 500 eines Verfahrens zum Umsetzen eines hybriden Abwärtsschaltwandlers, der die Grundsätze der Offenbarung ausbildet. Schritt 510 bildet einen hybriden Abwärtsschaltwandler ab, der sowohl Master- als auch Slave-Phasen im Peak-Modus für geringe Lasten und DCM- oder CCM-Betrieb bereitstellt, und Valley-Modus-Slave-Phasen für höhere Lasten und CCM-Betrieb bereitstellt. Schritt 520 zeigt einen hybriden Abwärtsschaltwandler, der Ströme im Peak-Modus und im Valley-Modus aller Phasen zusammen bereitstellt. Schritt 530 bildet einen hybriden Abwärtsschaltwandler ab, der Ströme sowohl im Peak-Modus als auch im Valley-Modus mit einem gemeinsamen Transkonduktanzverstärker bereitstellt. Schritt 540 zeigt einen hybriden Abwärtsschaltwandler, der das Anpassen der Ströme im Peak-Modus und im Valley-Modus mit einem Peak-Strom-Stellantrieb zur besseren Effizienz bereitstellt.
  • Die Vorteile von einer oder mehreren Ausführungsformen der vorliegenden Offenbarung umfassen eine einfache Umsetzung eines hochfrequenten Abwärtsschaltwandlers, der die Vorzüge von Spulen mit kleinen Werten mit reduzierter PCB-Fläche und verbessertem Lastspitzenverhalten und die Effizienz von Spulen mit großen Werten bietet. Der offenbarte hybride Abwärtsregler ermöglicht eine getrennte Stromregelung gegenüber dem Haupt-Valley-Modus-CCM-Regelkreis. Der Gütefaktor von DCDC, um eine maximale Leistung mit maximaler Effizienz unter Verwendung der kleinsten Anschlussfläche zu übertragen, wird verbessert, und eine hohe VIN gegenüber einer niedrigen VOUT wird über einen sehr breiten ILOAD-Bereich bereitgestellt.
  • Obwohl die vorliegende Erfindung insbesondere gezeigt und mit Bezug auf ihre bevorzugten Ausführungsformen beschrieben wurde, wird der Fachmann verstehen, dass diverse Änderungen der Form und Einzelheiten vorgenommen werden können, ohne Geist und Umfang der Erfindung zu verlassen.

Claims (23)

  1. Hybrider Abwärtsschaltwandler, umfassend: eine oder mehrere Peak-Modus-Phasen; eine oder mehrere Valley-Modus-Phasen; wobei die Peak-Modus-Phasen und die Valley-Modus-Phasen dazu konfiguriert sind, Spulenströme zu haben, die unter Verwendung eines Peak-Strom-Stellantriebs durch ein gemeinsames Regelsignal geregelt werden.
  2. Hybrider Abwärtsschaltwandler nach Anspruch 1, wobei eine Peak-Stromgrenze für eine Peak-Modus-Master-Phase und eine oder mehrere Peak-Modus-Slave- und Valley-Modus-Slave-Phasen konfiguriert sind.
  3. Hybrider Abwärtsschaltwandler nach Anspruch 1 oder 2, wobei die Peak-Modus-Phasen konfiguriert sind, um immer aktiviert zu sein, und die Valley-Modus-Phasen konfiguriert sind, um nur bei hohen Strömen aktiviert zu sein.
  4. Hybrider Abwärtsschaltwandler nach einem der vorhergehenden Ansprüche, wobei eine Master-Phase konfiguriert ist, um bei niedrigen Lasten zu arbeiten, die Peak-Modus-Regelung zu verwenden und einen Betrieb im diskontinuierlichen Modus zu unterstützen.
  5. Hybrider Abwärtsschaltwandler nach einem der vorhergehenden Ansprüche, wobei eine Slave-Phase konfiguriert ist, um bei hohen Lasten zu arbeiten, eine Valley-Modus-Regelung zu verwenden und einen kontinuierlichen Stromflussmodus zu unterstützen, oder bei niedrigen Lasten zu arbeiten, oder um eine Peak-Modus-Regelung zu verwenden und einen kontinuierlichen Stromflussmodus zu unterstützen.
  6. Hybrider Abwärtsschaltwandler nach einem der vorhergehenden Ansprüche, wobei nicht alle Peak-Modus-Phasen konfiguriert sind, um einen Betrieb im diskontinuierlichen Modus zu unterstützen.
  7. Hybrider Abwärtsschaltwandler nach einem der vorhergehenden Ansprüche, wobei eine Master-Phase für eine viel niedrigere Schaltfrequenz und eine Spule mit einem viel höheren Wert als eine Slave-Phase konfiguriert ist.
  8. Hybrider Abwärtsschaltwandler nach einem der vorhergehenden Ansprüche, wobei eine Slave-Phase für eine viel höhere Schaltfrequenz und eine Spule mit einem viel kleineren Wert als eine Master-Phase oder für eine viel niedrigere Schaltfrequenz und eine Spule mit einem viel höheren Wert als die Master-Phase konfiguriert ist.
  9. Hybrider Abwärtsschaltwandler nach einem der vorhergehenden Ansprüche, derart konfiguriert, dass es keine Einschränkung für die Anzahl der definierten Master- und Slave-Phasen gibt.
  10. Hybrider Abwärtsschaltwandler nach einem der vorhergehenden Ansprüche, wobei mehrere Master-Phasen konfiguriert sind, um auf verschiedenen Frequenzen und mit verschiedenen Spulenwerten als andere Master- und Slave-Phasen zu arbeiten.
  11. Hybrider Abwärtsschaltwandler nach einem der vorhergehenden Ansprüche, wobei mehrere Slave-Phasen konfiguriert sind, um mit verschiedenen Frequenzen und mit verschiedenen Spulenwerten als andere Master- und Slave-Phasen zu arbeiten.
  12. Verfahren zum Betreiben eines hybriden Abwärtsschaltwandlers, umfassend folgende Schritte: Bereitstellen eines hybriden Abwärtsschaltwandlers, der Master- oder Slave-Phasen im Peak-Modus für geringe Lasten und DCM- oder CCM-Betrieb und Valley-Modus-Slave-Phasen für höhere Lasten und CCM-Betrieb umfasst; und Regeln der Ströme der Peak-Modus- und der Valley-Modus-Phase bzw. - Phasen mit einem gemeinsamen Regelsignal von einem gemeinsamen Transkonduktanzverstärker (OTA) unter Verwendung eines Peak-Strom-Stellantriebs.
  13. Verfahren zum Betreiben eines hybriden Abwärtsschaltwandlers nach Anspruch 12, wobei die Master- oder Slave-Phasen im Peak-Modus immer verwendet werden und die Valley-Modus-Slave-Phasen nur bei hohen Strömen verwendet werden.
  14. Verfahren zum Betreiben eines hybriden Abwärtsschaltwandlers nach Anspruch 12 oder 13, wobei die Phasen sowohl im Peak-Modus als auch im Valley-Modus gleichzeitig betrieben werden.
  15. Verfahren zum Betreiben eines hybriden Abwärtsschaltwandlers nach Anspruch 12, 13 oder 14, wobei die Master- und Slave-Phasen durch den Regelstrom des gleichen Transkonduktanzverstärkers (OTA), der auf einen maximalen Wert programmiert ist, geregelt werden, und der OTA-Strom eine Peak-Stromgrenze in den Peak-Modus-Phasen und einen Valley-Grenzstrom in den Valley-Modus-Phasen umfasst.
  16. Verfahren zum Betreiben eines hybriden Abwärtsschaltwandlers nach einem der Ansprüche 12 bis 15, wobei die Spulenströme zwischen den Phasen im Peak-Modus und im Valley-Modus unter Verwendung eines Peak-Strom-Stellantriebs angepasst werden.
  17. Hybrider Abwärtsschaltwandler, umfassend: eine Transkonduktanz- (gm) Stufe (410), ferner umfassend: einen Transkonduktanzverstärker (OTA) (412), der konfiguriert ist, um eine Peak-Stromgrenze zu erzeugen, die zu einer DAC-Referenzspannung im Vergleich zu einer ausgegebenen Rückführspannung proportional ist; und mehrere Phasen (420, 430, 440), wobei eine oder mehrere Phasen bei der Stromregelung im Peak-Modus arbeiten und eine oder mehrere Phasen bei der Stromregelung im Valley-Modus arbeiten, wobei jede der Phasen Folgendes umfasst: einen Peak-Strom-Stellantrieb (425, 435, 445), der konfiguriert ist, um die Ströme im Peak-Modus und im Valley-Modus an die OTA-Peak-Stromgrenze anzupassen; angepasste Versorgungsreferenzströme; eine Komparatorlogik (426, 436, 446), die konfiguriert ist, um das High-Side-Bauteil des Peak-Strom-Stellantriebs auszuschalten; eine Regellogik (427, 437, 447), die konfiguriert ist, um einen Offset-Strom zu ändern, damit er die Ströme im Peak-Modus und im Valley-Modus näher an die Stromgrenze bringt; und Kompensationsrampen (428, 438, 448), die konfiguriert sind, um von den Stromregelungen im Peak-Modus subtrahiert zu werden und zu den Stromregelungen im Valley-Modus addiert zu werden, um eine subharmonische Schwingung zu verhindern.
  18. Hybrider Abwärtsschaltwandler nach Anspruch 17, wobei die Peak-Stromgrenze mit dem Peak-Strom-Stellantrieb für eine Peak-Modus-Master-Phase und eine oder mehrere Peak-Modus-Slave- und Valley-Modus-Slave-Phasen konfiguriert ist.
  19. Hybrider Abwärtsschaltwandler nach Anspruch 17 oder 18, wobei die Phasen im Peak-Modus und im Valley-Modus konfiguriert sind, um gleichzeitig zu arbeiten.
  20. Hybrider Abwärtsschaltwandler nach einem der Ansprüche 17 bis 19, derart konfiguriert, dass es keine Einschränkung für die Anzahl der definierten Master- und Slave-Phasen gibt.
  21. Hybrider Abwärtsschaltwandler nach einem der Ansprüche 17 bis 20, wobei die Master- und Slave-Phasen für den Strom eines gemeinsamen Transkonduktanzverstärkers (OTA), der auf einen maximalen Wert programmiert ist, konfiguriert sind.
  22. Hybrider Abwärtsschaltwandler nach einem der Ansprüche 17 bis 21, wobei der OTA-Strom konfiguriert ist, um die Peak-Stromgrenze in den Peak-Modus-Phasen und den Valley-Grenzstrom in den Valley-Modus-Phasen zu umfassen.
  23. Hybrider Abwärtsschaltwandler nach einem der Ansprüche 17 bis 22, wobei die Phasen im Peak-Modus und im Valley-Modus unter Verwendung des Peak-Strom-Stellantriebs konfiguriert werden bzw. sind.
DE102016214446.4A 2016-06-22 2016-08-04 Hybrider Abwärtsregler Active DE102016214446B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/189,210 US10170986B2 (en) 2016-06-22 2016-06-22 Hybrid buck
US15/189,210 2016-06-22

Publications (2)

Publication Number Publication Date
DE102016214446A1 DE102016214446A1 (de) 2017-12-28
DE102016214446B4 true DE102016214446B4 (de) 2019-03-28

Family

ID=60579516

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016214446.4A Active DE102016214446B4 (de) 2016-06-22 2016-08-04 Hybrider Abwärtsregler

Country Status (2)

Country Link
US (1) US10170986B2 (de)
DE (1) DE102016214446B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016211163B4 (de) * 2016-06-22 2019-05-23 Dialog Semiconductor (Uk) Limited Mehrphasen-Mehrstufen-Schaltleistungsumsetzersystem, elektronische Vorrichtung und Verfahren zum Betreiben eines Mehrphasen-Mehrstufen-Schaltleistungsumsetzersystems
US10523119B2 (en) * 2017-07-05 2019-12-31 Dialog Semiconductor (Uk) Limited Compensation ramp offset removal
US10439482B2 (en) * 2017-09-22 2019-10-08 Texas Instruments Incorporated Adaptive drive strength switching converter
US11095223B2 (en) 2018-10-26 2021-08-17 Maxlinear, Inc. Method and system for ripple suppression in multi-phase buck converters
CN110401329B (zh) * 2019-07-26 2021-07-20 成都芯源系统有限公司 含菊花链架构的多相开关变换器及其故障保护方法
US12046986B2 (en) 2020-05-20 2024-07-23 Cirrus Logic Inc. Load regulation of a power converter based on adjustable output voltage thresholds
CN115668721B (zh) * 2020-05-20 2023-08-15 思睿逻辑国际半导体有限公司 功率转换器中的电流的随机化
US11876445B2 (en) * 2020-10-05 2024-01-16 Infineon Technologies Austria Ag Trans-inductance multi-phase power converters and control

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10047230A1 (de) 1999-11-02 2001-05-23 Fairchild Semiconductor Verlustfreie Stromabtastung in Tiefsetzstellern und Verfahren zum Konvertieren einer Spannung in eine kleinere Spannung
US20050093525A1 (en) 2003-10-29 2005-05-05 Intersil Americas Inc. Asymmetrical multiphase DC-to-DC power converter
US20150115917A1 (en) 2013-10-29 2015-04-30 Silergy Semiconductor Technology (Hangzhou) Ltd Control circuit for interleaved switching power supply
US20160365791A1 (en) 2015-06-10 2016-12-15 Dialog Semiconductor (Uk) Limited Dynamic Clock Divide for Current Boosting

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7107468B2 (en) 2003-07-08 2006-09-12 California Micro Devices Peak current sharing in a multi-phase buck converter power system
TW200641579A (en) 2004-12-10 2006-12-01 Nupower Semiconductor Inc Chipset with programmable synchronization architecture
US7791321B2 (en) 2007-02-23 2010-09-07 Virginia Tech Intellectual Properties, Inc. Coupled-inductor multi-phase buck converters
GB0912745D0 (en) * 2009-07-22 2009-08-26 Wolfson Microelectronics Plc Improvements relating to DC-DC converters
US20120062190A1 (en) * 2010-09-10 2012-03-15 Holger Haiplik Dc-dc converters
US9077244B2 (en) * 2012-05-30 2015-07-07 Linear Technology Corporation Expanding DC/DC converter into multiphase DC/DC converter
US8878509B2 (en) * 2012-08-17 2014-11-04 St-Ericsson Sa Current-mode controller for step-down (buck) converter
US9276470B2 (en) * 2012-08-31 2016-03-01 Maxim Integrated Products, Inc. Multiphase switching converters operating over wide load ranges
US9244473B2 (en) * 2013-05-08 2016-01-26 Intersil Americas LLC Current ramping during multiphase current regulation
US9837906B1 (en) * 2016-09-13 2017-12-05 Dialog Semiconductor (Uk) Limited Multiphase DCDC converter with asymmetric GM

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10047230A1 (de) 1999-11-02 2001-05-23 Fairchild Semiconductor Verlustfreie Stromabtastung in Tiefsetzstellern und Verfahren zum Konvertieren einer Spannung in eine kleinere Spannung
US20050093525A1 (en) 2003-10-29 2005-05-05 Intersil Americas Inc. Asymmetrical multiphase DC-to-DC power converter
US20150115917A1 (en) 2013-10-29 2015-04-30 Silergy Semiconductor Technology (Hangzhou) Ltd Control circuit for interleaved switching power supply
US20160365791A1 (en) 2015-06-10 2016-12-15 Dialog Semiconductor (Uk) Limited Dynamic Clock Divide for Current Boosting
DE102016210187A1 (de) 2015-06-10 2016-12-15 Dialog Semiconductor (Uk) Limited Dynamische Taktteilung zur Stromsteigerung

Also Published As

Publication number Publication date
DE102016214446A1 (de) 2017-12-28
US20170373594A1 (en) 2017-12-28
US10170986B2 (en) 2019-01-01

Similar Documents

Publication Publication Date Title
DE102016214446B4 (de) Hybrider Abwärtsregler
DE60224896T2 (de) Schaltungen und Verfahren zum Synchronisieren von Schaltreglern mit nicht-konstanter Frequenz durch eine Phasenregelschleife
DE60118161T2 (de) Stromwandler
DE102016207918B4 (de) Mehrfachphasenschaltwandler und Verfahren für einen Betrieb eines Mehrfachphasenschaltwandlers
DE102010009039B4 (de) Verfahren und Steuerschaltungen zum Steuern von Gleichstromstellerschaltungen zum Erzeugen einer geregelten Ausgangsspannung bei verringertem durchschnittlichem Induktorstrom
DE102011077174B4 (de) Verfahren und Vorrichtung zur DC/DC-Wandlung mit digital gesteuerter adaptiver Pulsfrequenz-Modulation
DE112011103717B4 (de) Kaskaden-Stromversorgungssystemarchitektur
DE112018004109T5 (de) Digitale steuerung eines verschachtelten leistungswandlers im geschalteten boundary-modus
DE102016200389A1 (de) Mehrschwellenwert-Alarmkomparatoren für Mehrphasen-Tiefsetzsteller-Phasenabschaltsteuerung
DE102020211701A1 (de) Regelkreisschaltung
DE102019206421A1 (de) Hybrid-Gleichspannungsleistungsumsetzer mit klkeinem Spannungsumsetzungsverhältnis
DE102013213625A1 (de) Mehrphasiger digitaler Current-Mode Controller mit dynamischer Stromzuordnung
DE102016101931A1 (de) Mehrphasen-Schaltspannungsregler mit asymmetrischer Phaseninduktivität
DE112012005353T5 (de) Steuerung von Energiewandlern mit kapazitiver Energieübertragung
DE112006002495T5 (de) Digitale Steuereinrichtung zur Leistungsfaktorkorrektur und diese aufweisende Wechselspannungs-zu-Gleichspannungsversorgung
DE112019004590T5 (de) Steuerung von nicht-invertierenden buck-boost-wandlern mit vier schaltern und einer einzelnen induktivität
DE202009013410U1 (de) Transiente Verarbeitungsvorrichtung für Leistungswandler
DE102011078245A1 (de) Spannungswandler und Spannungswandlungsverfahren
DE112007001128T5 (de) Mehrphasiger Leistungswandler mit ausgeglichenen Strömen
DE102007015567A1 (de) Gleichstrom/Gleichstrom-Wandler vom Typ mit Multiausgang
DE102015226526A1 (de) Hocheffizienz-DC-zu-DC-Wandler mit adaptiver Ausgangsstufe
DE102016217857A1 (de) Spitzenstromservo
DE102017220237B4 (de) Entfernen eines Kompensationsrampe-Offsets
DE102017128073A1 (de) Verfahren zum Betreiben eines Spannungswandlers und entsprechende Steuervorrichtung
DE60101694T2 (de) Rückkopplungsschleife für Leistungsumwandler

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final