DE102015109186A1

DE102015109186A1 - Halbleiteranordnung, Halbleitersystem und Verfahren zur Ausbildung einer Halbleiteranordnung

Info

Publication number: DE102015109186A1
Application number: DE102015109186.0A
Authority: DE
Inventors: Jürgen Hoegerl; Edward Fuergut
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2015-06-10
Filing date: 2015-06-10
Publication date: 2016-12-15
Also published as: US10115646B2; US20160365295A1; CN106252336B; CN106252336A

Abstract

Es wird eine Halbleiteranordnung bereitgestellt. Die Halbleiteranordnung kann umfassen: eine elektrisch leitfähige Platte mit einer Oberfläche, einer auf der Oberfläche der elektrisch leitfähigen Platte angeordneten Vielzahl von Leistungshalbleitervorrichtungen, wobei ein erster gesteuerter Anschluss jeder Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtungen mit der elektrisch leitfähigen Platte elektrisch gekoppelt sein kann, eine Vielzahl von elektrisch leitfähigen Blöcken, wobei jeder elektrisch leitfähige Block mit einem jeweiligen zweiten gesteuerten Anschluss jeder Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtungen elektrisch gekoppelt sein kann, und ein Verkapselungsmaterial, welches die Vielzahl von Leistungshalbleitervorrichtungen verkapselt, wobei zumindest eine Randregion der Oberfläche der elektrisch leitfähigen Platte frei vom Verkapselungsmaterial sein kann.

Description

Technisches Gebiet
Verschiedene Ausführungsformen betreffen im Allgemeinen eine Halbleiteranordnung, ein Halbleitersystem und ein Verfahren zur Ausbildung einer Halbleiteranordnung.
Hintergrund
Eine herkömmliche Halbleiteranordnung, z. B. eine Anordnung, die eine Vielzahl von Leistungshalbleitervorrichtungen, z. B. eine Presspackungsanordnung, umfasst, kann dadurch ausgebildet werden, dass die Vielzahl von Leistungshalbleitervorrichtungen und eine elektrisch leitfähige Platte zumindest teilweise verkapselt werden, wodurch ein gemeinsamer Anschluss, z. B. ein gemeinsam gesteuerter Anschluss, z. B. ein gemeinsamer Kollektorkontakt, in einem z. B. dielektrischen Verkapselungsmaterial gebildet werden kann. Die Verkapselung kann so angeordnet sein, dass sie die elektrisch leitfähige Platte von fünf Seiten verkapselt, d. h. auf einer obersten Fläche, auf der die Leistungshalbleitervorrichtungen angeordnet sein können, und auf Seitenflächen, die mit der obersten Fläche in Kontakt stehen. Eine unterste Fläche der elektrisch leitfähigen Platte kann frei oder zumindest teilweise frei vom Verkapselungsmaterial sein.
Das bedeutet, dass eine Schnittstelle zwischen der elektrisch leitfähigen Platte und dem Verkapselungsmaterial erzeugt werden kann, die gegenüber einer äußeren Umwelt offen sein kann. Durch diese Schnittstelle können Feuchtigkeit oder andere Substanzen, die für die Halbleiteranordnung schädigend sein können, in die Halbleiteranordnung eindringen und die Leistungshalbleitervorrichtungen erreichen, wodurch sie gegebenenfalls die Halbleiteranordnung schädigen.
Ferner kann die Halbleiteranordnung zum Betrieb in einer Haltevorrichtung gehalten werden. In dem Fall, dass die Haltevorichtung an den Seiten der Halbleitervorrichtung befestigt ist, muss sie möglicherweise am Verkapselungsmaterial befestigt sein, was einen Schwachpunkt der Halbleiteranordnung darstellen kann.
Zusammenfassung
Es wird eine Halbleiteranordnung bereitgestellt. Die Halbleiteranordnung kann eine elektrisch leitfähige Platte umfassen, die aufweist: eine Oberfläche, eine Vielzahl von auf der Oberfläche der elektrisch leitfähigen Platte angeordnete Leistungshalbleitervorrichtungen, wobei ein erster gesteuerter Anschluss jeder Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtungen mit der elektrisch leitfähigen Platte elektrisch gekoppelt sein kann, eine Vielzahl von elektrisch leitfähigen Blöcken, wobei jeder elektrisch leitfähige Block mit einem jeweiligen zweiten gesteuerten Anschluss jeder Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtungen elektrisch gekoppelt sein kann, sowie ein Verkapselungsmaterial, das die Vielzahl von Halbleitervorrichtungen verkapselt, wobei mindestens eine Randregion der Oberfläche der elektrisch leitfähigen Platte frei vom Verkapselungsmaterial sein kann.
Kurzbeschreibung der Zeichnungen
In den Zeichnungen betreffen gleiche Referenzzahlen gleiche Bauteile in allen unterschiedlichen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, wobei der Schwerpunkt im Allgemeinen auf dem Veranschaulichen der Prinzipien der Erfindung liegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, in denen:
1A bis 1C eine Halbleiteranordnung gemäß verschiedenen Ausführungsformen als Querschnittsansicht in 1B, und als perspektivische Ansichten der Halbleitervorrichtungen oder Teilen davon, in 1A beziehungsweise in 1C zeigt;
2A bis 2H Halbleiteranordnungen gemäß verschiedenen Ausführungsformen während unterschiedlichen Phasen ihrer Herstellung zeigen. 2A bis 2C zeigen perspektivische Ansichten; 2D bis 2H zeigen Querschnittsansichten;
3A und 3B perspektivische Ansichten einer Halbleiteranordnung gemäß verschiedenen Ausführungsformen während unterschiedlichen Phasen ihrer Herstellung zeigen;
4A bis 4E eine perspektivische Ansicht (4A) und Querschnittsansichten (4B bis 4E) einer Halbleiteranordnung gemäß verschiedenen Ausführungsformen mit einer Versiegelungsstruktur zeigen;
5 ein Halbleitersystem gemäß verschiedenen Ausführungsformen oben als Explosionsansicht und unten als perspektivische Ansicht zeigt;
6 ein Diagramm zeigt, das ein Verfahren zur Ausbildung einer Halbleiteranordnung gemäß verschiedenen Ausführungsformen darstellt; und
7 stellt ein Diagramm dar, das ein Verfahren zur Ausbildung einer Halbleiteranordnung gemäß verschiedenen Ausführungsformen darstellt.
Beschreibung
Die folgende Detailbeschreibung betrifft die beiligenden Zeichnungen, die durch Veranschaulichung spezifische Details und Ausführungsformen zeigen, in denen die Erfindung praktiziert werden kann.
Das Wort „beispielhaft” wird hier in seiner Bedeutung als „als Beispiel, Fall oder der Veranschaulichung dienend” verwendet. Jegliche Ausführungsform oder Auslegung, die hier als „beispielhaft” beschrieben wird, soll nicht notwendierweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Auslegungen verstanden werden.
Das Wort „über”, das in Bezug auf ein abgeschiedenes Material verwendet wird, das „über” einer Seite oder Oberfläche ausgebildet ist, kann hier in der Bedeutung verwendet werden, dass das abgeschiedene Material „direkt auf”, z. B. in Kontakt mit, der implizierten Seite oder Oberfläche ausgebildet sein kann. Das Wort „über”, das in Bezug auf ein abgeschiedenes Material verwendet wird, das „über” einer Seite oder Oberfläche ausgebildet ist, kann hier in der Bedeutung verwendet werden, dass das abgeschiedene Material „indirekt auf” der implizierten Seite oder Oberfläche ausgebildet sein kann, wobei eine oder mehrere zusätzliche Schichten zwischen der implizierten Seite oder Oberfläche und dem abgeschiedenen Material angeordnet sind.
Das Wort „Ring” ist so zu verstehen, dass es sich auf eine Struktur bezieht, die ringartig in sich geschlossen ist, ohne notwendigerweise kreisförmig zu sein (d. h. ein kreisförmiges Gebiet einzuschließen) oder eben zu sein. Anders gesagt kann der Ring ein Gebiet beliebiger Form einschließen, z. B. ein kreisförmiges, ellipsoides oder vieleckiges, z. B. ein rechteckiges Gebiet, das eben oder räumlich gekrümmt sein kann.
Verschiedene Aspekte der Offenbarung werden für Vorrichtungen bereitgestellt, und verschiedene Aspekte der Offenbarung werden für Verfahren bereitgestellt. Es ist zu verstehen, dass die grundlegenden Eigenschaften der Vorrichtungen auch auf die Verfahren zutreffen und umgekehrt. Daher kann eine doppelte Beschreibung solcher Eigenschaften aus Gründen der Kürze ausgelassen worden sein.
In verschiedenen Ausführungsformen kann eine Halbleiteranordnung eine Vielzahl von Leistungshalbleitervorrichtungen, eine Vielzahl von elektrisch leitfähigen Blöcken und eine elektrisch leitfähige Platte umfassen. Jeder der Halbleitervorrichtungen kann einen Halbleiterkörper umfassen, der eine Oberseite und eine Unterseite entgegengesetzt der Oberseite aufweist, einen ersten, auf der Unterseite angeordneten, gesteuerten Anschluss, und einen zweiten, auf der Oberseite angeordneten, gesteuerten Anschluss. Ferner kann die Leistungshalbleitervorrichtung einen Steueranschluss umfassen, der auf der Oberseite angeordnet sein kann und mittels dessen ein elektrischer Strom zwischen dem ersten gesteuerten Anschluss und dem zweiten gesteuerten Anschluss gesteuert werden kann.
Gesteuerte Anschlüsse sind in diesem Sinne so zu verstehen, dass sie Anschlüsse bedeuten, die auch als Elektroden bezeichnet werden, zwischen denen während des Betriebs des Halbleiterchips ein Laststrom durch den Halbleiterkörper fließen kann.
In verschiedenen Ausführungsformen können die Leistungshalbleitervorrichtungen Materialien sein, die durch ein Verkapselungsmaterial, z. B. ein dielektrisches Verkapselungsmaterial, miteinander halbschlüssig verbunden sind, um einen festen Verbund zu bilden, wobei sowohl die Leistungshalbleitervorrichtungen als auch das Verkapselungsmaterial Bestandteile des Verbundes sind. Hier, im Falle jeder Leistungshalbleitervorrichtung kann diese Seite des jeweils ersten gesteuerten Anschlusses, des zweiten gesteuerten Anschlusses und des Steueranschlusses der relevanten Chipanordnung, die dem Halbleiterkörper abgewandt ist, nicht oder zumindest nicht vollständig vom Verkapselungsmaterial bedeckt sein.
In verschiedenen Ausführungsformen können die oben beschriebenen Probleme dadurch gelöst werden, dass das Verkapselungsmaterial so angeordnet wird, dass die zumindest eine Randregion der elektrisch leitfähigen Platte frei von Verkapselungsmaterial ist. Zum Beispiel kann ein Rand der elektrisch leitfähigen Platte auf der Oberfläche frei vom Verkapselungsmaterial bleiben, auf der die Vielzahl von Leistungshalbleitervorrichtungen angeordnet sein können.
Auf diese Weise kann die elektrisch leitfähige Platte in verschiedenen Ausführungsformen in ihrer Ebene über das Verkapselungsmaterial hinausragen. Eine Haltevorrichtung kann an dem Abschnitt der elektrisch leitfähigen Platte befestigt sein, der über das Verkapselungsmaterial hinausragt. Anders gesagt kann die Haltevorrichtung die elektrisch leitfähige Platte, z. B. nur die elektrisch leitfähige Platte, verwenden, um die Halbleiteranordnung zu halten und dadurch einem Teil der Halbleiteranordnung, der nicht einen Schwachpunkt der Halbleiteranordnung darstellen kann, eine Befestigung bereitzustellen.
Ferner kann in verschiedenen Ausführungsformen eine Versiegelungsstruktur auf der zumindest einen. Randregion der Oberfläche der elektrisch leitfähigen Platte angeordnet sein. Dadurch kann ein Pfad zwischen dem Verkapselungsmaterial und der elektrisch leitfähigen Platte, der einen Außenraum mit der Vielzahl von Leistungshalbleitervorrichtungen verbindet, gegenüber dem Außenraum abgedichtet sein. In Kombination mit einer Versiegelung eines Pfades zwischen dem Verkapselungsmaterial und der Vielzahl von elektrisch leitfähigen Blöcken, die einen Außenraum mit der Vielzahl von Leistungshalbleitervorrichtungen verbindet, z. B. einer elektrisch leitfähigen Schicht, z. B. einer Metallschicht, die über der Vielzahl von elektrisch leitfähigen Blöcken und dem Verkapselungsmaterial angeordnet ist, z. B. kann eine hermetische Versiegelung der Vielzahl von Leistungshalbleitervorrichtungen in verschiedenen Ausführungsformen bereitgestellt werden.
In verschiedenen Ausführungsformen kann die Anordnung der Vielzahl von Leistungshalbleitervorrichtungen auf der elektrisch leitfähigen Platte so sein, dass eine Teilung der Halbleiteranordnung in kleinere Einheiten, z. B. durch Sägen, ausgelassen werden kann, wodurch Bearbeitungszeit gespart wird.
1A bis 1C zeigen eine Halbleiteranordnung 19 gemäß verschiedenen Ausführungsformen als Querschnittsansicht in 1B und als perspektivische Ansichten der Halbleiteranordnung 19 beziehungsweise Teilen davon in 1A beziehungsweise 1C.
In verschiedenen Ausführungsformen kann die Halbleiteranordnung 19 eine Vielzahl von Halbleitervorrichtungen 10 umfassen. Jede der Halbleitervorrichtungen 10 kann einen Halbleiterkörper umfassen. Der Halbleiterkörper kann ein Halbleitergrundmaterial umfassen, in dem p-leitende und n-leitende Halbleiterzonen enthalten sein können, um eine in den Halbleiterkörper integrierte Leistungshalbleiterkomponente zu realisieren. Darüber hinaus kann der Halbleiterchip auch so viele dielektrische Schichten wie gewünscht und elektrisch leitfähige Schichten, wie z. B. Metallisierungen, aus einem dotierten polykristallinen Halbleitermaterial wie z. B. polykristallinem Silizium, Silizidschichten, aber auch beliebige dielektrische Schichten wie z. B. Nitridschichten (z. B. Siliziumnitrid) oder Oxidschichten (z. B. Siliziumoxid), oder Passivierungsschichten wie z. B. Imidschichten aufweisen.
Das Halbleitergrundmaterial kann jegliches bekanntes Halbleitergrundmaterial sein, das für das Erzeugen von Halbleiterkomponenten üblich ist, zum Beispiel beliebige elementare Halbleiter (z. B. Silizium, Germanium), beliebige Verbindungshalbleiter (z. B. Galliumnitrid auf Silizium, II-VI-Halbleiter wie z. B. Zinkselenid oder Cadmiumsulfid, III-V-Halbleiter wie z. B. Galliumphosphid, Galliumarsenid, Indiumphosphid, Indiumantimonid, IV-IV-Halbleiter wie z. B. Siliziumcarbid oder Siliziumgermanium).
Zumindest ein Abschnitt der elektrisch leitfähigen Schichten kann als Anschlüsse ausgebildet sein. Jeder der Leistungshalbleitervorrichtungen 10 kann einen ersten, auf einer Unterseite angeordneten, gesteuerten Anschluss und einen zweiten, auf einer Oberseite angeordneten, gesteuerten Anschluss umfassen.
Die Leistungshalbleitervorrichtungen 10 können zum Beispiel eine Diode oder einen MOSFET, einen IGBT, allgemein einen IGFET, einen Bipolartransistor, einen Thyristor oder jegliche andere steuerbare Leistungshalbleiterkomponente umfassen. Der erste und zweite gesteuerte Anschluss können im Allgemeinen Kathode und Anode, Source und Drain, Drain und Source, Kollektor und Emitter oder Emitter und Kollektor einer beliebigen Leistungshalbleitervorrichtung sein.
Wenn die Leistungshalbleitervorrichtung 10 eine steuerbare Leistungshalbleitervorrichtung 10, das heißt eine Leistungshalbleitervorrichtung 10 mit einem Steueranschluss wie z. B. einem Gate-Anschluss (z. B. ein MOSFET, IGBT, IGFET, Thyristor) oder einem Basisanschluss (z. B. ein Bipolartransistor außer einem IGBT) ist, kann zusätzlich ein Steueranschluss vorhanden sein, der auf der Oberseite angeordnet sein kann und mittels dessen ein elektrischer Strom zwischen dem ersten gesteuerten Anschluss und dem zweiten gesteuerten Anschluss gesteuert werden kann.
In verschiedenen Ausführungsformen kann die Vielzahl von Leistungshalbleitervorrichtungen 10 nur eine Art von Halbleitervorrichtung umfassen, zum Beispiel nur IGBTs oder nur MOSFETs, z. B. mit identischen Eigenschaften oder mit Eigenschaften, die zwischen den einzelnen Halbleitervorrichtungen 10 variieren.
In verschiedenen Ausführungsformen kann die Vielzahl von Halbleitervorrichtungen 10 mehr als eine Art von Halbleitervorrichtung, zum Beispiel eine Mischung von IGBTs und MOSFETs, eine Mischung jeglicher der oben beschriebenen Halbleitervorrichtungen 10 und Ähnliches umfassen.
In verschiedenen Ausführungsformen kann eine Vielzahl von elektrisch leitfähigen Blöcken 12 auf der Seite jedes der zweiten gesteuerten Anschlüsse angeordnet sein, sodass sie von den Halbleiterkörpern abgewandt sind, d. h. oberhalb der in 1B gezeigten Halbleitervorrichtungen 10, und können mittels einer obersten Verbindungsschicht (nicht dargestellt) materialhaftschlüssig mit den jeweiligen zweiten gesteuerten Anschlüssen verbunden sein.
In verschiedenen Ausführungsformen kann jeder elektrisch leitfähige Block 12 der Vielzahl von elektrisch leitfähigen Blöcken 12 einzeln auf der entsprechenden Leistungshalbleitervorrichtung 10 positioniert werden, zum Beispiel unter Verwendung eines Pick-and-place-Prozesses.
In verschiedenen Ausführungsformen kann die Vielzahl von elektrisch leitfähigen Blöcken 12 miteinander verbunden sein, zum Beispiel als eine Matrix, die mit der Anordnung der Vielzahl von Leistungshalbleitervorrichtungen 10 übereinstimmt, und die Vielzahl von elektrisch leitfähigen Blöcken 12 können zusammen, z. B. in einem gemeinsamen Prozess, auf der Vielzahl von Leistungshalbleitervorrichtungen positioniert werden.
In verschiedenen Ausführungsformen kann eine Mischung der zwei Verfahren der Positionierung der Vielzahl von elektrisch leitfähigen Blöcken 12 auf der Vielzahl von Leistungshalbleitervorrichtungen eingesetzt werden, zum Beispiel dadurch, dass einer oder mehrerer elektrisch leitfähiger Blöcke 12 einzeln und eine Vielzahl von elektrisch leitfähigen Blöcken 12 zusammen positioniert werden.
In verschiedenen Ausführungsformen kann eine (einzelne) elektrisch leitfähige Platte 14 mit einer Oberfläche 14t (die auch als die oberste Fläche 14t bezeichnet werden kann), eine zweite, der Oberfläche 14t entgegengesetzte Oberfläche 14b (die auch als die unterste Fläche 14b bezeichnet werden kann) und eine Seitenfläche 14s, welche die Oberfläche 14t und die zweite Oberfläche 14b verbindet, auf der Seite des ersten gesteuerten Anschlusses, der der Vielzahl von Halbleiterkörpern abgewandt ist, angeordnet sein, d. h. unter den in 1B dargestellten Halbleitervorrichtungen 10, und kann mittels einer untersten Verbindungsschicht (nicht dargestellt) materialhaftschlüssig mit dem ersten gesteuerten Anschluss verbunden sein.
In verschiedenen Ausführungsformen kann eine Vielzahl von elektrischen Leiterstücken gegebenenfalls auf den Steueranschlüssen angeordnet sein, wobei ein elektrisches Leiterstück durch die oberste Verbindungsschicht kohäsiv und elektrisch leitend mit dem Steueranschluss verbunden sein kann, wobei eine direkte elektrische Verbindung oder eine Abkürzungsverbindung zwischen den elektrischen Leiterstücken und den elektrisch leitfähigen Blöcken 12 durch die oberste Verbindungsschicht vermieden werden kann. Wenn ein derartiges elektrisches Leiterstück bereitgestellt wird, kann der angrenzende elektrisch leitfähige Block 12 über einen Ausschnitt 12c (1C) verfügen, in dem das elektrische Leiterstück positioniert sein kann.
Die elektrisch leitfähige Platte 14 und die elektrisch leitfähigen Blöcke 12 können dazu dienen, um die mechanische Belastung zu reduzieren, die auftreten kann, wenn eine solche Halbleiteranordnung 19 einer Druckkontaktverbindung mit zwei Kontaktplatten (die z. B. Kupfer umfassen oder aus diesem bestehen) ausgesetzt wird, die später erklärt wird (siehe z. B. 5, Kontaktplatten 74t und 74b). Die Kontaktplatten können einen thermischen Ausdehnungskoeffizienten aufweisen, der sich vom thermischen Ausdehnungskoeffizienten des Halbleiterkörpers stark unterscheiden kann. Bei fehlenden elektrisch leitfähigen Blöcken 12 und der elektrisch leitfähigen Platte 14 würden die Kontaktplatten jeweils einen direkten Kontakt mit den sehr dünnen ersten und zweiten Kontaktanschlüssen herstellen. Dies kann eine thermomechanische Belastung hervorrufen, die eine Veränderung der elektrischen Eigenschaften der Halbleitervorrichtungen 10 oder sogar eine Beschädigung der Halbleitervorrichtungen 10 bewirken kann.
In verschiedenen Ausführungsformen können die Vielzahl von elektrisch leitfähigen Blöcken 12 und – falls vorhanden – die elektrischen Leiterstücke eine relative starke Dicke in der vertikalen Richtung aufweisen (bevor sie jeweils auf dem zweiten gesteuerten Anschluss und dem Steueranschluss angebracht werden und direkt nach dem Anbringen), zum Beispiel zumindest 20 μm, 0,5 mm, zumindest 1 mm oder zumindest 2 mm, um es zu ermöglichen, dass die Vielzahl von elektrisch leitfähigen Blöcken 12 und – falls vorhanden – die elektrischen Leiterstücke abgeschliffen werden können, wie später erklärt wird. In dem Fall, dass kein Abschleifen erforderlich ist, kann die Vielzahl von elektrisch leitfähigen Blöcken 12 und – falls vorhanden – die elektrischen Leiterstücke eine geringer, z. B. endgültige, Dicke aufweisen, z. B. geringer als 20 mm, z. B. 1,3 mm oder kleiner als 1,0 mm, z. B. geringer als 20 μm. In dem Fall, dass die elektrisch leitfähigen Blöcke und/oder Leiterstücke dick abgeschiedenes Kupfer umfassen oder aus diesem bestehen, kann eine Dicke des dick abgeschiedenen Kupfers im Bereich von circa 5 μm bis circa 100 μm, z. B. von circa 10 μm bis circa 20 μm sein. In verschiedenen Ausführungsformen kann jeder der elektrisch leitfähigen Blöcke 12 aus einem Block aus elektrisch leitfähigem Material bestehen, z. B. einem Metallblock, und dick abgeschiedenem Kupfer.
In verschiedenen Ausführungsformen kann eine Abmessung eines jeden der elektrisch leitfähigen Blöcke 12 in horizontale Richtung, d. h. orthogonal zu ihrer Dicke, in der Größenordnung einer horizontalen Abmessung jeder der Leistungshalbleitervorrichtungen 10 sein. Jeder elektrisch leitfähige Block 12 kann zum Beispiel kleiner sein, z. B. geringfügig kleiner, als die Leistungshalbleitervorrichtung 10, mit der er verbunden ist, wie z. B. in 2A gezeigt. In verschiedenen Ausführungsformen kann jeder elektrisch leitfähige Block 12 ungefähr dieselbe Abmessung wie die Leistungshalbleitervorrichtung 10 haben, mit der er verbunden ist, oder er kann größer sein. In verschiedenen Ausführungsformen kann die Abmessung in horizontaler Richtung, z. B. eine maximale Abmessung, im Bereich von circa 250 μm bis circa 30 mm sein, z. B. circa 9,2 mm.
In verschiedenen Ausführungsformen kann eine oberste Fläche 12t (siehe 2E) jedes elektrisch leitfähigen Blocks 12 sehr eben sein. Zum Beispiel kann kein Punkt der obersten Fläche 12t um mehr als circa 10 μm, z. B. um weniger als 8 μm, von einer idealen Ebene abweichen. Eine der obersten Fläche 12t entgegengesetzte Oberfläche jedes elektrisch leitfähigen Blocks 12 kann ähnlich eben sein. Ferner können die oberste Fläche 12t und die entgegengesetzte Oberfläche sehr parallel zueinander sein. In verschiedenen Ausführungsformen kann eine Winkeldifferenz zwischen den beiden Oberflächen klein genug sein, sodass eine durch die Winkeldifferenz verursachte Differenz der Dicke an verschiedenen Positionen jedes elektrisch leitfähigen Blocks 12 geringer als circa 20 μm, z. B. geringer als circa 10 μm sein kann.
In unterschiedlichen Ausführungsformen kann eine Dickenschwankung zwischen den einzelnen elektrisch leitfähigen Blöcken 12 der Vielzahl von elektrisch leitfähigen Blöcken 12 gering sein. Eine maximale Abweichung von einer mittleren Dicke der Vielzahl von elektrisch leitfähigen Blöcken 12 kann zum Beispiel geringer als circa 30 μm sein, z. B. geringer als circa 25 μm, z. B. geringer als circa 20 μm. In verschiedenen Ausführungsformen kann eine Dickenschwankung zwischen den einzelnen elektrisch leitfähigen Blöcken 12 der Vielzahl von elektrisch leitfähigen Blöcken 12 erwünscht sein, um zum Beispiel Dickenschwankungen zwischen den einzelnen Leistungshalbleitervorrichtungen 10 der Vielzahl von Leistungshalbleitervorrichtungen 10 auszugleichen. In diesem Fall kann die individuelle Dicke der elektrisch leitfähigen Blöcke 12 (und der einzelnen Leistungshalbleitervorrichtungen 10, falls zutreffend) genau bekannt sein, z. B. durch das Bestimmen, z. B. Messen, der Dicke und der Sortierung der elektrisch leitfähigen Blöcke 12 (und der einzelnen Leistungshalbleitervorrichtung, falls zutreffend) nach ihrer Dicke.
In verschiedenen Ausführungsformen kann die elektrisch leitfähige Platte 14 eine relative große Dicke in der vertikalen Richtung aufweisen, zum Beispiel zumindest 0,2 mm, zumindest 1 mm oder zumindest 1,5 mm. In dem Fall, dass die elektrisch leitfähige Platte dick abgeschiedenes Kupfer umfasst oder aus diesem besteht, kann eine Dicke des dick abgeschiedenen Kupfers in einem Bereich von circa 5 μm bis circa 100 μm sein, z. B. von circa 10 μm bis circa 20 μm.
In verschiedenen Ausführungsformen kann eine Abmessung der elektrisch leitfähigen Platte 14 in einer horizontalen Richtung, d. h. orthogonal zu ihrer Dicke, größer als die doppelte horizontale Abmessung jeder der Leistungshalbleitervorrichtungen 10 sein, sodass die Vielzahl der Leistungshalbleitervorrichtungen 10 aneinander angrenzend auf der elektrisch leitfähigen Platte 14 angebracht sein kann, wobei die minimale horizontale Breite W1 zwischen ihnen liegt (um sie voneinander elektrisch zu isolieren). In verschiedenen Ausführungsformen kann die Vielzahl von Leistungshalbleitervorrichtungen 10 als eine Matrix aus m×n Leistungshalbleitervorrichtungen 10 angeordnet sein, z. B. als eine Matrix aus 2×2 Leistungshalbleitervorrichtungen 10, 3×3 Leistungshalbleitervorrichtungen 10, als eine Matrix aus 4×4 Leistungshalbleitervorrichtungen 10 oder noch höher. m und n können dieselben oder unterschiedliche Zahlen sein. In diesem Fall kann die elektrisch leitfähige Platte 14 in den zu den Zeilen und Spalten der Matrix parallelen Richtungen größer als die dreifache beziehungsweise vierfache horizontale Abmessung der Leistungshalbleitervorrichtungen 10 sein. Die horizontale Abmessung der elektrisch leitfähigen Platte 14 kann zum Beispiel in einem Bereich von circa 0,5 mm bis circa 500 mm liegen, z. B. von circa 10 mm bis circa 100 mm, z. B. circa 65 mm. In anderen Ausführungsformen kann die Anordnung der Vielzahl von Leistungshalbleitervorrichtungen 10 jegliche Form und jegliche Anzahl von Leistungshalbleitervorrichtungen 10 aufweisen, und die elektrisch leitfähige Platte 14 kann dementsprechend geformt und dimensioniert sein, d. h. mit einem beliebig (aber geeignet) geformten Gebiet, das z. B. ein vieleckiges, z. B. quadratisches oder rechteckiges Gebiet, kreisförmig oder elliptisch sein kann.
In verschiedenen Ausführungsformen kann die Oberfläche 14t der elektrisch leitfähigen Platte 14 sehr eben sein. Zum Beispiel kann kein Punkt der Oberfläche 14t um mehr als circa 10 μm von einer idealen Ebene abweichen, z. B. weniger als 8 μm. Die zweite Oberfläche 14b, die der Oberfläche 14t der elektrisch leitfähigen Platte 14 entgegengesetzt ist, kann ähnlich eben sein. Ferner können die Oberfläche 14t und die entgegengesetzte Oberfläche 14b sehr parallel zueinander sein. In verschiedenen Ausführungsformen kann eine Winkeldifferenz zwischen den beiden Oberflächen gering genug sein, sodass eine durch die Winkeldifferenz verursachte Dickendifferenz an verschiedenen Positionen der elektrisch leitfähigen Platte 14 geringer als circa 30 μm, z. B. geringer als circa 20 μm, z. B. geringer als circa 10 μm sein kann.
Jeder elektrisch leitfähige Block 12 kann in horizontaler Richtung eine beliebige Form haben. Er kann, in verschiedenen Ausführungsformen, vieleckig sein, z. B. rechteckig, quadratisch, im Wesentlichen quadratisch mit abgerundeten Ecken und einem Ausschnitt (wie in der beispielhaften Ausführungsform in 2A und 2B dargestellt), rund, elliptisch oder irgendeine andere geeignete Form haben.
In verschiedenen Ausführungsformen kann die Vielzahl von elektrisch leitfähigen Blöcken 12 und/oder die elektrisch leitfähige Platte 14 einen linearen thermischen Ausdehnungskoeffizienten aufweisen, der so nahe wie möglich am linearen thermischen Ausdehnungskoeffizienten des Halbleiterkörpers liegt, um eine Anpassung des linearen thermische Ausdehnungskoeffizienten an den niedrigen linearen thermischen Ausdehnungskoeffizienten des Halbleiterkörpers zu erzielen. Beispielsweise können die Vielzahl der elektrisch leitfähigen Blöcke 12 und/oder die elektrisch leitfähige Platte 14 bei einer Temperatur von 20°C einen linearen thermischen Ausdehnungskoeffizienten von weniger als 11 ppm/K oder sogar von weniger als 7 ppm/K aufweisen. In diesem Fall können die Vielzahl von elektrisch leitfähigen Blöcken 12 und/oder die elektrisch leitfähige Platte 14 zum Beispiel aus einem der folgenden Materialien bestehen oder eine der folgenden Strukturen umfassen: Molybdän; einen Metallmatrix-Verbundstoff (MMC, zum Beispiel AlSiC (Aluminiumsiliziumcarbid); ein vielschichtiges Material, das zwei oder mehrere Metallschichten umfasst, zum Beispiel ein dreischichtiges Material, das die Schichtfolge Kupfer-Molybdän-Kupfer (Cu-Mo-Cu) aufweist und z. B. eine Dicke im Verhältnis 1:4:1 aufweist, was einen Ausdehnungskoeffizienten des dreischichtigen Cu-Mo-Cu-Materials von circa 7,3 ppm/K erzeugt.
In verschiedenen Ausführungsformen kann die Vielzahl von elektrisch leitfähigen Blöcken 12 und/oder die elektrisch leitfähige Platte 14 einen linearen thermischen Ausdehnungskoeffizienten aufweisen, der derselbe ist wie der lineare thermische Ausdehnungskoeffizient des ersten gesteuerten Anschlusses und des zweiten gesteuerten Anschlusses; z. B. können die Vielzahl von elektrisch leitfähigen Blöcken 12 und/oder die elektrisch leitfähige Platte 14 aus demselben Material wie der erste gesteuerte Anschluss und der zweite gesteuerte Anschluss bestehen, z. B. aus Kupfer.
Im Allgemeinen können die elektrisch leitfähige Platte 14 und/oder die Vielzahl von elektrisch leitfähigen Blöcken 12 in verschiedenen Ausführungsformen ein Reinmetall oder eine Metalllegierung umfassen oder aus diesem/dieser bestehen, z. B. aus Molybdän, Kupfer, dick abgeschiedenem Kupfer, Silber, Aluminium, Gold, einer Kupfer-Molybdän-Legierung, einer Kupfer-Silber-Legierung, einer Kupfer-Zink-Legierung oder einer Kupfer-Zinn-Legierung, oder aus einer Kombination von Metallen und/oder Metalllegierungen, z. B. einer Schichtanordnung wie dem oben beschriebenen dreischichtigen Material oder einem Metall oder einer Metalllegierung, das/die mit einem anderen Metall oder einer anderen Metalllegierung beschichtet ist, z. B. mit Ruthenium und Silber beschichtetes Molybdän, oder die elektrisch leitfähige Platte 14 und/oder die Vielzahl von elektrisch leitfähigen Blocks 12 kann ein Verbundmaterial, das ein Metall und ein Nichtmetall umfasst, umfassen oder aus diesem bestehen, wobei das Nichtmetall zum Beispiel ein Kohlenstoffallotrop sein kann oder aus diesem bestehen kann, z. B. Graphit, Grahpen, Diamant oder Kohlenstoff-Nanoröhren, einem keramischen Material wie z. B. Siliziumcarbid, Siliziumnitrid, Bor oder Aluminiumoxid, Aluminiumnitrid.
In verschiedenen Ausführungsformen kann die elektrische Leitfähigkeit des/der Materials/Materialien der elektrisch leitfähigen Platte 14 und/oder der Vielzahl von elektrisch leitfähigen Blöcken 12 höher als circa 1 × 10⁶ S/m, z. B. höher als circa 5 × 10⁶ S/m, z. B. höher als circa 1 × 10⁷ S/m sein.
In verschiedenen Ausführungsformen kann die thermische Leitfähigkeit des/der Materials/Materialien der elektrisch leitfähigen Platte 14 und/oder der Vielzahl von elektrisch leitfähigen Blöcken 12 höher als circa 35 W/mK, z. B. höher als circa 100 W/mK, z. B. höher als circa 400 W/mK sein.
In verschiedenen Ausführungsformen kann die oberste Verbindungsschicht zum Beispiel als eine beliebige Lötschicht eingebettet sein, insbesondere auch als eine Diffusionslötschicht, z. B. ein Diffusionslot unter Verwendung einer Kupfer-Zink-Paste oder einer Zinnpaste, als eine Sinterschicht, die ein gesintertes Metallpulver (z. B. Silberpulver, Kupferpulver oder Silberflocken, wobei das Silber eine elektrische Leitfähigkeit 61 × 10⁶ S/m und eine thermische Leitfähigkeit von 430 W/mK aufweisen kann, und Kupfer eine elektrische Leitfähigkeit 58 × 10⁶ S/m und eine thermische Leitfähigkeit von circa 400 W/mK aufweisen kann) enthält, oder eine elektrisch leitfähige Klebeschicht. Unabhängig davon kann die unterste Verbindungsschicht auch als eine beliebige Lötschicht eingebettet sein, insbesondere auch als eine Diffusionslötschicht, eine Sinterschicht, die ein gesintertes Metallpulver (z. B. Silberpulver oder Silberflocken) enthält, oder eine elektrisch leitfähige Klebeschicht. Die oberste Verbindungsschicht und die unterste Verbindungsschicht können aus demselben Material bestehen. Alternativ dazu können beliebige Kombinationen der für die zwei Schichten erwähnten Materialien jeweils für die oberste Verbindungsschicht und die unterste Verbindungsschicht verwendet werden.
In verschiedenen Ausführungsformen kann zur Erzeugung der Verbindungen ein Basismaterial zur Ausbildung der obersten Verbindungsschicht und der untersten Verbindungsschicht, auch als die Verbindungsschichten bezeichnet, z. B. eine Lotpaste, ein Diffusionslot, eine Klebepaste oder ein Sintermaterial, auf dem ersten gesteuerten Anschluss und/oder auf dem zweiten gesteuerten Anschluss und/oder auf der elektrisch leitfähige Platte 14 und/oder auf der Vielzahl von elektrisch leitfähigen Blöcken 12 angebracht werden, zum Beispiel mittels Sieb- oder Schablonendruck, oder das Basismaterial zur Ausbildung der Verbindungsschicht kann in Form einer vorgefertigten Lotschicht (”Lotformteil”) zwischen der Vielzahl von elektrisch leitfähigen Blöcken 12 und dem zweiten gesteuerten Anschluss beziehungsweise zwischen der elektrisch leitfähigen Platte 14 und dem ersten gesteuerten Anschluss eingebracht werden. In jedem Fall wird die Lotpaste oder die Lotschicht zum Erzeugen der beschriebenen Verbindungen geschmolzen und anschließend abgekühlt, sodass in jedem Fall eine kohäsive Verbindung zwischen der Vielzahl von elektrisch leitfähigen Blöcken 12 und der zweiten gesteuerten Anschluss beziehungsweise zwischen der elektrisch leitfähigen Platte 14 und dem ersten gesteuerten Anschluss entsteht.
In dem Fall, dass die Verbindungsschichten eine Sinterschicht umfassen oder aus dieser bestehen, kann das Basismaterial eine Paste, auch als Sinterpaste, sein, welche ein Metallpulver (z. B. ein Silberpulver oder Silberflocken) und ein Lösungsmittel enthält. Um die Verbindungen herzustellen, kann die Sinterpaste zum Beispiel auf dem ersten gesteuerten Anschluss und/oder auf dem zweiten gesteuerten Anschluss und/oder auf der elektrisch leitfähige Platte 14 und/oder auf der Vielzahl von elektrisch leitfähigen Blöcken 12 angebracht werden, zum Beispiel mittels Sieb- oder Schablonendruck. Eine Sinterpastenschicht, die aus der Paste ausgebildet wird, kann dadurch zwischen dem zweiten gesteuerten Anschluss und der Vielzahl von elektrisch leitfähigen Blöcken 12 angeordnet sein und mit jedem dieser Blöcke in Kontakt stehen. In dem Fall, dass eine Verbindungsschicht als elektrisch leitfähige Klebeschicht eingebettet ist, kann das Basismaterial, auf der diese Schicht basiert, als ein elektrisch leitfähiger Klebstoff eingebettet sein. Um die Verbindungen herzustellen, kann der Klebstoff zum Beispiel auf dem ersten gesteuerten Anschluss und/oder auf dem zweiten gesteuerten Anschluss und/oder auf der elektrisch leitfähige Platte 14 und/oder auf der Vielzahl von elektrisch leitfähigen Blöcken 12 angebracht werden, zum Beispiel mittels Sieb- oder Schablonendruck. Eine oberste klebende Schicht, die aus dem Klebstoff gebildet wird, kann dadurch zwischen dem zweiten gesteuerten Anschluss und der Vielzahl von elektrisch leitfähigen Blöcken 12 angeordnet sein und mit jedem dieser Blöcke in Kontakt stehen. In Folge des anschließenden Härtens kann die elektrisch leitfähige oberste Verbindungsschicht aus der obersten Klebeschicht ausgebildet werden. Dementsprechend kann eine unterste Klebeschicht, die aus einem Klebstoff ausgebildet wurde, zwischen dem ersten gesteuerten Anschluss und der elektrisch leitfähigen Platte 14 angeordnet sein und in Kontakt mit der elektrisch leitfähigen Platte 14 stehen. In Folge des anschließenden Härtens kann die elektrisch leitfähige unterste Verbindungsschicht aus der untersten Klebeschicht ausgebildet werden.
Wenn das elektrische Leiterstück bereitgestellt ist, kann es durch jegliche der Verbindungstechniken, die bereits zur Verbindung zwischen der Vielzahl von elektrisch leitfähigen Blöcken 12 und dem zweiten gesteuerten Anschluss beschrieben wurden, materialhaftschlüssig mit dem Steueranschluss verbunden werden, unabhängig von der gewählten Verbindungstechnik zur Verbindung zwischen der Vielzahl von elektrisch leitfähigen Blöcken 12 und dem zweiten gesteuerten Anschluss.
In verschiedenen Ausführungsformen kann eine Steueranschluss-Zwischenverbindungsstruktur 16 auf oder in dem festen Verbund angeordnet sein und kann die Steueranschlüsse der Leistungshalbleitervorrichtungen 10 elektrisch leitfähig miteinander verbinden. Ein Verkapselungsmaterial 18 kann, in verschiedenen Ausführungsformen, direkt an den Halbleiterkörper, d. h. das Halbleitermaterial des Halbleiterkörpers, angrenzen und materialhaftschlüssig mit dem Halbleiterkörper verbunden sein.
In verschiedenen Ausführungsformen kann das Verkapselungsmaterial 18 jede der Leistungshalbleitervorrichtungen seitlich, umfänglich, ringartig umgeben, sodass die Seite jedes der elektrisch leifähigen Blöcke 12, die von der jeweiligen Leistungshalbleitervorrichtung 10 abgewandt ist, welche auch als die Oberseite jedes der elektrisch leitfähigen Blöcke 12 bezeichnet wird, die die oberste Fläche 12t (siehe 2E) jedes der elektrisch leitfähigen Blöcke 12 umfassen kann, kann nicht oder zumindest nicht vollständig vom Verkapselungsmaterial 18 bedeckt sein. Die oberste Fläche 12t jedes der Vielzahl von elektrisch leitfähigen Blöcken 12 kann daher zumindest teilweise frei vom Verkapselungsmaterial 18 sein, zumindest nach dem Abschleifen der Halbleiteranordnung 19 von einer Seite der obersten Fläche 12t. Die Seite der Halbleiteranordnung 19, auf der sich die oberste Fläche 12t befindet, kann auch als die Oberseite der Halbleiteranordnung 19 bezeichnet werden, und die entgegengesetzte Seite der Halbleiteranordnung 19 kann als die Unterseite der Halbleiteranordnung 19 bezeichnet werden.
In verschiedenen Ausführungsformen kann die Steueranschluss-Zwischenverbindungsstruktur 16 auf dem Verbund angebracht werden und kann die Steueranschlüsse der Leistungshalbleitervorrichtungen 10 elektrisch miteinander verbinden.
In verschiedenen Ausführungsformen kann die Vielzahl von Leistungshalbleitervorrichtungen 10, die jeweils einen Halbleiterkörper aufweisen und, wie beschrieben, mit einem elektrisch leitfähigen Block 12 und gegebenenfalls mit einem elektrischen Leiterstück versehen sein können, zur Erzeugung der Halbleiteranordnung nebeneinander auf der elektrisch leitfähigen Platte 14 positioniert werden.
Die Positionierung der Leistungshalbleitervorrichtungen 10 und der elektrisch leitfähigen Platte 10 kann so durchgeführt werden, dass diese an vordefinierten Positionen relativ zueinander angeordnet sind. Die Leistungshalbleitervorrichtungen 10 können unter Verwendung der oben beschriebenen Verbindungsschicht mit der elektrisch leitfähigen Platte 14 verbunden sein, z. B. an ihren jeweiligen, vordefinierten Positionen fixiert sein.
2A bis 2H zeigen Halbleiteranordnungen nach verschiedenen Ausführungsformen während unterschiedlichen Phasen ihrer Fertigung. 2A bis 2C zeigen perspektivische Ansichten; 2D bis 2H zeigen Querschnittsansichten. Die Halbleiteranordnungen in 2A bis 2H können identisch mit oder ähnlich wie die Halbleiteranordnung 19 in 1A bis 1C sein. Verfahren zum Ausbilden der Halbleiteranordnung 19 gemäß verschiedenen Ausführungsformen können in 2A bis 2H veranschaulicht werden.
In verschiedenen Ausführungsformen, wie in 2A und 2B gezeigt, kann die Vielzahl von Leistungshalbleitervorrichtungen 10 an den vordefinierten Positionen relativ zueinander auf der Oberfläche 14t der elektrisch leitfähigen Platte 14, die auch als die Bodenplatte bezeichnet werden kann, während eines sogenannten ersten Befestigungsprozesses angeordnet werden. Danach können die Leistungshalbleitervorrichtungen 10, z. B. die Chips oder Nacktchips, wie oben beschrieben mit der elektrisch leitfähigen Platte 14, die Molybdän oder jegliches andere, oben beschriebene elektrisch leitfähige Material umfassen oder aus diesem bestehen kann, unter Verwendung der Verbindungsschicht, z. B. einer Schicht aus Sintermaterial, z. B. Sinterpaste (wie oben beschrieben), an ihren jeweiligen vordefinierten Positionen verbunden, z. B. gesintert, gelötet, geklebt oder Ähnliches, werden.
Die Vielzahl von elektrisch leitfähigen Blöcken 12, die Molybdän oder jegliches andere, oben beschriebene, elektrisch leitfähige Material umfassen oder aus diesem bestehen können, werden während eines zweiten Befestigungsprozesses auf der Vielzahl von Leistungshalbleitervorrichtungen 10 angeordnet. Auf jeder der Vielzahl von Leistungshalbleitervorrichtungen 10 kann ein elektrisch leitfähiger Block 12 angeordnet werden. Danach können die elektrisch leitfähigen Blöcke 12 wie oben beschrieben mit den Leistungshalbleitervorrichtungen 10 verbunden, z. B. gesintert, gelötet, geklebt oder Ähnliches werden.
In verschiedenen Ausführungsformen, wie in 2C gezeigt, kann ein optionaler, sogenannter dritter Befestigungsprozess durchgeführt werden, um die oben beschriebene Steueranschluss-Zwischenverbindungsstruktur 16, die auch als Gate-Schicht bezeichnet werden kann, anzuordnen. Sie kann zum Beispiel eine gängige Gate-Schicht sein, z. B. eine vergrabene Gate-Schicht, die vor der Verkapselung der Halbleitervorrichtungen 10 so angeordnet werden kann, dass sie teilweise, z. B. im Wesentlichen vollständig, innerhalb des Verkapselungsmaterials 18 vergraben sein kann, oder eine sogenannte oberste Gate-Schicht, die nach der Verkapselung der Halbleitervorrichtungen auf dem Verkapselungsmaterial 18 angeordnet werden kann. Eine elektrisch leitfähige Verbindung zwischen dem Steueranschluss und der obersten Gate-Schicht kann zum Beispiel dadurch erzielt werden, indem eine elektrisch leitfähige Durchkontaktierung im Verkapselungsmaterial 18 zwischen dem Steueranschluss und der Steueranschluss-Zwischenverbindungsstruktur 16 ausgebildet wird, z. B. durch das Einfügen von Stiften zur Ausbildung der Durchkontaktierungen in die Halbleiteranordnung 19, bevor das Verkapselungsmaterial 18 angebracht wird, und das darauffolgende Entfernen des Verkapselungsmaterials 18 oberhalb der Stifte, sodass diese freigelegt werden, um elektrischen Kontakt herzustellen, z. B. mit einer Steueranschluss-Zwischenverbindungsstruktur, die auf dem Verkapselungsmaterial 18 auszubilden ist. Jeder Steueranschluss der Vielzahl von Steueranschlüssen kann, wie oben beschrieben, mit einem elektrischen Leiterstück der Vielzahl von elektrischen Leiterstücken, die Molybdän und/oder jegliches andere geeignete, elektrisch leitfähige Material umfassen können, zum Beispiel die als für die elektrisch leitfähige Platte 14 und die Vielzahl von elektrisch leitfähigen Blöcken 12, die über der Vielzahl von Steueranschlüssen angeordnet sind, geeignet beschriebenen Materialien, verbunden werden, z. B. mittels Sintern.
In verschiedenen Ausführungsformen, wie in 2D dargestellt, kann gegebenenfalls ein Klebepromoter 32 auf Oberflächen der Halbleiteranordnung 19 angebracht, z. B. abgeschieden werden, um mit dem Verkapselungsmaterial 18 in direktem Kontakt zu stehen. Der Haftpromoter 32 kann dazu dienen, um eine Haftung zwischen dem Verkapselungsmaterial 18 und dem Material, an dem es haften kann, z. B. dem/den elektrisch leitfähigen Material(ien) der elektrisch leitfähigen Platte 14 und der Vielzahl von elektrisch leitfähigen Blöcken 12 und dem/den Material(ien) der Vielzahl von Leistungshalbleitervorrichtungen 10, z. B. dem Halbleiterkörper und/oder dem Metall der Anschlüsse. Jeglicher geeignete Haftpromoter 32, der auf dem Gebiet der Erfindung bekannt ist, kann verwendet werden, z. B. Zinkchromat, zu verbessern.
In verschiedenen Ausführungsformen können die Oberflächen oder Abschnitte der Oberflächen der Halbleiteranordnung 19, die nicht mit dem Verkapselungsmaterial 18 in Kontakt kommen sollen, vom Haftpromoter 32 frei gelassen werden. Diese Oberflächen oder Abschnitte von Oberflächen können zum Beispiel während des Auftragens des Haftpromoters 32 maskiert oder bedeckt werden. In 2D bleiben die oberste Fläche 12t der Vielzahl von elektrisch leitfähigen Blöcken 12 und die unterste Fläche 14b der elektrisch leitfähigen Plate 14 frei vom Haftpromoter 32. Ansonsten können zumindest manche Haftpromoter 32, z. B. Zinkchromat, auf den Oberflächen oder den Abschnitten der Oberflächen, die nicht vom Verkapselungsmaterial 18 bedeckt sind und die Sauerstoff, z. B. atmosphärischem Sauerstoff, exponiert sind, reagieren und ein Oxid ausbilden, welches elektrisch isolierend sein kann.
Wie in 2E gezeigt kann das Verkapselungsmaterial in verschiedenen Ausführungsformen über den Leistungshalbleitervorrichtungen 10 angebracht werden, die auf der elektrisch leitfähigen Platte 14 angeordnet sind, nachdem die Leistungshalbleitervorrichtungen 10 und die elektrisch leitfähigen Blöcke 12 mit der elektrisch leitfähigen Platte 14 verbunden wurden und gegebenenfalls die Steueranschluss-Zwischenverbindungsstruktur 16 angeordnet und der Haftpromoter 32 angebracht wurde. In der obersten Platte 2E wird das Verkapselungsmaterial mit 18a bezeichnet, was ausdrücken soll, dass sich das Verkapselungsmaterial in dieser Phase erheblich von seinem Endzustand unterscheiden kann. Wenn das Verkapselungsmaterial 18a angebracht wird, kann es zum Beispiel ein Pulver, ein Granulat, Mikropellets, Pellets, eine dünne Platte umfassen oder aus diesem/dieser bestehen, oder es kann flüssig sein, während das Verkapselungsmaterial 18 nach dem härten eine feste Struktur sein kann.
In verschiedenen Ausführungsformen kann das Verkapselungsmaterial 18, 18a, das zumindest im gehärteten Zustand dielektrisch sein kann, die Wirkung haben, dass die Halbleitervorrichtungen 10 fest und materialschlüssig miteinander und mit der elektrisch leitfähigen Platte 14 verbunden sind. Beispiele eines geeigneten Verkapselungsmaterials umfassen Polymere mit einem hohen Vernetzungsgrad, z. B. Epoxid, Silikon, Cyanatester, Bismaleimide (BMI) oder Polyimide, oder eine Mischung dieser Polymere, z. B. Epoxidsilikon oder Epoxidpolyimid oder andere Kombinationen. In verschiedenen Ausführungsformen kann das Verkapselungsmaterial 18 ein Verbundmaterial sein, welches, wie z. B. oben beschrieben, die Abformungskomponente und eine Füllkomponente umfasst, die in der Abformungskomponente z. B. homogen verteilt sein kann. Die Füllkomponente kann zum Beispiel Siliziumdioxid oder Partikel mit einer hohen thermischen Leitfähigkeit, z. B. Aluminiumoxid, Bornitrid, Siliziumnitrid, Aluminiumnitrid oder Diamant umfassen oder aus diesem/diesen bestehen. Die Füllkomponente kann dazu beitragen, eine homogene Temperaturverteilung auf geringen räumlichen Skalen zu erzielen und kann dadurch die thermische Belastung im Verkapselungsmaterial 18 abschwächen oder verhindern. Im Prinzip können jedoch in allen Ausführungsformen jegliche Verkapselungsmaterialien 18a, 18 verwendet werden, sofern diese im gehärteten Zustand dielektrisch sind. Das Verkapselungsmaterial 18, 18a kann zum Beispiel zum Formpressen und/oder zum Spritzpressen geeignet sein und/oder zumindest das gehärtete Verkapselungsmaterial 18 kann eine hohe Temperaturbeständigkeit aufweisen. In verschiedenen Ausführungsformen kann das Verkapselungsmaterial 18 ein isolierendes Material mit einer hohen dielektrischen Stärke sein. Anders gesagt kann eine große Spannungsdifferenz, z. B. mehrere hundert oder tausend Volt, an die elektrisch leitfähige Platte 14 und die elektrisch leitfähigen Blöcke 12 angelegt werden, ohne dass das Verkapselungsmaterial 18 zusammenbricht, d. h. seine isolierenden Eigenschaften verliert.
In verschiedenen Ausführungsformen, wie im zweiten Einzelbild in 2E gezeigt, kann das Verkapselungsmaterial 18a unter Verwendung einer Formvorrichtung 44b, 44t, 87, z. B. eines Stempels, gegen die elektrisch leitfähige Platte 14 gepresst werden, sodass zumindest die Zwischenräume, die zwischen jeweils aneinander grenzenden Leistungshalbleitervorrichtungen 10 und zwischen angrenzenden elektrisch leitfähigen Blöcken 12 angeordnet sind, mit dem Verkapselungsmaterial 18a, 18 gefüllt werden können. Dieser Prozess kann als Formpressen bezeichnet werden. Zum Formpressen kann Granulat oder eine Flüssigkeit als Verkapselungsmaterial 18a verwendet werden. Eine äußere Form, die vom Verkapselungsmaterial 18 auszubilden ist, kann durch einen Hohlraum 44c definiert werden, der in einem obersten Teil 44t der Formvorrichtung 44b, 44t, 87 ausgebildet ist. Der oberste Teil 44t kann mehrere Teile umfassen oder aus diesen bestehen, z. B. eine oberste Hohlraumplatte 44t2 und einen Klemmring 44t1, z. B. einen Harzklemmring 44t1, z. B. einen federbelasteten Klemmring. Alternativ dazu kann die oberste Holraumplatte 44t2 federbelastet sein. Zwischen der obersten Holraumplatte 44t1 und dem Harzklemmring 44t können ein oder mehrere Vakuumkanäle 41 angeordnet sein. Die Vakuumkanäle 41 können dazu verwendet werden, um ein Vakuum an den Hohlraum 44c anzulegen, zum Beispiel um einen Trennfilm 46 auf einer Oberfläche des Hohlraums 44c anzuordnen. Der oberste Teil 44t der Formvorrichtung 44b, 44t, 87, z. B. der Hohlraum 44c und eine Schnittstelle mit der Oberfläche 14t der elektrisch leitfähigen Platte 14, kann so geformt sein, dass die Randregion 14e der elektrisch leitfähigen Platte 14 frei vom Verkapselungsmaterial 18 bleibt. Die Randregion 14e kann, in verschiedenen Ausführungsformen, eine Breite in einem Bereich von circa 200 μm bis circa 5 mm aufweisen, z. B. circa 1 mm oder circa 2 mm.
In verschiedenen Ausführungsformen kann das Verkapselungsmaterial 18, 18a im Hohlraum 44c angeordnet sein. Ein Volumen des Verkapselungsmaterials 18a, welches auf der elektrisch leitfähigen Platte 14 verteilt ist, kann so sein, dass der Hohlraum während des Formens zumindest mit dem Verkapselungsmaterial gefüllt wird, wodurch auch die obersten Flächen 12t der Vielzahl von elektrisch leitfähigen Blöcken 12 bedeckt werden.
In verschiedenen Ausführungsformen kann ein Trennfilm 46 zwischen dem obersten Teil 44t der Formvorrichtung 44b, 44t, 87 und dem Verkapselungsmaterial 18, 18a angeordnet sein. Dadurch kann ein Kontakt zwischen dem obersten Teil 44t der Formvorrichtung 44t, 44b und 87 und dem Verkapselungsmaterial 18 vermieden werden. Daher kann ein stark klebendes Material als Verkapselungsmaterial 18 verwendet werden. Der Trennfilm 46 kann eine Trennung des obersten Teils 44t der Formvorrichtung 44t, 44b, 87 vom gehärteten Verkapselungsmaterial 18 erleichtern. Ferner kann kein Reinigungszeitraum für das Reinigen der Formvorrichtung 44t, 44b, 87 erforderlich sein.
In verschiedenen Ausführungsformen kann der Hohlraum 44c so ausgebildet sein, dass das Verkapselungsmaterial 18, 18a auch auf den obersten Flächen 12t der Vielzahl von elektrisch leitfähigen Blöcken 12 positioniert sein kann.
In verschiedenen Ausführungsformen kann das Verkapselungsmaterial 18a dann gehärtet werden, sodass die Leistungshalbleitervorrichtungen 10, die in das Verkapselungsmaterial 18 eingebettet sind, gemeinsam mit dem Verkapselungsmaterial 18, der Vielzahl von elektrisch leitfähigen Blöcken 12 und der elektrisch leitfähigen Platte 14 einen festen Verbund bilden. Die Formvorrichtung 44b, 44t, 87 kann vom festen Verbund nach dem Härten des Verkapselungsmaterial 18, 18a angehoben werden. Das vierte Einzelbild in 2E zeigt den Verbund, der in verschiedenen Ausführungsformen erzielt werden kann.
In verschiedenen Ausführungsformen kann eine oberste Deckschicht 48 des Verbundes (in der vierten Einzeldarstellung, der Abschnitt oberhalb der gestrichelten Linie) vom Verbund entfernt werden. Anders gesagt kann ein oberster Abschnitt des Verkapselungsmaterials 18 und gegebenenfalls der Vielzahl von elektrisch leitfähigen Blöcken 12 z. B. durch Schleifen, Polieren und/oder Läppen entfernt werden. Dadurch kann eine oberste Fläche 19t des Verbundes – und dadurch der Halbleiteranordnung 19 – ausgebildet werden, welche die obersten Flächen 12t der Vielzahl von elektrisch leitfähigen Blöcken 12 und obersten Flächen 18t des Verkapselungsmaterials umfasst.
In verschiedenen Ausführungsformen kann die oberste Fläche 19t der Halbleiteranordnung 19 im Wesentlichen parallel zur Oberfläche 14t und/oder der zweiten Oberfläche 14b der elektrisch leitfähigen Platte 14 sein. Die obersten Flächen 12t der Vielzahl von elektrisch leitfähigen Blöcken 12 und die obersten Flächen des Verkapselungsmaterials 18 können in verschiedenen Ausführungsformen zueinander im Wesentlichen fluchtend sein.
Das Entfernen der obersten Decksicht 48 kann die Vielzahl von elektrisch leitfähigen Blöcken 12, d. h. die oberste Fläche 12t der Vielzahl von elektrisch leitfähigen Blöcken 12, freilegen. Anders gesagt kann die Seite der Vielzahl von elektrisch leitfähigen Blöcken 12, die dem Halbleiterkörper 10 abgewandt sind, nicht oder zumindest nicht vollständig vom Verkapselungsmaterial 18 bedeckt sein, sodass sie elektrisch kontaktiert werden können.
In verschiedenen Ausführungsformen kann zumindest ein Abschnitt 12t der obersten Fläche 19t der Halbleiteranordnung 19, welcher der elektrisch leitfähigen Platte entgegengesetzt ist, elektrisch mit dem jeweiligen zweiten gesteuerten Anschluss jeder Leistungshalbleitervorrichtung 10 der Vielzahl von Leistungshalbleitervorrichtungen 10 elektrisch gekoppelt sein. Daher kann die Vielzahl von Leistungshalbleitervorrichtungen 10 von den beiden entgegengesetzten Oberflächen 19t, 14b elektrisch kontaktiert werden, weil die Oberflächen 19t, 14b (zumindest teilweise an den obersten Flächen 12t der elektrisch leitfähigen Blöcke im Fall der obersten Fläche 19t) elektrisch leitfähig sein können und elektrisch leitfähig mit den jeweiligen Anschlüssen der Vielzahl von Halbleitervorrichtungen 10 verbunden sein können. Das Freilegen des elektrisch leitfähigen Abschnitts der obersten Fläche, d. h. der obersten Fläche 12t der Vielzahl von elektrisch leitfähigen Blöcken 12, kann nicht notwendigerweise durch Schleifen erfolgen, wie in 2E gezeigt, sondern auch durch andere Prozesse, zum Beispiel unter Verwendung von Spritzpressen, wie in 2F gezeigt.
In verschiedenen Ausführungsformen kann die Halbleiteranordnung 10 so konfiguriert sein, dass ein Strom zwischen dem zumindest einen Abschnitt 12t der obersten Fläche 19t und der elektrisch leitfähigen Platte 14, zum Beispiel der untersten Fläche 14b der elektrisch leitfähigen Platte, fließt. Der Strom kann ein Hauptstrom sein. Der (z. B. Haupt-)Strom, der im Wesentlichen oder vollständig zwischen den beiden (z. B. Haupt-)Oberflächen 12t und 14b der Halbleiteranordnung 19 fließt, kann auch als ein vertikaler Strom bezeichnet weren.
In Folge der Entfernung der obersten Deckschicht 48 kann die Dicke der Vielzahl von elektrisch leitfähigen Blöcken 12 im Vergleich zu ihrer ursprünglichen Dicke reduziert werden, zum Beispiel um circa 0,1 mm. Dies gilt dementsprechend auch, falls zutreffend, für die Dicke der elektrischen Leiterstücke im Vergleich zu deren ursprünglicher Dicke.
Wie in den perspektivischen Ansichten in 1A ersichtlich, kann die Vielzahl von elektrisch leitfähigen Blöcken 12 vom Verkapselungsmaterial 18 ringförmig umgeben sein. Dies kann auch für die Vielzahl von Leistungshalbleitervorrichtungen 10 gelten, die in 1A dargestellt werden können, welche die Halbleiteranordnung aus 1A nach der Entfernung des Verkapselungsmaterials 18 zeigt.
In verschiedenen Ausführungsformen kann das Verkapselungsmaterial 18 zuerst dazu dienen, um die einzelnen Leistungshalbleitervorrichtungen 10 fest miteinander zu verbinden, jedoch zweitens auch dazu, um die Isolationsfestigkeit der Leistungshalbleitervorrichtungen 10 sicherzustellen. Um eine ausreichende Isolationsfestigkeit zwischen direkt aneinandergrenzenden Leistungshalbleitervorrichtungen 10 in der fertiggestellten Halbleitervorrichtung 19 sicherzustellen, kann das Verkapselungsmaterial 19 einen minimale horizontale Breite W1 aufweisen, d. h. einen minimale Breite W1 parallel zur Oberfläche 14t der elektrisch leitfähigen Platte 14 und/oder parallel zu den obersten Flächen 12t, 18t, 19t der elektrisch leitfähigen Blöcke 12, dem Verkapselungsmaterial 18 und/oder der Halbleiteranordnung 19 zwischen den seitlichen Rändern der angrenzenden Leistungshalbleitervorrichtungen 10. Die minimale Breite W1 kann in verschiedenen Ausführungsformen zumindest 100 μm sein, z. B. zumindest 2 mm oder zumindest 5 mm.
Der in 2F gezeigte Prozess zum Ausformen der Halbleiteranordnung kann größtenteils ähnlich wie oder teilweise identisch mit dem Prozess in 2E sein. Daher werden nur Unterschiede zum in 2E gezeigten Prozess beschrieben.
In verschiedenen Ausführungsformen können die elektrisch leitfähige Platte 14 mit der Vielzahl von Leistungshalbleitervorrichtungen 10, die Vielzahl der elektrisch leitfähigen Blöcke 12 und die (optionale) Steueranschluss-Zwischenverbindungsstruktur 16 in der Formvorrichtung 44b, 44t, 87 angeordnet sein. Die Formvorrichtung 44b, 44t, 87 kann während eines Formprozesses des Verkapselungsmaterials 18 um die Vielzahl von Halbleitervorrichtungen 10 stationär bleiben. Anders gesagt kann die Formvorrichtung 44b, 44t, 87 keine Stempelfunktionalität während des Formprozesses haben oder verwenden, sondern eine Form definieren, die vom Verkapselungsmaterial 18 ausgebildet werden soll. Der Trennfilm 46, der zwischen der Vielzahl von elektrisch leitfähigen Blöcken 12 und dem obersten Teil der Formvorrichtung 44b, 44t, 87 angeordnet ist, kann die oberste Fläche 12t der Vielzahl von elektrisch leitfähigen Blöcken 12 kontaktieren, z. B. auf diese gepresst sein.
In verschiedenen Ausführungsformen kann das Verkapselungsmaterial 18a erst dann eingebracht werden, d. h., wie in 2F dargestellt durch einen Stößel 55 einer Füllvorrichtung, in den Hohlraum 44c hineingepresst werden, der zwischen dem obersten Teil 44t der Formvorrichtung 44b, 44t, 87 und der elektrisch leitfähigen Platte 14 ausgebildet ist, zum Beispiel durch eine Öffnung zwischen dem obersten Teil 44t der Formvorrichtung 44b, 44t, 87 und einen Teil 87 der Formvorrichtung, ein sogenanntes Top-Edge-Gate, welches auf der elektrisch leitfähigen Platte 14 angeordnet ist. Das Verkapselungsmaterial 18 kann anschließend gehärtet werden, wodurch das feste, einstöckige Verkapselungsmaterial 18 ausgebildet werden kann. Nach einer Entfernung der Formvorrichtung 44t, 44b, 87 und des Teils 87, kann der Rand 14e der elektrisch leitfähigen Platte 14 freiliegen, d. h. er kann frei vom Verkapselungsmaterial 18 sein. Dieser Prozess kann als Spritzpressen bezeichnet werden. Das pelletförmige Verkapselungsmaterial 18a kann in verschiedenen Ausführungsformen zum Spritzpressen verwendet werden.
Das Volumen des Verkapselungsmaterials 18a, das auf der elektrisch leitfähigen Platte 14 verteilt ist, kann auch im Falle des Spritzpressens so sein, dass der Hohlraum 44c während des Formens zumindest mit dem Verkapselungsmaterial gefüllt wird. Im Hohlraum 44c eingeschlossene Luft kann durch zumindest eine Belüftungsöffnung 65 (siehe 3B) ausdringen, und/oder ein Vakuum kann vor dem Einfüllen des Verkapselungsmaterials 18a angelegt werden.
In verschiedenen Ausführungsformen kann ein Vakuum auch dazu verwendet werden, um den Trennfilm 46 und/oder die Halbleiteranordnung 19 an die Formvorrichtung 44b, 44t, 87 anzusaugen.
Der Begriff ”oberster Teil der Formvorrichtung” etc. wird verwendet, um die in den jeweiligen Zeichnungen gezeigte Orientierung zu beschreiben. Eine Anordnung der Formvorrichtung 44b, 44t, 87 (und anderen relevanten Teilen, die zum Verkapseln verwendet werden) kann jedoch zum Beispiel umgekehrt sein; anders gesagt kann der Teil der Formvorrichtung 44b, 44t, 87, der den Hohlraum aufweist, unterhalb des anderen Teils angeordnet sein, d. h. als unterste Hohlraumplatte.
Das Verkapselungsmaterial 18 kann in verschiedenen Ausführungsformen so ausgebildet sein, dass kein Verkapselungsmaterial 18 auf der obersten Fläche 12t der Vielzahl von elektrisch leitfähigen Blöcken 12 ausgebildet ist. In verschiedenen Ausführungsformen, zum Beispiel in dem Fall, dass der Trennfilm 46 dick, z. B. 100 μm oder mehr, und weich ist, kann die oberste Fläche 12t der Vielzahl von elektrisch leitfähigen Blöcken 12 sogar in den Trennfilm 46 hineingepresst werden, sodass die obersten Flächen 12t der Vielzahl von elektrisch leitfähigen Blöcken 12 nach dem Formen ein wenig über das Verkapselungsmaterial 18 hinausragen. Anderenfalls kann die oberste Fläche 12t der Vielzahl von elektrisch leitfähigen Blöcken 12 zum Beispiel mit der obersten Fläche 18t des Verkapselungsmaterials fluchtend sein. In Folge dessen kann ein Schleifen der daraus resultierenden Halbleiteranordnung nicht erforderlich sein. Dies kann nicht nur Verarbeitungszeit sparen, sondern auch die Verwendung von beschichteten elektrisch leitfähigen Blöcken 12 ermöglichen, bei denen die Beschichtung nach dem Formungsprozess immer noch vorhanden sein kann, weil die oberste Deckschicht 48, die auch einen Abschnitt der elektrisch leitfähigen Blöcke 12 aufweisen kann, wie in 2E dargestellt nicht entfernt werden muss.
In verschiedenen Ausführungsformen, z. B. wie in 2E und 2F dargestellt, kann die Halbleiteranordnung 19 eine Steueranschluss-Zwischenschichtverbindungsstruktur 16 umfassen, die dazu dienen kann, um die Steueranschlüsse der Vielzahl von Leistungshalbleitervorrichtungen 10 miteinander elektrisch leitend zu verbinden. Die Steueranschluss-Zwischenverbindungsstruktur 16 kann mit einer breiten Palette von Technologien erzeugt werden. Die Steueranschluss-Zwischenverbindungsstruktur kann elektrisch leitfähig oder zumindest teilweise elektrisch leitfähig sein.
In verschiedenen Ausführungsformen kann die Steueranschluss-Zwischenverbindungsstruktur 16 auf dem Verbund aus den Leistungshalbleitervorrichtungen 10, den elektrisch leitfähigen Blöcken 12, der elektrisch leitfähigen Platte 14 und dem Verkapselungsmaterial 18 als vorgefertigtes Element positioniert sein, zum Beispiel als gedruckte Leiterplatte oder als ein Leitungsgitter, und kann gegebenenfalls materialhaftschlüssig mit dem Verbund verbunden sein. Das vorgefertigte Element der Steueranschluss-Zwischenverbindungsstruktur 16 kann in verschiedenen Ausführungsformen auf einer Ebene unterhalb einer Ebene der obersten Fläche 12t der Vielzahl von elektrisch leitfähigen Blöcken 12 angeordnet sein. Dadurch kann die Steueranschluss-Zwischenverbindungsstruktur 16 nach dem Abformungsprozess innerhalb des Verkapselungsmaterials 18 eingeschlossen sein, wie z. B. in 2E und 2F gezeigt.
In verschiedenen Ausführungsformen kann die Steueranschluss-Zwischenverbindungsstruktur 16 auf dem Verbund ausgebildet sein.
In verschiedenen Ausführungsformen kann die Steueranschluss-Zwischenverbindungsstruktur 16 auf einem elektrisch leitfähigen Material implementiert werden, zum Beispiel durch die Abscheidung eines elektrisch leitfähigen Materials, zum Beispiel eines Metalls oder eines dotierten polykristallinen Halbleitermaterials, auf dem Verbund, unter Verwendung von Dünnschichttechnologie, z. B. eines chemischen und/oder physikalischen Abscheidungsverfahrens wie z. B. physikalischer Gasphasenabscheidung (PVD) oder chemischer Gasphasenabscheidung (CVD), durch Sputtern oder durch Elektroplattieren oder stromloses Plattieren. Die fertiggestellte, abgeschiedene Steueranschluss-Zwischenverbindungsstruktur 16 kann zum Beispiel eine Dicke in einem Bereich von unter 1 μm bis circa 100 μm, z. B. von circa 5 μm bis circa 20 μm oder von circa 30 μm bis circa 100 μm sein.
In verschiedenen Ausführungsformen kann eine geschlossene Schicht aus dem elektrisch leitfähigen Material auf dem Verbund ausgebildet und dann strukturiert werden, zum Beispiel fotolitografisch mittels einer Maske. In verschiedenen Ausführungsformen kann eine Maskierungsschicht zuerst auf dem Verbund ausgebildet werden, um dann die Maskierungsschicht so zu strukturieren, dass sie Öffnungen aufweist, und dann das elektrisch leitfähige Material auf der strukturierten Maskierungsschicht abzuscheiden, sodass das elektrisch leitfähige Material dem Verbund in den Regionen der Maskierungsöffnungen ausgebildet wird und die Steueranschlüsse elektrisch leitfähig zu verbinden.
In dem Fall, dass die Steueranschluss-Zwischenverbindungsstruktur 16 z. B. im Verkapselungsmaterial 18 eingeschlossen ist, können die Steueranschlüsse, die mit dem Verkapselungsmaterial bedeckt sind, freigelegt werden, um elektrischen Kontakt mit den Steueranschlüssen herzustellen. Im Prinzip kann eine beliebige Technik zu diesem Zweck verwendet werden. Eine dieser Techniken kann ein Entfernen des Verkapselungsmaterials 18 oberhalb der Steueranschlüsse mittels eines Laserstrahls in einem solchen Ausmaß sein, dass das Verkapselungsmaterial 18 Ausschnitte haben kann.
In verschiedenen Ausführungsformen können der Steueranschluss und/oder die Steueranschluss-Zwischenverbindungsstruktur 16 auf dem Verkapselungsmaterial 18 ausgebildet sein.
In verschiedenen Ausführungsformen kann eine dielektrische Schicht gegebenenfalls auf der Steueranschluss-Zwischenverbindungsstruktur 16 ausgebildet werden, um letztere von der Vielzahl von elektrisch leitfähigen Blöcken 12 elektrisch zu isolieren. Solch eine dielektrische Schicht kann mittels jeglicher geeigneter Technik angebracht werden. Beispielhaft kann ein dielektrisches Material durch Abscheidung (z. B. PVD oder CVD oder Sputtern) auf der Steueranschluss-Zwischenverbindungsstruktur 16 angebracht werden. Es kann ebenso möglich sein, eine ausgestanzte dielektrische Platte oder einen dielektrischen Film auf der Steueranschluss-Zwischenverbindungsstruktur zu positionieren oder diese/diesen damit klebend zu verbinden.
Die dielektrische Schicht kann als vorgefertigte Schicht ausgebildet sein, die mit Ausschnitten bereitgestellt ist, die auf den Verbund mit der Steueranschluss-Zwischenverbindungsstruktur 16 so angebracht werden kann, dass die Ausschnitte oberhalb der Vielzahl von elektrisch leitfähigen Blöcken 12 angeordnet sind und Kontakt mit den elektrisch leitfähigen Blöcken 12 durch die dielektrische Schicht und die Steueranschluss-Zwischenverbindungsstruktur 16 hergestellt werden kann (z. B. durch eine elektrisch leitfähige Schicht, z. B. eine Metallschicht 64, siehe 3B, und/oder durch eine Kontaktplatte 74t, siehe 5).
In verschiedenen Ausführungsformen kann die dielektrische Schicht anders auf dem mit der Steueranschluss-Zwischenverbindungsstruktur 16 bereitgestellten Verbund angebracht werden, z. B. als geschlossene Schicht, sodass die geschlossene Schicht die Steueranschluss-Zwischenverbindungsstruktur 16 und die Vielzahl von elektrisch leitfähigen Blöcken 12 bedeckt, und danach die Ausschnitte ausgebildet werden, durch die der elektrische Kontakt mit den elektrisch leitfähigen Blöcken 12 und mit der Steueranschluss-Zwischenverbindungsstruktur 16 hergestellt werden kann, oder durch das Ausbilden der dielektrischen Schicht in einer bereits strukturierten Form auf dem Verbund.
Der in 2G gezeigte Prozess zum Ausbilden der Halbleiteranordnung kann größtenteils ähnlich wie oder teilweise identisch mit dem Prozess in 2E oder 2F sein. Daher werden nur die Unterschiede zu dem in 2E oder 2F gezeigten Prozess beschrieben.
Wie im obersten Einzelbild in 2G ersichtlich, kann das dielektrische Material 18 auch oberhalb der Vielzahl von elektrisch leitfähigen Blöcken 12 ausgebildet sein. Infolgedessen, wie im zweiten Einzelbild in 2G gezeigt, kann eine Vielzahl von Hohlräumen 63 im dielektrischen Material 18 ausgebildet sein, z. B. durch Laserablation oder durch Ätzen. Zum Beispiel kann ein Hohlraum 63 oberhalb jedes elektrisch leitfähigen Blocks 12 ausgebildet sein. Die Hohlräume 63 können, in einer horizontalen Richtung, oberhalb jedes elektrisch leitfähigen Blocks 12 ausgebildet sein. Die Hohlräume 63 können, in einer horizontalen Richtung, beinahe so groß wie die elektrisch leitfähigen Blöcke 12 sein. Die Hohlräume 63 können mit einem elektrisch leitfähigen Material 67, z. B. mit einer elektrisch leitfähigen Paste, z. B. einer Sinter- oder Klebepaste, einem galvanischen Überzug, Plasmastaub, Lasersinterpaste oder einer dünnen Metallschicht gefüllt sein.
In verschiedenen Ausführungsformen kann das elektrisch leitfähige Material 67 so angeordnet sein, dass es nicht nur die Hohlräume 63 füllt, sondern auch eine Schicht oberhalb des Verkapselungsmaterials 18 und der mit dem dielektrischen Material gefüllten Hohlräume 63 ausbildet. In diesem Fall kann angenommen werden, dass das elektrisch leitfähige Material 67 die elektrisch leitfähige Schicht bildet, z. B. die Metallschicht 64. Das elektrisch leitfähige Material 67 kann zum Beispiel eine elektrisch leitfähige Paste sein, die wie beschrieben angeordnet ist.
Der in 2H gezeigte Prozess zum Ausbilden der Halbleiteranordnung kann größtenteils ähnlich wie oder teilweise identisch mit dem Prozess in 2G sein. Daher werden nur Unterschiede zum in 2G gezeigten Prozess beschrieben.
In verschiedenen Ausführungsformen kann eine Vielzahl von kleineren Hohlräumen 63 im Verkapselungsmaterial 18 oberhalb jedes der elektrisch leitfähigen Blöcke 12 ausgebildet werden, anstatt einen relativ großen Hohlraum 63 oberhalb jedes der elektrisch leitfähigen Blöcke 12 auszubilden.
3A und 3B zeigen perspektivische Ansichten einer Halbleiteranordnung 19 gemäß verschiedenen Ausführungsformen in unterschiedlichen Phasen ihrer Herstellung.
In verschiedenen Ausführungsformen kann die in 3A gezeigte Halbleiteranordnung 19 ähnlich wie oder identisch mit der oben beschriebenen Halbleiteranordnung sein. Doppelte Beschreibungen können daher ausgelassen werden.
Wie in 4A und 4B dargestellt kann der Halbleiteranordnung 19 ferner eine Versiegelungsstruktur 66, 68b, 68t bereitgestellt sein. Die Versiegelungsstruktur 66, 68b, 68t kann Teil einer hermetischen Versiegelung der Halbleiteranordnung 19 gegenüber potentiell schädlichen Substanzen, z. B. gegenüber Feuchtigkeit, Flüssigkeiten und/oder Chemikalien sein.
Wie in 3B, 4A und 4B gezeigt, kann die Versiegelungsstuktur 66, 68b, 68t in verschiedenen Ausführungsformen ein Versiegelungselement 66, z. B. einen Versiegelungsring, umfassen. Das Versiegelungselement 66 kann auf der Oberfläche 14t der elektrisch leitfähigen Platte 14 angeordnet sein, z. B. auf der Randregion 14e, die frei vom Verkapselungsmaterial 18 ist. Das Versiegelungselement 66 kann, wie in 4B gezeigt, in z. B. physischem Kontakt mit sowohl der elektrisch leitfähigen Platte 14 und dem Verkapselungsmaterial 18 stehen. Dadurch kann eine Kontaktregion, in der das Verkapselungsmaterial 18 die elektrisch leitfähige Platte 14 kontaktieren kann, von einem Außenbereich, z. B. von Feuchtigkeit, Flüssigkeiten und/oder Chemikalien abgedichtet werden. Anders gesagt, während die Halbleiteranordnung nach dem Stand der Technik einen Pfad zwischen dem Verkapselungsmaterial 18 und der elektrisch leitfähigen Schicht 14 bereitstellt, entlang dessen z. B. Feuchtigkeit in die Halbleiteranordnung 19 eindringen kann, z. B. die Vielzahl von Leistungshalbleitervorrichtungen erreichen kann, kann die Halbleiteranordnung 19 gemäß verschiedenen Ausführungsformen einen solchen Pfad unter Verwendung eines Versiegelungselements versiegeln. Der Rand 14e, z. B. die Oberfläche 14t am Rand 14e, der elektrisch leitfähigen Platte 14, der horizontal über das Verkapselungsmaterial 18 hinausragt, kann einen geeigneten Ort bereitstellen, um das Versiegelungselement 66 anzuordnen. Durch das Anordnen des Versiegelungselements 66 auf dem Rand 14e der elektrisch leitfähigen Platte 14 kann ein Flächenabstand und daher ein Kriechabstand, zwischen der elektrisch leitfähigen Platte 14 und der Vielzahl von elektrisch leitfähigen Blöcken 12 erhöht werden.
In verschiedenen Ausführungsformen kann das Versiegelungselement 66 zusätzlich durch einen Halteabschnitt 68t, 68b der Versiegelungsstruktur 66, 68b, 68t in Position gepresst werden. Der Halteabschnitt 68b, 68t kann in verschiedenen Ausführungsformen einen obersten Abschnitt 68t und einen untersten Abschnitt 68b umfassen. Der oberste Abschnitt 68t und der unterste Abschnitt 68b können in verschiedenen Ausfürhungsfomen so ausgebildet und angeordnet sein, dass sie voneinander getrennt sind. Dies kann die leichte Positioinierung der Halbleiteranordnung 19 im Halteabschnitt 68b, 68t ermöglichen und kann ferner ermöglichen, dass der Halteabschnitt 68b, 68t auf das Versiegelungselement 66 drückt.
In verschiedenen Ausführungsformen kann das Versiegelungselement 66 ringartig angeordnet sein. Wie oben beschrieben kann sich dies darauf beziehen, dass das Versiegelungselement 66 eine geschlossene Struktur bildet, d. h. keine Öffnung, in der in 3B gezeigten, beispielhaften Ausführungsform in einer horizontalen Ebene, aufweist. Dies kann in verschiedenen Ausführungsformen erzielt werden, indem ein vorgeformtes, ringförmiges Versiegelungselement 66, z. B. ein Versiegelungsring, auf der Randregion 14e der Halbleiteranordnung 19 angeordnet wird. In verschiedenen Ausführungsformen kann das vorgeformte Versiegelungselement 66 noch nicht ringförmig sein, bevor es auf der Randregion 14e der Halbleiteranordnung 19 angeordnet wird. Stattdessen kann ein z. B. längliches Versiegelungselement 66 auf der Randregion 14e der Halbleiteranordnung 19, welche das Verkapselungsmaterial 18 umgibt, angeordnet werden, wobei ein erstes und ein zweites Ende des Versiegelungselements 66 überlappen. Das Versiegelungselement 66 kann dann während des Betriebs der Halbleiteranordnung 19 als ringartiges (geschlossenes) Versiegelungselement 66 fungieren, z. B. durch Pressen des Versiegelungselements 66, z. B. an den Enden des Versiegelungselements 66, oder durch das Schließen der Enden des Versiegelungselements 66 unter Verwendung z. B. eines Klebstoffs. In verschiedenen Ausführungsformen kann das Versiegelungselement 66 auf der Halbleiteranordnung 19 ausgebildet sein. Zum Beispiel kann ein geeignetes Material, z. B. Silikon, z. B. ringförmig auf der Halbleiteranordnung 19 angeordnet werden, z. B. auf der Randregion 14e der Halbleiteranordnung.
In verschiedenen Ausführungsformen kann das Versiegelungselement 66 ein elastisches Material umfassen oder aus diesem bestehen. Ferner kann das elastische Material eine hohe Temperaturbeständigkeit aufweisen. Zum Beispiel kann es Verarbeitungstemperaturen von circa 150°C oder mehr standhalten, z. B. circa 20°C oder mehr.
In verschiedenen Ausführungsformen kann das elastische Versiegelungselement 66 Palex, Hochtemperatur-Silikongummi, Ecraz, Kalez^® und Viton^® umfassen.
In verschiedenen Ausführungsformen kann die Halbleiteranordnung 19, wie in 3B gezeigt, ferner eine elektrisch leitfähige Schicht umfassen, z. B. eine Metallschicht 64. Die elektrisch leitfähige Schicht 64 kann über der obersten Fläche 19t der Halbleiteranordnung 19 angeordnet sein. Dadurch kann die elektrisch leitfähige Schicht Verbindungsbereiche zwischen dem Verkapselungsmaterial 18 und den elektrisch leitfähigen Blöcken 12 versiegeln, sodass keine Feuchtigkeit etc. durch diese Verbindungsbereiche eindringen kann.
In verschiedenen Ausführungsformen kann die elektrisch leitfähige Schicht 64 eine Kompressibilität aufweisen, anders gesagt kann die elektrisch leitfähige Schicht 64 in dem Fall, dass Druck auf die Halbleiteranordnung 19 ausgeübt wird, als eine Ausgleichsschicht dienen. Noch anders gesagt kann die elektrisch leitfähige Schicht 64 als eine Art Kissen oder Puffer dienen. Zum Beispiel kann die Kompressibilität und eine Dicke der elektrisch leitfähigen Schicht 64 geeignet sein, um Dicke- und Höhenschwankungen innerhalb der Halbleiteranordnung 19 oder zwischen zwei oder mehreren Halbleiteranordnungen 19 auszugleichen. Dies ermöglicht höhere Toleranzen bei der Herstellung der Halbleiteranordnung(en) und garantiert gleichzeitig ihre/deren Funktionalität.
In verschiedenen Ausführungsformen kann die elektrisch leitfähige Schicht 64, z. B. die Metallschicht 64, Silber umfassen oder aus diesem bestehen.
In verschiedenen Ausführungsformen kann der Halteabschnitt 68t, 68b die elektrisch leitfähige Schicht 64 z. B. eine Kante der elektrisch leitfähigen Schicht 64, zur Halbleitervorrichtung 19 hin drücken. In verschiedenen Ausführungsformen kann der Halteabschnitt 66z, 68b eine Verbindung zwischen der elektrisch leitfähigen Schicht 64 und dem Versiegelungselement 66 bilden. Dadurch kann die Vielzahl von Leistungshalbleitervorrichtungen 10 hermetisch von einer Umwelt abgedichtet werden. Anders gesagt kann kein (z. B. schädlicher) Abschnitt der Umwelt in die Halbleiteranordnung 19 eindringen und in Richtung der Leistungshalbleitervorrichtungen 10 fortschreiten. In verschiedenen Ausführungsformen kann eine zusätzliche elektrisch leitfähige Schicht 64b über der zweiten Oberfläche 14b der elektrisch leitfähigen Platte 14 bereitgestellt werden.
4A bis 4E zeigen eine perspektivische Ansicht (4A) und Querschnittsansichten (4B bis 4E) einer Halbleiteranordnung 19 gemäß verschiedenen Ausführungsformen mit einer Versiegelungsstruktur 66, 68b, 68t.
Wie in 4A gezeigt, kann die Versiegelungsstruktur 66, 68b, 68t in verschiedenen Ausführungsformen so ausgebildet sein, dass ein Halbleitersystem 76, welches eine Vielzahl von Halbleiteranordnungen 19 umfasst, ausgebildet wird. Die Steueranschluss-Zwischenverbindungsstruktur 16 jeder der Halbleiteranordnungen 19 kann elektrisch leitend mittels einer zweiten Zwischenverbindungsstruktur 78 verbunden sein.
Wie in 4B gezeigt, die eine Querschnittsansicht eines Abschnitts der Halbleiteranordnung 19 aus 4A in Richtung des Pfeils 77 betrachtet zeigt, können Versiegelungsregionen 69a, 69b, 69c zwischen der Halbleiteranordnung 9 und der Versiegelungsstruktur 66, 68b, 68t ausgebildet sein, z. B. die Versiegelungsregionen 69a (zwischen dem Versiegelungselement 66 und der elektrisch leitfähigen Platte 14), 69b (zwischen dem Versiegelungselement 66 und dem Verkapselungsmaterial 18) und 69c (zwischen dem obersten Abschnitt 68t und der elektrisch leitfähigen Schicht 64). Jede der Versiegelungsregionen 69a, 69b, 69c kann Regionen sein, in denen die Halbleiteranordnung 19 von ihrer Umwelt, z. B. der Atmosphäre, abgedichtet ist.
4C zeigt eine Querschnittsansicht einer Halbleiteranordnung 19 gemäß verschiedenen Ausführungsformen. Sie kann sich von der Halbleiteranordnung 19 in 4B haupsächlich durch eine Öffnung 101 unterscheiden, die im Verkapselungsmaterial 18 von der obersten Fläche 19t in der Nähe eines Randes der Halbleiteranordnung 19 aus ausgebildet ist. Die Öffnung 101 kann in verschiedenen Ausführungsformen als Nut ausgebildet sein, z. B. als eine die Halbleiteranordnung 19 umgebende Nut. Die Nut kann einen Flächenabstand, zum Beispiel den kürzesten Abstand entlang der Oberfläche, auch als Flächenabstand bezeichnet, zwischen den elektrisch leitfähigen Blöcken 12, oder allgemeiner des elektrisch leitfähigen Abschnitts auf der obersten Fläche 19t der Halbleiteranordnung 19, und der elektrisch leitfähigen Platte 14 erhöhen und dadurch einen Kriechabstand zwischen den beiden elektrisch leitfähigen Elementen erhöhen, die auf unterschiedlichen elektrischen Potentialen liegen können. Dies kann es ermöglichen, die Differenz zwischen den elektrischen Potentialen und/oder der Betriebsspannungen zu erhöhen.
In verschiedenen Ausführungsformen kann, wie in 4D gezeigt, ein zweites Versiegelungselement 66b, z. B. ein Versiegelungsring, in der Öffnung 101 angeordnet sein. Ähnlich der oben für 4B beschriebenen Versiegelungsfunktionalität, kann das zweite Versiegelungselement 66b eine Versiegelungsregion 69b zwischen dem Versiegelungselement 66 und dem Verkapselungsmaterial 18 schaffen.
In verschiedenen Ausführungsformen können, wie in 4E gezeigt, beide Versiegelungselemente 66 und 66b angeordnet sein, wodurch diese die Versiegelungsregionen 69a (zwischen dem Versiegelungselement 66 und der elektrisch leitfähigen Platte 14), 69b (zwischen dem Versiegelungselement 66 und dem Verkapselungsmaterial 18) und 69c (zwischen dem obersten Abschnitt 68t und der elektrisch leitfähigen Schicht 64) bilden.
In verschiedenen Ausführungsformen (nicht gezeigt) können das Versiegelungselement 66 und/oder das Versiegelungselement 66b in das Verkapselungsmaterial 18 eingebettet sein.
5 zeigt ein Halbleitersystem 76 gemäß verschiedenen Ausführungsformen oben als Explosionsansicht und unten als perspektivische Ansicht.
Um einen elektrischen Betrieb der oben beschriebenen Halbleiteranordnung 19 zu ermöglichen, kann die Halbleiteranordnung 19 zwischen zwei elektrisch leitfähigen Kontaktplatten 74t, 74b, z. B. einer oberen Kontaktplatte 74t und einer unteren Kontaktplatte 74b, so eingespannt sein, dass ein Druckkontakt zwischen der oberen Kontaktplatte 74t und der Vielzahl von elektrisch leitfähigen Blöcken 12 bestehen kann, ohne dass die obere Druckkontaktplatte 74t und die Vielzahl von elektrisch leitfähigen Blöcken 12 kohäsiv verbunden sind, und dass ein Druckkontakt zwischen der unteren Druckkontaktplatte 74b und der elektrisch leitfähigen Platte 14 besteht, ohne dass die untere Druckkontaktplatte 74b und die elektrisch leitfähige Platte 14 kohäsiv verbunden sind. Die obere Druckkontaktplatte 74t und die untere Druckkontaktplatte 74t können mit einer elektrischen Spannungsquelle verbunden sein, sodass unterschiedliche elektrische Potentiale an der oberen Druckkontaktplatte 74t und der unteren Druckkontaktplatte 74b vorhanden sind.
In verschiedenen Ausführungsformen kann eine Vielzahl von Halbleiteranordnungen 19 zu einem Halbleitersystem 76 kombiniert werden. Die Bestandteile des in 5 dargestellten Halbleitersystems 76. werden oben beschrieben. Sie können interagieren, um einen Druckkontakt herzustellen, der z. B. durch die beiden Kontaktplatten 74t, 74 hergestellt wird.
6 zeigt ein Diagramm 600, das ein Verfahren zum Ausbilden einer Halbleiteranordnung gemäß verschiedenen Ausführungsformen veranschaulicht.
In verschiedenen Ausführungsformen kann das Verfahren eine Vielzahl von Leistungshalbleitervorrichtungen auf einer Oberfläche einer elektrisch leitfähigen Platte (in 601) umfassen.
Es kann ferner beinhalten, einen ersten gesteuerten Anschluss jeder Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtungen mit der elektrisch leitfähigen Platte (in 602) elektrisch zu koppeln, jeden elektrisch leitfähigen Block einer Vielzahl von elektrisch leitfähigen Blöcken mit einem jeweiligen zweiten gesteuerten Anschluss jeder Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtungen (in 603) elektrisch zu koppeln; sowie die Vielzahl von Leistungshalbleitervorrichtungen mit einem Verkapselungsmaterial zu verkapseln, sodass zumindest eine Randregion der Oberfläche der elektrisch leitfähigen Platte frei vom Verkapselungsmaterial ist (in 604).
Details verschiedener Ausführungsformen der Prozesse können oben beschrieben sein, zum Beispiel in Zusammenhang mit den Zeichnungen, welche den Prozess veranschaulichen.
7 zeigt ein Diagramm, das ein Verfahren 700 zum Ausbilden einer Halbleiteranordnung gemäß verschiedenen Ausführungsformen veranschaulicht. Details der verschiedenen Prozesse können oben beschrieben sein.
Das Verfahren 700 kann die Materialherstellung (in 701) umfassen, z. B. die Herstellung verschiedener Materialien, die während den Prozessen des Verfahrens zu verwenden sind. Das Verfahren kann ferner einen ersten Befestigungsprozess (in 702) umfassen, während dessen die Vielzahl von Leistungshalbleitervorrichtungen an der elektrisch leitfähigen Platte, z. B. einer Molybdänplatte, befestigt, z. B. elektrisch verbunden, werden können. Das Verfahren kann ferner einen zweiten Nacktchip-Befestigungsprozess (in 703) umfassen, um die Vielzahl von elektrisch leitfähigen Blöcken mit der Vielzahl von Leistungshalbleitervorrichtungen zu verbinden. Das Verfahren kann ferner einen dritten Befestigungsprozess umfassen, z. B. einen Befestigungsprozess zum Ausbilden einer Steueranschluss-Zwischenverbindungsstruktur (auch als Gate-Schicht bezeichnet, in 704) und einen optionalen Prozess zum Anbringen eines Haftpromoters an Oberflächen der Halbleiteranordnung, die in Kontakt mit dem Verkapselungsmaterial stehen können (in 705). Das Verfahren kann ferner das Ausbilden einer Verkapselung (in 706) umfassen, z. B. durch Formen. Das Verfahren kann ferner einen optionalen Schleifprozess (in 707) umfassen. Zur Qualitätskontrolle kann das Verfahren in verschiedenen Ausführungsformen einen Prüfprozess (in 708) umfassen, z. B. eine elektrische Prüfung. Das Verfahren kann ferner einen sogenannten Kennzeichnungs-/Rasterungs-/Verpackungs-Prozess (in 709) umfassen, der eine optische Kontrolle und/oder eine Kontrolle mittels konfokaler akustischer Rastermikroskopie (CSAM), das Kennzeichnen und das Verpacken umfassen kann. Das Verfahren kann ferner die Verschiffung (in 710) umfassen.
In verschiedenen Ausführungsformen wird eine Halbleiteranordnung bereitgestellt. Die Halbleiteranordnung kann eine elektrisch leitfähige Platte mit einer Oberfläche, eine Vielzahl von auf der Oberfläche der leitfähigen Platte angeordneten Leistungshalbleitervorrichtungen, wobei ein erster gesteuerter Anschluss jeder Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtungen elektrisch an die elektrisch leitfähige Platte gekoppelt sein kann, eine Vielzahl von elektrisch leitfähigen Blöcken, wobei jeder elektrisch leitfähige Block elektrisch mit einem jeweiligen Steueranschluss jeder Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtungen gekoppelt sein kann, und ein Verkapselungsmaterial umfassen, das die Vielzahl von Leistungshalbleitervorrichtungen verkapselt, wobei zumindest eine Randregion der Oberfläche der elektrisch leitfähigen Platte frei vom Verkapselungsmaterial sein kann.
In verschiedenen Ausführungsformen kann zumindest ein Abschnitt einer obersten Fläche der Halbleiteranordnung, die der elektrisch leitfähigen Platte entgegengesetzt ist, mit dem jeweiligen zweiten Steueranschluss jeder Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtungen elektrisch gekoppelt sein.
In verschiedenen Ausführungsformen kann die Halbleiteranordnung so konfiguriert sein, dass ein Strom zwischen dem zumindest einen Abschnitt der obersten Fläche und der elektrisch leitfähigen Platte fließt.
In verschiedenen Ausführungsformen kann der Strom ein Hauptstrom sein.
In verschiedenen Ausführungsformen kann die Halbleiteranordnung ferner eine Versiegelungsstruktur umfassen.
In verschiedenen Ausführungsformen kann die Versiegelungsstruktur ein Versiegelungselement umfassen.
In verschiedenen Ausführungsformen kann das Versiegelungselement ein Versiegelungsring sein.
In verschiedenen Ausführungsformen kann der Versiegelungsring auf der zumindest einen Randregion der Oberfläche der elektrisch leitfähigen Platte angeordnet sein.
In verschiedenen Ausführungsformen kann das Versiegelungselement in das Verkapselungsmaterial eingebettet sein.
In verschiedenen Ausführungsformen kann das Verkapselungsmaterial Versiegelungseigenschaften umfassen.
In verschiedenen Ausführungsformen kann das Verkapselungsmaterial Silikon umfassen oder aus diesem bestehen.
In verschiedenen Ausführungsformen kann die Versiegelungsstruktur ein elastisches Material mit hoher Temperaturbeständigkeit umfassen.
In verschiedenen Ausführungsformen kann das Versiegelungselement, z. B. der Versiegelungsring, aus dem elastischen Material mit hoher Temperaturbeständigkeit bestehen.
In verschiedenen Ausführungsformen kann die Halbleiteranordnung ferner eine elektrisch leitfähige Schicht umfassen, die über der Vielzahl von elektrisch leitfähigen Blöcken und über dem Verkapselungsmaterial angeordnet ist.
In verschiedenen Ausführungsformen können die elektrisch leitfähige Schicht, die Versiegelungsstruktur und die elektrisch leitfähige Platte so angeordnet sein, dass sie zumindest einen Teil einer hermetischen Versiegelung der Vielzahl von Halbleitervorrichtungen bilden.
In verschiedenen Ausführungsformen kann die Halbleiteranordnung ferner zumindest einen Steueranschluss zum Steuern eines Stroms zwischen dem ersten gesteuerten Anschluss und dem zweiten gesteuerten Anschluss zumindest einer Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtungen umfassen.
In verschiedenen Ausführungsformen kann die Vielzahl von Leistungshalbleitervorrichtungen eine Vielzahl von IGBTs umfassen.
In verschiedenen Ausführungsformen kann die Vielzahl von Leistungshalbleitervorrichtungen zumindest eine Leistungsdiode umfassen.
In verschiedenen Ausführungsformen kann die elektrisch leitfähige Platte ferner eine zweite Oberfläche, die der Oberfläche entgegengesetzt ist, und eine Seitenfläche, die die Oberfläche und die zweite Oberläche verbindet, umfassen, und die zweite Oberfläche und die Seitenfläche können frei vom Verkapselungsmaterial sein.
In verschiedenen Ausführungsformen können die elektrisch leitfähige Platte und/oder die Vielzahl von elektrisch leitfähigen Blöcken zumindest ein elektrisch leitfähiges Material aus der Gruppe von elektrisch leitfähigen Materialien, bestehend aus Molybdän, Kupfer und Kohlenstoff, umfassen.
In verschiedenen Ausführungsformen wird ein Halbleitersystem bereitgestellt. Das Halbleitersystem kann eine Vielzahl der oben beschriebenen Halbleiteranordnungen unfassen.
In verschiedenen Ausführungsformen umfasst eine Verbindungsfläche zwischen dem zumindest einen Abschnitt der obersten Fläche der Halbleiteranordnung und der elektrisch leitfähigen Platte eine Struktur, die einen Flächenabstand zwischen dem zumindest einen Abschnitt der obersten Fläche der Halbleiteranordnung und der elektrisch leitfähigen Platte erhöht.
In verschiedenen Ausführungsformen wird ein Verfahren zum Ausbilden einer Halbleiteranordnung bereitgestellt. Das Verfahren kann das Anordnen einer Vielzahl von Leistungshalbleitervorrichtungen auf einer Oberfläche einer elektrisch leitfähigen Platte, das elektrische Koppeln eines ersten gesteuerten Anschlusses jeder Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtungen an die elektrisch leitfähige Platte, das elektrische Koppeln jedes elektrisch leitfähigen Blocks einer Vielzahl von elektrisch leitfähigen Blöcken mit einem jeweiligen zweiten gesteuerten Anschluss jeder Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtungen; sowie das Verkapseln der Vielzahl von Leistungshalbleitervorrichtungen mit einem Verkapselungsmaterial umfassen, sodass die zumindest eine Randregion der Oberfläche der elektrisch leitfähigen Platte frei vom Verkapselungsmaterial ist. In verschiedenen Ausführungsformen kann das Verkapseln Formen umfassen.
In verschiedenen Ausführungsformen kann das Formen eines aus Spritzpressen und Formpressen umfassen.
In verschiedenen Ausführungsformen kann während des Spritzpressens eine Oberfläche jedes der Vielzahl von elektrisch leitfähigen Blöcken, die von der jeweiligen Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtung abgewandt ist, frei vom Verkapselungsmaterial bleiben.
In verschiedenen Ausführungsformen kann das Verfahren ferner das Anordnen eines Versiegelungselements auf der zumindest einen Randregion umfassen.
In verschiedenen Ausführungsformen kann das Versiegelungselement ein Versiegelungsring sein.
In verschiedenen Ausführungsformen kann das Verfahren ferner das Anordnen einer elektrisch leitfähigen Schicht über der Vielzahl von elektrisch leitfähigen Blöcken und über dem Verkapselungsmaterial umfassen.
In verschiedenen Ausführungsformen kann das Verfahren ferner das Ausbilden einer hermetischen Versiegelung für die Vielzahl von Leistungshalbleitervorrichtungen umfassen, indem eine hermetisch versiegelte Verbindung zwischen der elektrisch leitfähigen Schicht und dem Versiegelungsring ausgebildet wird und indem der Versiegelungsring auf die zumindest eine Randregion gepresst wird.
Während die Erfindung insbesondere unter Bezugnahme auf spezielle Ausführungsformen gezeigt und beschrieben wurde, sollten Fachleute verstehen, dass verschiedene Änderungen der Form und Detail daran vorgenommen werden können, ohne vom Geist und Schutzumfang der Erfindung, die durch die beiliegenden Ansprüche definiert werden, abzuweichen. Der Schutzumfang der Erfindung wird daher durch die beiliegenden Ansprüche angezeigt, und alle Änderungen, die unter die Bedeutung und den Äquivalenzbereich der Ansprüche fallen, sollen deshalb erfasst sein.

Claims

Halbleiteranordnung, umfassend: eine elektrisch leitfähige Platte mit einer Oberfläche; eine Vielzahl von Leistungshalbleitervorrichtungen, die auf der Oberfläche der elektrisch leitfähigen Platte angeordnet sind, wobei ein erster gesteuerter Anschluss jeder Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtungen mit der elektrisch leitfähigen Platte elektrisch gekoppelt ist; eine Vielzahl von elektrisch leitfähigen Blöcken, wobei jeder elektrisch leitfähige Block mit einem jeweiligen zweiten gesteuerten Anschluss jeder Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtungen elektrisch gekoppelt ist; und ein Verkapselungsmaterial, das die Vielzahl von Leistungshalbleitervorrichtungen verkapselt, wobei zumindest eine Randregion der Oberfläche der elektrisch leitfähigen Platte frei vom Verkapselungsmaterial ist.
Halbleiteranordnung nach Anspruch 1, wobei zumindest ein Abschnitt einer obersten Fläche der Halbleiteranordnung entgegengesetzt der elektrisch leitfähigen Platte mit dem jeweiligen zweiten gesteuerten Anschluss jeder Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtungen elektrisch gekoppelt ist.
Halbleiteranordnung nach Anspruch 2, wobei die Halbleiteranordnung so konfiguriert ist, dass ein Strom zwischen dem zumindest einen Abschnitt der obersten Fläche und der elektrisch leitfähigen Platte fließt.
Halbleiteranordnung nach einem der Ansprüche 1 bis 3, die ferner mindestens einen Steueranschluss zum Steuern eines Stroms zwischen dem ersten gesteuerten Anschluss und dem zweiten gesteuerten Anschluss von zumindest einer Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtungen umfasst.
Halbleiteranordnung nach einem der Ansprüche 1 bis 4, die ferner eine Versiegelungsstruktur umfasst.
Halbleiteranordnung nach Anspruch 5, wobei die Versiegelungsstruktur ein Versiegelungselement umfasst.
Halbleiteranordnung nach Anspruch 6, wobei das Versiegelungselement ein Versiegelungsring ist.
Halbleiteranordnung nach Anspruch 6 oder 7, wobei das Versiegelungselement auf der zumindest einen Randregion der Oberfläche der elektrisch leitfähigen Platte angeordnet ist.
Halbleiteranordnung nach einem der Ansprüche 5 bis 8, wobei das Versiegelungselement in das Verkapselungsmaterial eingebettet ist.
Halbleiteranordnung nach einem der Ansprüche 1 bis 9, wobei das Verkapselungsmaterial Versiegelungseigenschaften umfasst.
Halbleiteranordnung nach einem der Ansprüche 1 bis 10, welche ferner eine elektrisch leitfähige Schicht umfasst, die über der Vielzahl von elektrisch leitfähigen Blöcken und über dem Verkapselungsmaterial angeordnet ist.
Halbleiteranordnung nach Anspruch 11, wobei die elektrisch leitfähige Schicht, die Versiegelungsstruktur und die elektrisch leitfähige Platte so angeordnet sind, dass sie zumindest einen Teil einer hermetischen Versiegelung der Vielzahl von Halbleitervorrichtungen bilden.
Halbleiteranordnung nach einem der Ansprüche 1 bis 12, wobei die Vielzahl von Leistungshalbleitervorrichtungen eine Vielzahl von IGBTs umfasst.
Halbleiteranordnung nach einem der Ansprüche 1 bis 13, wobei die Vielzahl von Leistungshalbleitervorrichtungen zumindest eine Leistungsdiode umfasst.
Halbleiteranordnung nach einem der Ansprüche 1 bis 14, wobei die elektrisch leitfähige Platte ferner eine zweite Oberfläche, die der Oberfläche entgegengesetzt ist, und eine Seitenfläche, die die Oberfläche und die zweite Oberfläche verbindet, umfasst; und wobei die zweite Oberfläche und die Seitenfläche frei vom Verkapselungsmaterial sind.
Halbleiteranordnung nach einem der Ansprüche 1 bis 15, wobei die elektrisch leitfähige Platte und/oder die Vielzahl von elektrisch leitfähigen Blöcken zumindest ein elektrisch leitfähiges Material aus der Gruppe von elektrisch leitfähigen Materialien, bestehend aus: Molybdän; Kupfer; und Kohlenstoff umfasst.
Halbleiteranordnung nach einem der Ansprüche 2 bis 16, wobei eine Verbindungsfläche zwischen dem zumindest einen Abschnitt der obersten Fläche der Halbleiteranordnung und der elektrisch leitfähigen Platte eine Struktur umfasst, die einen Flächenabstand zwischen dem zumindest einen Abschnitt der obersten Fläche der Halbleiteranordnung und der elektrisch leitfähigen Platte erhöht.
Halbleitersystem, das eine Vielzahl von Halbleiteranordnungen nach einem der Ansprüche 1 bis 17 umfasst.
Verfahren zum Ausbilden einer Halbleiteranordnung, wobei das Verfahren umfasst: das Anordnen einer Vielzahl von Leistungshalbleitervorrichtungen auf einer Oberfläche einer elektrisch leitfähigen Platte; das elektrische Koppeln eines ersten gesteuerten Anschlusses jeder Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtungen mit der elektrisch leitfähigen Platte; das elektrische Koppeln jedes elektrisch leitfähigen Blocks einer Vielzahl von elektrisch leitfähigen Blöcken mit einem jeweiligen zweiten gesteuerten Anschluss jeder Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtungen; und das Verkapseln der Vielzahl von Leistungshalbleitervorrichtungen mit einem Verkapselungsmaterial, sodass zumindest eine Randregion der Oberfläche der elektrisch leitfähigen Platte frei vom Verkapselungsmaterial ist.
Verfahren nach Anspruch 19, wobei das Verkapseln Formen umfasst.
Verfahren nach Anspruch 20, wobei das Formen eines aus Spritzpressen und und Formpressen umfasst.
Verfahren nach Anspruch 21, wobei während des Spritzpressens eine Oberfläche jeder der Vielzahl von elektrisch leitfähigen Blöcken, die von der jeweiligen Leistungshalbleitervorrichtung der Vielzahl von Leistungshalbleitervorrichtungen abgewendet sind, frei vom Verkapselungsmaterial bleibt.
Verfahren nach einem der Ansprüche 19 bis 22, ferner umfassend: das Anordnen eines Versiegelungselements auf der mindestens einen Randregion.
Verfahren nach Anspruch 23, wobei das Versiegelungselement ein Versiegelungsring ist.
Verfahren nach einem der Ansprüche 18 bis 24, ferner umfassend: das Anordnen einer elektrisch leitfähigen Schicht über der Vielzahl von elektrisch leitfähigen Blöcken und über dem Verkapselungsmaterial.
Verfahren nach Anspruch 25, ferner umfassend: das Ausbilden einer hermetischen Versiegelung für die Vielzahl von Leistungshalbleitervorrichtungen durch das Ausbilden einer hermetisch versiegelten Verbindung zwischen der elektrisch leitfähigen Schicht und dem Versiegelungsring und durch das Pressen des Versiegelungsrings auf die mindestens eine Randregion.