DE102014119071A1

DE102014119071A1 - Eine Vorrichtung und ein Verfahren zum Erzeugen eines Sendesignals

Info

Publication number: DE102014119071A1
Application number: DE102014119071.8A
Authority: DE
Inventors: Jovan Markovic; Jan Zaleski; Christian Mayer
Original assignee: Intel IP Corp
Current assignee: Apple Inc
Priority date: 2014-12-18
Filing date: 2014-12-18
Publication date: 2016-06-23
Also published as: CN105720998A; CN105720998B; US20160182101A1; TW201640830A; US9722645B2; TWI600283B

Abstract

Eine Vorrichtung zum Erzeugen eines Sendesignals umfasst ein Aufwärtsumwandlungsmodul und ein Verzögerungsmodul. Das Aufwärtsumwandlungsmodul wandelt ein erstes Komponentensignal eines Mehrphasen-Basisband-Sendesignals unter Verwendung eines ersten Oszillatorsignals aufwärts und wandelt ein verzögertes zweites Komponentensignal des Mehrphasen-Basisband-Sendesignals unter Verwendung eines zweiten Oszillatorsignals aufwärts, um ein Radiofrequenz-Sendesignal zu erzeugen. Das erste Oszillatorsignal und das zweite Oszillatorsignal weisen einen Phasenversatz auf, so dass eine Flanke des zweiten Oszillatorsignals früher auftritt a1 seine entsprechende Flanke des ersten Oszillatorsignals. Das Verzögerungsmodul verzögert ein zweites Komponentensignal des Mehrphasen-Basisband-Sendesignals relative zu dem ersten Komponentensignal des Mehrphasen-Basisband-Sendesignals um eine vordefinierte Komponentensignalverzögerung, um das verzögerte zweite Komponentensignal des Mehrphasen-Basisband-Sendesignals zu erzeugen.

Description

Technisches Gebiet
Die vorliegende Offenbarung bezieht sich auf eine Radiofrequenz-Signalerzeugung und insbesondere auf eine Vorrichtung und ein Verfahren zum Erzeugen eines Sendesignals.
Hintergrund
Der Bedarf an immer weiter steigenden Datenmengen, die in kurzer Zeit übertragen werden sollen, verursacht höhere Anforderungen im Hinblick auf die Sendesignale. Daher ist es erwünscht, Störungen und Interferenzen innerhalb des Sendesignals zu reduzieren, um diese höheren Anforderungen zu erfüllen.
Kurze Beschreibung der Figuren
Nachfolgend werden einige Beispiele von Vorrichtungen und/oder Verfahren ausschließlich beispielhaft und Bezug nehmend auf die beiliegenden Figuren beschrieben, in denen:
1 ein Blockdiagramm einer Vorrichtung zum Erzeugen eines Sendesignals zeigt;
2 ein Blockdiagramm einer Vorrichtung zum Erzeugen eines Sendesignals mit einem Verzögerungsmodul zeigt, das mit einem Radiofrequenz-Analog-Digital-Wandler gekoppelt ist;
3a schematische Darstellungen von Leistungsspektraldichten eines Inphasen- und Quadratur-Teils eines Signals während der Erzeugung eines Sendesignals durch Verwenden einer vorgeschlagenen Signalverzögerung zeigt;
3b ein Diagramm von Rauschen über Frequenz eines Sendesignals mit einer vorgeschlagenen Verzögerung von einem Komponentensignal relativ zu einem anderen zeigt;
4 eine schematische Darstellung eines Verzögerungsmoduls zeigt, das in einem Fast-Fourier-Transformationsmodul implementiert ist;
5 ein Blockdiagramm eines mobilen Bauelements zeigt;
6 ein Flussdiagramm eines Verfahrens zum Erzeugen eines Sendesignals zeigt; und
7 schematische Darstellungen von Leistungsspektraldichten eines Inphasen- und Quadratur-Teils eines Signals während der Erzeugung eines Sendesignals ohne Signalverzögerung zeigt.
Detaillierte Beschreibung
Verschiedene Ausführungsbeispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Ausführungsbeispiele dargestellt sind. In den Figuren kann die Dicke der Linien, Schichten und/oder Regionen der Klarheit halber übertrieben sein.
Während dementsprechend verschiedene Abänderungen und alternative Formen von weiteren Ausführungsbeispielen möglich sind, werden Ausführungsbeispiele davon in den Zeichnungen beispielhaft gezeigt und hier ausführlich beschrieben. Es versteht sich jedoch, dass es nicht beabsichtigt ist, Ausführungsbeispiele auf die offenbarten bestimmten Formen zu begrenzen, sondern im Gegensatz die Ausführungsbeispiele alle in den Schutzbereich der Offenbarung fallenden Abänderungen, Entsprechungen und Alternativen abdecken sollen. In der gesamten Beschreibung der Figuren beziehen sich gleiche Ziffern auf gleiche oder ähnliche Elemente.
Es versteht sich, dass wenn ein Element als mit einem anderen Element „verbunden” oder „gekoppelt” bezeichnet wird, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder Zwischenelemente vorhanden sein können. Wenn im Gegensatz ein Element als „direkt” mit einem anderen Element „verbunden” oder „gekoppelt” bezeichnet wird, sind keine Zwischenelemente vorhanden. Sonstige zum Beschreiben des Verhältnisses zwischen Elementen benutzte Worte sollten auf gleichartige Weise ausgelegt werden (z. B. „zwischen” gegenüber „direkt zwischen”, „benachbart” gegenüber „direkt benachbart” usw.).
Die hier angewandte Terminologie bezweckt nur das Beschreiben bestimmter Ausführungsbeispiele und soll nicht begrenzend für weitere Ausführungsbeispiele sein. Nach hiesigem Gebrauch sollen die Einzelformen „ein, eine” und „das, der, die” auch die Pluralformen umfassen, wenn der Zusammenhang nicht deutlich sonstiges anzeigt. Es versteht sich weiterhin, dass die Begriffe „umfasst”, „umfassend”, „aufweisen” und/oder „aufweisend” bei hiesigem Gebrauch das Vorhandensein angegebener Merkmale, Ganzzahlen, Schritte, Operationen, Elemente und/oder Bestandteile angeben, aber nicht das Vorhandensein oder die Zufügung eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Elemente, Bestandteile und/oder Gruppen derselben ausschließen.
Sofern nicht anderweitig definiert besitzen alle hier benutzten Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) die gleiche Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann auf dem Gebiet verstanden wird, zu dem Ausführungsbeispiele gehören. Weiterhin versteht es sich, dass Begriffe, z. B. die in gewöhnlich benutzten Wörterbüchern definierten, als eine Bedeutung besitzend ausgelegt werden sollten, die ihrer Bedeutung im Zusammenhang der entsprechenden Technik entspricht, und nicht in einem idealisierten oder übermäßig formalen Sinn ausgelegt werden, sofern sie nicht ausdrücklich so definiert sind.
Nachfolgend beziehen sich verschiedene Beispiele auf Geräte (z. B. Mobiltelefon, Basisstation) oder Komponentensignale (z. B. Sender, Sendeeempfänger) von Geräten, die in Drahtlos- oder Mobilkommunikationssystemen verwendet werden.
Ein Mobilkommunikationssystem kann z. B. einem der Mobilkommunikationssysteme entsprechen, die durch das Generations-Partnerschafts-Projekt der 3. Generation (3rd Generation Partnership Project = 3GPP) standardisiert sind, z. B. das Globale System für Mobilkommunikation (Global System for Mobile Communications = GSM), Erhöhte Datenraten für GSM-Weiterentwicklung (Enhanced Data rates for GSM Evolution = EDGE), GSM EDGE-Funkzugriffsnetz (GSM EDGE Radio Access Network = GERAN), Hochgeschwindigkeits-Paketzugriff (High Speed Packet Access = HSPA), Universelles, Terrestrisches Funkzugriffsnetz (Universal Terrestrial Radio Access Network = UTRAN) oder Entwickeltes UTRAN (Evolved UTRAN = E-UTRAN), Langzeitentwicklung (Long Term Evolution = LTE) oder fortschrittliche LTE (LTE-Advanced = LTE-A), oder Mobilkommunikationssysteme mit unterschiedlichen Standards, z. B. Weltweite Interoperabilität für Mikrowellenzugriff (Worldwide Interoperability for Microwave Access = WIMAX) IEEE 802.16 oder Drahtloses, Lokales Netz (Wireless Local Area Network = WLAN) IEEE 802.11, im Allgemeinen jegliches System basierend auf Zeitmultiplexzugriff (Time Division Multiple Access = TDMA), Frequenzmultiplexzugriff (Frequency Division Multiple Access = FDMA), Orthogonalfrequenzmultiplexzugriff (Orthogonal Frequency Division Multiple Access = OFDMA), Codemultiplexzugriff (Code Division Multiple Access = CDMA), etc. Die Ausdrücke Mobilkommunikationssystem und Mobilkommunikationsnetz können synonym verwendet werden.
Das Mobilkommunikationssystem kann eine Mehrzahl von Sendepunkten oder Basisstations-Sendeempfängern aufweisen, die wirksam sind, um Funksignale mit einem mobilen Sendeempfänger zu kommunizieren. Bei diesen Beispielen kann das Mobilkommunikationssystem mobile Sendeempfänger, Relaisstations-Sendeempfänger und Basisstations-Sendeempfänger aufweisen. Die Relaisstations-Sendeempfänger und Basisstations-Sendeempfänger können aus einer oder mehreren zentralen Einheiten und einer oder mehreren Fern-Einheiten bestehen.
Ein mobiler Sendeempfänger oder ein mobiles Gerät kann einem Smartphone, einem Mobiltelefon, Endgerät (UE = User Equipment), einem Laptop, einem Notebook, einem Personalcomputer, einem persönlichen, digitalen Assistenten (PDA = Personal Digital Assistant), einem Stick eines universellen, seriellen Bus (USB = Universal Serial Bus; USB-Stick), einem Tablet-Computer, einem Auto, etc. entsprechen. Ein mobiler Sendeempfänger oder ein Anschluss kann auch als UE oder Benutzer gemäß 3GPP-Terminologie bezeichnet werden. Ein Basisstations-Sendeempfänger kann in dem festen oder dem stationären Teil des Netzes oder Systems angeordnet sein. Ein Basisstations-Sendeempfänger kann einem Fern-Funk-Kopf (remote radio head), einem Übertragungspunkt, einem Zugriffspunkt, einer Makrozelle, einer kleinen Zelle, einer Mikrozelle, einer Picozelle, einer Femtozelle, einer Metrozelle, etc., entsprechen. Der Ausdruck kleine Zelle kann sich auf jegliche Zelle beziehen, die kleiner ist als eine Makrozelle, d. h. eine Mikrozelle, eine Picozelle, eine Femtozelle, oder eine Metrozelle. Ferner wird eine Femto-Zelle als kleiner als eine Pico-Zelle betrachtet, die als kleiner als eine Micro-Zelle betrachtet wird. Ein Basisstations-Sendeempfänger kann eine drahtlose Schnittstelle eines verdrahteten Netzes sein, die ein Senden und Empfangen von Funksignalen zu einem Endgerät, einem mobilen Sendeempfänger oder einem Relais-Sendeempfänger ermöglicht. Ein solches Funksignal kann Funksignalen entsprechen, wie sie z. B. durch 3GPP standardisiert sind, oder solchen die allgemein einem der oben aufgelisteten Systeme entsprechen. Somit kann ein Basisstations-Sendeempfänger einem NodeB, einem eNodeB, einem BTS, einem Zugriffspunkt, etc., entsprechen. Ein Relais-Stations-Sendeempfänger kann einem Zwischen-Netzknoten in dem Kommunikationsweg zwischen einem Basisstations-Sendeempfänger und einem Mobilstations-Sendeempfänger entsprechen. Ein Relais-Stations-Sendeempfänger kann ein Signal, das von einem mobilen Sendeempfänger empfangen wird, zu einem Basisstations-Sendeempfänger weiterleiten bzw. Signale, die von einem Basisstations-Sendeempfänger empfangen werden, zu dem Mobilstations-Sendeempfänger weiterleiten.
Das Mobilkommunikationssystem kann zellular sein. Der Begriff Zelle bezieht sich auf einen Abdeckungsbereich von Funkdiensten, der durch einen Sendepunkt, eine Fern-Einheit, einen Fern-Kopf, einen Fern-Funk-Kopf, einen Basisstations-Sendeempfänger, einen Relais-Sendeempfänger oder einen NodeB bzw. einen eNodeB bereitgestellt wird. Die Begriffe Zelle und Basisstations-Sendeempfänger können synonym verwendet werden. Bei einigen Beispielen kann eine Zelle einem Sektor entsprechen. Zum Beispiel können Sektoren unter Verwendung von Sektorantennen erreicht werden, die eine Charakteristik zum Abdecken eines Winkelabschnitts um einen Basisstations-Sendeempfänger oder eine Fern-Einheit bereitstellen. Bei einigen Beispielen können ein Basisstations-Sendeempfänger oder eine Fern-Einheit zum Beispiel drei oder sechs Zellen betreiben, die Sektoren von 120° (im Fall von drei Zellen) bzw. 60° (im Fall von sechs Zellen) abdecken. Auf ähnliche Weise kann ein Relais-Sendeempfänger ein oder mehrere Zellen in dessen Abdeckungsbereich einrichten. Ein mobiler Sendeempfänger kann bei zumindest einer Zelle registriert oder derselben zugeordnet sein, d. h. er kann einer Zelle derart zugeordnet sein, dass Daten zwischen dem Netz und dem Mobiltelefon in dem Abdeckungsbereich der zugeordneten Zelle unter Verwendung eines dedizierten Kanals, einer Verknüpfung oder einer Verbindung ausgetauscht werden können. Ein mobiler Sendeempfänger kann sich somit bei einer Relaisstation oder einem Basisstations-Sendeempfänger registrieren oder diesem zugeordnet sein, direkt oder indirekt, wobei eine indirekte Registrierung oder Zuordnung durch einen oder mehrere Relais-Sendeempfänger erfolgen kann.
1 zeigt ein Blockdiagramm einer Vorrichtung zum Erzeugen eines Sendesignals gemäß einem Beispiel. Die Vorrichtung 100 umfasst ein Aufwärtsumwandlungsmodul 110 und ein Verzögerungsmodul 120. Das Aufwärtsumwandlungsmodul 110 führt ein Aufwärtswandeln eines ersten Komponentensignals 102 eines Mehrphasen-Basisband-Sendesignals unter Verwendung eines ersten Oszillatorsignals 106 aus und führt ein Aufwärtswandeln eines verzögerten zweiten Komponentensignals 124 des Mehrphasen-Basisband-Sendesignals unter Verwendung eines zweiten Oszillatorsignals 108 aus, um ein Radiofrequenz-Sendesignal 112 zu erzeugen. Das erste Oszillatorsignal 106 und das zweite Oszillatorsignal 108 umfassen einen Oszillatorsignal-Phasenversatz, so dass eine Flanke des zweiten Oszillatorsignals 108 früher auftritt als eine entsprechende Flanke des ersten Oszillatorsignals 106. Das Verzögerungsmodul 120 verzögert ein zweites Komponentensignal 104 des Mehrphasen-Basisband-Sendesignals relativ zu dem ersten Komponentensignal 102 des Mehrphasen-Basisband-Sendesignals um eine vordefinierte Komponentensignalverzögerung, um das verzögerte, zweite Komponentensignal 124 des Mehrphasen-Basisband-Sendesignals zu erzeugen.
Die Flanken von Symbolintervallen innerhalb des ersten und des zweiten Komponentensignals können an den Oszillatorsignal-Phasenversatz durch Verwenden eines vorgeschlagenen Verzögerungsmoduls angepasst werden. Daher können störende Signalabschnitte innerhalb des Sendebandes reduziert werden. Auf diese Weise kann die EVM (Fehlervektorgröße; error vector magnitude) verbessert werden und/oder Spektralanforderungen können leichter erfüllt werden.
Nachfolgend kann das Mehrphasen-Basisband-Sendesignal ein komplexwertiges Basisband-Sendesignal (z. B. I- und Q-Signal) sein, obwohl das Mehrphasen-Basisband-Sendesignal 102 auch mehr als zwei Komponenten (z. B. drei oder mehr Komponentensignale) aufweisen kann. Das komplexwertige Basisband-Sendesignal kann Informationen enthalten, die an einen externen Empfänger gesendet werden sollen, und kann z. B. durch einen Basisbandprozessor bereitgestellt werden. Die Daten, die gesendet werden sollen, können durch Symbole repräsentiert sein (z. B. komplexe Werte, Inphasen-Quadratur-Werte, Quadratur-Amplitudenmodulations-Werte – QAM-Werte) die während aufeinanderfolgender Symbolintervalle übertragen werden sollen. Das komplexwertige Basisband-Sendesignal kann eine Sequenz aus aufeinanderfolgenden Symbolen enthalten, die zu aufeinanderfolgenden Symbolzeitintervallen übertragen werden sollen. Das komplexwertige Basisband-Sendesignal kann eine Frequenzbandbreite aufweisen, die in dem Basisbandbereich der Vorrichtung 100 enthalten ist (z. B. weniger als 100 MHz oder weniger als 500 MHz, zum Beispiel 0 bis 30 MHz). Das komplexwertige Basisband-Sendesignal 102 kann zwei Komponenten aufweisen (z. B. Inphase und Quadratur). Das erste Komponentensignal 102 des komplexwertigen Basisband-Sendesignals kann ein Inphasen-Signal sein und das zweite Komponentensignal 104 des komplexwertigen Basisband-Sendesignals kann ein Quadratursignal sein, oder umgekehrt. Das erste Komponentensignal 102 des komplexwertigen Basisband-Sendesignals, das zweite Komponentensignal 104 des komplexwertigen Basisband-Sendesignals und das verzögerte zweite Komponentensignal 124 des komplexwertigen Basisband-Sendesignals können digitale Signale sein.
Das Aufwärtsumwandlungsmodul 110 kann zumindest eine Aufwärtsumwandlung (z. B. und optional Verstärken und Filtern) des ersten Komponentensignals 102 des komplexwertigen Basisband-Sendesignals und des zweiten, verzögerten Komponentensignals 124 des komplexwertigen Basisband-Sendesignals aus dem Basisbandbereich in einen Radiofrequenzbereich der Vorrichtung 100 ausführen (z. B. Mischen der Komponentensignale mit einem Oszillatorsignal durch einen oder mehrere Mischer oder durch Abtasten der Komponentensignale durch einen Radiofrequenz-Analog-Digital-Wandler) um das Radiofrequenz-Sendesignal 112 zu erzeugen (das z. B zu einem externen Empfänger gesendet werden soll). Zum Beispiel kann der Frequenzbereich des komplexwertigen Basisbandsendesignals um eine Oszillatorsignalfrequenz des ersten und des zweiten Oszillatorsignals verschoben werden.
Das erste Radiofrequenz-Sendesignal 112 kann Signalabschnitte innerhalb von einem oder mehreren Frequenzbändern aufweisen (z. B. angeordnet zwischen 500 MHz und 10 GHz). Das Radiofrequenz-Sendesignal 112 kann z. B. an einen Leistungsverstärker eines Senders oder Sendeempfängers bereitgestellt werden. Das erste Radiofrequenz-Sendesignal 112 kann ein analoges Signal sein.
Das erste Oszillatorsignal 106 und das zweite Oszillatorsignal 108 können dieselbe Oszillatorsignalfrequenz aufweisen (z. B. angeordnet zwischen 500 MHz und 10 GHz), abhängig von einem aktuell verwendeten Sendekanal. Das erste Oszillatorsignal 106 und das zweite Oszillatorsignal 108 können ein Rechteckwellensignal (oder ein Sinussignal) sein. Das erste Oszillatorsignal 106 und das zweite Oszillatorsignal 108 weisen einen konstanten Oszillatorsignal-Phasenversatz auf. Zum Beispiel kann das zweite Oszillatorsignal 108 durch ein Oszillatormodul erzeugt werden, und das erste Oszillatorsignal 106 kann durch eine konstante Verzögerung des zweiten Oszillatorsignals 108 erzeugt werden, was den Oszillatorsignal-Phasenversatz verursacht. Eine Flanke (z. B. ansteigende oder abfallende Flanke) des zweiten Oszillatorsignals 108 tritt aufgrund des Oszillatorsignal-Phasenversatzes früher auf als eine entsprechende Flanke des ersten Oszillatorsignals 106. Anders ausgedrückt, ein Maximum einer Periode des zweiten Oszillatorsignals 108 tritt z. B. früher auf als ein Maximum der entsprechenden Periode des ersten Oszillatorsignals 106. Der Oszillatorsignal-Phasenversatz kann im Wesentlichen gleich 90° sein (z. B. abhängig von der Genauigkeit der Oszillatorsignalerzeugung, z. B. zwischen 85° und 95°).
Das Verzögerungsmodul 120 verursacht eine Verzögerung (z. B. analog oder digital, Abtastwert oder Teilabtastwert) des zweiten Komponentensignals 104 des komplexwertigen Basisbandsendesignals relative zu dem ersten Komponentensignal 102 des komplexwertigen Basisbandsendesignals. Anders ausgedrückt erzeugt das Verzögerungsmodul 120 ein verzögertes zweites Komponentensignal 124 des komplexwertigen Basisbandsendesignals, das relativ zu dem ersten Komponentensignal 102 des komplexwertigen Basisbandsendesignals verzögert ist. Zum Beispiel kann ein Symbolintervall des verzögerten zweiten Komponentensignals 124 des komplexwertigen Basisbandsendesignals später starten a1 sein entsprechendes Symbolintervall des ersten Komponentensignals 102 des komplexwertigen Basisbandsendesignals. Das Verzögerungsmodul 120 kann alle Komponentensignale außer einem Komponentensignal (z. B. das erste Komponentensignal) relativ zu dem einen Komponentensignal (z. B. dem ersten Komponentensignal) verzögern, wenn das Mehrphasen-Basisband-Sendesignal z. B. mehr als die zwei Komponentensignale aufweist. Zum Beispiel kann eine höhere oder bessere Leistungseffizienz und einfache Verwendung eines digital gesteuerten Oszillators (DCO; digitally controlled oscillator) bei 3x der LO-Frequenz (LO = Lokaloszillator) anstelle von 2x/4x etc., erhalten werden.
Zum Beispiel ist die vordefinierte Komponentensignalverzögerung weniger als eine Periode (z. B. zwischen 10% und 50% der Periode, zwischen 20% und 40% der Periode oder zwischen 23% und 27% der Periode) des ersten Oszillatorsignals 106. Zum Beispiel ist die vordefinierte Komponentensignalverzögerung im Wesentlichen gleich 25% einer Periode des ersten Oszillatorsignals. Anders ausgedrückt kann das Verzögerungsmodul 120 eine Verzögerung verursachen, die dem Oszillatorsignal-Phasenversatz der Oszillatorsignale entspricht, wenn das erste Oszillatorsignal 106 und das zweite Oszillatorsignal 108 gleiche Frequenzen und einen Oszillatorsignal-Phasenversatz von 90° aufweisen. Zum Beispiel kann das erste Oszillatorsignal 106 eine ansteigende Flanke an einer Position innerhalb eines Symbolintervalls des ersten Komponentensignals 102 des komplexwertigen Basisbandsendesignals aufweisen, die aufgrund der vordefinierten Komponentensignalverzögerung im Wesentlichen gleich einer Position einer entsprechenden ansteigenden Flanke des zweiten Oszillatorsignals 108 innerhalb eines entsprechenden Symbolintervalls des verzögerten zweiten Komponentensignals 124 des komplexwertigen Basisbandsendesignals ist.
Zum Beispiel kann die Symbolrate viel kleiner sein als die Lokaloszillator-LO-Rate, z. B. 30,72 MHz Symbolrate vs 1960 MHz LO-Rate. Sie kann aufwärts abgetastet werden (z. B. interpoliert auf LO-Rate). Ohne eine Verzögerung werden I und Q zu unterschiedlichen Zeiten bei der LO-Rate abgetastet, VS kann z. B. eine angenommene Gleichzeitigkeit in dem Basisbandsignal sein. Dies kann z. B. irgendwo zwischen Basisbandsignal und LO-Raten-Abtastung kompensiert werden.
Zum Beispiel kann die vordefinierte Komponentensignalverzögerung während der gesamten Operation eines Senders oder Sendeempfängers, der die Vorrichtung 100 verwendet, konstant sein. Alternativ kann die vordefinierte Komponentensignalverzögerung an unterschiedliche Sendebedingungen angepasst werden. Zum Beispiel können der Sender oder Sendeempfänger denselben Sendeweg zum Senden von Signalen auf unterschiedlichen Sendekanälen (unterschiedlichen Trägerfrequenzen, unterschiedlichen Oszillatorsignalfrequenzen) zu unterschiedlichen Zeiten verwenden. Bei diesem Beispiel kann das Verzögerungsmodul 120 ausgebildet sein, um das zweite Komponentensignal 104 des komplexwertigen Basisbandsendesignals relativ zu dem ersten Komponentensignal 102 des komplexwertigen Basisbandsendesignals um unterschiedliche vordefinierte Komponentensignalverzögerungen für unterschiedliche Oszillatorsignalfrequenzen des zweiten Oszillatorsignals 108 und/oder des ersten Oszillatorsignals 106 zu verzögern. Anders ausgedrückt kann das Verzögerungsmodul 120 ausgebildet sein, um das zweite Komponentensignal 104 des komplexwertigen Basisbandsendesignals relativ zu dem ersten Komponentensignal 102 des komplexwertigen Basisbandsendesignals um eine erste vordefinierte Komponentensignalverzögerung während eines ersten Sendezeitintervalls zu verzögern (z. B. unter Verwendung des ersten und zweiten Oszillatorsignals mit einer ersten Oszillatorsignalfrequenz) und um das zweite Komponentensignal 104 des komplexwertigen Basisbandsendesignals relativ zu dem ersten Komponentensignal 102 des komplexwertigen Basisbandsendesignals um eine zweite vordefinierte Komponentensignalverzögerung (die sich von der ersten vordefinierten Komponentensignalverzögerung unterscheidet) während eines nachfolgenden zweiten Sendezeitintervalls zu verzögern (z. B. unter Verwendung des ersten und zweiten Oszillatorsignals mit einer zweiten Oszillatorsignalfrequenz). Zum Beispiel kann das Verzögerungsmodul 120 ein einstellbares Verzögerungselement und ein Speichermodul umfassen, das unterschiedliche Verzögerungselement-Steuerungswerte für unterschiedliche Oszillatorfrequenzen des ersten und zweiten Oszillatorsignals speichert. Bei diesem Beispiel kann das Speichermodul ein oder mehrere Verzögerungselement-Steuerungs-Signale oder -Werte an das Verzögerungselement bereitstellen, um die Komponentensignalverzögerung an einen vordefinierten Wert basierend auf der aktuell verwendeten Oszillatorfrequenz des ersten und zweiten Oszillatorsignals anzupassen.
Das Verzögerungsmodul 120 kann auf verschiedene Weisen implantiert werden. Zum Beispiel kann das Verzögerungsmodul 120 eine Filterschaltung aufweisen oder sein, die ausgebildet ist, um das zweite Komponentensignal des komplexwertigen Basisbandsendesignals um die vordefinierte Komponentensignalverzögerung zu verzögern. Die Filterschaltung kann eine Allpass-Filterschaltung sein. Zum Beispiel kann die Filterschaltung ein IIR-Filter sein (Infinite-Impulsantwort-Filter; Infinite Impulse Response filter), das eine sehr genaue Verzögerungssteuerung aber einen hohen Leistungsverbrauch bereitstellt, oder ein FIR-Filter (Finite-Impulsantwort-Filter; Finite Impulse Response filter), das eine niedrigere Genauigkeit der Verzögerungssteuerung aber auch einen niedrigeren Leistungsverbrauch bereitstellt.
Alternativ kann die Vorrichtung 100 ein Bruchzahl-Abtastraten-Wandlermodul aufweisen, das das Verzögerungsmodul 120 aufweist. Das Bruchzahl-Abtastraten-Wandlermodul kann ausgebildet sein, um eine Abtastrate des zweiten Komponentensignals 104 des komplexwertigen Basisbandsendesignals umzuwandeln (z. B. durch Überabtasten) und um das zweite Komponentensignal 104 des komplexwertigen Basisbandsendesignals um die vordefinierte Komponentensignalverzögerung zu verzögern, um das verzögerte zweite Komponentensignal 124 des komplexwertigen Basisbandsendesignals zu erzeugen. Die Implementierung der Funktionalität des Verzögerungsmoduls 120 innerhalb eines Bruchzahl-Abtastraten-Wandlers kann den Hardwareaufwand und/oder zusätzlichen Stromverbrauch niedrig halten, da viele Sender oder Sendeempfänger sowieso Bruchzahl-Abtastraten-Wandler aufweisen.
Alternativ kann die Vorrichtung 100 ein Fourier-Transformationsmodul aufweisen (z. B. Implementieren einer Fast-Fourier-Transformation oder einer anderen Fourier-Transformation), das das Verzögerungsmodul 120 aufweist. Das Verzögerungsmodul 120 kann ausgebildet sein, um eine Phasenverschiebung des zweiten Komponentensignals 104 in dem Frequenzbereich zu erzeugen, um die vordefinierte Komponentensignalverzögerung des verzögerten zweiten Komponentensignals 124 des komplexwertigen Basisbandsendesignals zu erzeugen. Die Implementierung der Funktionalität des Verzögerungsmoduls 120 innerhalb eines Fourier-Transformationsmoduls kann den Hardwareaufwand und/oder zusätzlichen Stromverbrauch niedrig halten, da viele Sender oder Sendeempfänger (z. B. OFDM-Sender oder OFDM-Sendeempfänger) sowieso Fourier-Transformationsmodule aufweisen.
Zusätzlich dazu kann die Vorrichtung 100 ein optionales Basisbandprozessormodul aufweisen, das ausgebildet ist, um das erste Komponentensignal 102 des komplexwertigen Basisbandsendesignals und das zweite Komponentensignal 104 des komplexwertigen Basisbandsendesignals bereitzustellen. Alternativ kann das Basisbandprozessormodul bereits das verzögerte zweite Komponentensignal 124 des komplexwertigen Basisbandsendesignals bereitstellen. Zum Beispiel kann das Basisbandprozessormodul ein Fourier-Transformationsmodul zum Erzeugen des verzögerten zweiten Komponentensignals 124 des komplexwertigen Basisbandsendesignals aufweisen.
Das Aufwärtsumwandlungsmodul 110 kann einen ersten Digital-Analog-Wandler aufweisen, der ausgebildet ist, um das erste Komponentensignal 102 des komplexwertigen Basisbandsendesignals in ein erstes Komponentensignal 102 eines komplexwertigen Radiofrequenzsendesignals mit einer Abtastfrequenz gleich einer Frequenz des ersten Oszillatorsignals 106 umzuwandeln. Ferner kann das Aufwärtsumwandlungsmodul 110 einen zweiten Digital-Analog-Wandler aufweisen, der ausgebildet ist, um das verzögerte zweite Komponentensignal 124 des komplexwertigen Basisbandsendesignals in ein zweites Komponentensignal des komplexwertigen Radiofrequenzsendesignals mit einer Abtastfrequenz gleich einer Frequenz des zweiten Oszillatorsignals 108 umzuwandeln. Zum Beispiel können der erste Digital-Analog-Wandler und der zweite Digital-Analog-Wandler Nullte-Ordnung-Halten-Digital-Analog-Wandler sein.
Zum Beispiel wandelt der Digital-Analog-Wandler ein digitales (diskretwertiges) Signal in ein analoges (kontinuierliches) Signal um. Nach dem ZOH (zero-order-hold digital to analog converter; Nullte-Ordnung-Halten-Digital-Analog-Wandler) und einem Mischer ist das Signal zum Beispiel reellwertig. Auch beide I- und Q-Komponenten sind reellwertig. Sie repräsentieren numerisch einen realen und einen imaginären Teil eines komplexen Signals. Zum Beispiel erzeugt zuerst eine Überabtaststufe ein überabgetastetes (komplexes) Basisbandsignal mit der Abtastfrequenz gleich einer Frequenz des ersten Oszillatorsignals und dann wandelt ein ZOH digital zu analog, aber beide Signale sind reellwertig.
Ferner kann das Aufwärtsumwandlungsmodul 110 das erste Komponentensignal des komplexwertigen Radiofrequenzsendesignals und das zweite Komponentensignal des komplexwertigen Radiofrequenzsendesignals kombinieren, um das Radiofrequenzsendesignal 112 zu erzeugen.
Zusätzlich dazu kann die Vorrichtung 100 ein optionales Oszillatormodul aufweisen, das ausgebildet ist, um das erste Oszillatorsignal und das zweite Oszillatorsignal zu erzeugen. Das Oszillatormodul kann eine PLL (phase locked loop; Phasenregelschleife) und/oder einen VCO (voltage controlled oscillator; spannungsgesteuerten Oszillator) oder DCO (digitally controlled oscillator; digital gesteuerten Oszillator) zum Erzeugen des ersten Oszillatorsignals und/oder des zweiten Oszillatorsignals aufweisen. Zum Beispiel kann das Oszillatormodul das erste Oszillatorsignal erzeugen durch Verzögern des zweiten Oszillatorsignals um im Wesentlichen 25% der Periode des zweiten Oszillatorsignals. Zum Beispiel kann das Oszillatormodul das erste Oszillatorsignal und das zweite Oszillatorsignal mit einer konstanten gemeinsamen Frequenz während der gesamten Operation eines Senders oder Sendeempfängers unter Verwendung der Vorrichtung 100 erzeugen. Alternativ kann das Oszillatormodul das erste Oszillatorsignal und das zweite Oszillatorsignal mit einer ersten Oszillatorsignalfrequenz während eines ersten Übertragungszeitintervalls erzeugen und kann das erste Oszillatorsignal und das zweite Oszillatorsignal mit einer zweiten Oszillatorsignalfrequenz während eines nachfolgenden zweiten Übertragungszeitintervalls erzeugen. Die erste Oszillatorsignalfrequenz kann sich von der zweiten Oszillatorsignalfrequenz unterscheiden. Auf diese Weise kann das Oszillatormodul eine Übertragung durch unterschiedliche Sendekanäle zu unterschiedlichen Zeiten ermöglichen.
Optional können das Aufwärtsumwandlungsmodul 110 und das Verzögerungsmodul 120 auf einem gemeinsamen Halbleiterchip implementiert sein. Ferner können eine oder mehrere weitere optionale Komponenten oder Module, die vorangehend oder nachfolgend erwähnt werden (z. B. Oszillatormodul, Basisbandprozessormodul und/oder Leistungsverstärker) mit dem Aufwärtsumwandlungsmodul 110 und dem Verzögerungsmodul 120 auf einem gemeinsamen Halbleiterchip implementiert sein.
Das Aufwärtsumwandlungsmodul 110 und das Verzögerungsmodul 120 können zum Beispiel unabhängige Hardwareeinheiten oder Teil eines Basisbandprozessors, eines digitalen Signalprozessors, eines Senders, eines Sendeempfängers oder einer Mikrosteuerung sein oder ein Computerprogramm oder ein Softwareprodukt zum Betreiben auf einem Basisbandprozessors, einem digitalen Signalprozessor oder einer Mikrosteuerung. Das Aufwärtsumwandlungsmodul 110 und das Verzögerungsmodul 120 können unabhängig voneinander implementiert sein oder können zumindest teilweise zusammen realisiert sein.
2 zeigt ein Blockdiagramm einer Vorrichtung zum Erzeugen eines Sendesignals gemäß einem Beispiel. Die Vorrichtung 200 umfasst ein Basisbandprozessormodul 230, das ausgebildet ist, um ein Inphasensignal I 102 und ein Quadratursignal Q 104 bereitzustellen, die Daten enthalten, die übertragen werden sollen. Das Inphasensignal 102 wird an einen ersten Radiofrequenz-Digital-Analog-Wandler RFDAC (radio frequency digital to analog converter) 212 bereitgestellt (Teil eines Aufwärtsumwandlungsmoduls) und das Quadratursignal 104 wird an ein Verzögerungsmodul 120 bereitgestellt (das z. B. eine digitale Bruchzahl-Verzögerung verursacht). Das Verzögerungsmodul 120 verzögert das Quadratursignal 104 um im Wesentlichen 25% der Periode der Oszillatorsignale und stellt das verzögerte Quadratursignal 124 an einen zweiten Radiofrequenz-Digital-Analog-Wandler RFDAC 214 (Teil eines Aufwärtsumwandlungsmoduls) bereit. Der erste Radiofrequenz-Digital-Analog-Wandler RFDAC 212 führt ein Aufwärtsumwandeln des Inphasensignals 102 aus, um ein Inphasen-Radiofrequenz-Sendesignal basierend auf dem ersten Oszillatorsignal LO I zu erzeugen. Ferner führt der zweite Radiofrequenz-Digital-Analog-Wandler RFDAC 214 wandelt ein Aufwärtsumwandeln des verzögerten Quadratursignals 124 aus, um ein Quadratur-Radiofrequenz-Sendesignal basierend auf dem zweiten Oszillatorsignal LO Q zu erzeugen. Ferner umfasst die Vorrichtung 200 einen Kombinierer oder einen Kombinierknoten 216, der das Inphasen-Radiofrequenz-Sendesignal und das Quadratur-Radiofrequenz-Sendesignal kombiniert, um ein Radiofrequenz-Sendesignal 112 zu erhalten. Das Radiofrequenz-Sendesignal 112 kann z. B. an einen Leistungsverstärker, einen Antennenschalter, ein Antennenanpassungsnetz und/oder ein Antennenmodul bereitgestellt werden.
Zusätzlich dazu zeigt 2 eine schematische Darstellung 241 des ersten Oszillatorsignals LO I und eine schematische Darstellung 242 des zweiten Oszillatorsignals LO Q. Um eine Modulation zu erreichen, können I- und Q-Signale im RFDAC-IQ-Modus mit LO-Signalen (LO = Lokaloszillator) multipliziert werden, die 90°-Phasendifferenz aufweisen. Da Rechtecksignale verwendet werden können, kann eine 90°-Phasendifferenz durch Verschieben z. B. von einem der LO-Signale um ein Viertel der LO-Zeitperiode erreicht werden.
Ferner zeigt 2 eine schematische Darstellung 250 einer Simulation des Rauschens [dBc/Hz] des Basisbandes und eine schematische Darstellung 260 einer Simulation des Rauschens [dBc/Hz] des Radiofrequenzbandes nach der IQ-Modulation.
Zum Beispiel kann ein (IQ-)Bild unterdrückt werden, wenn beide Komponenten ausgerichtet sind, d. h. wenn sie zum selben Zeitpunkt starten. Da die Verzögerung bei I systematisch eingeführt wird (aufgrund einer 90°-Phasendifferenz zwischen den LOs) um die Komponenten auszurichten, kann der Q-Zweig z. B. um ¼-LO-Periode verzögert werden. Z. B. kann der Zweig, der zuerst startet, verzögert werden.
Um einen systematischen Fehler zu vermeiden können beide Komponenten ausgerichtet sein. Da Q eine Viertel Periode vor I startet können Signale in dem Q-Zweig um ein Viertel der LO-Periode unter Verwendung digitaler Signalverarbeitungstechniken verzögert werden (z. B. digitales Filter). Dies kann bedeuten, dass das Q-Signal immer noch digital sein kann, aber Werte den Werten der verzögerten Signale entsprechen können.
Die Verzögerung kann auch eine Phasenverschiebung (in diesem Fall) zu dem Q-Zweig addieren. I- und Q-Aliasing-Spektralkomponenten, die zu dem IQ-Bild beitragen, können in diesem Fall eine Phasendifferenz gleich n aufweisen, so dass sie einander z. B. aufheben. Eine schematische Darstellung ist durch 3a dargestellt.
Wie in 3a dargestellt ist, kann das IQ-Bild durch Verzögern von einem Zweig unterdrückt werden. Diese Ergebnisse können in praktischen Messungen bestätigt werden.
Ferner zeigt 3b ein Beispiel für eine experimentelle Verifikation eines Sendesignals in einem Sende-TX-Frequenzbereich zwischen 1860 MHz und 1890 MHz mit und ohne Verzögerung. Verzögerung wurde in das Stimuli-Signal z. B. unter Verwendung eines Ansatzes einer digitalen Bruchzahl-Verzögerung basierend auf einer FFT (FFT-based Digital Fractional Delay approach) eingebracht. Anders ausgedrückt zeigt das Diagramm von 3b ein Rauschen [dBc/Hz] über der Frequenz eines Sendesignals mit einer vorgeschlagenen Verzögerung von einem Komponentensignal relative zu dem Anderen 350 und ohne Verzögerung 360. Bei diesem Beispiel ist das IQ-Bild um 1865 MHz wesentlich reduziert.
Weitere Details und Aspekte der Vorrichtung 200 werden in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend oder nachfolgend beschriebenen Beispiele (z. B. 1) erwähnt. Die Vorrichtung 200 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzeptes oder einem oder mehreren der vorangehend oder nachfolgend beschriebenen Beispiele entsprechen.
Eine wenig komplexe Art und Weise, eine Bruchzahl-Verzögerung zu addieren, kann das Verwenden eines (z. B. Allpass-)Filters bei höheren Frequenzen sein, wie z. B. in 2 gezeigt ist.
Alternativ kann es möglich sein, eine Verzögerung in einem Bruchzahl-Abtastraten-Wandler (fractional sample rate converter; FSRC) zu implementieren. FSRCs können in beiden Zweigen (Inphasen-Zweig und Quadratur-Zweig) zum Überabtasten verwendet werden. Bei diesem Beispiel kann ein FSRC ein überabgetastetes Signal (verzögertes Inphasen- oder Quadratur-Signal) mit umfasster Bruchzahl-Verzögerung erzeugen.
Wiederum alternativ kann eine weitere Möglichkeit zum Addieren einer Verzögerung das Multiplizieren eines Fourier-transformierten Signals bei einer OFDM-Signalerzeugung (Orthogonal Frequency-Division Multiplexing; orthogonales Frequenzmultiplexverfahren) mit einer Phasenverschiebung in dem Basisbandberiech sein (bevor eine inverse Fourier-Transformation angewendet wird).
Ein Beispiel für eine Implementierung des Verzögerungsmoduls innerhalb eines Fast-Fourier-Transformationsmodul 400 ist in 4 gezeigt. Das Fast-Fourier-Transformationsmodul 400 umfasst einen ersten Seriell-Parallel-Wandler 410, der ein serielles Basisband-Eingangssignal x(t) in eine Mehrzahl von parallelen Basisbandeingangssignalen umwandelt. Ferner umfasst das Fast-Fourier-Transformationsmodul 400 einen Fast-Fourier-Transformations-FFT-Bestimmer 420, der ausgebildet ist, um eine Mehrzahl von parallelen Frequenzbereichssignalen zu erzeugen durch Abbilden der Mehrzahl von parallelen Basisband-Eingangssignalen auf Träger (z. B. abgeschnitten, wenn weniger Träger vorliegen, ansonsten Null-aufgefüllt). Zusätzlich dazu umfasst das Fast-Fourier-Transformationsmodul 400 einen ersten Parallel-Seriell-Wandler 430, der die Mehrzahl von parallelen Frequenzbereichssignalen in ein serielles Frequenzbereichssignal X(jω) umwandelt. Ferner umfasst das Fast-Fourier-Transformationsmodul 400 einen Inphasen-Quadratur-Bestimmer, der ausgebildet ist, um ein Inphasen-Frequenzbereichssignal I(jω) und ein Quadratur-Frequenzbereichssignal Q(jω) basierend auf dem seriellen Frequenzbereichssignal X(jω) zu erzeugen. Zusätzlich dazu umfasst das Fast-Fourier-Transformationsmodul 400 ein Verzögerungsmodul 442, das ausgebildet ist, um das Quadratur-Frequenzbereichssignal Q(jω) zu verzögern, um ein verzögertes Quadratur-Frequenzbereichssignal zu erzeugen. Ferner umfasst das Fast-Fourier-Transformationsmodul 400 ein Kombinierermodul 446 oder einen Kombiniererknoten, das/der ausgebildet ist, um das Inphasen-Frequenzbereichssignal I(jω) und das verzögerte Quadratur-Frequenzbereichssignal zu kombinieren, um ein kombiniertes Frequenzbereichssignal zu erzeugen. Zusätzlich dazu umfasst das Fast-Fourier-Transformationsmodul 400 einen zweiten Seriell-Parallel-Wandler 450, der das kombinierte Frequenzbereichssignal in eine Mehrzahl von parallel kombinierten Frequenzbereichssignalen umwandelt. Ferner umfasst das Fast-Fourier-Transformationsmodul 400 einen Inverse-Fast-Fourier-Transformation-IFFT-Bestimmer 460, der ausgebildet ist, um eine Mehrzahl von parallelen Zeitbereichs-Ausgangssignalen basierend auf der Mehrzahl von parallelen kombinierten Frequenzbereichssignalen zu erzeugen. Zusätzlich dazu umfasst das Fast-Fourier-Transformationsmodul 400 einen zweiten Parallel-Seriell-Wandler 470, der die Mehrzahl von parallelen Zeitbereichsausgangssignalen in ein serielles Zeitbereichsausgangssignal umwandelt. Ein oder mehrere Module des Fast-Fourier-Transformationsmoduls 400 können durch ein Computerprogramm implementiert sein, das auf einem Basisbandprozessor läuft, oder können durch Hardware implementiert sein, die Teil eines Basisbandprozessors oder eines Senders oder Sendeempfängers ist.
Um zu beschreiben, wie eine Bruchzahl-Verzögerung in einen Frequenzbereich während der OFDM-Signalerzeugung eingebracht werden kann, können I- und Q-Signale nach einem Nullte-Ordnung-Halten (ZOH; zero order hold) betrachtet werden. Wenn es in einem Frequenzbereich beobachtet wird, ist das ZOH äquivalent zu einer Multiplikation mit einer Fourier-Transformation einer Rechtecksfunktion:
Da ein IQ-Bild auf den Frequenzen ansteigen kann, die gegenüber der Grundfrequenz f₀ sind, kann der Phasenversatz zwischen dem I- und Q-Signal auf –f₀ von Interesse sein. Da I und Q der imaginäre und Quadratur-Teil eines Signals sind, kann gefolgert werden, dass sie auf der Grundfrequenz f₀ Inphase sind bei –f₀ Antiphase, z. B.:
A(f) kann der Amplitudenteil sein und T_LO kann die Periode des Lokaloszillatorsignals sein. Die Phasendifferenz kann wie folgt sein:
Zum Beispiel kann eine Phasenkorrektur von (πf₀)/(2f_LO) eingebracht werden, um die Antiphasencharakteristik zu konservieren. Dies kann auch gelten, wenn das Signal mehr als eine Frequenz enthält. In diesem Fall kann eine Phasenkorrektur eine Rampenfunktion πf/(2f_LO) sein, die von einer Grundfrequenz eines Signals abhängt.
Die Verzögerung kann unter Verwendung der folgenden Gleichung berechnet werden:
I- und Q-Teil in dem Frequenzbereich, z. B. vor einer IFFT (inversen Fast-Fourier-Transformation) bei der OFDM-Signalerzeugung, können durch Verwenden eine Fourier-Transformationsidentität berechnet werden: I(t) = Re{x(t)} ↔ ½ (X(jω) + X*(–jω)) = I(f) jQ(t) = jIm{x(t)} ↔ ½ (X(jω) –X*(–jω)) = jQ(f) x(t) bezeichnet ein komplexes Signal in dem Zeitbereich, X(jω) eine Fourier-Transformation von x(t), und X^*(jω) bezeichnet eine konjugierte Komplexe von X(jω), zum Beispiel.
Weitere Details und Aspekte einer Vorrichtung, die ein Fast-Fourier-Transformationsmodul 400 umfasst, werden in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend oder nachfolgend beschriebenen Beispiele (z. B. 1) erwähnt. Die Vorrichtung und/oder das Fast-Fourier-Transformationsmodul 400 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzeptes oder einem oder mehreren der vorangehend oder nachfolgend beschriebenen Beispiele entsprechen.
5 zeigt eine schematische Darstellung eines mobilen Bauelements 150. Das mobile Bauelement 150 umfasst eine Vorrichtung 100 (z. B. 1–4) zum Erzeugen eines Sendesignals innerhalb eines Senders oder eines Sendeempfängers. Ferner umfasst das mobile Bauelement 150 ein Basisbandprozessormodul 170, das zumindest das Basisbandsignal erzeugt, das gesendet werden soll und/oder ein Basisbandempfangssignal verarbeitet. Zusätzlich dazu umfasst das mobile Bauelement 150 eine Leistungsversorgungseinheit 180, die zumindest den Sender oder den Sendeempfänger und das Basisbandprozessormodul 170 mit Leistung versorgt.
Weitere Details und Aspekte einer Vorrichtung zum Erzeugen eines Sendesignals innerhalb eines Senders oder Sendeempfängers werden in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend beschriebenen Beispiele (z. B. 1–4) erwähnt. Das mobile Bauelement 150 kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzeptes oder einem oder mehreren der vorangehend oder nachfolgend beschriebenen Beispiele entsprechen.
Bei einigen Beispielen kann ein Mobiltelefon einen Sender oder einen Sendeempfänger aufweisen, der eine Vorrichtung zum Erzeugen eines Sendesignals gemäß dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend oder nachfolgend beschriebenen Beispiele umfasst.
Ferner beziehen sich einige Beispiele auf eine Basisstation oder eine Relais-Station eines Mobilkommunikationssystems, umfassend einen Sender oder einen Sendeempfänger mit einer Vorrichtung zum Erzeugen eines Sendesignals gemäß dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend oder nachfolgend beschriebenen Beispiele.
Einige Beispiele beziehen sich auf eine Vorrichtung zum Erzeugen eines Sendesignals. Die Vorrichtung umfasst ein Mittel zum Erzeugen eines Radiofrequenz-Sendesignals, das ausgebildet ist, um eine Radiofrequenz-Sendesignal basierend auf einer Aufwärtsumwandlung eines ersten Komponentensignals eines komplexwertigen Basisbandsendesignals mit einem ersten Oszillatorsignal und auf einer Aufwärtsumwandlung eines verzögerten zweiten Komponentensignals des komplexwertigen Basisbandsendesignals mit einem zweiten Oszillatorsignal zu erzeugen. Das erste Oszillatorsignal und das zweite Oszillatorsignal weisen einen Oszillatorsignal-Phasenversatz auf, sodass eine Flanke des zweiten Oszillatorsignals früher auftritt als eine entsprechende Flanke des ersten Oszillatorsignals. Ferner umfasst die Vorrichtung ein Mittel zum Erzeugen einer Verzögerung, das ausgebildet ist, um ein zweites Komponentensignal des komplexwertigen Basisbandsendesignals relativ zu dem ersten Komponentensignal des komplexwertigen Basisbandsendesignals um eine vordefinierte Komponentensignalverzögerung zu verzögern, um das verzögerte zweite Komponentensignal des komplexwertigen Basisbandsendesignals zu erzeugen.
Die Flanken der Symbolintervalle innerhalb des ersten und des zweiten Komponentensignals können an den Oszillatorsignalphasenversatz unter Verwendung eines vorgeschlagenen Verzögerungsmoduls angepasst werden. Dadurch kann die Störung von Signalabschnitten innerhalb des Sendebandes reduziert werden. Auf diese Weise kann die Fehlervektorgröße (EVM; error vector magnitude) verbessert werden und/oder spektrale Anforderungen können leichter erfüllt werden.
Weitere Details und Aspekte der Vorrichtung werden in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend oder nachfolgend beschriebenen Beispiele (z. B. 1–5) erwähnt. Die Vorrichtung kann ein oder mehrere zusätzliche optionale Merkmale aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzeptes oder einem oder mehreren der vorangehend oder nachfolgend beschriebenen Beispiele entsprechen.
6 zeigt ein Flussdiagramm eines Verfahrens zum Erzeugen eines Sendesignals gemäß einem Beispiel. Das Verfahren 600 umfasst das Erzeugen 610 eines Radiofrequenz-Sendesignals basierend auf einer Aufwärtsumwandlung eines ersten Komponentensignals eines komplexwertigen Basisbandsendesignals mit einem ersten Oszillatorsignal und auf einer Aufwärtsumwandlung eines verzögerten zweiten Komponentensignals des komplexwertigen Basisbandsendesignals mit einem zweiten Oszillatorsignal. Das erste Oszillatorsignal und das zweite Oszillatorsignal umfassen einen Oszillatorsignal-Phasenversatz, sodass eine Flanke des zweiten Oszillatorsignals früher auftritt a1 seine entsprechende Flanke des ersten Oszillatorsignals. Ferner umfasst das Verfahren 600 das Verzögern 620 eines zweiten Komponentensignals des komplexwertigen Basisbandsendesignals relativ zu dem ersten Komponentensignal des komplexwertigen Basisbandsendesignals um eine vordefinierte Komponentensignalverzögerung, um das verzögerte zweite Komponentensignal des komplexwertigen Basisbandsendesignals zu erzeugen.
Die Flanken von Symbolintervallen innerhalb des ersten und des zweiten Komponentensignals können an den Oszillatorsignal-Phasenversatz unter Verwendung eines vorgeschlagenen Verzögerungsmoduls angepasst werden. Daher können störende Signalabschnitte innerhalb des Sendebandes reduziert werden. Auf diese Weise kann die EVM (error vector magnitude; Fehlervektorgröße) verbessert werden und/oder spektrale Anforderungen können leichter erfüllt werden.
Weitere Details und Aspekte des Verfahrens 600 werden in Verbindung mit dem vorgeschlagenen Konzept oder einem oder mehreren der vorangehend oder nachfolgend beschriebenen Beispiele (z. B. 1–5) erwähnt. Das Verfahren 600 kann ein oder mehrere zusätzliche optionale Schritte aufweisen, die einem oder mehreren Aspekten des vorgeschlagenen Konzeptes oder einem oder mehreren der vorangehend oder nachfolgend beschriebenen Beispiele entsprechen.
Einige Beispiele beziehen sich auf eine RFDAC-intrinsische IQ-Löschung.
Ein IQ-Modulator (ohne Implementierung der vorgeschlagenen Verzögerung) kann z. B. einen systematischen Fehler genannt IQ-Bild aufweisen. Dieser Fehler kann ersichtlich sein in spektralen und EVM-Messungen. Es kann zwei Gründe für diesen systematischen Fehler geben.
Ein erster Grund kann das ungenügende Filtern von Aliasing-Spektren sein. Das Spektrum eines digitalen Signals wiederholt sich bei einem Mehrfachen einer Abtastfrequenz. Beim Nullte-Ordnung-Halten (zero order hold; ZOH) eines Digital-Analog-Wandlers (digital to analog converter; DAC) kann ein digitaler Signalabtastwert z. B. in ein analoges Rechtecksignal umgewandelt werden. In einem Frequenzbereich entspricht dies einer Multiplikation von digitalen Spektren z. B. mit einer Sinc-Funktion. Nullen einer Sinc-Funktion fallen in Aliasing-Spektren, aber diese Art von Filtern ist möglicherweise ungenügend, wie z. B. in 7 dargestellt ist. Da z. B. RFDAC kein digitales Rekonstruktionsfilter (oder jegliches Filter) vor der Modulation enthält, kann ein Aliasing-Spektralteil, der aus dem digitalen Signal resultiert, auch mit LO moduliert werden und in einer primären Bandbreite transformiert werden, was das IQ-Bild ergibt.
Ein zweiter Grund kann ein IQ-Ungleichgewicht sein. Um eine Modulation zu erreichen, werden I- und Q-Signale in einem RFDAC-IQ-Modus mit LO-Signalen multipliziert, die 90°-Phasendifferenz aufweisen. Da Rechtecksignale verwendet werden, wird eine 90°-Phasendifferenz erreicht durch verschieben von einem der LO-Signale um ein Viertel der LO-Zeitperiode. Nach der Multiplikation mit LO startet das Signal in dem Q-Zweig ein Viertel einer Periode vor dem Signal in I. Dies kann zu einem IQ-Ungleichgewicht führen, das z. B. zu dem IQ-Bild beiträgt. Bei solchen IQ-Modulatoren (ohne Implementierung der vorgeschlagenen Verzögerung), ändern sich die Amplituden der I- und Q-Signale zusammen mit den Änderungen der Lokaloszillatorsignale. Somit startet das I-Signal eine viertel Periode nach dem Q-Signal. Dies kann einen systematischen Fehler ergeben, der in spektralen und EVM-Messungen sichtbar ist.
Es wird vorgeschlagen, ein Signal in einem der Zweige für ¼ der LO-Periode zu verzögern. Beide Gründe für einen IQ-Bildaufbau können in diesem Fall unterdrückt oder reduziert werden.
Signale in beiden Zweigen können z. B. ausgerichtet werden, um systematische Fehler zu vermeiden. Aus diesem Grund kann das Signal in dem Q-Zweig um eine ¼-LO-Periode verzögert werden. Eine Verzögerung kann implementiert werden durch Addieren einer Bruchzahl-Verzögerung unter Verwendung eines (z. B. Allpass-)Filters vor dem RFDAC, durch Addieren einer Verzögerung durch Multiplizieren des Signals mit einer Phasenverschiebung in dem Frequenzbereich (z. B. während einer LTE-Verarbeitung) nach der FFT und vor der IFFT bei der OFDM-Signalerzeugung und/oder durch Verwenden eines FSRC (Fractional Sample Rate Converter), um z. B. ein verzögertes, überabgetastetes Signal zu erzeugen.
Das vorgeschlagene Konzept kann z. B. für jede ZOH-RFDAC-Architektur implementiert sein, die einen IQ-Modus verwendet.
Wenn z. B. ZOH RFDAC verwendet wird, ohne das vorgeschlagene Konzept zu verwenden, kann das IQ-Bild in dem Unterband nicht weniger sein als 46 [dB]. In dem Fall, in dem das IQ-Bild niedriger ist als 46 [dB] kann das vorgeschlagene Konzept verwendet werden (z. B. entweder Allpass-Filter, Phasenmultiplikation in dem Basisband oder eine ähnliche Implementierung). Wenn z. B. FOH (first order hold; Halten erster Ordnung) RFDAC oder Interpolatoren höherer Ordnung verwendet werden, können wiederholte spektrale Teile herausgefiltert werden und in diesem Fall kann es ausreichend sein, die Startpunkte der I- und Q-Zweige zu synchronisieren. In diesem Fall ist das IQ-Bild z. B. nicht erkennbar.
Zum Beispiel kann das vorgeschlagene Konzept das Unterdrücken des IQ-Bildes und das Verbessern von EVM ermöglichen, was aus einem systematischen Fehler bei der RFDAC-IQ-Modulatorarchitektur herrührt.
Einige Beispiele beziehen sich auf eine Implementierung des vorgeschlagenen Konzepts in Hochvolumenarchitekturen, in Computersystem-Architekturmerkmalen und Schnittstellen, die in hohen Volumen hergestellt werden, können IA (Integrierte Architekturen), Bauelemente (z. B. Transistoren) und zugeordnete Herstellungsprozesse (mfg; manufacturing = Herstellung) umfassen.
Nachfolgend beziehen sich Beispiele auf weitere Beispiele.
Beispiel 1 ist eine Vorrichtung zum Erzeugen eines Sendesignals, umfassend ein Aufwärtsumwandlungsmodul, das ausgebildet ist, um ein erstes Komponentensignal eines Mehrphasen-Basisband-Sendesignals unter Verwendung eines ersten Oszillatorsignals aufwärtszuwandeln und um ein verzögertes zweites Komponentensignal des Mehrphasen-Basisband-Sendesignals unter Verwendung eines zweiten Oszillatorsignals aufwärtszuwandeln, um ein Radiofrequenz-Sendesignal zu erzeugen, wobei das erste Oszillatorsignal und das zweite Oszillatorsignal einen Oszillatorsignal-Phasenversatz aufweisen sodass eine Flanke des zweiten Oszillatorsignals früher auftritt als eine entsprechende Flanke des ersten Oszillatorsignals, und ein Verzögerungsmodul, das ausgebildet ist, um ein zweites Komponentensignal des Mehrphasen-Basisband-Sendesignals relativ zu dem ersten Komponentensignal des Mehrphasen-Basisband-Sendesignals um eine vordefinierte Komponentensignalverzögerung zu verzögern, um das verzögerte zweite Komponentensignal des Mehrphasen-Basisband-Sendesignals zu erzeugen.
Bei Beispiel 2 kann der Gegenstand von Beispiel 1 optional umfassen, dass die vordefinierte Komponentensignalverzögerung weniger ist als eine Periode des ersten Oszillatorsignals.
Bei Beispiel 3 kann der Gegenstand von Beispiel 2 optional umfassen, dass die vordefinierte Komponentensignalverzögerung zwischen ungefähr 10% und ungefähr 50% einer Periode des ersten Oszillatorsignals ist.
Bei Beispiel 4 kann der Gegenstand von einem der Beispiele 1 bis 3 optional umfassen, dass die vordefinierte Komponentensignalverzögerung im Wesentlichen gleich 25% einer Periode des ersten Oszillatorsignals ist.
Bei Beispiel 5 kann der Gegenstand von einem der Beispiele 1 bis 4 optional umfassen, dass das erste Oszillatorsignal und das zweite Oszillatorsignal dieselbe Frequenz aufweisen.
Bei Beispiel 6 kann der Gegenstand von einem der Beispiele 1 bis 5 optional umfassen, dass der Oszillatorsignal-Phasenversatz im Wesentlichen gleich 90° ist.
Bei Beispiel 7 kann der Gegenstand von einem der Beispiele 1 bis 6 optional ein Bruchzahl-Abtastraten-Wandlermodul umfassen, das das Verzögerungsmodul umfasst, wobei das Bruchzahl-Abtastraten-Wandlermodul ausgebildet ist, um eine Abtastrate des zweiten Komponentensignals des Mehrphasen-Basisband-Sendesignals umzuwandeln und das zweite Komponentensignal des Mehrphasen-Basisband-Sendesignals um die vordefinierte Komponentensignalverzögerung zu verzögern.
Bei Beispiel 8 kann der Gegenstand von einem der Beispiele 1 bis 7 optional umfassen, dass das Verzögerungsmodul eine Filterschaltung aufweist, die ausgebildet ist, um das zweite Komponentensignal des Mehrphasen-Basisband-Sendesignals um die vordefinierte Komponentensignalverzögerung zu verzögern.
Bei Beispiel 9 kann der Gegenstand von Beispiel 8 optional umfassen, dass die Filterschaltung eine Allpass-Filterschaltung ist.
Bei Beispiel 10 kann der Gegenstand von einem der Beispiele 1 bis 9 optional, ein Fourier-Transformationsmodul umfassen, das ein Verzögerungsmodul umfasst, wobei das Verzögerungsmodul ausgebildet ist, um eine Phasenverschiebung des zweiten Komponentensignals in dem Frequenzbereich zu erzeugen, um die vordefinierte Komponentensignalverzögerung des verzögerten zweiten Komponentensignals des Mehrphasen-Basisband-Sendesignals zu erzeugen.
Bei Beispiel 11 kann der Gegenstand von einem der vorangehenden Beispiele optional ein Basisbandprozessormodul umfassen, das ausgebildet ist, um das erste Komponentensignal des Mehrphasen-Basisband-Sendesignals und das zweite Komponentensignal des Mehrphasen-Basisband-Sendesignals bereitzustellen.
Bei Beispiel 12 kann der Gegenstand von einem der vorangehenden Beispiele optional umfassen, dass das erste Komponentensignal des Mehrphasen-Basisband-Sendesignals ein Inphasensignal oder ein Quadratursignal ist und das zweite Komponentensignal des Mehrphasen-Basisband-Sendesignals das entsprechende Quadratursignal oder Inphasensignal ist.
Bei Beispiel 13 kann der Gegenstand von einem der vorangehenden Beispiele optional das Aufwärtsumwandlungsmodul umfassen, das einen ersten Digital-Analog-Wandler aufweist, der ausgebildet ist, um das erste Komponentensignal des Mehrphasen-Basisband-Sendesignals in ein erstes Komponentensignal eines Mehrphasen-Radiofrequenz-Sendesignals mit einer Abtastfrequenz gleich einer Frequenz des ersten Oszillatorsignals umzuwandeln, wobei das Aufwärtsumwandlungsmodul einen zweiten Digital-Analog-Wandler aufweist, der ausgebildet ist, um das verzögerte zweite Komponentensignal des Mehrphasen-Basisband-Sendesignals in ein zweites Komponentensignal des Mehrphasen-Radiofrequenz-Sendesignals mit einer Abtastfrequenz gleich einer Frequenz des zweiten Oszillatorsignals umzuwandeln.
Bei Beispiel 14 kann der Gegenstand von Beispiel 13 optional umfassen, dass das Aufwärtsumwandlungsmodul ausgebildet ist, um das erste Komponentensignal des Mehrphasen-Radiofrequenz-Sendesignals und das zweite Komponentensignal des Mehrphasen-Radiofrequenz-Sendesignals zu kombinieren, um das Radiofrequenz-Sendesignal zu erzeugen.
Bei Beispiel 15 kann der Gegenstand von einem der Beispiele 13 bis 14 optional umfassen, dass der erste Digital-Analog-Wandler und der zweite Digital-Analog-Wandler Nullte-Ordnung-Halten-Digital-Analog-Wandler sind.
Bei Beispiel 16 kann der Gegenstand von einem der Beispiele 1 bis 15 optional ein Oszillatormodul umfassen, das ausgebildet ist, um das erste Oszillatorsignal und das zweite Oszillatorsignal zu erzeugen.
Bei Beispiel 17 kann der Gegenstand von Beispiel 16 optional umfassen, dass das Oszillatormodul ausgebildet ist, um das erste Oszillatorsignal und das zweite Oszillatorsignal mit einer Frequenz eines ersten Oszillatorsignals während eines ersten Sendezeitintervalls zu erzeugen, wobei das Oszillatormodul ausgebildet ist, um das erste Oszillatorsignal und das zweite Oszillatorsignal mit einer Frequenz eines zweiten Oszillatorsignals während eines darauffolgenden zweiten Sendezeitintervalls zu erzeugen, wobei sich die Frequenz des ersten Oszillatorsignals von der Frequenz des zweiten Oszillatorsignals unterscheidet.
Bei Beispiel 18 kann der Gegenstand von einem der Beispiele 1 bis 17 optional umfassen, dass das Verzögerungsmodul ausgebildet ist, um das zweite Komponentensignal des Mehrphasen-Basisband-Sendesignals relativ zu dem ersten Komponentensignal des Mehrphasen-Basisband-Sendesignals um unterschiedliche vordefinierte Komponentensignalverzögerungen für unterschiedliche Oszillatorsignalfrequenzen des zweiten Oszillatorsignals zu verzögern.
Bei Beispiel 19 kann der Gegenstand von einem der Beispiele 1 bis 18 optional umfassen, dass das Aufwärtsumwandlungsmodul und das Verzögerungsmodul auf einem gemeinsamen Halbleiterchip implementiert sind.
Beispiel 20 ist eine Vorrichtung zum Erzeugen eines Sendesignals, umfassend ein Mittel zum Erzeugen eines Radiofrequenz-Sendesignals, das ausgebildet ist, um ein Radiofrequenz-Sendesignal basierend auf einer Aufwärtsumwandlung eines ersten Komponentensignal eines Mehrphasen-Basisband-Sendesignals mit einem ersten Oszillatorsignals und einer Aufwärtsumwandlung eines verzögerten zweiten Komponentensignals des Mehrphasen-Basisband-Sendesignals mit einem zweiten Oszillatorsignals zu erzeugen, wobei das erste Oszillatorsignal und das zweite Oszillatorsignal einen Oszillatorsignal-Phasenversatz aufweisen, so dass eine Flanke des zweiten Oszillatorsignals früher auftritt als eine entsprechende Flanke des ersten Oszillatorsignals, und ein Mittel zum Erzeugen einer Verzögerung, das ausgebildet ist, um ein zweites Komponentensignal des Mehrphasen-Basisband-Sendesignals relativ zu dem ersten Komponentensignal des Mehrphasen-Basisband-Sendesignals um eine vordefinierte Komponentensignalverzögerung zu verzögern, um das verzögerte zweite Komponentensignal des Mehrphasen-Basisband-Sendesignals zu erzeugen.
Bei Beispiel 21 kann der Gegenstand von Beispiel 20 optional umfassen, dass die vordefinierte Komponentensignalverzögerung im Wesentlichen gleich 25% einer Periode des ersten Oszillatorsignals ist.
Beispiel 22 ist ein Sender oder ein Sendeempfänger, umfassend eine Vorrichtung gemäß dem Gegenstand von einem der vorangehenden Beispiele.
Beispiel 23 ist ein mobiles Gerät, umfassend einen Sender oder einen Sendeempfänger gemäß Beispiel 22.
Beispiel 24 ist ein Mobiltelefon, umfassend einen Sender oder einen Sendeempfänger gemäß Beispiel 22.
Beispiel 25 ist ein Verfahren zum Erzeugen eines Sendesignals, umfassend das Erzeugen eines Radiofrequenz-Sendesignals basierend auf einer Aufwärtsumwandlung eines ersten Komponentensignals eines Mehrphasen-Basisband-Sendesignals mit einem ersten Oszillatorsignal und einer Aufwärtsumwandlung eines verzögerten zweiten Komponentensignals des Mehrphasen-Basisband-Sendesignals mit einem zweiten Oszillatorsignal, wobei das erste Oszillatorsignal und das zweite Oszillatorsignal einen Oszillatorsignal-Phasenversatz aufweisen, so dass eine Flanke des zweiten Oszillatorsignals früher auftritt als eine entsprechende Flanke des ersten Oszillatorsignals, und das Verzögern eines zweiten Komponentensignals des Mehrphasen-Basisband-Sendesignals relativ zu dem ersten Komponentensignal des Mehrphasen-Basisband-Sendesignals um eine vordefinierte Komponentensignalverzögerung, um das verzögerte zweite Komponentensignal des Mehrphasen-Basisband-Sendesignals zu erzeugen.
Bei Beispiel 26 kann der Gegenstand von Beispiel 25 optional umfassen, dass die vordefinierte Komponentensignalverzögerung zwischen 10% und 50% einer Periode des ersten Oszillatorsignals liegt.
Bei Beispiel 27 kann der Gegenstand von Beispiel 25 oder 26 optional umfassen, dass die vordefinierte Komponentensignalverzögerung im Wesentlichen gleich 25% einer Periode des ersten Oszillatorsignals ist.
Bei Beispiel 28 kann der Gegenstand von einem der Beispiele 25 bis 28 optional umfassen, dass das erste Oszillatorsignal und das zweite Oszillatorsignal die gleiche Frequenz aufweisen.
Bei Beispiel 29 kann der Gegenstand von einem der Beispiele 25 bis 28 optional umfassen, dass der Oszillatorsignal-Phasenversatz im Wesentlichen gleich 90° ist.
Bei Beispiel 30 kann der Gegenstand von einem der Beispiele 25 bis 29 optional umfassen, dass das erste Komponentensignal des Mehrphasen-Basisband-Sendesignals ein Inphasensignal oder ein Quadratursignal ist und das zweite Komponentensignal des Mehrphasen-Basisband-Sendesignals das entsprechende Quadratursignal oder Inphasensignal ist.
Bei Beispiel 31 kann der Gegenstand von einem der Beispiele 25 bis 30 optional das Erzeugen des ersten Oszillatorsignals und des zweiten Oszillatorsignal mit einer Frequenz eines ersten Oszillatorsignals während eines ersten Sendezeitintervalls umfassen, und das Erzeugen des ersten Oszillatorsignals und des zweiten Oszillatorsignals mit einer Frequenz eines zweiten Oszillatorsignals während eines darauffolgenden zweiten Sendezeitintervalls umfassen, wobei sich die Frequenz des ersten Oszillatorsignals von der Frequenz des zweiten Oszillatorsignals unterscheidet.
Bei Beispiel 32 kann der Gegenstand von einem der Beispiele 28 bis 32 optional umfassen, dass das zweite Komponentensignal des Mehrphasen-Basisband-Sendesignals relativ zu dem ersten Komponentensignal des Mehrphasen-Basisband-Sendesignals um unterschiedliche vordefinierte Komponentensignalverzögerungen für unterschiedliche Oszillatorsignalfrequenzen des zweiten Oszillatorsignals verzögert ist.
Beispiel 33 ist ein maschinenlesbares Speichermedium, das einen Programmcode umfasst, der bei der Ausführung verursacht, dass das Verfahren gemäß einem der Beispiele 25 bis 32 ausgeführt wird.
Beispiel 34 ist ein maschinenlesbarer Speicher, der maschinenlesbare Anweisungen umfasst, die bei der Ausführung ein Verfahren implementieren oder eine Vorrichtung realisieren, wie sie durch eines der Beispiele 1 bis 32 implementiert sind.
Beispiel 35 ist ein Computerprogramm mit einem Programmcode zum Ausführen des Verfahrens gemäß einem der Beispiele 25 bis 32, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird.
Beispiele können weiterhin ein Computerprogramm mit einem Programmcode zum Durchführen eines der obigen Verfahren bereitstellen, wenn das Computerprogramm auf einem Computer oder Prozessor ausgeführt wird. Ein Fachmann würde leicht erkennen, dass Schritte verschiedener oben beschriebener Verfahren durch programmierte Computer durchgeführt werden können. Hierbei sollen einige Beispiele auch Programmspeichervorrichtungen, z. B. Digitaldatenspeichermedien abdecken, die maschinen- oder computerlesbar sind und maschinenausführbare oder computerausführbare Programme von Anweisungen codieren, wobei die Anweisungen einige oder alle der Handlungen der oben beschriebenen Verfahren durchführen. Die Programmspeichervorrichtungen können z. B. Digitalspeicher, magnetische Speichermedien wie beispielsweise Magnetplatten und Magnetbänder, Festplattenlaufwerke oder optisch lesbare Digitaldatenspeichermedien sein. Auch sollen die Beispiele Computer programmiert zum Durchführen der Handlungen der oben beschriebenen Verfahren oder (feld-)programmierbare Logik-Arrays ((F)PLA – (Field) Programmable Logic Arrays) oder (feld-)programmierbare Gate-Arrays ((F)PGA – (Field) Programmable Gate Arrays) programmiert zum Durchführen der Handlungen der oben beschriebenen Verfahren abdecken.
Durch die Beschreibung und Zeichnungen werden nur die Grundsätze der Offenbarung dargestellt. Es versteht sich daher, dass der Fachmann verschiedene Anordnungen ableiten kann, die, obwohl sie nicht ausdrücklich hier beschrieben oder dargestellt sind, die Grundsätze der Offenbarung verkörpern und in ihrem Sinn und Rahmen enthalten sind. Weiterhin sollen alle hier aufgeführten Beispiele grundsätzlich nur Lehrzwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen, und sollen als ohne Begrenzung solcher besonders aufgeführten Beispiele und Bedingungen dienend aufgefasst werden. Weiterhin sollen alle hiesigen Aussagen über Grundsätze, Aspekte und Beispiele der Offenbarung wie auch besondere Beispiele derselben deren Entsprechungen umfassen.
Als „Mittel für...” (Durchführung einer gewissen Funktion) bezeichnete Funktionsblöcke sind als Funktionsblöcke umfassend Schaltungen zu verstehen, die jeweils zum Durchführen einer gewissen Funktion eingerichtet sind. Daher kann ein „Mittel für etwas” ebenso als „Mittel eingerichtet für oder geeignet für etwas” verstanden werden. Ein Mittel eingerichtet zum Durchführen einer gewissen Funktion bedeutet daher nicht, dass ein solches Mittel notwendigerweise die Funktion durchführt (in einem gegebenen Zeitmoment).
Funktionen verschiedener in den Figuren dargestellter Elemente einschließlich jeder als „Mittel”, „Mittel zur Bereitstellung eines Sensorsignals”, „Mittel zum Erzeugen eines Sendesignals” usw. bezeichneter Funktionsblöcke können durch die Verwendung dedizierter Hardware wie beispielsweise „eines Signalanbieters”, „einer Signalverarbeitungseinheit”, „eines Prozessors”, „einer Steuerung”, usw. wie auch als Hardware fähig der Ausführung von Software in Verbindung mit zugehöriger Software bereitgestellt werden. Weiterhin könnte jede hier als „Mittel” beschriebene Instanz als „ein oder mehrere Module”, „eine oder mehrere Vorrichtungen”, „eine oder mehrere Einheiten”, usw. implementiert sein oder diesem entsprechen. Bei Bereitstellung durch einen Prozessor können die Funktionen durch einen einzigen dedizierten Prozessor, durch einen einzelnen geteilten Prozessor oder durch eine Vielzahl einzelner Prozessoren bereitgestellt werden, von denen einige geteilt sein können. Weiterhin soll ausdrückliche Verwendung des Begriffs „Prozessor” oder „Steuerung” nicht als ausschließlich auf zur Ausführung von Software fähige Hardware bezogen ausgelegt werden, und kann implizit ohne Begrenzung Digitalsignalprozessor-(DSP-)Hardware, Netzprozessor, anwendungsspezifische integrierte Schaltung (ASIC – Application Specific Integrated Circuit), feldprogrammierbare Logikanordnung (FPGA – Field Programmable Gate Array), Nurlesespeicher (ROM – Read Only Memory) zum Speichern von Software, Direktzugriffsspeicher (RAM – Random Access Memory) und nichtflüchtige Speicherung einschließen. Auch kann sonstige Hardware, herkömmliche und/oder kundenspezifische, eingeschlossen sein.
Der Fachmann sollte verstehen, dass alle hiesigen Blockschaltbilder konzeptmäßige Ansichten beispielhafter Schaltungen darstellen, die die Grundsätze der Offenbarung verkörpern. Auf ähnliche Weise versteht es sich, dass alle Ablaufdiagramme, Flussdiagramme, Zustandsübergangsdiagramme, Pseudocode und dergleichen verschiedene Prozesse darstellen, die im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden, ungeachtet dessen, ob ein solcher Computer oder Prozessor ausdrücklich dargestellt ist.
Weiterhin sind die nachfolgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Beispiel für sich stehen kann. Wenn jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass – obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine besondere Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann – andere Beispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs einschließen können. Diese Kombinationen werden hier vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Weiterhin sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.
Es ist weiterhin zu beachten, dass in der Beschreibung oder in den Ansprüchen offenbarte Verfahren durch eine Vorrichtung mit Mitteln zum Durchführen jeder der jeweiligen Handlungen dieser Verfahren implementiert sein können.
Weiterhin versteht es sich, dass die Offenbarung vielfacher, in der Beschreibung oder den Ansprüchen offenbarter Handlungen oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden sollten. Durch die Offenbarung von vielfachen Handlungen oder Funktionen werden diese daher nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Handlungen oder Funktionen aus technischen Gründen nicht austauschbar sind. Weiterhin kann in einigen Beispielen eine einzelne Handlung mehrere Teilhandlungen einschließen oder in diese aufgebrochen werden. Solche Teilhandlungen können eingeschlossen sein und Teil der Offenbarung dieser Einzelhandlung bilden, sofern sie nicht ausdrücklich ausgeschlossen sind.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Nicht-Patentliteratur

IEEE 802.16 [0018]
IEEE 802.11 [0018]

Claims

Eine Vorrichtung (100) zum Erzeugen eines Sendesignals, umfassend: ein Aufwärtsumwandlungsmodul (110), das ausgebildet ist, um ein erstes Komponentensignal (102) eines Mehrphasen-Basisband-Sendesignals unter Verwendung eines ersten Oszillatorsignals (106) aufwärtszuwandeln und um ein verzögertes zweites Komponentensignal (124) des Mehrphasen-Basisband-Sendesignals unter Verwendung eines zweiten Oszillatorsignals (108) aufwärtszuwandeln, um ein Radiofrequenz-Sendesignal zu erzeugen, wobei das erste Oszillatorsignal (106) und das zweite Oszillatorsignal (108) einen Oszillatorsignal-Phasenversatz aufweisen, und wobei eine Flanke des zweiten Oszillatorsignals (108) früher auftritt als eine entsprechende Flanke des ersten Oszillatorsignals (106); und ein Verzögerungsmodul (120), das ausgebildet ist, um ein zweites Komponentensignal (104) des Mehrphasen-Basisband-Sendesignals relativ zu dem ersten Komponentensignal (102) des Mehrphasen-Basisband-Sendesignals um eine vordefinierte Komponentensignalverzögerung zu verzögern, um das verzögerte zweite Komponentensignal (124) des Mehrphasen-Basisband-Sendesignals zu erzeugen.
Die Vorrichtung gemäß Anspruch 1, wobei die vordefinierte Komponentensignalverzögerung weniger ist als eine Periode des ersten Oszillatorsignals (106).
Die Vorrichtung gemäß Anspruch 1 oder 2, wobei die vordefinierte Komponentensignalverzögerung zwischen ungefähr 10% und ungefähr 50% einer Periode des ersten Oszillatorsignals (106) ist.
Die Vorrichtung gemäß einem der vorangehenden Ansprüche, wobei die vordefinierte Komponentensignalverzögerung im Wesentlichen gleich ungefähr 25% einer Periode des ersten Oszillatorsignals (106) ist.
Die Vorrichtung gemäß einem der vorangehenden Ansprüche, wobei das erste Oszillatorsignal (106) und das zweite Oszillatorsignal (108) dieselbe Frequenz aufweisen.
Die Vorrichtung gemäß einem der vorangehenden Ansprüche, wobei der Oszillatorsignal-Phasenversatz im Wesentlichen gleich ungefähr 90° ist.
Die Vorrichtung gemäß einem der vorangehenden Ansprüche, umfassend ein Bruchzahl-Abtastraten-Wandlermodul, das das Verzögerungsmodul (120) umfasst, wobei das Bruchzahl-Abtastraten-Wandlermodul ausgebildet ist, um eine Abtastrate des zweiten Komponentensignals (104) des Mehrphasen-Basisband-Sendesignals umzuwandeln und das zweite Komponentensignal (104) des Mehrphasen-Basisband-Sendesignals um die vordefinierte Komponentensignalverzögerung zu verzögern.
Die Vorrichtung gemäß einem der Ansprüche 1 bis 7, wobei das Verzögerungsmodul (120) eine Filterschaltung aufweist, die ausgebildet ist, um das zweite Komponentensignal (104) des Mehrphasen-Basisband-Sendesignals um die vordefinierte Komponentensignalverzögerung zu verzögern.
Die Vorrichtung gemäß Anspruch 8, wobei die Filterschaltung eine Allpass-Filterschaltung ist.
Die Vorrichtung gemäß einem der Ansprüche 1 bis 7, umfassend ein Fourier-Transformationsmodul, das ein Verzögerungsmodul (120) umfasst, wobei das Verzögerungsmodul (120) ausgebildet ist, um eine Phasenverschiebung des zweiten Komponentensignals (104) in dem Frequenzbereich zu erzeugen, um die vordefinierte Komponentensignalverzögerung des verzögerten zweiten Komponentensignals (124) des Mehrphasen-Basisband-Sendesignals zu erzeugen.
Die Vorrichtung gemäß einem der vorangehenden Ansprüche, ferner umfassend ein Basisbandprozessormodul, das ausgebildet ist, um das erste Komponentensignal (102) des Mehrphasen-Basisband-Sendesignals und das zweite Komponentensignal (104) des Mehrphasen-Basisband-Sendesignals bereitzustellen.
Die Vorrichtung gemäß einem der vorangehenden Ansprüche, wobei das erste Komponentensignal (102) des Mehrphasen-Basisband-Sendesignals ein Inphasensignal oder ein Quadratursignal ist und das zweite Komponentensignal (104) des Mehrphasen-Basisband-Sendesignals das entsprechende Quadratursignal oder Inphasensignal ist.
Die Vorrichtung gemäß Anspruch 11 oder 12, wobei das Aufwärtsumwandlungsmodul (110) einen ersten Digital-Analog-Wandler aufweist, der ausgebildet ist, um das erste Komponentensignal (102) des Mehrphasen-Basisband-Sendesignals in ein erstes Komponentensignal (102) eines Mehrphasen-Radiofrequenz-Sendesignals mit einer Abtastfrequenz gleich einer Frequenz des ersten Oszillatorsignals (106) umzuwandeln, wobei das Aufwärtsumwandlungsmodul (110) einen zweiten Digital-Analog-Wandler aufweist, der ausgebildet ist, um das verzögerte zweite Komponentensignal (124) des Mehrphasen-Basisband-Sendesignals in ein zweites Komponentensignal (104) des Mehrphasen-Radiofrequenz-Sendesignals mit einer Abtastfrequenz gleich einer Frequenz des zweiten Oszillatorsignals (108) umzuwandeln.
Die Vorrichtung gemäß Anspruch 13, wobei das Aufwärtsumwandlungsmodul (110) ausgebildet ist, um das erste Komponentensignal (102) des Mehrphasen-Radiofrequenz-Sendesignals und das zweite Komponentensignal (104) des Mehrphasen-Radiofrequenz-Sendesignals zu kombinieren, um das Radiofrequenz-Sendesignal zu erzeugen.
Die Vorrichtung gemäß Anspruch 13 oder 14, wobei der erste Digital-Analog-Wandler und der zweite Digital-Analog-Wandler Nullte-Ordnung-Halten-Digital-Analog-Wandler sind.
Die Vorrichtung gemäß einem der vorangehenden Ansprüche, ferner umfassend ein Oszillatormodul, das ausgebildet ist, um das erste Oszillatorsignal (106) und das zweite Oszillatorsignal (108) zu erzeugen.
Die Vorrichtung gemäß Anspruch 16, wobei das Oszillatormodul ausgebildet ist, um das erste Oszillatorsignal (106) und das zweite Oszillatorsignal (108) mit einer Frequenz eines ersten Oszillatorsignals (106) während eines ersten Sendezeitintervalls zu erzeugen, wobei das Oszillatormodul ausgebildet ist, um das erste Oszillatorsignal (106) und das zweite Oszillatorsignal (108) mit einer Frequenz eines zweiten Oszillatorsignals (108) während eines darauffolgenden zweiten Sendezeitintervalls zu erzeugen, wobei sich die Frequenz des ersten Oszillatorsignals (106) von der Frequenz des zweiten Oszillatorsignals (108) unterscheidet.
Die Vorrichtung gemäß einem der vorangehenden Ansprüche, wobei das Verzögerungsmodul (120) ausgebildet ist, um das zweite Komponentensignal (104) des Mehrphasen-Basisband-Sendesignals relativ zu dem ersten Komponentensignal (102) des Mehrphasen-Basisband-Sendesignals um unterschiedliche vordefinierte Komponentensignalverzögerungen für unterschiedliche Oszillatorsignalfrequenzen des zweiten Oszillatorsignals (108) zu verzögern.
Die Vorrichtung gemäß einem der vorangehenden Ansprüche, wobei das Aufwärtsumwandlungsmodul (110) und das Verzögerungsmodul (120) auf einem gemeinsamen Halbleiterchip implementiert sind.
Eine Vorrichtung zum Erzeugen eines Sendesignals, umfassend: ein Mittel zum Erzeugen eines Radiofrequenz-Sendesignals, das ausgebildet ist, um ein Radiofrequenz-Sendesignal basierend auf einer Aufwärtsumwandlung eines ersten Komponentensignals (102) eines Mehrphasen-Basisband-Sendesignals mit einem ersten Oszillatorsignals (106) und einer Aufwärtsumwandlung eines verzögerten zweiten Komponentensignals (124) des Mehrphasen-Basisband-Sendesignals mit einem zweiten Oszillatorsignals (108) zu erzeugen, wobei das erste Oszillatorsignal (106) und das zweite Oszillatorsignal (108) einen Oszillatorsignal-Phasenversatz aufweisen, und wobei eine Flanke des zweiten Oszillatorsignals (108) früher auftritt als eine entsprechende Flanke des ersten Oszillatorsignals (106); und ein Mittel zum Erzeugen einer Verzögerung, das ausgebildet ist, um ein zweites Komponentensignal (104) des Mehrphasen-Basisband-Sendesignals relativ zu dem ersten Komponentensignal (102) des Mehrphasen-Basisband-Sendesignals um eine vordefinierte Komponentensignalverzögerung zu verzögern, um das verzögerte zweite Komponentensignal (124) des Mehrphasen-Basisband-Sendesignals zu erzeugen.
Ein Sender oder ein Sendeempfänger, umfassend eine Vorrichtung gemäß einem der vorangehenden Ansprüche.
Ein Verfahren (600) zum Erzeugen eines Sendesignals, umfassend: Erzeugen (610) eines Radiofrequenz-Sendesignals basierend auf einer Aufwärtsumwandlung eines ersten Komponentensignals eines Mehrphasen-Basisband-Sendesignals mit einem ersten Oszillatorsignal und einer Aufwärtsumwandlung eines verzögerten zweiten Komponentensignals des Mehrphasen-Basisband-Sendesignals mit einem zweiten Oszillatorsignal, wobei das erste Oszillatorsignal und das zweite Oszillatorsignal einen Oszillatorsignal-Phasenversatz aufweisen, und wobei eine Flanke des zweiten Oszillatorsignals früher auftritt als eine entsprechende Flanke des ersten Oszillatorsignals; und Verzögern (620) eines zweiten Komponentensignals des Mehrphasen-Basisband-Sendesignals relativ zu dem ersten Komponentensignal des Mehrphasen-Basisband-Sendesignals um eine vordefinierte Komponentensignalverzögerung, um das verzögerte zweite Komponentensignal des Mehrphasen-Basisband-Sendesignals zu erzeugen.
Das Verfahren gemäß Anspruch 22, wobei die vordefinierte Komponentensignalverzögerung zwischen ungefähr 10% und ungefähr 50% einer Periode des ersten Oszillatorsignals liegt.
Das Verfahren gemäß Anspruch 22 oder 23, wobei die vordefinierte Komponentensignalverzögerung im Wesentlichen gleich ungefähr 25% einer Periode des ersten Oszillatorsignals ist.
Ein maschinenlesbares Speichermedium, das einen Programmcode umfasst, der bei der Ausführung verursacht, dass das Verfahren gemäß einem der Ansprüche 22 bis 24 ausgeführt wird.