[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102009025243A1 - Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe - Google Patents

Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe Download PDF

Info

Publication number
DE102009025243A1
DE102009025243A1 DE102009025243A DE102009025243A DE102009025243A1 DE 102009025243 A1 DE102009025243 A1 DE 102009025243A1 DE 102009025243 A DE102009025243 A DE 102009025243A DE 102009025243 A DE102009025243 A DE 102009025243A DE 102009025243 A1 DE102009025243 A1 DE 102009025243A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
polishing
polish
semiconductor
cloth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009025243A
Other languages
English (en)
Other versions
DE102009025243B4 (de
Inventor
Georg Dr. Pietsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102009025243A priority Critical patent/DE102009025243B4/de
Priority to CN2010101432945A priority patent/CN101920477B/zh
Priority to KR1020100025285A priority patent/KR101124036B1/ko
Priority to TW099109878A priority patent/TWI506687B/zh
Priority to US12/754,846 priority patent/US8398878B2/en
Priority to JP2010137943A priority patent/JP5508947B2/ja
Publication of DE102009025243A1 publication Critical patent/DE102009025243A1/de
Application granted granted Critical
Publication of DE102009025243B4 publication Critical patent/DE102009025243B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B24B37/044Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Bearbeitung einer Halbleiterscheibe, umfassend eine beide Seiten der Halbleiteroberfläche gleichzeitig Material abtragend bearbeitende Politur A, bei der ein Poliertuch verwendet wird, das keine abrasiv wirkenden Stoffe enthält, und bei der ein Poliermittel zbleiterscheibe Material abtragend bearbeitende Politur B, bei der ein Poliertuch verwendet wird, das eine mikrostrukturierte Oberfläche aufweist und das keine in Kontakt mit der Halbleiterscheibe gelangende Materialien enthält, die härter sind als das Halbleitermaterial, und bei der ein Poliermittel zugesetzt wird, das einen pH-Wert von größer oder gleich 10 aufweist und das keine abrasiv wirkenden Stoffe enthält. Weiterhin betrifft die Erfindung ein Verfahren zur Herstellung einer Halbleiterscheibe, umfassend folgende Schritte in der angegebenen Reihenfolge: (a) Auftrennen eines Halbleiter-Einkristalls in Scheiben; (b) gleichzeitige Bearbeitung beider Seiten der Halbleiterscheibe mittels einer Span abhebenden Bearbeitung; (c) Polieren der Halbleiterscheibe, umfassend eine Politur A und eine Politur B (d) Chemo-mechanische Politur einer Seite der Halbleiterscheibe, wobei weniger als 1 µm abgetragen wird.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung sowie ein Verfahren zur Bearbeitung einer Halbleiterscheibe.
  • Halbleiterscheiben (”Wafer”) als Substrate für besonders anspruchsvolle Bauelemente mit ≤ 22 nm minimaler Strukturlänge, also 22 nm Design Rule nach ITRS („International Technology Roadmap for Semiconductors”), müssen besonders eben sein. Die Ebenheit bisheriger Wafer ist durch eine Dickenabnahme im Wafer-Randbereich (”edge roll-off”) und durch aus Schwankungen der lokalen Bindungsstärke, bspw. infolge radial schwankenden Dotierstoffeinbaus bereits während des Kristallziehprozesses, resultierendem ungleichförmigem Materialabtrag beschränkt und somit für ≤ 22 nm Strukturen ungeeignet. Für beide Effekte ist im Wesentlichen die chemo-mechanische Politur verantwortlich, die am Ende einer jeden Kette von Prozessschritten zur Herstellung von Substratwafern nach dem Stand der Technik eingesetzt wird, um restliche Schädigungen der Kristallstruktur oberflächennaher Schichten zu entfernen und eine besonders geringe Rauigkeit zu erzielen.
  • Im Stand der Technik wird die Politur durch Relativbewegung zwischen Wafer und Poliertuch unter Druck und Zuführung eines Poliermittels (Slurry) durchgeführt. Das Poliermittel enthält üblicherweise kolloid-disperses Kieselsol in alkalischer Aufschlämmung; das Poliertuch dagegen enthält kein Abrasivum. Das Zusammenspiel aus mechanisch schleifender Wirkung des Kieselsols und chemischem Angriff des alkalischen Poliermittels bewirkt dann den zur Glättung der Waferoberfläche führenden Materialabtrag.
  • Im Stand der Technik ist die simultane chemo-mechanische Doppelseitenpolitur (DSP) bekannt. Bei der DSP werden mehrere Halbleiterscheiben beidseitig gleichzeitig zwischen zwei kollinearen Arbeitsscheiben Material abtragend bearbeitet. Dabei tragen die Arbeitsscheiben Poliertücher, die keine abrasiv wirkenden Stoffe enthalten, und dem zwischen den Arbeitsscheiben gebildeten Arbeitsspalt wird ein Poliermittel zugeführt, das abrasiv wirkende Stoffe enthält. Abrasiv wirkende Stoffe sind dadurch gekennzeichnet, dass sie härter sind als das Material des Werkstücks. Beim DSP wird bevorzugt Kieselsol (SiO2) verwendet. SiO2 ist härter als Silicium. Meist ist das Kieselsol ein Kolloid mit Korngrößen der Solteilchen zwischen 5 nm und einigen Mikrometern. Beim DSP sind während der Bearbeitung eine oder mehrere Halbleiterscheiben in einen oder mehrere dünne Führungskäfige eingelegt, die von einer aus einem inneren und einem äußeren Zahnkranz gebildeten Abwälzvorrichtung, die konzentrisch zu den Arbeitsscheiben angeordnet ist, im Arbeitsspalt bewegt werden. Die Halbleiterscheiben beschreiben dabei auf den Oberflächen der Arbeitsscheiben charakteristische zykloidische Bahnkurven (Planetengetriebe-Kinematik). Der Materialabtrag wird durch Relativbewegung von Poliertuch und Halbleiterscheibe unter Last und der Reibungswirkung des Poliermittels bewirkt.
  • Ein Ausführungsbeispiel für DSP von Siliciumscheiben ist in US2003054650A offenbart. Eine geeignete Vorrichtung für eine solche DSP-Politur ist in DE 100 07 390 A1 dargestellt. Geeignete Führungskäfige für die Halbleiterscheiben, sog. Läuferscheiben, sind in EP 208 315 B1 beschrieben. Aus US 4,927,432 ist schließlich ein geeignetes Poliertuch bekannt.
  • Ebenfalls im Stand der Technik bekannt ist ein Verfahren namens „Fixed-Abrasive Polishing (FAP) zur Planarisierung von Zwischenlagen-Dielektrika” (inter-layer dielectric, ILD), bei dem ein Tuch mit in Kontakt mit der zu bearbeitenden Oberfläche gelangenden Zuschlägen verwendet wird, die härter als das damit bearbeitete Oberflächenmaterial sind. Dies ist beispielsweise beschrieben in WO 99/55491 . Ein Zwischenlagen-Dielektrikum besteht bspw. in einem Feldoxid (weiches Siliciumoxid), das durch Abscheidung von bspw. TEOS (Tetraethoxysilan) auf einer Halbleiterstruktur aufgewachsen wird, um verschiedene Verdrahtungslagen voneinander zu trennen.
  • Ebenfalls bekannt ist „Fixed-Abrasive Polishing (FAP) zur Trennung flacher Grabenstrukturen” (shallow trench isolation, STI), bspw. beschrieben in US 2008/0153392 A1 , bei dem ebenfalls ein Tuch eingesetzt wird, das in Kontakt mit der zu bearbeitenden Oberfläche gelangende Zuschläge enthält, die härter als das Material der bearbeiteten Werkstückoberfläche sind, typischerweise Si3N4 und verschiedene Metallen (Cu, HM 2,5; W, HM ~ 4) zur elektrischen Durchkontaktierung.
  • Aus DE 10 2007 035 266 A1 ist ein Verfahren zum Polieren eines Substrats aus Halbleitermaterial bekannt mit einer zweistufigen FAP-Politur, wobei im ersten Schritt eine Poliermittellösung ohne Abrasivstoffe und im zweiten Schritt eine Poliermittelsupension mit Abrasivstoffen zwischen FAP-Poliertuch und Substrat gebracht wird. Das Verfahren kann einen zusätzlichen CMP-Schritt (Tuch ohne Abrasive, Poliermittelsuspension mit Abrasiven) umfassen. Bei den vorgenannten FAP-Verfahren handelt es sich um Schleifverfahren, vgl. US 6,824,451 B2 .
  • Unter „Schleifen” versteht man nach DIN 8580 ein Trennverfahren, bei dem die Form eines Werkstückes durch Aufhebung des Werkstoffzusammenhalts mittels mechanischer Einwirkung an der Bearbeitungsstelle geändert wird. Ein durch mechanische Einwirkung abgetragenes Werkstoffteilchen wird als Span bezeichnet. Beispiele für Span abhebende Bearbeitungsverfahren sind Schleifen, Sägen, Feilen, Schneiden, Drehen, Fräsen, Bohren, Hobeln und Scheren. Von diesen zeichnet sich das Schleifen dadurch aus, dass die Zerspanung mit geometrisch unbestimmter Schneide erfolgt, da viele Schleifkörper mit zufälliger Orientierung ihrer Schneidkanten im Eingriff sind. (Beim Sägen, Feilen, Drehen, Fräsen, Bohren und Hobeln sind nur eine oder wenige Schneiden mit vorbestimmter Orientierung zur Werkstückoberfläche im Eingriff.) Eine Schneide, die den Werkstoffzusammenhalt des Werkstücks ändern kann, zeichnet sich dadurch aus, dass sie aus einem Material besteht, das härter ist als das des Werkstoffs.
  • Im Stand der Technik der FAP-Verfahren erfolgt der Verschleiß der Schleifkörper durch Mikrobruch, wodurch ständig neue Schneidkanten erzeugt werden, und durch Freisetzen von Schleifkorn, wodurch neue Lagen an frischem Schleifkorn freigelegt werden. Dieser Mechanismus ist beispielsweise beschrieben in US 6,824,451 B2 .
  • Schleifverfahren zeichnen sich dadurch aus, dass sie Kristalldefekte erzeugen. Dies sind Sprödbruch-Risssysteme, Gitter-Versetzungen, Mosaike (Kleinwinkel-Korngrenzen), Oberflächenlagen mit amorphisierter Struktur, Kratzer usw. sein.
  • Bei chemischen oder chemo-mechanischen Bearbeitungsverfahren nach dem Stand der Technik bewirkt die Reaktion des Ätz- oder Poliermittels mit der Halbleiteroberfläche den Materialabtrag. Ätzmittel sind bspw. HF und HNO3 (saures Ätzen) oder KOH, TMAH (Tetramethylammoniumhydroxid), NaOH usw. (alkalisches Ätzen). Poliermittel enthalten OH als Reaktionsmittel (alkalisches Kieselsol). Die Reaktion hängt dabei ab vom Transport der reaktiven Ausgangsstoffe innerhalb der Ätz- oder Polierflüssigkeit und an die Halbleiter-Oberfläche, von der Temperatur, von der Konzentration und insbesondere von der lokalen Materialzusammensetzung und von den Materialeigenschaften. Unter lokaler Materialzusammensetzung ist zu verstehen das Vorhandensein von Oxiden, Metallen oder anderen Materialien neben dem verwendeten Halbleitermaterial (z. B. Silicium, Germanium, III-V-Halbleiter, Verbindungshalbleiter). Materialeigenschaften, die die Reaktion beeinflussen, sind beispielsweise gegeben durch das Vorhandensein von Dotierstoffen und durch die Dotierstoffkonzentrationen.
  • Die im Stand der Technik bekannte chemo-mechanische Politur mit Kieselsol bewirkt einen Materialabtrag von der bearbeiteten Oberfläche mittels einer Dreikörperwechselwirkung, nämlich zwischen Poliertuch, Kieselsol und der Waferoberfläche.
  • Diese Dreikörperwechselwirkung bewirkt, dass der Materialabtrag nicht Weg bestimmt erfolgt, d. h. nicht ausschließlich entlang der von einem Punkt auf dem Poliertuch über die Werkstückoberfläche beschriebenen Bahn, sondern zusätzlich bestimmt wird von der Dynamik der Kieselsolteilchen im zwischen Tuch- und Wafer-Oberfläche aufgebauten Poliermittelfilm (Konvektion, Verwirbelung, Diffusion). Eine nicht Weg bestimmte Bearbeitung zeichnet sich dadurch aus, dass der Materialabtrag nicht deterministisch ist, d. h. nur von der Kinematik des Werkzeugs bestimmt wird. Dies führt zu einer unerwünscht balligen Waferform infolge Verjüngung des Waferrandes aufgrund Poliermittelverarmung vom Waferrand zum -zentrum oder zu lokal präferentiellem Materialabtrag an Stellen mit chemisch, strukturell oder elektronisch schwankenden Eigenschaften.
  • Als weitere Verfahren zur Bearbeitung von Halbleiterscheiben neben den zuvor genannten sind im Stand der Technik bekannt:
    • – das Zweischeiben- oder Planparallel-Läppen (kurz: Läppen) mit loser Korn, bspw. erläutert in Feinwerktechnik & Messtechnik 90 (1982) 5;
    • – das Planparallel-Schleifen mit Läppkinematik (Planetary Pad Grinding, PPG) mit Korn, das in einer leicht wechselbaren Arbeitsschicht („Schleiftuch”) gebunden ist, bspw. erläutert in DE 10 2006 032 455 A1 , wobei geeignete Schleiftücher bspw. beschrieben sind in US 6007407 und US 6599177 B2 ;
    • – das simultane Doppelseitenschleifen zwischen zwei kollinear angeordneten Topfschleifscheiben (Double-Disk Grinding, DDG), bspw. erläutert in US 2003/0060050 A1 ;
    • – das Einseitenschleifen (Single-Side Grinding, SSG), auch Oberflächen-Rotationsschleifen genannt, oder Einseiten-Feinschleifen (Single-Side Fine-Grinding, SSFG), ausgeführt als einseitiger oder durch sequentielle Einseitenbearbeitung der Vorder- und Rückseite der Halbleiterscheibe beidseitiger Bearbeitungsschritt, bspw. erläutert in EP 272 531 A1 .
  • Im Stand der Technik lässt sich das Erzeugen einer stets vorrangig balligen Waferform nicht vermeiden, da das Poliermittel dem Arbeitsspalt zwischen Wafer- und Tuchoberfläche stets über den Rand des Wafers zugeführt werden muss. Es kommt daher vom Rand zum Zentrum des Wafers zu einer Verarmung an Poliermittel. Damit ist der Materialabtrag am Rand größer als im Zentrum des Wafers, was zu einem Randabfall der Waferdicke führt. Damit für zukünftige Anwendungen die Waferfläche wie beabsichtigt (ITRS = „International Technology Roadmap for Semiconductors”) bis auf eine 1 mm breite Randausschlusszone („edge exclusion”) verwendet werden kann, sollte versucht werden, einen solchen Randabfall nach Möglichkeit zu vermeiden. Der Stand der Technik bietet hierfür aufgrund der zuvor geschilderten Problematik noch keine überzeugende Lösung.
  • Daraus ergibt sich eine erste Aufgabenstellung der vorliegenden Erfindung. Insbesondere soll ein Verfahren bereitgestellt werden, mit dem eine hohe Ebenheit bis ganz zum Rand der Halbleiterscheibe erzielt wird.
  • Es ist weiter bekannt, dass beispielsweise beim Ziehprozess Dotierstoff mit radial schwankender Dichte in den entstehenden Einkristall eingebaut wird. Dies ist bspw. beschrieben in W. v. Ammon: Silicon crystal growth, Crystal Growth – From Fundamentals to Technology, 2004, p. 239–270. Die radial schwankende Dotierstoffkonzentration führt zu entsprechend radial schwankenden elektronischen Eigenschaften der aus dem Einkristall mittels Trennen erzeugten Wafer. Nachfolgende Bearbeitungsschritte zur Planarisierung des Wafers, deren Materialabtrags-Mechanismus auf elektronischer Wechselwirkung beruht, erfahren daher eine entsprechend der Dotierstoffkonzentration radial schwankende Abtragsrate. Darunter fallen alle chemischen und chemo-mechanischen Bearbeitungsschritte, insbesondere das Ätzen und die chemo-mechanische Politur mit Kieselsol. (Die elektronischen bzw. elektro-chemischen Wechselwirkungen und Abtragsmechanismen beim Ätzen oder Polieren sind bspw. beschrieben in Appl. Phys. A 60, 347–363 (1995).).
  • Da nun das Ätzen und insbesondere das chemo-mechanische Polieren die abschließenden und daher maßgeblich Form bestimmenden Bearbeitungsschritte sind, weisen gemäß dem nächsten Stand der Technik hergestellte Halbleiterscheiben stets eine mehr oder weniger ausgeprägte radialsymmetrische Höhenmodulation der Oberfläche auf. Derartige Höhenmodulationen machen nach dem Stand der Technik gefertigte Halbleiterscheiben als Substrate für besonders anspruchsvolle Halbleiterbauelemente ungeeignet. Diese zeichnen sich nämlich durch besonders dünne vertikale Funktions- und Trennschichten aus. Bei der Erzeugung dieser Schichten werden bei der Bauteilherstellung wiederholt Polituren zum Schaffen planer Zwischenschichten eingesetzt. Bei unebener Ausgangsoberfläche kann es bei der Politur zu Durchbrüchen der Trennschichten kommen. Dadurch entstehen Kurzschlüsse in den so hergestellten mikroelektronischen Bauelementen, was diese unbrauchbar macht.
  • Im Gegensatz zum Ätzen oder chemo-mechanischen Polieren weisen das Schleifen und das Läppen keinen oder nur einen sehr geringen und in unschädlichem Maße ausgeprägten präferentiellen Materialabtrag an elektronisch modulierten Bereichen auf; denn der diesen Prozessen unterliegende Abtragsmechanismus ist ein rein mechanisch mittels Gefügetrennung durch Spanabnahme – beim Schleifen durch eigentliches Spanen mittels fest gebundenen Korns, beim Läppen durch spröd-erosive Gefügeermüdung durch freies Korn in einer Aufschlämmung.
  • Die zweite Teilaufgabe besteht daher darin, kurzwellige konzentrische Unebenheiten der Waferoberfläche zu vermeiden.
  • Die Aufgabe der Erfindung wird gelöst durch ein erstes erfindungsgemäßes Verfahren zur Bearbeitung einer Halbleiterscheibe, umfassend eine beide Seiten der Halbleiteroberfläche gleichzeitig Material abtragend bearbeitende Politur A, bei der ein Poliertuch verwendet wird, das keine abrasiv wirkenden Stoffe enthält, und bei der ein Poliermittel zugesetzt wird, das abrasiv wirkende Stoffe enthält; und eine entweder eine oder beide Seiten der Halbleiterscheibe Material abtragend bearbeitende Politur B, bei der ein Poliertuch verwendet wird, das eine mikrostrukturierte Oberfläche aufweist und das keine in Kontakt mit der Halbleiterscheibe gelangende Materialien enthält, die härter sind als das Halbleitermaterial, und bei der ein Poliermittel zugesetzt wird, das einen pH-Wert von größer oder gleich 10 aufweist und das keine abrasiv wirkenden Stoffe enthält.
  • Bei der Politur B handelt es sich um eine besonders angepasste Politur mit mikrostrukturiertem Tuch. Politur A entspricht einer chemo-mechanischen Doppelseitenpolitur mit Kieselsol-Poliersuspension.
  • Von dem in DE 10 2007 035 266 A1 beschriebenen Verfahren unterscheidet sich das erfindungsgemäße Verfahren dadurch, dass statt zwei FAP-Polituren (einmal Poliermittel mit, einmal ohne Abrasive) und einem optionalen zusätzlichen CMP-Polierschritt nur ein besonders angepasster Polierschritt mit mikrostrukturiertem Tuch, der auf eine chemisch-mechanische Doppelseitenpolitur (DSP) folgt oder dieser vorausgeht, vorgesehen ist. Wesentlich für das Gelingen des beanspruchten Verfahrens ist ein pH-Wert von größer oder gleich 10 der Poliermittellösung bei der Politur mit mikrostrukturiertem Tuch und die Tatsache, dass die in Kontakt mit dem Werkstück gelangenden Tuchkomponenten und Werkstoffe eine geringere Härte aufweisen als das zu polierende Halbleitermaterial. Bei Verwendung einer Poliermittelsuspension wie bei der FAP-Politur in DE 10 2007 035 266 A1 , die Abrasive enthält, würde das erfindungsgemäße Verfahren nicht gelingen.
  • Beispielsweise weist Silicium eine Mohssche Härte von 6,5 auf. Bei der Politur von Siliciumscheiben ist daher auf jeden Fall ein Poliertuch mit Abrasiven aus einem Material zu verwenden, das eine geringere Härte als 6,5 aufweist.
  • Geeignete Abrasive sind beispielsweise Feldspate, (Ba, Ca, Na, K, NH4)(Al, B, Si)4O8, mit eine Mohshärte von ca. 6, jedoch insbesondere auch weichere Materialien, insbesondere Minerale, wie Apatite, Ca5(PO4)3(F, Cl, OH), einige der weicheren Allanite (Ca, Ce, La, Y)2(Al, Fe)3(SiO4)3(OH) (MH = 5 ... 7), Bastnäsit, (Ce, La, Y)[(CO3)F] (MH = 4 ... 4,5), Monazit, (Ce, La, Nd)PO4 (MH = 5 ... 5,5), Bariumcarbonat, BaCO3 (MH = 3,5), Bariumsulfat, BaSO4 (MH = 3 ... 3,5), Wollastonit (Kalziumsilicat, CaSiO3, MH = 4 ... 5), Cer-, Yttrium-, Scandium- oder Ytterbiumoxid (CeO2, MH = 6; Y2O3; Sc2O3; Yb2O3) und viele andere Materialien, vorzugsweise Minerale, mit einer Mohshärte MH < 6,5.
  • Ebenfalls gelöst wird die Aufgabe durch ein zweites erfindungsgemäßes Verfahren zur Herstellung einer Halbleiterscheibe, umfassend folgende Schritte in der angegebenen Reihenfolge:
    • (a) Auftrennen eines Halbleiter-Einkristalls in Scheiben;
    • (b) gleichzeitige Bearbeitung beider Seiten der Halbleiterscheibe mittels einer Span abhebenden Bearbeitung;
    • (c) Polieren der Halbleiterscheibe, umfassend eine beide Seiten der Halbleiteroberfläche gleichzeitig Material abtragend bearbeitende Politur A, bei der ein Poliertuch verwendet wird, das keine abrasiv wirkenden Stoffe enthält, und bei der ein Poliermittel zugesetzt wird, das abrasiv wirkende Stoffe enthält; und eine entweder eine oder beide Seiten der Halbleiteroberfläche Material abtragend bearbeitenden Politur B, bei der ein Poliertuch verwendet wird, das eine mikrostrukturierte Oberfläche aufweist und das keine in Kontakt mit der Halbleiteroberfläche gelangenden Materialien enthält, die härter sind als die Halbleiteroberfläche, und bei der ein Poliermittel zugesetzt wird, das einen pH-Wert größer oder gleich zehn aufweist und das keine abrasiv wirkenden Stoffe enthält;
    • (d) Chemo-mechanische Politur einer Seite der Halbleiterscheibe, wobei weniger als 1 μm abgetragen wird.
  • Bei Politur B des ersten erfindungsgemäßen Verfahrens bzw. bei Politur B in Schritt c) des zweiten erfindungsgemäßen Verfahrens wird wenigstens eine Seite einer oder mehrerer Halbleiterscheiben unter Druck, Drehung und optional einer zusätzlichen radialen Oszillationsbewegung über eine rotierende Arbeitsscheibe geführt. Dabei trägt die Arbeitsscheibe ein Poliertuch, dessen Oberfläche mikrostrukturiert ist und keine in Kontakt mit der Halbleiteroberfläche gelangenden Stoffe enthält, die härter als die zu bearbeitende Halbleiteroberfläche sind, und der aus Halbleiteroberfläche und Poliertuchoberfläche gebildeten Kontaktzone wird ein Poliermittel zugeführt, das einen pH-Wert ≥ 10 aufweist und das keine abrasiv wirkenden Stoffe enthält.
  • Vorzugsweise umgibt dabei ein sog. Retainer-Ring die Halbleiterscheibe und verhindert ein Fortschwimmen oder Ausbrechen während der Bearbeitung. Eine hierfür geeignete Poliervorrichtung ist beschrieben in US 5,738,574 .
  • Im Stand der Technik sind Poliertücher bekannt, die für Politur B verwendet werden können. Beispielsweise beschreiben WO 9924218 oder US 5,152,917 geeignete mikro-strukturierte Tücher.
  • Diese Tücher weisen Oberflächen mit regelmäßig angeordneten gleichförmigen lokalen Erhöhungen auf, also einer periodischen Anordnung von „Inseln”, die durch „Graben” getrennt sind. Diese Mikrostrukturen werden durch Prägen hergestellt. Ebenfalls geeignet sind Poliertücher, bei denen eine Mikrostrukturierung ihrer Oberfläche durch laterale Modulation der Tuchhärte oder lokalen Elastizität, bspw. durch Variation der Materialmischung, durch Variation des Zuschlags geeigneter Füllstoffe, durch mechanisches Verdichten, örtlich variierende Aushärtung des Kunstharzgemisches oder Beimischung geeigneter Fasern usw. bewirkt wird.
  • Zur Durchführung von Politur B geeignete Tücher sind dadurch gekennzeichnet, dass sie keine in Kontakt mit der Waferoberfläche gelangenden Zuschläge enthalten, die härter als das Material des Werkstücks sind. Tücher, die in Kontakt mit der Waferoberfläche gelangende Zuschläge enthalten, die härter sind als das Material der Waferoberfläche, sind zur Durchführung des erfindungsgemäßen Verfahrens ungeeignet, da diese harten Zuschläge zu unerwünschten Kratzern, Rauigkeit und Kristallschäden usw. führen, die eine Nachbearbeitung erforderlich machen würden. Durch eine Nachbearbeitung, bspw. mit einer weiteren chemo-mechanischen Politur mit Kieselsol gemäß dem Stand der Technik, vgl. DE 10 2007 035 266 A1 , würden aber die erfindungsgemäßen Vorteile zunichte gemacht.
  • Bei FAP-Verfahren zur ILD-Planarisierung, vgl. WO 99/55491 , weist das Feldoxid eine Mohs-Härte von zwischen 3 und 5 auf. Dem FAP-Tuch sind Zuschläge bspw. aus α-Al2O3 (Mohs-Härte HM 9); γ-Al2O3 (HM 8); SiC (HM 9,5); quarzartiges SiO2 (HM 7); CeO2 (HM 6) oder anderen Materialien beigefügt. Die Zuschläge sind also aus Materialien, die härter sind als das zu bearbeitende Material. Die erfindungsgemäßen Verfahren sind dagegen nur erfolgreich, wenn gerade dies vermieden wird.
  • Bei Politur B des ersten erfindungsgemäßen Verfahrens bzw. bei der Politur B in Schritt c) des zweiten erfindungsgemäßen Verfahrens, im Folgenden auch die erfindungswesentliche Politur mit mikrostrukturiertem Tuch genannt, erfolgt der Materialabtrag mittels Zweikörperwechselwirkung, nämlich zwischen mikrostrukturierter Tuchoberfläche und der Werkstückoberfäche. Der Materialabtrag erfolgt Weg bestimmt und daher deterministisch. Es treten keine Kristalldefekte infolge Span abhebender Bearbeitung auf.
  • Im Folgenden wird die Erfindung anhand von Figuren detailliert beschrieben.
  • Kurzbeschreibung der Figuren:
  • 1: Halbleiterscheibe mit Dotierstoffschwankungen und deren Einfluss auf die Oberflächentopologie; A) nach nicht erfindungsgemäßer, B) nach erfindungsgemäßer Bearbeitung.
  • 2: Halbleiterscheibe und der Einfluss auf deren Geometrie im Randbereich; A) nach nicht erfindungsgemäßer, B) nach erfindungsgemäßer Bearbeitung.
  • 3: Halbleiterscheibe mit balligem Dickenprofil nach chemo-mechanischer Doppelseitenpolitur (A); und dessen Änderung nach erfindungsgemäßer Bearbeitung (B).
  • 4: Veränderung der Geometrie einer Halbleiterscheibe in deren Randbereich durch A) nicht erfindungsgemäße, B) Bearbeitung nach dem zweiten erfindungsgemäßen Verfahren.
  • 1
    Halbleiterscheibe
    2
    örtlich schwankende Dotierstoffkonzentration
    4
    ungleichmäßiger Materialabtrag
    5
    Oberflächen-Unebenheit
    6
    Oberflächen-Ebenheit
    7
    ballige Form nach DSP
    8
    planparallele Form nach Bearbeitung durch das erste erfindungsgemäße Verfahren
    9
    ballige Form nach DSP + CMP
    10
    planparallele Form nach Bearbeitung durch das zweite erfindungsgemäße Verfahren
    11
    Haltevorrichtung für eine Halbleiterscheibe bei Politur
    12
    Rückhaltering (Retainer-Ring)
    13
    Poliertuch, Schleiftuch
    14
    kolloid-disperses Kieselsol
    15
    Verarmung, Verschleiß, Verringerung des Kieselsols
    16
    vorderseitige Dickenabnahme am Rand der Halbleiterscheibe
    17
    rückseitige Dickenabnahme am Rand der Halbleiterscheibe
    18
    plankonvexe Form
    19
    bikonvexe Form
    20
    Halbleiterscheibe mit Dickenabnahme am Rand
    21
    vorgerecktes Tuch
    22
    vorderseitige Dickenzunahme am Rand der Halbleiterscheibe
    23
    planparallele Form nach DSP-Politur
    24
    negativer Überstand einer Halbleiterscheibe
  • Die Erfindung beansprucht eine zweiteilige Politur einer Halbleiterscheibe, umfassend eine Politur A und eine Politur B (die erfindungswesentliche Politur mit mikrostrukturiertem Tuch).
  • Politur A entspricht einem chemo-mechanischen Polierschritt z. B. mit alkalischem kolloid-dispersen Kieselsol. Dieser chemo-mechanische Polierschritt ist dadurch gekennzeichnet, dass weniger Material abgetragen wird, als dies bei einer Vergleichsbearbeitung nach dem Stand der Technik (herkömmliche DSP) erforderlich wäre, um die Schädigungen durch die vorangegangenen Bearbeitungsschritte vollständig zu entfernen. Diese Schäden umfassen Störungen der Kristallinität (Sub-Surface Damage), Rauigkeit und Kratzer durch vorangegangene spanende Bearbeitungsschritte, sowie Abweichungen von der Zielform durch ungleichmäßigen Abtrag vorangegangener chemischer Prozesse, bspw. durch saures oder alkalisches Ätzen. Die Abtragsreduktion bei diesem Polierschritts wird jedoch erst dann möglich, wenn ein zweiter Polierschritt gemäß Politur B nachgeschaltet wird, bei dem weiteres Material entfernt wird.
  • Politur B ist nun dadurch gekennzeichnet, dass das Poliertuch eine Mikrostrukturierung seiner Oberfläche oder eine Modulation seiner lokalen Elastizität aufweist und diese Oberflächenschicht auf einem steifen Träger aufgebracht ist.
  • Die Mikrostrukturierung besteht bevorzugt aus einer periodischen oder zufälligen Höhenmodulation der Tuchoberfläche mit Korrelationslängen zwischen 10 μm und 10 mm und einer Amplitude von 1 μm bis 1 mm vertikal.
  • Besonders bevorzugt beträgt die Korrelationslänge zwischen 50 und 5000 μm und die Amplitude zwischen 10 und 250 μm.
  • Die Modulation der lokalen Elastizität der Tuchoberfläche wird am besten durch lokale Variationen der Dichte oder der Materialzusammensetzung der Oberflächenschicht erreicht.
  • Bevorzugt enthält das Tuch auch zusätzliche Zuschläge in Form von eingebrachten Feststoffen, die eine Mikrostrukturierung mittels Modulation der Elastizität (Nachgiebigkeit) bewirken, wobei diese Feststoffe erfindungsgemäß jedoch weicher als die zu bearbeitende Halbleiteroberfläche sein müssen.
  • Bevorzugt handelt es sich bei dem bearbeiteten Halbleitermaterial um Silicium.
  • Dem Poliertuch zur Veränderung der elastischen Poliertucheigenschaften hinzugefügte Zuschläge, die in Kontakt mit der Halbleiteroberfläche gelangen können, weisen vorzugsweise eine Härte von maximal 6 Mohs auf. Damit ist für den Fall der Siliciumpolitur sichergestellt, dass die Zuschläge weicher sind als die zu bearbeitenden Halbleiteroberfläche.
  • Bevorzugt ist daher auch eine Ausführungsform des Poliertuchs, die eine Mikrostrukturierung sowohl in ihrer Formgebung als auch in ihrer Elastizität aufweist.
  • Das Tuch kann zusätzlich unterseitig, d. h. unter der harten Trägerschicht, eine weitere, weiche Schicht aufweisen („Subfad”), die Ungleichmäßigkeiten im Polierteller ausgleicht, solange die durch die steife Trägerschicht eingestellte Härte dadurch nicht geändert wird.
  • Bevorzugt verhält sich die harte Trägerschicht inelastisch in einem lateralen Längenbereich bis 25 mm, besonders bevorzugt in einem lateralen Längenbereich bis 10 mm.
  • Zum Vergleich wurden einige der am Markt verfügbaren Poliertücher getestet. Es zeigte sich, dass das Verfahren nur dann erfindungsgemäß durchgeführt und die der Erfindung zugrunde liegende Aufgabe gelöst werden kann, wenn das Tuch die oben genannten wesentlichen Eigenschaften aufweist.
  • Wenn das Tuch keine Mikrostrukturierung aufweist, kommt überhaupt kein Materialabtrag zustande.
  • Wenn das Tuch Zuschläge enthält, die härter sind als die zu bearbeitende Halbleiteroberfläche und mit dieser in Kontakt kommen, können unerwünschte Kratzer auf der Waferoberfläche auftreten. Die gewünschte geringe Oberflächenrauigkeit und -schädigung kann auf diese Weise nicht erreicht werden.
  • Während der Untersuchungen zeigte sich, dass bei Wahl geeigneter Poliertücher und Prozessparameter bei der erfindungswesentlichen Politur mit mikrostrukturiertem Tuch ein Materialabtrag ohne schädliche parasitäre Schleifwirkung (Kratzer, Rauigkeit, Kristallschädigung) und ohne die unerwünschten Eigenschaften einer chemo-mechanischen Politur mit kolloid-dispersem Kieselsol (Randabfall, kurzwellige Unebenheiten) erzielt werden kann.
  • Alle im Stand der Technik bekannten Verfahren setzen dagegen voraus, dass a) entweder ein Span abhebender Materialabtrag mittels Schleifen (Vielzahl geometrisch unbestimmter Schneiden im Eingriff; Schleifkorn härter als Werkstück; bspw. FAP-Schleifen von Zwischenlagen-Dielektrika), oder b) ein chemo-mechanisches Polieren mit Kieselsol (chemisch unterstütztes, ultrafeines Läppen unter Zugabe einer Abrasive enthaltenden Poliersuspension) durchgeführt wird.
  • Dass ein schonender, eine glatte, schädigungsarme Oberfläche liefernder Material abtragender Bearbeitungsschritt ohne Schleifen oder ohne Abrasiv-Suspension mittels der erfindungswesentlichen Politur mit mikrostrukturiertem Tuch durchgeführt werden kann und dass diese bei Wahl geeigneter Mikrostrukturierung der Poliertücher mit wirtschaftlicher Abtragsrate und deterministisch wegbestimmt erfolgt, ist in Anbetracht des Stands der Technik höchst unerwartet.
  • Ferner zeigte sich, dass auch der pH-Wert der Poliermittellösung erfindungswesentlich ist. Bei neutralem pH-Wert würde bei der erfindungswesentlichen Politur mit mikrostrukturiertem Tuch kein Materialabtrag erzielt werden.
  • Dies kann als Beleg dafür angesehen werden, dass am Materialabtragsmechanismus dieser Politur keine Span abhebende Wechselwirkung beteiligt ist, zumal dem Fachmann bekannt ist, dass ein Schleifen (Zerspanen) im Wesentlichen unabhängig vom pH-Wert des verwendeten Kühlschmiermittels ist und daher insbesondere auch bei neutralem pH-Wert einen erheblichen Materialabtrag liefert. Dies erklärt auch, warum die unerwünschten Oberflächendefekte im erfindungsgemäßen Verfahren vermieden werden können.
  • Bei der erfindungwesentlichen Politur mit Poliertüchern, deren Oberfläche mikrostrukturiert und die frei von zur Modifikation der mechanischen Tucheigenschaften eingemischten, möglicherweise abrasiv wirkenden Materialzuschlägen sind, wird ebenfalls ein Materialabtrag erzielt, dies jedoch nur, wenn der pH-Wert deutlich alkalisch eingestellt ist, nämlich mit einem pH-Wert von mindestens 10.
  • Es ließ sich bestätigen, dass der Materialabtrag bei der erfindungswesentlichen Politur weitgehend Weg bestimmt, nämlich nur an den Stellen erfolgt, die von dem mikrostrukturierten Poliertuch überstrichen werden. Im Stand der Technik war ein Weg bestimmter Materialabtrag bis dato nur von einer Span abhebenden Bearbeitung bekannt, insofern ein überraschender Befund der hier dargestellten, erfindungsgemäßen Verfahren.
  • Eine äußerst vorteilhafte Wirkung des Verfahrens besteht darin, dass ein präferentieller chemischer Abtrag an den strukturell (durch Kristallgitterverspannungen oder Sauerstoffpräzipitate) oder elektronisch (durch Dotierstoffschwankungen) in ihrem chemischen Verhalten veränderten Bereichen, wie er bei chemo-mechanischer Politur mit Kieselsol beobachtet wird, bei der erfindungswesentlichen Politur mit mikrostrukturiertem Tuch weitgehend unterdrückt ist. Die kurzwelligen konzentrischen Unebenheiten sind nach dem zweiten erfindungswesentlichen Polierschritt in Amplitude und Ausprägung deutlich reduziert.
  • Schließlich kann die Abnahme der Dicke der Halbleiterscheibe zum Rand hin („Randabfall”) verringert werden. Dies liegt offenbar daran, dass durch die zweite, also die Politur mit mikrostrukturiertem Tuch, die Nachteile eines Polierens mit Kieselsol in Form von präferentiellem chemischem Angriff und Poliermittelverarmung vom Rand zum Zentrum vermieden werden können, wobei aber gleichzeitig eine besonders vorteilhafte Weg bestimmte Bearbeitung der Halbleiteroberfläche ohne Beteiligung nachteiliger spanabhebender Abtragsmechanismen realisiert wird.
  • Die Erfinder gehen davon aus, dass bei Verwendung einer erfindungsgemäß mikrostrukturierten oder elastizitätmodulierten Tuchoberfläche einerseits so wenig OH an die Halbleiteroberfläche geführt wird, dass ein präferentielles Ätzen unterbleibt, und andererseits so viel OH, dass ein Randabfall der Scheibendicke infolge Verarmung vom Rand zum Zentrum verhindert wird.
  • Aus hydrodynamischen Gründen (Kontinuität, Inkompressibilität) ist zu erwarten, dass das Schergefälle im Flüssigkeitsfilm zwischen Tuch- und Halbleiteroberfläche dort besonders stark ist, wo die Mikrostrukturen der Tuchoberfläche der Halbleiteroberfläche sehr nahe kommen oder sie gar berühren, und dass dies eine Weg bestimmte Reaktion des OH mit der Halbleiteroberfläche verstärkt. Ebenso könnte lokale Reibungswärme entlang der Bahnen, die insbesondere die harten Poliertuchstellen über die Halbleiteroberfläche beschreiben, dort einen höhere Reaktionsgeschwindigkeit bewirken und somit einen wegbestimmten chemischen Materialabtrag unterstützen.
  • In weiteren Untersuchungen wurde beobachtet, dass der Weg bestimmte Materialabtrag, der die erfindungswesentliche Politur mit mikrostrukturiertem Tuch (Politur B in beiden erfindungsgemäßen Verfahren) auszeichnet, auch für eine gezielte Formgebung der Halbleiterscheibe genutzt werden kann.
  • Das Poliertuch enthält üblicherweise einen harten Poliertuchträger. Dieser macht das Poliertuch im Bereich bis zu wenigen Millimetern steif und inelastisch. Das Poliertuch enthält üblicherweise zusätzlich eine weiche Poliertuchunterlage (Schaum). Diese bewirkt eine Elastizität des Poliertuchs im Bereich von Zentimetern und größer. Daher kann das Poliertuch durch erhöhten Druck des Retainerrings so vorgespannt werden, dass eine konvexe Form entsteht. Dadurch kann durch den erfindungsgemäßen zweiten Polierschritt ein konkaves Dickenprofil der Halbleiterscheibe erzielt werden, d. h. eine Dickenzunahme der Halbleiterscheibe von deren Mitte zu deren Rand.
  • Wird diese weitgehend so gewählt, dass sie komplementär zu dem erwarteten Randabfall der Scheibendicke in einer nachfolgenden Doppelseitenpolitur mit Kieselsol gemäß dem Stand der Technik wirkt, erhält man am Ende der Bearbeitungssequenz eine sehr planparallele Zielform der Halbleiterscheibe.
  • Die beanspruchte Erfindung und deren vorteilhafte Wirkungen werden nachfolgend anhand von Figuren näher erläutert.
  • 1 zeigt eine Halbleiterscheibe, die (A) nicht erfindungsgemäß durch im nächsten Stand der Technik bekannte Verfahren und (B) erfindungsgemäß durch Politur B des ersten erfindungsgemäßen Verfahrens bearbeitet wurde, jeweils am Beispiel einer durch radial variierenden Dotierstoffeinbau beim Kristallziehprozess elektronisch inhomogenen Halbleiterscheibe: Die Halbleiterscheibe 1 enthält eine örtlich schwankende Konzentration 2 an Dotierstoff (1(A), oben). Durch ungleichförmigen Materialabtrag 4 aufgrund der Bindungsstärkeschwankungen wegen der örtlich schwankenden Dotierstoffkonzentration 2 entsteht durch Bearbeitung mit einem Polierverfahren nach dem Stand der Technik (z. B. chemo-mechanische Politur mit abrasivem Kieselsol) eine Oberflächen-Unebenheit 5 (1(A), unten).
  • Im Gegensatz dazu führt Politur B des ersten erfindungsgemäßen Verfahrens vermöge eines gleichförmigen Materialabtrag und Weg bestimmter, deterministischer Bearbeitung zu einer schädigungsarmen, glatten Oberfläche mit hoher lokaler Ebenheit 6 (1(B)).
  • 2 zeigt eine Halbleiterscheibe, die (A) nicht erfindungsgemäß durch im Stand der Technik bekannte Verfahren und (B) erfindungsgemäß durch die Politur B des ersten erfindungsgemäßen Verfahrens, also eine besonders angepasste Politur mit mikrostrukturiertem Tuch bearbeitet wurde, jeweils am Beispiel einer Halbleiterscheibe mit homogenen Materialeigenschaften. Bei Bearbeitung mittels chemo-mechanischer Politur mit abrasivem Kieselsol nach dem Stand der Technik führt die Verarmung des Kieselsols beim nötigen Transport vom Rand zum Zentrum der Halbleiterscheibe zu einem erhöhten Abtrag am Rand der Halbleiterscheibe, und es entsteht eine unerwünscht ballige Form 7 (2(A)).
  • Im Gegensatz dazu führt die erfindungswesentliche Politur B des erfindungsgemäßen Verfahrens mittels eines gleichförmigen Materialabtrags zu einer planparallelen Form 8.
  • 3 zeigt eine Halbleiterscheibe, die (A) nicht erfindungsgemäß durch eine im Stand der Technik bekannte simultane chemo-mechanische Doppelseitenpolitur (DSP) mit kolloiddispersem Kieselsol als zugeführtem Abrasive enthaltendes Poliermittel zwischen zwei keine Abrasive enthaltenden Poliertüchern bearbeitet wurde und (B) eine solche, die erfindungsgemäß durch eine Politur A mittels DSP mit Kieselsol und nachfolgend durch eine Politur B mit mikrostrukturiertem Poliertuch, das keine in Kontakt mit der Halbleiteroberfläche gelangenden Stoffe enthält, die härter als die bearbeitete Halbleiteroberfläche sind, und bei der ein Poliermittel zugeführt wird, das keine abrasiv wirkenden Stoffe enthält und einen pH-Wert größer oder gleich 10 aufweist, bearbeitet wurde.
  • Wegen der nachfolgenden Politur B wird die DSP aber beim erfindungsgemäßen Verfahren (3(B)) hier mit einem gegenüber DSP nach Stand der Technik erheblich reduzierten Materialabtrag durchgeführt.
  • Bei DSP im Stand der Technik werden typischerweise insgesamt zwischen 10 μm und 50 μm Material abgetragen (vgl. beispielsweise DE 101 32 504 C1 ). Von Vorder- und Rückseite der Halbleiterscheibe wird dabei bevorzugt gleich viel Material abgetragen, also zwischen 5 μm und 25 μm von jeder Seite.
  • Beim erfindungsgemäßen Verfahren nach 3(B) wird bei der DSP bevorzugt zwischen 1 μm und 20 μm und besonders bevorzugt zwischen 3 μm und 10 μm Material abgetragen (Gesamtmaterialabtrag).
  • Infolge des weiteren Materialabtrags durch die nachfolgende Politur B mit mikrostrukturiertem Tuch ist der Gesamt-Materialabtrag beim erfindungsgemäßen Verfahren ausreichend groß, dass alle aus den Vorbearbeitungsschritten stammenden Oberflächenschädigungen, Rauigkeiten und chemischen Inhomogenitäten sicher entfernt werden und eine glatte, ebene Endoberfläche resultiert. Wegen des reduzierten DSP-Abtrags der Politur A ist die Balligkeit 9 der Halbleiterscheibe 1 jedoch weit weniger ausgeprägt als im Vergleichsbeispiel einer DSP mit hohem Materialabtrag gemäß dem Stand der Technik (7). Die anschließend durchgeführte Politur B mit einem mikrostrukturierten Poliertuch, das keine in Kontakt mit der Halbleiteroberfläche gelangenden Zuschläge enthält, die härter sind als die Halbleiteroberfläche, und bei der ein Poliermittel zugesetzt wird, das keine abrasiv wirkenden Stoffe enthält und das einen pH-Wert größer oder gleich 10 aufweist, trägt aufgrund ihres Weg bestimmten Abtrags bevorzugt Material von erhöhten Bereichen ab und ebnet so die aus dem ersten Polierschritt resultierende leicht ballige Halbleiteroberfläche ein, ohne jedoch einen erhöhten Materialabtrag im Randbereich der Halbleiterscheibe zu bewirken, so dass insgesamt eine Endoberfläche der Halbleiterscheibe mit sehr guter Ebenheit 10 erzielt wird (3(B), unten).
  • 4(A) zeigt zunächst, wie mit im Stand der Technik bekannten Kieselsol-Polituren versucht wird, eine ballige Form der Halbleiterscheibe infolge Kieselsol-Verarmung vom Rand zum Zentrum der Halbleiterscheibe zu vermeiden. Gezeigt ist schematisch der Querschnitt einer Halbleiterscheibe 1 in der Haltevorrichtung 11 (Polierkopf, „Chuck”) einer Einseitenpoliermaschine mit Rückhaltering 12 (Retainer Ring) und Poliertuch 13. Der Verarmung 15 des Kieselsols 14 wird versucht, mittels „negativen Überstands” 24 der Halbleiterscheibe 1 über den Rückhaltering 12 entgegenzuwirken, wodurch das Poliertuch 13 „gereckt” wird (21), d. h. im Randbereich der Halbleiterscheibe 1 durch den Rückhaltering von der Halbleiterscheibe weggedrückt wird und im Zentrum der Halbleiterscheibe aufgrund seiner Elastizität in besseren Kontakt mit der Halbleiterscheibe gerät. Als „Überstand” bezeichnet man das Herausragen der Halbleiterscheibe über die Haltevorrichtung bei Erreichen der Zieldicke. Normalerweise ist der Überstand positiv, d. h. die Halbleiterscheibe ragt bei Polierprozessende aus der Rückhalte- oder Führungsvorrichtung hinaus („Herausragen”, Jut-Out), da ja die Halbleiterscheibe poliert und nicht die Haltevorrichtung durch übermäßige Druckaufbringung verschlissen werden soll. Jedoch sind im Stand der Technik Einseiten- und Doppelseiten-Polierprozesse (DSP) bekannt, bei denen so lange Material abgetragen wird, dass die Halbleiterscheibe am Prozessende dünner ist als der Überstand der Rückhaltevorrichtung (Retainer Ring) bei der Einseitenpolitur bzw. die Läuferscheibe bei der DSP. Dies ist nur aufgrund der Elastizität des Poliertuchs möglich.
  • Im Stand der Technik kann die ballige Form der Halbleiterscheibe durch diesen „Unterstand” (negativen Überstand) tatsächlich etwas reduziert werden; ganz im Randbereich überwiegt jedoch stets der Mechanismus der Kieselsol-Verarmung, und es resultiert weiterhin ein Wafer mit sog. „Randabfall” seiner Dicke. 4(A), oben, zeigt die Halbleiterscheibe 1 vor der Politur mit „Unterstand” 24. 4(A), Mitte, nach bereits erfolgter Politur einer Seite der Halbleiterscheibe, Wenden und Beginn der Politur der anderen Seite der Halbleiterscheibe. Während der Politur der einen Seite ist aufgrund der Kieselsol-Verarmung bereits ein „Randabfall” der ersten Seite der Halbleiterscheibe entstanden (17), und bei der Politur der anderen Seite entsteht ein Randabfall der anderen Seite der Halbleiterscheibe (16). Aufgrund der Elastizität der Halbleiterscheibe weicht deren Rand bei der Politur ihrer anderen Seite dem Staudruck des Kieselsols 14 etwas aus, wodurch bei der Politur der anderen Seite der Halbleiterscheibe ein etwas geringerer Randabfall entsteht und die Halbleiterscheibe elastisch eine fast plankonvexe Form 18 annimmt. Nach Entnahme der Halbleiterscheibe aus der Polier-Aufnahmevorrichtung nach Ende der Politur, wenn sich die Halbleiterscheibe wieder elastisch entspannt hat, zeigt sich ein asymmetrischer Randabfall 20 mit asymmetrisch bikonvexer Form 19 der Halbleiterscheibe (4(A), unten).
  • Ein sinngemäß ähnliches Resultat erhält man, wenn beide Seiten der Halbleiterscheibe nicht sequentiell einseitig, sondern simultan beidseitig mittels DSP poliert werden und die Politur mit „Unterstand” der Halbleiterscheibe bei Politurende unter die Dicke der Läuferscheibe der DSP-Vorrichtung ausgeführt wird. In diesem Fall resultiert eine symmetrisch bikonvexe Form der Halbleiterscheibe.
  • 4(B) veranschaulicht eine Ausführungsform des ersten erfindungsgemäßen Verfahrens, nämlich den Fall, das Politur B der beidseitigen DSP-Politur A vorausgeht. Zunächst wird also die Politur mit von Abrasiv freiem Poliermittel und mit mikrostrukturiertem Poliertuch durchgeführt (4(B), oben). Dabei ragt der Rückhaltering 12 über die Enddicke der Halbleiterscheibe hinaus, d. h. der Wafer wird mit „Unterstand” poliert. Der Rückhaltering 12 komprimiert das langwellig elastische mikrostrukturierte Poliertuch 13 am Randbereich des Wafers, so dass ein höherer Materialabtrag im Zentrum der Halbleiterscheibe resultiert (21). Da bei erfindungsgemäßer Politur mit mikrostrukturiertem Tuch ohne Abrasiv enthaltendes Poliermittel kein erhöhter Abtrag im Randbereich auftritt, führt die so aufgewölbte Tuchform (21) unmittelbar zu einer entsprechend (plan-)konkaven Waferform mit erhöhter Dicke 22 im Randbereich der Halbleiterscheibe (4(B), Mitte). Wenn die erfindungsgemäße Politur B mit mikrostrukturiertem Tuch sequentiell beidseitig mit „Unterstand” durchgeführt wird, resultiert eine bikonkave Waferform (symmetrische Dickenerhöhung im Randbereich; nicht gezeigt). Das gleiche Ergebnis liefert eine simultan beidseitige DSP mit mikrostrukturiertem Tuch (ebenfalls nicht gezeigt). Wird dieser plankonkave oder bikonkave Wafer nun abschließend der zweiten simultan beidseitige Politur A mit Kieselsol unterworfen, so reduziert der dann auftretende erhöhte Materialabtrag im Randbereich aufgrund der Kieselsol-Verarmung die vorgelegte Randerhöhung.
  • Der bevorzugte „Unterstand” ist abhängig von der Elastizität des mikrostrukturierten Poliertuchs und beträgt zwischen 0,1 μm und 0,1 mm.
  • Bevorzugt wird der erwünschte Gesamt-Materialabtrag, dessen Höhe durch die maximale Schädigungstiefe der mechanischen Vorprozesse bestimmt ist, so zwischen der ersten Politur B mit von Abrasiv freiem Poliermittel und mit mikrostrukturiertem Poliertuch und der zweiten simultan beidseitigen Politur A mit Kieselsol aufgeteilt, dass gerade eine maximal planparallele Endform des Wafers erzeugt wird. Dies ist, nachdem die erfindungsgemäße Lösung erst gefundne und verstanden ist, relativ leicht und sogar mit weitgehend freier Wahl für die verhältnismäßige Aufteilung der Teilabträge auf die beiden Polierschritte zu bewerkstelligen, da zum einen über das Maß des Läuferscheiben-„Unterstandes” unter den Rückhaltering während der ersten Politur der Grad der zwischenzeitlich erhaltenen Konkavität in weiten Grenzen beeinflusst werden kann und zum anderen über den „Unterstand” des Wafers unter die Dicke der Läuferscheibe während der nachfolgenden zweiten DSP mit Kieselsol die Randdickenabnahme aufgrund der Poliermittel-Verarmung verstärkt (Überstand) oder unterdrückt werden kann (tiefer „Unterstand”).
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 2003054650 A [0005]
    • - DE 10007390 A1 [0005]
    • - EP 208315 B1 [0005]
    • - US 4927432 [0005]
    • - WO 99/55491 [0006, 0033]
    • - US 2008/0153392 A1 [0007]
    • - DE 102007035266 A1 [0008, 0024, 0024, 0032]
    • - US 6824451 B2 [0008, 0010]
    • - DE 102006032455 A1 [0015]
    • - US 6007407 [0015]
    • - US 6599177 B2 [0015]
    • - US 2003/0060050 A1 [0015]
    • - EP 272531 A1 [0015]
    • - US 5738574 [0029]
    • - WO 9924218 [0030]
    • - US 5152917 [0030]
    • - DE 10132504 C1 [0076]
  • Zitierte Nicht-Patentliteratur
    • - DIN 8580 [0009]
    • - Feinwerktechnik & Messtechnik 90 (1982) 5 [0015]
    • - W. v. Ammon: Silicon crystal growth, Crystal Growth – From Fundamentals to Technology, 2004, p. 239–270 [0018]
    • - Appl. Phys. A 60, 347–363 (1995). [0018]

Claims (24)

  1. Verfahren zur Bearbeitung einer Halbleiterscheibe, umfassend eine beide Seiten der Halbleiteroberfläche gleichzeitig Material abtragend bearbeitende Politur A, bei der ein Poliertuch verwendet wird, das keine abrasiv wirkenden Stoffe enthält, und bei der ein Poliermittel zugesetzt wird, das abrasiv wirkende Stoffe enthält; und eine entweder eine oder beide Seiten der Halbleiterscheibe Material abtragend bearbeitende Politur B, bei der ein Poliertuch verwendet wird, das eine mikrostrukturierte Oberfläche aufweist und das keine in Kontakt mit der Halbleiterscheibe gelangende Materialien enthält, die härter sind als das Halbleitermaterial, und bei der ein Poliermittel zugesetzt wird, das einen pH-Wert von größer oder gleich 10 aufweist und das keine abrasiv wirkenden Stoffe enthält.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleiterscheibe aus Silicium besteht und alle in Kontakt mit der Halbleiteroberfläche gelangenden Materialien des in Politur B verwendeten Poliertuchs eine Mohs-Härte von sechs oder geringer aufweisen.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das bei Politur A zugesetzte Poliermittel Kieselsol (SiO2) enthält.
  4. Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, dass der pH-Wert des bei Politur B zugesetzten Poliermittels durch Zugabe von Kalilauge (KOH) oder Kaliumcarbonat (K2CO3) eingestellt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Mikrostrukturen des bei Politur B verwendeten Poliertuchs aus gleichförmigen, auf der Tuchoberfläche angeordneten Elementen gebildet wird, wobei die Höhe der Elemente zwischen 1 μm und 1 mm beträgt und der Abstand der Elemente voneinander zwischen 10 μm und 10 mm beträgt.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Höhe der Elemente zwischen 10 μm und 250 μm und der Abstand der Elemente voneinander zwischen 50 μm und 5 mm betragen.
  7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass Politur A vor Politur B durchgeführt wird.
  8. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, dass Politur A nach Politur B durchgeführt wird.
  9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass Politur A zunächst eine plankonvexe oder bikonvexe Halbleiterscheibe erzeugt und Politur B anschließend eine planparallele Halbleiterscheibe erzeugt.
  10. Verfahren nach Anspruch 9, wobei die Halbleiterscheibe während Politur A in einer Haltevorrichtung liegt, die einen Rückhaltering aufweist, der den Rand der Halbleiterscheibe umgibt und dadurch verhindert, dass die Halbleiterscheibe während der Politur die Haltevorrichtung verlässt, dadurch gekennzeichnet, dass der Rückhaltering über die Ebene, in der die während Politur A polierte Seite der Halbleiterscheibe am Ende von Politur A zu liegen kommt, hinausragt.
  11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass der Überstand des Rückhalterings über die polierte Seite der Halbleiteroberfläche zwischen 0,1 μm und 0,1 mm beträgt.
  12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass bei Politur A zwischen 1 μm und 20 μm Material von der Halbleiterscheibe abgetragen wird.
  13. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass bei Politur A insgesamt zwischen 3 μm und 10 μm Material von der Halbleiterscheibe abgetragen wird.
  14. Verfahren zur Herstellung einer Halbleiterscheibe, umfassend folgende Schritte in der angegebenen Reihenfolge: (a) Auftrennen eines Halbleiter-Einkristalls in Scheiben; (b) gleichzeitige Bearbeitung beider Seiten der Halbleiterscheibe mittels einer Span abhebenden Bearbeitung; (c) Polieren der Halbleiterscheibe, umfassend eine beide Seiten der Halbleiteroberfläche gleichzeitig Material abtragend bearbeitende Politur A, bei der ein Poliertuch verwendet wird, das keine abrasiv wirkenden Stoffe enthält, und bei der ein Poliermittel zugesetzt wird, das abrasiv wirkende Stoffe enthält; und eine entweder eine oder beide Seiten der Halbleiteroberfläche Material abtragend bearbeitenden Politur B, bei der ein Poliertuch verwendet wird, das eine mikrostrukturierte Oberfläche aufweist und das keine in Kontakt mit der Halbleiteroberfläche gelangenden Materialien enthält, die härter sind als die Halbleiteroberfläche, und bei der ein Poliermittel zugesetzt wird, das einen pH-Wert größer oder gleich zehn aufweist und das keine abrasiv wirkenden Stoffe enthält; (d) Chemo-mechanische Politur einer Seite der Halbleiterscheibe, wobei weniger als 1 μm abgetragen wird.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass Schritt (b) in einer Bearbeitung mehrerer Halbleiterscheiben besteht, bei der jede Halbleiterscheibe frei beweglich in einer Aussparung einer von mehreren mittels einer Abwälzvorrichtung in Rotation versetzten Läuferscheibe liegt und dadurch auf einer zykloidischen Bahnkurve bearbeitet wird, wobei die Halbleiterscheiben zwischen zwei rotierenden Arbeitsscheiben Material abtragend bearbeitet werden, wobei jede Arbeitsscheibe eine Arbeitsschicht umfasst, die gebundenes Schleifmittel enthält.
  16. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass es sich bei Schritt (b) um ein planparalleles Läppen handelt.
  17. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass Schritt (b) in einem Schleifen der Halbleiterscheibe zwischen zwei Topfschleifscheiben besteht, wobei die Halbleiterscheibe radial von einem dünnen Führungsring geführt wird, der eine Rotation der Halbleiterscheibe bewerkstelligt, und axial von vorder- und rückseitig der Halbleiterscheibe angebrachten Wasser- oder Luftkissen geführt wird und die Topfschleifscheiben unter gegenläufiger Rotation symmetrisch auf die Halbleiterscheibe zugestellt werden.
  18. Verfahren nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, dass zwischen Schritt (b) und (c) ein zusätzlicher Bearbeitungsschritt erfolgt, umfassend ein Einseitenschleifen einer oder beider Seiten der Halbleiterscheiben mittels einer Topfschleifscheibe.
  19. Verfahren nach einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, dass zwischen Schritt (b) und (c) ein zusätzlicher Bearbeitungsschritt erfolgt, umfassend ein Ätzen der Halbleiterscheibe.
  20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass das Ätzen der Halbleiterscheibe zwischen dem Einseitenschleifen und dem Polieren der Halbleiterscheibe gemäß Schritt (c) erfolgt.
  21. Verfahren nach einem der Ansprüche 14 bis 19, dadurch gekennzeichnet, dass in Schritt (c) Politur A vor Politur B durchgeführt wird.
  22. Verfahren nach einem der Ansprüche 14 bis 19, dadurch gekennzeichnet, dass in Schritt (c) Politur A nach Politur B durchgeführt wird.
  23. Verfahren nach Anspruch 21, dadurch gekennzeichnet, dass Politur A zunächst eine plankonvexe oder bikonvexe Halbleiterscheibe erzeugt und Politur B anschließend eine planparallele Halbleiterscheibe erzeugt.
  24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass bei Politur A zwischen 1 μm und 20 μm Material abgetragen wird.
DE102009025243A 2009-06-17 2009-06-17 Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium Active DE102009025243B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102009025243A DE102009025243B4 (de) 2009-06-17 2009-06-17 Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
CN2010101432945A CN101920477B (zh) 2009-06-17 2010-03-17 半导体晶片的生产方法和处理方法
KR1020100025285A KR101124036B1 (ko) 2009-06-17 2010-03-22 반도체 웨이퍼 제조 방법 및 반도체 웨이퍼 처리 방법
TW099109878A TWI506687B (zh) 2009-06-17 2010-03-31 半導體晶圓的製造方法和處理方法
US12/754,846 US8398878B2 (en) 2009-06-17 2010-04-06 Methods for producing and processing semiconductor wafers
JP2010137943A JP5508947B2 (ja) 2009-06-17 2010-06-17 半導体ウェハの製造方法及び加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009025243A DE102009025243B4 (de) 2009-06-17 2009-06-17 Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium

Publications (2)

Publication Number Publication Date
DE102009025243A1 true DE102009025243A1 (de) 2010-12-30
DE102009025243B4 DE102009025243B4 (de) 2011-11-17

Family

ID=43217609

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009025243A Active DE102009025243B4 (de) 2009-06-17 2009-06-17 Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium

Country Status (6)

Country Link
US (1) US8398878B2 (de)
JP (1) JP5508947B2 (de)
KR (1) KR101124036B1 (de)
CN (1) CN101920477B (de)
DE (1) DE102009025243B4 (de)
TW (1) TWI506687B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009057593A1 (de) 2009-12-09 2011-06-16 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102012201516A1 (de) * 2012-02-02 2013-08-08 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140012135A (ko) * 2011-04-26 2014-01-29 아사히 가라스 가부시키가이샤 비산화물 단결정 기판의 연마 방법
DE102012218745A1 (de) 2012-10-15 2014-04-17 Siltronic Ag Verfahren zum beidseitigen Bearbeiten einer Halbleiterscheibe
US20160194539A1 (en) * 2013-08-09 2016-07-07 Konica Minolta, Inc. Polishing Material, Polishing Material Slurry
DE102014208815B4 (de) * 2014-05-09 2018-06-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
US11649377B2 (en) * 2017-08-14 2023-05-16 Resonac Corporation Polishing liquid, polishing liquid set and polishing method
CN112338640B (zh) * 2020-09-28 2022-02-01 上海新昇半导体科技有限公司 化学机械抛光方法和装置
CN112677031B (zh) * 2020-12-23 2023-03-10 华虹半导体(无锡)有限公司 对铜金属层进行cmp处理的方法
CN112872919A (zh) * 2021-02-09 2021-06-01 姜黎平 一种半导体晶片预见式抛光方法
CN115036213B (zh) * 2022-08-11 2023-01-10 四川洪芯微科技有限公司 一种晶圆裂片装置及晶圆裂片方法
CN117798814B (zh) * 2024-03-01 2024-05-28 浙江大学杭州国际科创中心 一种抛光垫、抛光垫的制备方法及抛光方法

Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0272531A1 (de) 1986-12-08 1988-06-29 Sumitomo Electric Industries Limited Flächenschleifmaschine
US4927432A (en) 1986-03-25 1990-05-22 Rodel, Inc. Pad material for grinding, lapping and polishing
EP0208315B1 (de) 1985-07-12 1990-09-26 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH Verfahren zum beidseitigen abtragenden Bearbeiten von scheibenförmigen Werkstücken, insbesondere Halbleiterscheiben
US5152917A (en) 1991-02-06 1992-10-06 Minnesota Mining And Manufacturing Company Structured abrasive article
US5738574A (en) 1995-10-27 1998-04-14 Applied Materials, Inc. Continuous processing system for chemical mechanical polishing
US5827779A (en) * 1995-07-21 1998-10-27 Shin-Etsu Handotai Co. Ltd. Method of manufacturing semiconductor mirror wafers
WO1999024218A1 (en) 1997-11-06 1999-05-20 Rodel Holdings, Inc. Manufacturing a memory disk or semiconductor device using an abrasive polishing system, and polishing pad
WO1999055491A1 (en) 1998-04-24 1999-11-04 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
US6007407A (en) 1996-08-08 1999-12-28 Minnesota Mining And Manufacturing Company Abrasive construction for semiconductor wafer modification
WO2000047369A1 (en) * 1999-02-12 2000-08-17 Memc Electronic Materials, Inc. Method of polishing semiconductor wafers
DE10007390A1 (de) 1999-03-13 2000-10-12 Wolters Peter Werkzeugmasch Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
US6214704B1 (en) * 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
US20020055324A1 (en) * 2000-09-21 2002-05-09 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for polishing silicon wafers
DE10132504C1 (de) 2001-07-05 2002-10-10 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung
DE10142400A1 (de) * 2001-08-30 2003-03-27 Wacker Siltronic Halbleitermat Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
US20030126801A1 (en) * 2002-01-10 2003-07-10 Sumant Kamboj Homogeneous fixed abrasive polishing pad
US6599177B2 (en) 2001-06-25 2003-07-29 Saint-Gobain Abrasives Technology Company Coated abrasives with indicia
US20040235402A1 (en) * 2003-05-20 2004-11-25 Memc Electronic Materials, Inc. Wafer carrier
US6824451B2 (en) 2001-06-29 2004-11-30 Infineon Technologies Ag Process for the abrasive machining of surfaces, in particular of semiconductor wafers
DE102006032455A1 (de) 2006-07-13 2008-04-10 Siltronic Ag Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben sowie Halbleierscheibe mit hervorragender Ebenheit
US20080153392A1 (en) 2006-12-20 2008-06-26 3M Innovative Properties Company Chemical Mechanical Planarization Composition, System, and Method of Use
DE102007035266A1 (de) 2007-07-27 2009-01-29 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6099954A (en) * 1995-04-24 2000-08-08 Rodel Holdings, Inc. Polishing material and method of polishing a surface
US5665656A (en) * 1995-05-17 1997-09-09 National Semiconductor Corporation Method and apparatus for polishing a semiconductor substrate wafer
JP3711416B2 (ja) * 1995-12-25 2005-11-02 株式会社Sumco 半導体ウェーハのケミカルラップ装置
EP0983537A1 (de) * 1997-12-02 2000-03-08 Koninklijke Philips Electronics N.V. Referenzspannungsquelle mit temperaturkompensierter ausgangsreferenzspannung
US6299514B1 (en) * 1999-03-13 2001-10-09 Peter Wolters Werkzeugmachinen Gmbh Double-disk polishing machine, particularly for tooling semiconductor wafers
US6238271B1 (en) * 1999-04-30 2001-05-29 Speed Fam-Ipec Corp. Methods and apparatus for improved polishing of workpieces
JP3578263B2 (ja) 1999-06-22 2004-10-20 三菱住友シリコン株式会社 シリコンウェーハの研磨方法及びこの方法により研磨されたシリコンウェーハ
JP2001205556A (ja) 2000-01-28 2001-07-31 Tdk Corp 磁気ヘッドスライダの研磨方法
DE10004578C1 (de) * 2000-02-03 2001-07-26 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
JP3494119B2 (ja) * 2000-04-24 2004-02-03 三菱住友シリコン株式会社 両面研磨装置を用いた半導体ウェーハの研磨方法
KR100737879B1 (ko) * 2000-04-24 2007-07-10 주식회사 사무코 반도체 웨이퍼의 제조방법
DE10058305A1 (de) * 2000-11-24 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Oberflächenpolitur von Siliciumscheiben
JP3617665B2 (ja) 2001-01-29 2005-02-09 三菱住友シリコン株式会社 半導体ウェーハ用研磨布
JP2003260663A (ja) 2002-03-07 2003-09-16 Ebara Corp ポリッシング装置及びポリッシング方法
JP4345357B2 (ja) * 2003-05-27 2009-10-14 株式会社Sumco 半導体ウェーハの製造方法
JP2004356336A (ja) * 2003-05-28 2004-12-16 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの両面研磨方法
CN1910012B (zh) * 2003-11-13 2012-03-21 应用材料公司 具有成型表面的固定环
US7011567B2 (en) * 2004-02-05 2006-03-14 Robert Gerber Semiconductor wafer grinder
JP5065574B2 (ja) 2005-01-12 2012-11-07 住友電気工業株式会社 GaN基板の研磨方法
JP2006205265A (ja) 2005-01-25 2006-08-10 Speedfam Co Ltd 研磨方法および研磨用組成物
JP4798480B2 (ja) * 2005-05-25 2011-10-19 Sumco Techxiv株式会社 半導体ウェーハの製造方法および両面研削方法並びに半導体ウェーハの両面研削装置
DE102005034119B3 (de) * 2005-07-21 2006-12-07 Siltronic Ag Verfahren zum Bearbeiten einer Halbleiterscheibe, die in einer Aussparung einer Läuferscheibe geführt wird
DE102006044367B4 (de) * 2006-09-20 2011-07-14 Siltronic AG, 81737 Verfahren zum Polieren einer Halbleiterscheibe und eine nach dem Verfahren herstellbare polierte Halbleiterscheibe
JP2008290197A (ja) * 2007-05-25 2008-12-04 Nihon Micro Coating Co Ltd 研磨パッド及び方法

Patent Citations (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0208315B1 (de) 1985-07-12 1990-09-26 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH Verfahren zum beidseitigen abtragenden Bearbeiten von scheibenförmigen Werkstücken, insbesondere Halbleiterscheiben
US4927432A (en) 1986-03-25 1990-05-22 Rodel, Inc. Pad material for grinding, lapping and polishing
EP0272531A1 (de) 1986-12-08 1988-06-29 Sumitomo Electric Industries Limited Flächenschleifmaschine
US5152917A (en) 1991-02-06 1992-10-06 Minnesota Mining And Manufacturing Company Structured abrasive article
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
US5827779A (en) * 1995-07-21 1998-10-27 Shin-Etsu Handotai Co. Ltd. Method of manufacturing semiconductor mirror wafers
US5738574A (en) 1995-10-27 1998-04-14 Applied Materials, Inc. Continuous processing system for chemical mechanical polishing
US6007407A (en) 1996-08-08 1999-12-28 Minnesota Mining And Manufacturing Company Abrasive construction for semiconductor wafer modification
WO1999024218A1 (en) 1997-11-06 1999-05-20 Rodel Holdings, Inc. Manufacturing a memory disk or semiconductor device using an abrasive polishing system, and polishing pad
WO1999055491A1 (en) 1998-04-24 1999-11-04 Applied Materials, Inc. Chemical mechanical polishing with multiple polishing pads
US6214704B1 (en) * 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
WO2000047369A1 (en) * 1999-02-12 2000-08-17 Memc Electronic Materials, Inc. Method of polishing semiconductor wafers
DE10007390A1 (de) 1999-03-13 2000-10-12 Wolters Peter Werkzeugmasch Zweischeiben-Poliermaschine, insbesondere zur Bearbeitung von Halbleiterwafern
US20020055324A1 (en) * 2000-09-21 2002-05-09 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for polishing silicon wafers
US6599177B2 (en) 2001-06-25 2003-07-29 Saint-Gobain Abrasives Technology Company Coated abrasives with indicia
US6824451B2 (en) 2001-06-29 2004-11-30 Infineon Technologies Ag Process for the abrasive machining of surfaces, in particular of semiconductor wafers
DE10132504C1 (de) 2001-07-05 2002-10-10 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Material abtragenden Bearbeitung von Halbleiterscheiben und seine Verwendung
US20030054650A1 (en) 2001-07-05 2003-03-20 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Process for material-removing machining of both sides of semiconductor wafers
US20030060050A1 (en) 2001-08-30 2003-03-27 Wacker Siltronic Gesellschaft Fur Halbleitermaterialien Ag Semiconductor wafer with improved local flatness, and method for its production
DE10142400A1 (de) * 2001-08-30 2003-03-27 Wacker Siltronic Halbleitermat Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
US20030126801A1 (en) * 2002-01-10 2003-07-10 Sumant Kamboj Homogeneous fixed abrasive polishing pad
US20040235402A1 (en) * 2003-05-20 2004-11-25 Memc Electronic Materials, Inc. Wafer carrier
DE102006032455A1 (de) 2006-07-13 2008-04-10 Siltronic Ag Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben sowie Halbleierscheibe mit hervorragender Ebenheit
US20080153392A1 (en) 2006-12-20 2008-06-26 3M Innovative Properties Company Chemical Mechanical Planarization Composition, System, and Method of Use
DE102007035266A1 (de) 2007-07-27 2009-01-29 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Appl. Phys. A 60, 347-363 (1995).
DIN 8580
Feinwerktechnik & Messtechnik 90 (1982) 5
W. v. Ammon: Silicon crystal growth, Crystal Growth - From Fundamentals to Technology, 2004, p. 239-270

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009037281B4 (de) * 2009-08-12 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer polierten Halbleiterscheibe
DE102009057593A1 (de) 2009-12-09 2011-06-16 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102012201516A1 (de) * 2012-02-02 2013-08-08 Siltronic Ag Verfahren zum Polieren einer Halbleiterscheibe

Also Published As

Publication number Publication date
TW201101382A (en) 2011-01-01
JP5508947B2 (ja) 2014-06-04
CN101920477B (zh) 2012-08-15
US20100323586A1 (en) 2010-12-23
JP2011003901A (ja) 2011-01-06
TWI506687B (zh) 2015-11-01
KR101124036B1 (ko) 2012-03-23
CN101920477A (zh) 2010-12-22
DE102009025243B4 (de) 2011-11-17
US8398878B2 (en) 2013-03-19
KR20100135647A (ko) 2010-12-27

Similar Documents

Publication Publication Date Title
DE102009025243B4 (de) Verfahren zur Herstellung und Verfahren zur Bearbeitung einer Halbleiterscheibe aus Silicium
DE102013201663B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009030292B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009051007B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102010005904B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102009051008B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE10142400B4 (de) Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
DE102009048436B4 (de) Verfahren zum Schleifen einer Halbleiterscheibe
DE102009030295B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102008059044A1 (de) Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE112012003686T5 (de) Poliermittel und Polierverfahren
DE112012002344T5 (de) Poliermittel und Polierverfahren
DE102009038941A1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102007019565A1 (de) Verfahren zum einseitigen Polieren von Halbleiterscheiben und Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE112017006401T5 (de) Verfahren zum polieren eines siliziumwafers und verfahren zum produzieren eines siliziumwafers
DE602004004658T2 (de) Verfahren zur epiready-oberflächen-behandlung auf sic-dünnschichten
DE102009025242B4 (de) Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
DE102010010885B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009030298B4 (de) Verfahren zur lokalen Politur einer Halbleiterscheibe
DE102012214998B4 (de) Verfahren zum beidseitigen Bearbeiten einer Halbleiterscheibe
DE112016006354T5 (de) Siliziumwafer-einseiten-polierverfahren
DE102006062872B4 (de) Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben
DE102004010379A1 (de) Verfahren zur Herstellung von Wafern mit defektarmen Oberflächen, die Verwendung solcher Wafer und damit erhaltene elektronische Bauteile
DE102013213839A1 (de) Verfahren zur Herstellung einer hochdotierten Halbleiterscheibe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120218