[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102008059044B4 - Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht - Google Patents

Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht Download PDF

Info

Publication number
DE102008059044B4
DE102008059044B4 DE102008059044A DE102008059044A DE102008059044B4 DE 102008059044 B4 DE102008059044 B4 DE 102008059044B4 DE 102008059044 A DE102008059044 A DE 102008059044A DE 102008059044 A DE102008059044 A DE 102008059044A DE 102008059044 B4 DE102008059044 B4 DE 102008059044B4
Authority
DE
Germany
Prior art keywords
polishing
polishing agent
semiconductor wafer
layer
abrasive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008059044A
Other languages
English (en)
Other versions
DE102008059044A1 (de
Inventor
Jürgen Schwandner
Roland Koppert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE102008059044A priority Critical patent/DE102008059044B4/de
Priority to CN200910206303.8A priority patent/CN101733699B/zh
Priority to KR1020090098231A priority patent/KR101111051B1/ko
Priority to TW098136481A priority patent/TWI433226B/zh
Priority to US12/610,399 priority patent/US8338302B2/en
Priority to JP2009255451A priority patent/JP2010130009A/ja
Publication of DE102008059044A1 publication Critical patent/DE102008059044A1/de
Application granted granted Critical
Publication of DE102008059044B4 publication Critical patent/DE102008059044B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

Verfahren zum Polieren einer Halbleiterscheibe, die mit einer verspannt-relaxierten Schicht von Si1-xGex versehen ist, umfassend einen ersten Schritt einer mechanischen Bearbeitung der Si1-xGex-Schicht der Halbleiterscheibe in einer Poliermaschine unter Verwendung eines Poliertuchs, welches fest gebundene Abrasivstoffe mit einer mittleren Partikelgröße von 0,1–0,55 μm enthält, und unter Zufuhr einer Poliermittellösung, welche frei von Feststoffen ist und die keine Oxidationsmittel zur Auflösung von Germanium enthält, sowie einen zweiten Schritt einer chemo-mechanischen Bearbeitung der zuvor mechanisch bearbeiteten Si1-xGex-Schicht der Halbleiterscheibe unter Verwendung eines Poliertuchs, das keine fest gebundenen Abrasivstoffe enthält, und unter Zuführung einer Poliermittelsuspension, welche Abrasivstoffe enthält.

Description

  • Gegenstand der Erfindung ist ein Verfahren zum Polieren einer Halbleiterscheibe, die mit einer verspannt-relaxierten Si1-xGex-Schicht versehen ist.
  • Moderne Anwendungen der Mikroelektronik wie beispielsweise Informations- und Kommunikationstechnik verlangen nach immer höherer Integrationsdichte und immer kürzeren Ansprechzeiten und Taktraten der zugrunde liegenden mikroelektronischen Bauelemente. Bauelemente sind beispielsweise Speicherzellen, Schalt- und Steuerelemente, Transistoren, Logik-Gatter und dergleichen. Diese werden aus Substraten aus Halbleitermaterialien hergestellt. Halbleitermaterialien umfassen Elementhalbleiter wie Silicium und gelegentlich auch Germanium oder Verbindungshalbleiter wie beispielsweise Gallium-Arsenid (GaAs). Ein Maß für die Schaltgeschwindigkeit ist die Beweglichkeit der Ladungsträger (freie Elektronen, Löcher). Die Beweglichkeit ist die auf das angelegte elektrische Feld (elektrische Spannung je Entfernungseinheit) bezogene mittlere Driftgeschwindigkeit der Ladungsträger im Kristallgitter des Halbleitermaterials. Die Elektronen-Beweglichkeit ist für reines Silicium wesentlich geringer als beispielsweise für GaAs. Dennoch ist Silicium aufgrund zahlreicher Vorteile das Standard-Material der Mikroelektronik. Silicium ist günstig, leicht und nahezu unbegrenzt verfügbar, ungiftig, sehr sauber darstellbar, kann gut und mit hoher Defektarmut verarbeitet werden und besitzt ein stabiles Oxid (Dielektrikum). Daher besteht der Wunsch, besonders schnelle Bauelemente ebenfalls auf Silicium-Technologie basierend zu realisieren.
  • Bei gegebenem Material ist eine Erhöhung der Ladungsträger-Beweglichkeit nur durch eine künstliche Veränderung der Eigenschaften des Kristallgitters möglich. Aus theoretischen Untersuchungen ist bekannt, dass insbesondere eine Verspannung des Kristallgitters (Dehnung, Verzerrung) die Beweglichkeit erhöht. Der mittlere Atomabstand (Gitterkonstante) des zum Silicium homologen Germaniums ist etwa 4% größer als der des Siliciums. Ein Siliciumkristall mit eingebauten Germaniumatomen besitzt daher eine größere Gitterkonstante als reines Silicium. Zu dessen Herstellung wird auf einer defektfreien, ebenen und reinen Silicium-Startoberfläche eine Silicium-Schicht mit einem mit der Schichtdicke langsam zunehmenden Germanium-Anteil abgeschieden. Dies geschieht aus der Gasphase mittels Thermolyse („chemical vapor deposition”, CVD) gasförmiger Germanium enthaltender Vorstufen („precursor”), wie beispielsweise GeH4, GeCl4 und GeHCl3, an der Oberfläche oder durch Bedampfung mit Teilchenstrahlen (Molekularstrahl-Epitaxie, MBE). Durch diese Gradientenschicht mit veränderlicher Si/Ge-Stöchiometrie wird die auf Grund der Gitterfehlpassung von Silicium und Germanium aufgebaute Verspannung im Kristall während des Wachstums gering gehalten. Eine weitere Relaxation wird durch abschließendes Abscheiden einer stöchiometrisch konstanten Pufferschicht mit dem Germaniumanteil der letzten Lage der Si1-xGex-Gradientenschicht erreicht. Der Gesamt-Schichtaufbau wird als relaxierte Lage bezeichnet („strain-relaxed layer”).
  • Wird auf der relaxierten Lage reines Silicium in geringer Schichtdicke abgeschieden, zwingt die Lage den Siliciumatomen ihren Atomabstand auf. Die abgeschiedene Silicium-Schicht ist lateral gedehnt und wird daher als Gitter verspanntes Silicium bezeichnet („strained silicon”). In einer solchen verspannten Silicium-Schicht strukturierte Bauteile weisen eine nach dem Grad der Verspannung und damit nach dem Germanium-Anteil der relaxierten Lage erhöhte Ladungsträger-Beweglichkeit auf.
  • Voraussetzung für funktionstüchtige Bauteile mit kürzeren Schalt- und Ladungsträger-Transportzeiten ist eine weitgehende Defektfreiheit der verspannten Silicium-Schicht. Es zeigt sich, dass sich ein Teil der Verspannung der Si1-xGex-Gradientenschicht auf Grund der Gitterfehlpassung in Form regelmäßig auftretender Gitterfehler entlädt. Diese bilden an den Durchstoßpunkten der Wachstumsoberfläche ein Netzwerk sogenannter Versetzungsdefekte aus (Schraubenversetzungen). Dieses Defekt-Netzwerk führt zu regelmäßigen Höhenmodulationen der Oberfläche. Auf dem bevorzugten Si(100)-Substrat ähneln diese Verwerfungen einer rautenförmigen Schraffur der Oberfläche und werden daher als „cross-hatch defect pattern” bezeichnet.
  • Die Oberfläche von SixGe1-x-Schichten ist also häufig durch ein als „cross hatch” bekanntes und durch Versetzungen verursachtes Muster gekennzeichnet und muss in der Regel geglättet werden, bevor eine oder mehrere weitere Schichten darauf abgeschieden werden können.
  • Die US 6,475,072 wie auch Sawano et al., Materials Science and Engineering B89 (2002) 406–409, beschreiben Polierverfahren, die darauf gerichtet sind, Si1-xGex-Schichten zu glätten. Bei den Verfahren handelt es sich um eine chemo-mechanische Politur (CMP), bei der die Halbleiterscheibe unter Anwendung von Polierdruck über einen mit einem Poliertuch versehenen rotierenden Polierteller bewegt wird, während ein Poliermittel zwischen das Poliertuch und die zu polierende Si1-xGex-Schicht zugeführt wird. Die verbleibende Rauhigkeit, gemessen mit AFM („atomic force microscopy”), beträgt im besten Fall 5 Å RMS („root mean square”), bezogen auf ein Messraster mit der Fläche von 10 μm × 10 μm. Eine auf diese Weise polierte Oberfläche weist jedoch störende Kratzer auf, die wegen ihrer typischen Breiten und Tiefen im Sub-Mikrometer-Bereich häufig auch als „Nanokratzer” bezeichnet werden. Nach bekannten Verfahren planarisierte Si1-xGex-Schichten sind demnach noch zu rau, um darauf eine verspannte Silicium-Schicht abscheiden zu können, die für besonders anspruchsvolle Anwendungen ausreichend defektarm, glatt und eben ist.
  • DE 10 2007 035 266 A1 lehrt ein Verfahren zum Polieren eines Substrates aus Halbleitermaterial, umfassend mindestens zwei Polierschritte, wobei im ersten Polierschritt ein Poliertuch verwendet wird, das im Poliertuch gebundene Abrasive enthält, und im zweiten Polierschritt ein Poliertuch verwendet wird, das keine gebundenen Abrasive enthält. Dieses mindestens zweistufige Polierverfahren eignet sich insbesondere für Substrate aus Materialien wie Silicium und SixGe1-x.
  • Poliertücher, die fest gebundene Abrasive enthalten, werden beispielsweise in der Anmeldeschrift US 2005 0 227 590 A1 offenbart. Das US Patent 5,958,794 lehrt ein Verfahren zur Behandlung einer Substratoberfläche aus Halbleitermaterial mit einem Tuch, welches gebundene Abrasive enthält.
  • Da die Politur von Substratoberflächen mit Poliertüchern, die gebundene Abrasive enthalten, immer zu leichten Oberflächenschäden führen, ist bei dieser Politur immer eine zweite chemisch-mechanische Politur mit einem Poliertuch, das keine gebundenen Abrasive enthält, notwendig. Die Schriften JP 2003-158 102 AA und US 2006 0218 867 A1 lehren Verfahren zur Politur von SiGe-Oberflächen in Gegenwart eines Abrasivstoffenthaltenden Poliermittels mit einem Poliertuch, das keine gebundenen Abrasivstoffe enthält.
  • DE 102 007 019 565 A1 offenbart ein Verfahren zum einseitigen Polieren von Halbleiterscheiben, die mit einer relaxierten Si1-xGex-Schicht versehen sind, umfassend das Polieren einer Vielzahl von Halbleiterscheiben in mehreren Polierfahrten, wobei eine Polierfahrt mindestens einen Polierschritt beinhaltet und am Ende jeder Polierfahrt mindestens eine der Vielzahl von Halbleiterscheiben mit polierter Si1-xGex-Schicht erhalten wird; und das Bewegen der mindestens einen Halbleiterscheibe während des mindestens einen Polierschritts unter Anwendung von Polierdruck über einen mit einem Poliertuch versehenen rotierenden Polierteller und Zuführen von Poliermittel zwischen das Poliertuch und die mindestens eine Halbleiterscheibe, wobei ein Poliermittel zugeführt wird, das eine alkalische Komponente und eine Germanium lösende Komponente enthält.
  • Als Ursache für die vergleichsweise hohe Rauhigkeit und die Nanokratzer nach der Politur gemäß den zuvor bekannten Verfahren werden Partikel angesehen, die Germanium enthalten und zurückbleiben, wenn Silicium unter den Bedingungen der chemisch-mechanischen Politur gelöst wird. DE 102 007 019 565 A1 zufolge reicht es nicht aus, diese Partikel mechanisch zu entfernen, beispielsweise im Zuge einer Konditionierung des Poliertuchs. Es ist vielmehr notwendig, schon während der Politur damit zu beginnen, diese Partikel chemisch zu lösen.
  • Aufgabe der vorliegenden Erfindung war es, eine Alternative zu dem in DE 102 007 019 565 A1 vorgeschlagenen Verfahren bereitzustellen.
  • Diese Aufgabe wird gelöst durch ein Verfahren zum Polieren einer Halbleiterscheibe, die mit einer verspannt-relaxierten Schicht von Si1-xGex versehen ist, umfassend einen ersten Schritt einer mechanischen Bearbeitung der Si1-xGex-Schicht der Halbleiterscheibe in einer Poliermaschine unter Verwendung eines Poliertuchs, welches fest gebundene Abrasivstoffe mit einer mittleren Partikelgröße von 0,1–0,55 μm enthält, und unter Zufuhr einer Poliermittellösung, welche frei von Feststoffen ist und die keine Oxidationsmittel zur Auflösung von Germanium enthält enthält, sowie einen zweiten Schritt einer chemo-mechanischen Bearbeitung der zuvor mechanisch bearbeiteten Si1-xGex-Schicht der Halbleiterscheibe unter Verwendung eines Poliertuchs, das keine fest gebundenen Abrasivstoffe enthält, und unter Zuführung einer Poliermittelsuspension, welche Abrasivstoffe enthält.
  • Grundsätzlich wird die Halbleiterscheibe, auch „Wafer” genannt, mit Hilfe eines Polierkopfes („polishing head”) mit der zu polierenden Seitenfläche (die mit der Si1-xGex-Schicht) gegen das auf einem Polierteller liegende Poliertuch gedrückt.
  • Zu einem Polierkopf gehört auch ein Führungsring („retainer ring”) der das Substrat seitlich umschließt und daran hindert, während der Politur vom Polierkopf zu gleiten.
  • Bei modernen Polierköpfen liegt die dem Poliertuch abgewandte Seitenfläche der Halbleiterscheibe auf einer elastischen Membran auf, die den ausgeübten Polierdruck überträgt. Die Membran ist Bestandteil eines gegebenenfalls unterteilten Kammersystems, das ein Gas- oder Flüssigkeitskissen bildet.
  • Es sind aber auch Polierköpfe in Verwendung, bei denen an Stelle einer Membran eine elastische Unterlage („backing pad”) verwendet wird. Diese elastische Unterlage wird in der Regel auf einer massiv gefertigten Platte („backing plate”) aufgebracht. Zwischen dem „backing pad” und der Scheibenrückseite kann dann optional ein Luftpolster über verschiedene Zonen auf der Scheibenrückseite erzeugt werden. Ferner sind auch Polierköpfe in Verwendung, bei denen mit Hilfe eines sogenannten „templates”, d. h. mittels einer „backing plate” und eines Rückhalteringes, welcher auf die elastische Unterlage („backing pad”) aufgebracht ist, die Scheibe poliert wird. Der Rückhaltering, welcher eine definierte Dicke besitzt, sorgt dafür, dass die Scheibe während der Politur ihre Position im Carrier beibehält. Die Dicke dieses Rückhalteringes kann so gewählt werden, dass er entweder dicker ist als die Scheibe selbst – man spricht dann von einem sogenannten „Waferunterstand” – oder dünner ist, in diesem Fall handelt sich um einen sogenannten Waferüberstand.
  • Die Politur der Halbleiterscheibe erfolgt unter Zuführen eines Poliermittels zwischen das Substrat und das Poliertuch und unter Drehen der Polierkopfes und des Poliertellers.
  • Der Polierkopf kann dabei zusätzlich auch translatorisch über das Poliertuch bewegt werden, wodurch eine umfassendere Nutzung der Poliertuchfläche erzielt wird.
  • Des Weiteren kann das erfindungsgemäße Verfahren gleichermaßen auf Einteller- und Mehrteller-Poliermaschinen durchgeführt werden.
  • Bevorzugt ist die Verwendung von Mehrteller-Poliermaschinen mit vorzugsweise zwei, ganz besonders bevorzugt drei Poliertellern und Polierköpfen. Dabei können auch unterschiedliche Poliertücher und unterschiedliche Poliermittel zum Einsatz kommen.
  • Der erste Schritt des Verfahrens entspricht einem mechanischen Feinstschleifen mit einem Poliertuch, welches äußerst feine Abrasive in gebundener Farm enthält. Vom herkömmlichen ein- oder beidseitigen Feinschleifen, welches in der Siliciumtechnologie teilweise zum Einsatz kommt, z. B. als DDG („double disc grinding”)-Schritt unter Verwendung von Schleifscheiben mit feiner Körnung unterscheidet sich dieses Verfahren dadurch, dass a) die Bearbeitung in einer Poliermaschine erfolgt (andere Kinematik, keine Schleifscheiben, die zugestellt werden) und b) die Schleifscheiben beim Feinschleifen im Vergleich zu den verwendeten Poliertüchern mit Abrasiven eine deutlich höhere Körnung aufweisen. Verfahren und Vorrichtungen zum Oberflächenschleifen einer Halbleiterscheibe sind beispielsweise aus der US 5,400,548 oder aus EP 0955126 bekannt. Bei diesen Verfahren werden üblicherweise Schleifscheiben mit einer Korngröße von 2000–8000 mesh verwendet (Korngrößen nach Japanese Industrial Standard JIS R 6001:1998). Schleifscheiben mit 2000–8000 mesh weisen nach JIS-Standard einen mittleren Korndurchmesser von 1–7 μm auf. Dagegen entspricht ein mittlerer Korndurchmesser von gleich oder kleiner als 0,55 μm wie im ersten Schritt des erfindungsgemäßen Verfahrens nach JIS einer Körnung von 10000 mesh oder feiner. Insbesondere der Bereich von 0,1 bis 0,3 μm wird für das vorliegende Verfahren als besonders bevorzugt beansprucht, was einer Körnung von 15000–30000 mesh (JIS) entspricht.
  • Beim zweiten Schritt handelt es sich vorzugsweise um eine herkömmliche CMP-Politur.
  • Der Anteil des Abrasivstoffes in der Poliermittelsuspension gemäß dem zweiten Schritt des erfindungsgemäßen Verfahrens beträgt vorzugsweise 0,25 bis 20 Gew.-%, besonders bevorzugt 0,25 bis 1 Gew.-%.
  • Die Größenverteilung der Abrasivstoff-Teilchen ist vorzugsweise monomodal ausgeprägt.
  • Die mittlere Teilchengröße beträgt 5 bis 300 nm, besonders bevorzugt 5 bis 50 nm.
  • Der Abrasivstoff besteht aus einem das Substratmaterial mechanisch abtragendem Material, vorzugsweise aus einem oder mehreren der Oxide der Elemente Aluminium, Cer oder Silicium. Besonders bevorzugt ist eine Poliermittelsuspension, die kolloid-disperse Kieselsäure enthält (Kieselsol), z. B. die unter der Bezeichnung „Glanzox 3900” allgemein bekannte Poliermittelsuspension.
  • „Glanzox 3900” ist der Produktname für eine Poliermittelsuspension, die von Fujimi Incorporated, Japan, als Konzentrat angeboten wird. Das Konzentrat mit einem pH von 10,5 enthält ca. 9 Gew-% kolloidales SiO2 mit einer mittleren Teilchengröße von 30 bis 40 nm.
  • Der pH-Wert der Poliermittelsuspension liegt vorzugsweise in einem Bereich von 9 bis 11,5 und wird vorzugsweise durch Zusätze wie Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) oder beliebige Mischungen dieser Verbindungen eingestellt. Ganz besonders bevorzugt ist die Verwendung von Kaliumcarbonat.
  • Die Poliermittelsuspension kann darüber hinaus einen oder mehrere weitere Zusätze enthalten, beispielsweise oberflächenaktive Additive wie Netzmittel und Tenside, als Schutzkolloide wirkende Stabilisatoren, Konservierungsmittel, Biozide, Alkohole und Komplexbildner.
  • Vorzugsweise erfolgt auch der zweite Schritt des erfindungsgemäßen Verfahrens auf einem Poliertuch, welches fest gebundene Abrasivstoffe enthält.
  • Ebenso bevorzugt ist es, ein herkömmliches Abtragspoliertuch, das keine gebundenen Abrasive enthält, zu verwenden. Hierzu eignet sich beispielsweise ein typisches CMP-Poliertuch („Finishing Pad”) wie das SPM 3100 von Rodel®.
  • Vorzugsweise handelt es sich um ein Poliertuch, welches wie im ersten Schritt feine Abrasive einer Körnung von 0,55 μm oder kleiner enthält, besonders bevorzugt 0,1–0,55 μm, ganz besonders bevorzugt 0,1–0,3 μm.
  • Ganz besonders bevorzugt ist es, beide Schritte auf ein- und demselben Polierteller unter Verwendung desselben Poliertuchs durchzuführen, wobei sich die beiden Bearbeitungsschritt im Wesentlichen dadurch unterscheiden, dass im ersten Schritt eine Poliermittellösung, welche frei von Feststoffen ist und keine Polierchemie (welche chemischen, also z. B. Ätzabtrag verursachen würde) enthält, zugesetzt wird, der erste Schritt also rein mechanischen Materialabtrag bewirkt, während im zweiten Schritt eine bei CMP übliche Poliermittelsuspension zugesetzt wird, die Bearbeitung im zweiten Schritt also einen gleichzeitigen chemischen und mechanischen Abtrag bedeutet.
  • Die Poliermittellösung gemäß dem ersten Schritt des erfindungsgemäßen Verfahrens ist im einfachsten Fall Wasser, vorzugsweise deionisiertes Wasser (DIW) mit der für die Verwendung in der Halbleiterindustrie üblichen Reinheit.
  • Die Poliermittellösung kann aber auch Verbindungen wie Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH) oder beliebige Mischungen davon enthalten. Ganz besonders bevorzugt ist die Verwendung von Kaliumcarbonat. In diesem Fall liegt der pH-Wert der Poliermittellösung vorzugsweise in einem Bereich von 0 bis 12,5 und der Anteil der genannten Verbindungen in der Poliermittellösung beträgt vorzugsweise 0,01 bis 10 Gew.-%, besonders bevorzugt 0,01 bis 0,2 Gew.-%.
  • Die Poliermittellösung kann darüber hinaus einen oder mehrere weitere Zusätze enthalten, beispielsweise oberflächenaktive Additive wie Netzmittel und Tenside, als Schutzkolloide wirkende Stabilisatoren, Konservierungsmittel, Biozide, Alkohole und Komplexbildner.
  • Im ersten Schritt wird ein Poliertuch verwendet, welches gebundenen Abrasivstoff mit einer mittleren Teilchengröße von 0,55 μm oder kleiner enthält, erfindungsgemäß Abrasive einer mittleren Partikelgröße von größer oder gleich 0,1 μm und kleiner oder gleich 0,55 μm, oder anders ausgedrückt 30000–10000 mesh nach JIS.
  • Geeignete Abrasivstoffe umfassen beispielsweise Partikel von Oxiden der Elemente Cer, Aluminium, Silicium, Zirkon, Eisen, Chrom sowie Partikel von Hartstoffen wie Siliciumcarbid, Bornitrid und Diamant.
  • Besonders geeignete Poliertücher weisen eine von replizierten Mikrostrukturen geprägte Oberflächentopografie auf. Diese Mikrostrukturen („posts”) haben beispielsweise die Form von Säulen mit einem zylindrischen oder mehreckigen Querschnitt oder die Form von Pyramiden oder Pyramidenstümpfen.
  • Nähere Beschreibungen solcher Poliertücher, die auch als FAP-Poliertücher bekannt sind (FAP = ”Fixed Abrasive Polishing”) sind beispielsweise mittels WO 92/13680 A1 und US 2005/227590 A1 zugänglich.
  • Besonders gut geeignet ist die Verwendung von Poliertüchern mit Abrasiven aus Aluminiumoxid (Mikroreplikate in Pyramidenform) und einer mittleren Partikelgröle von 0,3 μm. Solche Poliertücher sind bei 3M Corp, USA erhältlich.
  • Ebenfalls ganz besonders bevorzugt ist die Verwendung von Poliertüchern mit Abrasiven aus Diamant und einer mittleren Partikelgröße von 0,1–0,55 μm, mit Abrasiven aus Aluminiumoxid („Weisses Aluminiumoxid”) und einer mittleren Partikelgröße von 0,1–0,55 μm oder mit Abrasiven aus Siliciumcarbid („Grünes Siliciumcarbid”) und einer mittleren Partikelgröße von 0,1–0,55 μm.
  • Derartige Poliertücher werden z. B. von Nihon Micro Coating Co., Ltd. angeboten, sind jedoch nicht für die Politur von Silicium oder Silicium-Germanium, sondern speziell zum Polieren von Glas (LCD Glas Panels/Fiberoptik) vorgesehen. Daher weisen diese Tücher, falls nicht auf Wunsch anders angefertigt, eine nicht für die Verwendung in herkömmlichen Silicium-Poliermaschinen passende Größe und/oder Form auf. Dies lässt sich jedoch dadurch beheben, dass diese Tücher zugeschnitten und z. B. auf ein FAP-Poliertuch aufgeklebt werden, wobei zuvor die oberste Schicht des FAP-Tuchs, nämlich der Teil mit den Mikroreplikaten (replizierte Mikrostrukturen) entfernt wird.
  • Es hat sich gezeigt, dass das erfindungsgemäße Verfahren besonders gut geeignet ist, um Si1-xGex-Schichten mit hohem Ge-Anteil zu planarisieren. Scheiben mit hohem Ge-Anteil werden aufgrund der Tatsache, dass gewünscht ist, vermehrt spezielle Schichtstrukturen auf solchen Si1-xGex-Schichten abzuscheiden, zunehmend interessant.
  • Bei der Halbleiterscheibe, die mit dem erfindungsgemäßen Verfahren bearbeitet wird, handelt es sich vorzugweise um eine Scheibe aus monokristallinem Silicium, die mit einer verspanntrelaxierten Si1-xGex-Schicht versehen ist.
  • Vorzugsweise beträgt der Ge-Anteil der verspannt-relaxierten Si1-xGex-Schicht mindestens 20%, d. h. x ist größer oder gleich 0,2.
  • Vorzugsweise beträgt der Ge-Anteil der verspannt-relaxierten Si1-xGex-Schicht der mit dem Verfahren bearbeiteten Halbleiterscheibe größer oder gleich 20% und kleiner oder gleich 80%.
  • Für Scheiben mit einem derart hohen Ge-Anteil ist eine herkömmliche CMP-Politur nicht mehr ausreichend, um die erforderliche Planarität, Geometrie und Nanotopologie zu erreichen. Hierfür bietet aber das erfindungsgemäße Verfahren nun eine Lösung an.
  • Der erste Bearbeitungsschritt, im wesentlichen ein mechanischer Feinstschleifschritt, ermöglicht es, die notwendige Geometrie der Scheibe zu erreichen, während der nachfolgende chemisch-mechanische Bearbeitungsschritt speziell auf die Oberflächeneigenschaften der Si1-xGex-Schicht Einfluss nimmt, indem die Rauhigkeit nach mechanischem Feinstschleifen reduziert sowie die Defekte der Scheibenoberfläche eliminiert werden.
  • Insbesondere hat sich gezeigt, dass die unterschiedlichen Eigenschaften von Silicium und Germanium, die mit einem unterschiedlichen Abtragsverhalten einhergehen, chemischer Natur sind und bei einem rein mechanischen Abtrag wie im ersten Schritt des erfindungsgemäßen Verfahrens praktisch keine Rolle spielen. Dies kommt überraschend. Es zeigt sich, dass das Abtragsverhalten wesentlich homogener verläuft. Selektiver Abtrag von Si und Ge ist nicht zu beobachten. Zusätzliche Polierchemie wie Mittel zur Auflösung von Germanium (z. B. Wasserstoffperoxid, Ozon, Natriumhypochlorit, Natriumperchlorat, Natriumchlorat oder andere Oxidationsmittel) wie im Stand der Technik sind nicht nötig, was den Prozess leichter handhabbar und kostengünstiger gestaltet gegenüber dem nächsten Stand der Technik. Insgesamt resultieren gute Eigenschaften bezüglich Geometrie und Nanotopologie, gute Rauhigkeit sowie Defektfreiheit der Oberfläche.
  • Zur Durchführung des erfindungsgemäßen Verfahrens eignen sich – wie zuvor bereits erwähnt – sowohl Einteller- als auch Mehrtellerpoliermaschinen.
  • Beispielsweise eignet sich eine CMP-Maschine der Fa. Strasbaugh Inc. vom Typ „nHance 6EG”. Ebenso geeignet ist eine Mehrtellermaschine wie die AMAT Reflection von Applied Materials Inc.
  • Die Poliervorrichtung von Strasbaugh Inc. besitzt einen Polierteller mit einem Poliertuch und einen Polierkopf, der eine Halbleiterscheibe vollautomatisch bearbeitet. Der Polierkopf ist kardanisch gelagert und umfasst eine feste Basisplatte, die mit einem „backing pad” beschichtet ist, und einen beweglichen Führungsring. Durch Bohrungen in der Basisplatte können in zwei konzentrischen Druckzonen, einer inneren und einer äußeren, Luftkissen aufgebaut werden, auf denen die Halbleiterscheibe während der Politur schwimmt. Der bewegliche Führungsring kann mittels eines Druckluftbalgs mit Druck beaufschlagt werden, um so das Poliertuch beim Kontakt mit der Halbleiterscheibe vorzuspannen und plan zu halten.
  • Die AMAT Reflection besitzt dagegen drei Polierteller, die unterschiedliche Poliertücher tragen können, und umfasst einen Turm, der mehrere Polierköpfe in fester Anordnung zueinander trägt, die jeweils eine Halbleiterscheibe aufnehmen. Die Halbleiterscheiben können synchron von einem Polierteller zum nächsten weiterbewegt und nacheinander jeweils auf einem der drei Polierteller bearbeitet werden. Diese Poliermaschine umfasst einen 5 Zonen-Membrancarrier, der es erlaubt, das Druckprofil des Carriers in 5 Zonen unterschiedlich einzustellen.
  • Die Polierparameter hängen davon ab, welche Poliermaschine zur Durchführung des erfindungsgemäßen Verfahrens benutzt wird. Dem Fachmann auf dem Gebiet des Polierens von Halbleiterscheiben sind die gängigen Prozesseinstellungen für herkömmliche Poliermaschinen bekannt.
  • Im Folgenden werden besonders geeignete Prozessparameter bei Verwendung einer AMAT Reflection Poliermaschine und wesentliche Unterschiede zu den zu wählenden Parametern, wenn eine Strasbaugh nHance 6EG zum Einsatz kommt, dargestellt. Die angegebenen Parameterbereiche geben Prozessfenster an, in denen gearbeitet werden kann, um das erfindungsgemäße Verfahren erfolgreich anzuwenden, sollen jedoch den allgemeinen Erfindungsgedanken in keiner Weise einschränken.
  • Die bevorzugten Druckprofile des Membrancarriers der AMAT Reflection sowohl beim ersten als auch beim zweiten Schritt des erfindungsgemäßen Verfahrens liegen im Bereich von etwa 3 bis etwa 4 psi. Der Anpressdruck des Retainerrings liegt bei 7–8 psi.
  • Bei Verwendung einer Poliermaschine der Fa. Strasbaugh Inc. vom Typ „nHance 6EG” wird als Polierdruck vorzugsweise 3–7 psi gewählt, ganz besonders bevorzugt 6–7 psi.
  • Der Volumenstrom des Schleif- bzw. Poliermediums (Wasser/Poliermittel) liegt bevorzugt bei etwa 0,3 bis etwa 1,0 Liter pro Minute. Bei der Strasbaugh nHance 6EG ist auch ein deutlich höherer Volumenstrom von bis zu 3,0 Liter pro Minute bevorzugt.
  • Die Polierzeiten liegen vorzugsweise im Bereich von 10 sec bis 300 sec.
  • Die Drehzahl des Poliertellers liegt vorzugsweise bei 60 bis 200 U/min. Besonders bevorzugt ist der Bereich von 80 bis 140 U/min.

Claims (15)

  1. Verfahren zum Polieren einer Halbleiterscheibe, die mit einer verspannt-relaxierten Schicht von Si1-xGex versehen ist, umfassend einen ersten Schritt einer mechanischen Bearbeitung der Si1-xGex-Schicht der Halbleiterscheibe in einer Poliermaschine unter Verwendung eines Poliertuchs, welches fest gebundene Abrasivstoffe mit einer mittleren Partikelgröße von 0,1–0,55 μm enthält, und unter Zufuhr einer Poliermittellösung, welche frei von Feststoffen ist und die keine Oxidationsmittel zur Auflösung von Germanium enthält, sowie einen zweiten Schritt einer chemo-mechanischen Bearbeitung der zuvor mechanisch bearbeiteten Si1-xGex-Schicht der Halbleiterscheibe unter Verwendung eines Poliertuchs, das keine fest gebundenen Abrasivstoffe enthält, und unter Zuführung einer Poliermittelsuspension, welche Abrasivstoffe enthält.
  2. Verfahren nach Anspruch 1, wobei der Anteil des Abrasivstoffes in der Poliermittelsuspension gemäß dem zweiten Schritt des Verfahrens 0,25 bis 20 Gew.-% beträgt.
  3. Verfahren nach einem der Ansprüche 1 oder 2, wobei der Anteil des Abrasivstoffes in der Poliermittelsuspension gemäß dem zweiten Schritt des Verfahrens 0,25 bis 1 Gew.-% beträgt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die mittlere Teilchengröße in der Poliermittelsuspension 5 bis 300 nm beträgt.
  5. Verfahren nach Anspruch 4, wobei die mittlere Teilchengröße in der Poliermittelsuspension 5 bis 50 nm beträgt.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei der Abrasivstoff in der Poliermittelsuspension aus einem oder mehreren der Oxide der Elemente Aluminium, Cer oder Silicium besteht.
  7. verfahren nach Anspruch 6, wobei die Poliermittelsuspension kolloid-disperse Kieselsäure enthält.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei es sich bei der Poliermittellösung gemäß dem ersten Schritt des Verfahrens um Wasser handelt.
  9. Verfahren nach Anspruch 8, wobei es sich um deionisiertes Wasser handelt.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei die Poliermittellösung eine oder mehrere Verbindungen, ausgewählt aus einer Gruppe bestehend aus Natriumcarbonat (Na2CO3), Kaliumcarbonat (K2CO3), Natriumhydroxid (NaOH), Kaliumhydroxid (KOH), Ammoniumhydroxid (NH4OH), Tetramethylammoniumhydroxid (TMAH), enthält.
  11. Verfahren nach Anspruch 10, wobei der Anteil der genannten Verbindungen in der Poliermittellösung 0,01 bis 10 Gew.-% beträgt.
  12. Verfahren nach einem der Ansprüche 1 bis 11, wobei der pH-Wert der Poliermittellösung in einem Bereich von 10 bis 12,5 liegt.
  13. Verfahren nach einem der Ansprüche 1 bis 12, wobei im ersten Schritt des Verfahrens ein Poliertuch verwendet wird, welches gebundene Abrasive einer mittleren Partikelgröße von größer oder gleich 0,1 μm und kleiner oder gleich 0,3 μm enthält.
  14. Verfahren nach einem der Ansprüche 1 bis 13, wobei der Abrasivstoff des im ersten Schritt verwendeten Poliertuchs ausgewählt wird aus einer Gruppe bestehend aus Partikeln von Siliciumcarbid, Bornitrid, Diamant sowie Oxiden der Elemente Cer, Aluminium, Silicium, Zirkon, Eisen oder Chrom.
  15. Verfahren nach einem der Ansprüche 1 bis 14, wobei die Halbleiterscheibe, die mit dem erfindungsgemäßen Verfahren bearbeitet wird, eine verspannt-relaxierte Si1-xGex-Schicht umfasst, wobei x größer oder gleich 0,2 beträgt.
DE102008059044A 2008-11-26 2008-11-26 Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht Expired - Fee Related DE102008059044B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102008059044A DE102008059044B4 (de) 2008-11-26 2008-11-26 Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
CN200910206303.8A CN101733699B (zh) 2008-11-26 2009-10-13 用于抛光具有应变松弛Si1-xGex层的半导体晶片的方法及该方法的用途
KR1020090098231A KR101111051B1 (ko) 2008-11-26 2009-10-15 변형 완화 Si1-xGex 층을 갖는 반도체 웨이퍼의 폴리싱 방법
TW098136481A TWI433226B (zh) 2008-11-26 2009-10-28 用於拋光具有應力鬆弛Si1_xGex層之半導體晶圓之方法
US12/610,399 US8338302B2 (en) 2008-11-26 2009-11-02 Method for polishing a semiconductor wafer with a strained-relaxed Si1−xGex layer
JP2009255451A JP2010130009A (ja) 2008-11-26 2009-11-06 歪み緩和Si1−xGex層を有する半導体ウェハをポリシングする方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008059044A DE102008059044B4 (de) 2008-11-26 2008-11-26 Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht

Publications (2)

Publication Number Publication Date
DE102008059044A1 DE102008059044A1 (de) 2010-06-02
DE102008059044B4 true DE102008059044B4 (de) 2013-08-22

Family

ID=42133948

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008059044A Expired - Fee Related DE102008059044B4 (de) 2008-11-26 2008-11-26 Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht

Country Status (6)

Country Link
US (1) US8338302B2 (de)
JP (1) JP2010130009A (de)
KR (1) KR101111051B1 (de)
CN (1) CN101733699B (de)
DE (1) DE102008059044B4 (de)
TW (1) TWI433226B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5795843B2 (ja) 2010-07-26 2015-10-14 東洋鋼鈑株式会社 ハードディスク基板の製造方法
DE102011107657A1 (de) * 2011-07-12 2013-01-17 Nasp Iii/V Gmbh Monolithische integrierte Halbleiterstruktur
EP2554613A1 (de) 2011-08-01 2013-02-06 Basf Se Verfahren zur Herstellung von Halbleiterbauelementen mit chemisch-mechanischer Polierung elementaren Germaniums und/oder Si1-xGex-Materials in Gegenwart einer CMP-Zusammensetzung mit einer spezifischen organischen Verbindung
EP2554612A1 (de) 2011-08-01 2013-02-06 Basf Se Verfahren zur Herstellung von Halbleiterbauelementen mit chemisch-mechanischer Polierung elementaren Germaniums und/oder Si1-xGex-Materials in Gegenwart einer CMP-Zusammensetzung mit einem pH-Wert von 3,0 bis 5,5
US9443739B2 (en) 2011-08-01 2016-09-13 Basf Se Process for the manufacture of semiconductor devices comprising the chemical mechanical polishing of elemental germanium and/or Si1-xGex material in the presence of a CMP composition comprising a specific organic compound
KR102028217B1 (ko) 2011-11-25 2019-10-02 가부시키가이샤 후지미인코퍼레이티드 연마용 조성물
US9688884B2 (en) 2011-11-25 2017-06-27 Fujimi Incorporated Polishing composition
JP6084965B2 (ja) 2012-03-16 2017-02-22 株式会社フジミインコーポレーテッド 研磨用組成物
JP6113619B2 (ja) 2013-09-30 2017-04-12 株式会社フジミインコーポレーテッド 研磨用組成物
WO2015102101A1 (ja) * 2014-01-06 2015-07-09 株式会社フジミインコーポレーテッド 研磨用組成物、および半導体ウェハの製造方法
KR102150297B1 (ko) 2014-01-15 2020-09-01 삼성전자주식회사 보행 보조 로봇 및 보행 보조 로봇의 제어 방법
CN104108062B (zh) * 2014-06-17 2017-06-06 北京石晶光电科技股份有限公司济源分公司 一种超薄晶片纳米级抛光方法
CN106711018B (zh) * 2015-11-16 2019-12-10 兆远科技股份有限公司 半导体晶圆表面加工方法
JP7488672B2 (ja) * 2020-03-19 2024-05-22 株式会社フジミインコーポレーテッド 研磨方法および半導体基板の製造方法
CN111805413A (zh) * 2020-07-23 2020-10-23 中国科学院微电子研究所 化学机械研磨方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5958794A (en) * 1995-09-22 1999-09-28 Minnesota Mining And Manufacturing Company Method of modifying an exposed surface of a semiconductor wafer
DE102007019565A1 (de) * 2007-04-25 2008-09-04 Siltronic Ag Verfahren zum einseitigen Polieren von Halbleiterscheiben und Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE102007035266A1 (de) * 2007-07-27 2009-01-29 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5152917B1 (en) 1991-02-06 1998-01-13 Minnesota Mining & Mfg Structured abrasive article
DE4224395A1 (de) 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
JP3292835B2 (ja) 1998-05-06 2002-06-17 信越半導体株式会社 薄板ワークの平面研削方法およびその研削装置
US6534378B1 (en) * 1998-08-31 2003-03-18 Cypress Semiconductor Corp. Method for forming an integrated circuit device
JP3439402B2 (ja) * 1999-11-05 2003-08-25 Necエレクトロニクス株式会社 半導体装置の製造方法
JP2001144060A (ja) 1999-11-11 2001-05-25 Hitachi Chem Co Ltd 金属積層膜を有する基板の研磨方法
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
US6475072B1 (en) 2000-09-29 2002-11-05 International Business Machines Corporation Method of wafer smoothing for bonding using chemo-mechanical polishing (CMP)
US6612911B2 (en) 2001-01-16 2003-09-02 Cabot Microelectronics Corporation Alkali metal-containing polishing system and method
US6755728B2 (en) * 2001-03-29 2004-06-29 Noritake Co., Ltd. Abrasive film in which water-soluble inorganic compound is added to binder
US6652612B2 (en) * 2001-11-15 2003-11-25 Catalysts & Chemicals Industries Co., Ltd. Silica particles for polishing and a polishing agent
JP4165057B2 (ja) * 2001-11-22 2008-10-15 株式会社Sumco 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
US7157119B2 (en) * 2002-06-25 2007-01-02 Ppg Industries Ohio, Inc. Method and compositions for applying multiple overlying organic pigmented decorations on ceramic substrates
US6910951B2 (en) * 2003-02-24 2005-06-28 Dow Global Technologies, Inc. Materials and methods for chemical-mechanical planarization
JP2004335978A (ja) 2003-05-12 2004-11-25 Jsr Corp 化学機械研磨方法
US6997777B2 (en) 2003-06-17 2006-02-14 Cabot Microelectronics Corporation Ultrasonic welding method for the manufacture of a polishing pad comprising an optically transmissive region
JP4492054B2 (ja) 2003-08-28 2010-06-30 株式会社Sumco 剥離ウェーハの再生処理方法及び再生されたウェーハ
JP2005251776A (ja) 2004-03-01 2005-09-15 Renesas Technology Corp 半導体装置とその製造方法
JP2005268667A (ja) 2004-03-19 2005-09-29 Fujimi Inc 研磨用組成物
US7195544B2 (en) * 2004-03-23 2007-03-27 Cabot Microelectronics Corporation CMP porous pad with component-filled pores
US20050227590A1 (en) 2004-04-09 2005-10-13 Chien-Min Sung Fixed abrasive tools and associated methods
WO2005120775A1 (en) * 2004-06-08 2005-12-22 S.O.I. Tec Silicon On Insulator Technologies Planarization of a heteroepitaxial layer
DE102005012446B4 (de) 2005-03-17 2017-11-30 Siltronic Ag Verfahren zur Material abtragenden Bearbeitung einer Halbleiterscheibe
JP4759298B2 (ja) * 2005-03-30 2011-08-31 株式会社フジミインコーポレーテッド 単結晶表面用の研磨剤及び研磨方法
US7201634B1 (en) * 2005-11-14 2007-04-10 Infineon Technologies Ag Polishing methods and apparatus
DE102006032455A1 (de) 2006-07-13 2008-04-10 Siltronic Ag Verfahren zum gleichzeitigen beidseitigen Schleifen mehrerer Halbleiterscheiben sowie Halbleierscheibe mit hervorragender Ebenheit
DE102007056628B4 (de) * 2007-03-19 2019-03-14 Siltronic Ag Verfahren und Vorrichtung zum gleichzeitigen Schleifen mehrerer Halbleiterscheiben

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5958794A (en) * 1995-09-22 1999-09-28 Minnesota Mining And Manufacturing Company Method of modifying an exposed surface of a semiconductor wafer
DE102007019565A1 (de) * 2007-04-25 2008-09-04 Siltronic Ag Verfahren zum einseitigen Polieren von Halbleiterscheiben und Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE102007035266A1 (de) * 2007-07-27 2009-01-29 Siltronic Ag Verfahren zum Polieren eines Substrates aus Halbleitermaterial

Also Published As

Publication number Publication date
KR20100059678A (ko) 2010-06-04
DE102008059044A1 (de) 2010-06-02
CN101733699A (zh) 2010-06-16
CN101733699B (zh) 2014-08-20
KR101111051B1 (ko) 2012-02-14
US8338302B2 (en) 2012-12-25
JP2010130009A (ja) 2010-06-10
TWI433226B (zh) 2014-04-01
US20100130012A1 (en) 2010-05-27
TW201021112A (en) 2010-06-01

Similar Documents

Publication Publication Date Title
DE102008059044B4 (de) Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE102009030292B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102008053610B4 (de) Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
DE102009030296B4 (de) Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
DE102009051008B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102009030295B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102007035266B4 (de) Verfahren zum Polieren eines Substrates aus Silicium oder einer Legierung aus Silicium und Germanium
DE102010005904B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE69917010T2 (de) Schleifmittelzusammensetzung zum polieren eines halbleiterbauteils und herstellung des halbleiterbauteils mit derselben
DE102009030294B4 (de) Verfahren zur Politur der Kante einer Halbleiterscheibe
DE102009038941B4 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102009051007B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE10159833C1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE112011101518T5 (de) Verfahren zum Polieren von Siliziumwafern und Beschreibung der entsprechenden Polierflüssigkeit
DE102013204839A1 (de) Verfahren zum Polieren einer Scheibe aus Halbleitermaterial
DE102009025242B4 (de) Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
EP0961314A1 (de) Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
DE112005003745B4 (de) Aufschlämmzusammensetzung für das chemisch-mechanische Polieren zum Polieren von polykristallinem Siliciumfilm und Verfahren zur Herstellung derselben
DE102010013519B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE112017005226T5 (de) Verfahren zum Polieren eines Siliciumwafers, Verfahren zur Herstellung eines Siliciumwafers, sowie Siliciumwafer
DE102010010885B4 (de) Verfahren zum Polieren einer Halbleiterscheibe
DE102009030298B4 (de) Verfahren zur lokalen Politur einer Halbleiterscheibe
DE102013213839A1 (de) Verfahren zur Herstellung einer hochdotierten Halbleiterscheibe
DE102007021729B3 (de) Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Kantengeometrie
EP3157045A1 (de) Geglättete iii-n-substrate

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20131123

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee