DE102008012339B4 - Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer Speicherzelle, Halbleitervorrichtung, Halbleiter-Prozessierungsvorrichtung, integrierter Schaltkreis mit einer Speicherzelle - Google Patents
Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer Speicherzelle, Halbleitervorrichtung, Halbleiter-Prozessierungsvorrichtung, integrierter Schaltkreis mit einer Speicherzelle Download PDFInfo
- Publication number
- DE102008012339B4 DE102008012339B4 DE102008012339A DE102008012339A DE102008012339B4 DE 102008012339 B4 DE102008012339 B4 DE 102008012339B4 DE 102008012339 A DE102008012339 A DE 102008012339A DE 102008012339 A DE102008012339 A DE 102008012339A DE 102008012339 B4 DE102008012339 B4 DE 102008012339B4
- Authority
- DE
- Germany
- Prior art keywords
- metal
- deposition process
- light
- process chamber
- radiation source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 230000015654 memory Effects 0.000 title claims description 28
- 150000004770 chalcogenides Chemical class 0.000 claims abstract description 80
- 229910052751 metal Inorganic materials 0.000 claims abstract description 66
- 239000002184 metal Substances 0.000 claims abstract description 66
- 238000005137 deposition process Methods 0.000 claims abstract description 59
- 230000005855 radiation Effects 0.000 claims abstract description 25
- 230000008021 deposition Effects 0.000 claims abstract description 22
- 230000001678 irradiating effect Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 71
- 239000000463 material Substances 0.000 claims description 36
- 238000004544 sputter deposition Methods 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 25
- 229910052709 silver Inorganic materials 0.000 claims description 14
- 239000004332 silver Substances 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 8
- 150000002739 metals Chemical class 0.000 claims description 8
- 238000001465 metallisation Methods 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 6
- QIHHYQWNYKOHEV-UHFFFAOYSA-N 4-tert-butyl-3-nitrobenzoic acid Chemical compound CC(C)(C)C1=CC=C(C(O)=O)C=C1[N+]([O-])=O QIHHYQWNYKOHEV-UHFFFAOYSA-N 0.000 claims description 5
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 239000011669 selenium Substances 0.000 claims description 5
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 4
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 claims description 3
- 229910052711 selenium Inorganic materials 0.000 claims description 3
- UQMCSSLUTFUDSN-UHFFFAOYSA-N sulfanylidenegermane Chemical compound [GeH2]=S UQMCSSLUTFUDSN-UHFFFAOYSA-N 0.000 claims description 3
- 239000011593 sulfur Substances 0.000 claims description 3
- 229910052717 sulfur Inorganic materials 0.000 claims description 3
- 229910052714 tellurium Inorganic materials 0.000 claims description 3
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 3
- 229910001930 tungsten oxide Inorganic materials 0.000 claims description 3
- HOCFUZPKAXVQGF-UHFFFAOYSA-N [Ge]=S.[Si] Chemical compound [Ge]=S.[Si] HOCFUZPKAXVQGF-UHFFFAOYSA-N 0.000 claims description 2
- BWFPGXWASODCHM-UHFFFAOYSA-N copper monosulfide Chemical compound [Cu]=S BWFPGXWASODCHM-UHFFFAOYSA-N 0.000 claims 1
- 239000007789 gas Substances 0.000 description 20
- 239000010416 ion conductor Substances 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 14
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 13
- 239000002923 metal particle Substances 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- CFQGDIWRTHFZMQ-UHFFFAOYSA-N argon helium Chemical compound [He].[Ar] CFQGDIWRTHFZMQ-UHFFFAOYSA-N 0.000 description 8
- IXMPXTJYLZVFBW-UHFFFAOYSA-N argon neon Chemical compound [Ne].[Ne].[Ar] IXMPXTJYLZVFBW-UHFFFAOYSA-N 0.000 description 8
- 239000007769 metal material Substances 0.000 description 7
- 239000002245 particle Substances 0.000 description 6
- 239000003792 electrolyte Substances 0.000 description 5
- 229910052734 helium Inorganic materials 0.000 description 5
- 239000001307 helium Substances 0.000 description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 5
- 229910052754 neon Inorganic materials 0.000 description 5
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- WZSUOQDIYKMPMT-UHFFFAOYSA-N argon krypton Chemical compound [Ar].[Kr] WZSUOQDIYKMPMT-UHFFFAOYSA-N 0.000 description 4
- OMZSGWSJDCOLKM-UHFFFAOYSA-N copper(II) sulfide Chemical compound [S-2].[Cu+2] OMZSGWSJDCOLKM-UHFFFAOYSA-N 0.000 description 4
- 238000004090 dissolution Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052743 krypton Inorganic materials 0.000 description 4
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 238000005477 sputtering target Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- -1 for example Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- GOBHMYHEFKUOKK-UHFFFAOYSA-N silver tantalum Chemical compound [Ag][Ta] GOBHMYHEFKUOKK-UHFFFAOYSA-N 0.000 description 3
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 3
- 229910005839 GeS 2 Inorganic materials 0.000 description 2
- OMSFUHVZHUZHAW-UHFFFAOYSA-N [Ag].[Mo] Chemical compound [Ag].[Mo] OMSFUHVZHUZHAW-UHFFFAOYSA-N 0.000 description 2
- NEIHULKJZQTQKJ-UHFFFAOYSA-N [Cu].[Ag] Chemical compound [Cu].[Ag] NEIHULKJZQTQKJ-UHFFFAOYSA-N 0.000 description 2
- JMGVPAUIBBRNCO-UHFFFAOYSA-N [Ru].[Ag] Chemical compound [Ru].[Ag] JMGVPAUIBBRNCO-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- YIZVROFXIVWAAZ-UHFFFAOYSA-N germanium disulfide Chemical compound S=[Ge]=S YIZVROFXIVWAAZ-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000006479 redox reaction Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- UKUVVAMSXXBMRX-UHFFFAOYSA-N 2,4,5-trithia-1,3-diarsabicyclo[1.1.1]pentane Chemical compound S1[As]2S[As]1S2 UKUVVAMSXXBMRX-UHFFFAOYSA-N 0.000 description 1
- 101710134784 Agnoprotein Proteins 0.000 description 1
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910002668 Pd-Cu Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229940052288 arsenic trisulfide Drugs 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- SJCKRGFTWFGHGZ-UHFFFAOYSA-N magnesium silver Chemical compound [Mg].[Ag] SJCKRGFTWFGHGZ-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000006303 photolysis reaction Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- MZFIXCCGFYSQSS-UHFFFAOYSA-N silver titanium Chemical compound [Ti].[Ag] MZFIXCCGFYSQSS-UHFFFAOYSA-N 0.000 description 1
- PGWMQVQLSMAHHO-UHFFFAOYSA-N sulfanylidenesilver Chemical compound [Ag]=S PGWMQVQLSMAHHO-UHFFFAOYSA-N 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/041—Modification of switching materials after formation, e.g. doping
- H10N70/046—Modification of switching materials after formation, e.g. doping by diffusion, e.g. photo-dissolution
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8822—Sulfides, e.g. CuS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/532—Conductor
- Y10T29/53204—Electrode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12528—Semiconductor component
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
- Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung, Verwendungen des Verfahrens und eine Halbleiter-Prozessierungsvorrichtung.
- Das Dotieren einer Chalkogenid-Schicht mit einem Metall, wie zum Beispiel Silber, erfolgt herkömmlicherweise durch Abscheiden der Metallschicht auf einer zuvor gebildeten Chalkogenid-Schicht. Das Dotier-Metall wird dann in die Chalkogenid-Schicht diffundiert.
- Der Diffusionsprozess kann herkömmlicherweise unter der Anwendung verschiedener Prinzipien erfolgen:
- a) Thermisch induzierte Diffusion: Bei diesem Prozess sind hohe Erhitzungstemperaturen erforderlich, die zu einer möglichen Verschlechterung der Struktur und dann zu einer Verringerung der Ausbeute führen könnten. Ein weiterer Effekt dieses Prozesses ist, dass der Wafer von einem Werkzeug zum nächsten Werkzeug bewegt wird, wodurch physikalische Schäden und Partikelverunreinigung erzeugt werden können.
- b) Optisch induzierte Diffusion: – Atmoshphären-UV-Licht-Foto-Dissolution nach der Metallabscheidung auf der Chalkogenid-Schicht. Dieser Prozess wird nach der Vakuum-Abscheidung in Atmosphäre durchgeführt, was zu einer Oxidierungs-Gefahr führt, wodurch eine Verminderung des UV-Bestrahlungseffekts verursacht wird. – UV-Lichtbestrahlung vor Ort nach einer Metallabscheidung. Obwohl dieser Prozess zuverlässiger wirkt als die vorhergehenden Prozesse, ist der Effekt dieses Prozesses, dass die Metallschicht bereits ausgebildet ist und die Foto-Diffusions-Leistung beschränkt sein könnte.
- c) Plasma-induzierte Diffusion mittels eines Helium-Gases oder Neon-Gases während des Metall-Sputterns: Dieser Prozess wird durch die Intensität des aus dem Plasma emittierten UV-Lichts beschränkt.
- In der US-Patentanmeldung US 2005/0026433 A1 werden Metalldotierte Chalkogenid-Schichten unter Verwendung eines Sputter-Verfahrens gebildet, wobei von einem Plasma, welches in einem elektrischen Feld UV-Strahlung emittiert, die Diffusion von Metallatomen in die Chalkogenid-Schicht induziert wird.
- In der Druckschrift
DE 10 2006 028 977 A1 wird ein Sputterdepositionsverfahren beschrieben, bei dem ein erstes Plasma und ein zusätzliches ECWR Plasma verwendet werden. - Des weiteren beschreibt die US-Patentanmeldung US 2004/0144968 A1 ein Verfahren zum Herstellen von Chalkogenid-basierten Speicherelementen, wobei nacheinander erst eine Dotierschicht auf der Chalkogenid-Schicht aufgebracht wird und anschließend eine Barrierenschicht darauf aufgebracht wird und erst danach diese mit Licht bestrahlt wird, wobei Bereitstellen des Metalls und Induzieren der Diffusion des Metalls in die Chalkogenid-Schicht durch Bestrahlen mit Licht gleichzeitig stattfinden.
- Gemäß der Druckschrift
JP 61-118137 A - Die US-Patentanmeldung US 2002/0102312 A1 beschreibt das Erzeugen von Polymer-Partikeln und Aufbringen dieser Polymer-Partikel auf ein Substrat.
- Die Druckschrift
DE 102 56 909 B3 stellt ein Verfahren vor zur Herstellung einer Chalkogenid-Halbleiterschicht mit optischer in-situ-Prozesskontrolle. - Es besteht die Aufgabe die Beschränkungen der genannten Diffusionsprozesse zu beheben.
- Die Aufgabe wird gelöst durch das Verfahren gemäß dem Anspruch 1, die Verwendungen gemäß den Ansprüchen 13 und 14 und der Halbleiter-Prozessierungsvorrichtung gemäß dem Anspruch 15.
- Weitere Ausgestaltungen ergeben sich aus den Unteransprüchen.
- Gemäß einer Ausführungsform der Erfindung kann ein Verfahren zum Herstellen einer Halbleitervorrichtung vorgesehen sein, welches aufweist das Bilden einer Metall-dotierten Chalkogenid-Schicht mittels Einstrahlens von W-Licht mittels einer in der Abscheidungsprozess-Kammer zusätzlich zu einem Abscheidungswerkzeug hinzugefügten und so in der Abscheidungsprozess-Kammer angeordneten UV-Strahlungsquellen-Vorrichtung, dass sie zumindest einen Abschnitt der oberen Fläche oder die gesamte obere Fläche der Halbleitervorrichtung bestrahlt, zumindest teilweise während der Bereitstellung des Metalls, wobei mittels einer Steuerungseinheit, welche mit der UV-Strahlungsquellen-Vorrichtung über eine Eingangs-/Ausgangs-Schnittstelle der Abscheidungsprozess-Kammer gekoppelt ist, die Zeitabstimmung und die Intensität und/oder die Wellenlänge des von der UV-Strahlungsquellen-Vorrichtung eingestrahlten UV-Lichts gesteuert wird.
- Gemäß einem Ausführungsbeispiel kann das Verfahren ferner aufweisen: Bilden einer unteren Elektrode, und Bilden einer Metall-dotierten Chalkogenid-Schicht auf oder über der unteren Elektrode.
- Gemäß einem weiteren Ausführungsbeispiel kann das Verfahren ferner das Bilden einer oberen Elektrode auf oder über der Metall-dotierten Chalkogenid-Schicht aufweisen.
- Es kann vorgesehen sein, dass das Verfahren zum Dotieren der Chalkogenid-Schicht ein Metall aus einer Gruppe von Metallen verwendet, bestehend aus Silber (Ag), Kupfer (Cu), und einer Legierung aus Silber mit mindestens einem anderen Metall.
- Ferner kann vorgesehen sein, dass gemäß dem Verfahren für die Chalkogenid-Material-Schicht ein Material aus einer Gruppe von Materialien verwendet wird, bestehend aus Schwefel (S), Selen (Se), Germanium (Ge), und Tellur (Te).
- Gemäß einer Weiterbildung der Erfindung kann vorgesehen sein, dass gemäß dem Verfahren für die Chalkogenid-Material-Schicht ein Material aus einer Gruppe von Materialien verwendet wird, bestehend aus Germanium-Sulfid (GeS), Germanium-Selenid (GeSe), Wolfram-Oxid (WOx), Kupfer-Sulfid (CuS) und Silizium-Germanium-Sulfid (GeSSi).
- Gemäß einer anderen Weiterbildung der Erfindung kann vorgesehen sein, dass die Lichteinstrahlung mittels UV-Licht mit einer Wellenlänge von maximal ungefähr 400 nm erfolgt.
- Es kann ferner vorgesehen sein, dass die Lichteinstrahlung mittels UV-Licht mit einer Wellenlänge von maximal ungefähr 380 nm erfolgt.
- Die Lichteinstrahlung kann ferner mittels UV-Licht mit einer Wellenlänge von maximal ungefähr 200 nm erfolgen.
- Ferner kann vorgesehen sein, dass das Bilden der Metalldotierten Chalkogenid-Schicht aufweist: Bilden einer Chalkogenid-Schicht, Dotieren der Chalkogenid-Schicht mit Metall mittels eines Metall-Abscheidungsprozesses mittels Einstrahlens von UV-Licht zumindest teilweise während des Metall-Abscheidungsprozesses.
- Gemäß einer weiteren Ausgestaltung der Erfindung kann vorgesehen sein, dass das Bilden der Metall-dotierten Chalkogenid-Schicht das Co-Abscheiden des Chalkogenid-Materials und des Metalls mittels Einstrahlens von UV-Licht zumindest teilweise während des Co-Abscheidungsprozesses aufweist.
- Des Weiteren kann vorgesehen sein, dass der Co-Abscheidungsprozess einen Co-Sputter-Prozess aufweist.
- Gemäß einer Weiterbildung der Erfindung kann das Verfahren ferner verwendet werden zum Bilden einer Leitfähige-Brücke-Vielfachzugriffsspeicherzelle (Conductive Bridging Random Access Memory, CBRAM).
- Gemäß noch einer Weiterbildung der Erfindung kann vorgesehen sein, dass das Verfahren ferner zum Bilden einer Phasenänderungs-Vielfachzugriffsspeicherzelle (Phase Change Random Access Memory, PCRAM) verwendet wird.
- Gemäß einer Ausführungsform der Erfindung kann eine Halbleiter-Prozessierungsvorrichtung vorgesehen sein, aufweisend:
eine Abscheidungsprozess-Kammer, die ein Trägerelement aufweist, das eine zu bearbeitende Halbleitervorrichtung trägt, wobei die Abscheidungsprozess-Kammer ein Abscheidungswerkzeug aufweist,
eine Vor-Ort-UV-Strahlungsquellen-Vorrichtung, die in der Abscheidungsprozess-Kammer so angeordnet ist, dass sie zumindest einen Abschnitt der oberen Fläche oder die gesamte obere Fläche der Halbleitervorrichtung bestrahlt, und zum Bestrahlen einer zu bearbeitenden Halbleitervorrichtung mit UV-Licht während eines Abscheidungsprozesses eingerichtet ist,
eine Steuerungseinheit, die über eine Eingangs-/Ausgangs-Schnittstelle der Abscheidungsprozess-Kammer mit der UV-Strahlungsquellen-Vorrichtung gekoppelt ist und eingerichtet ist, die Zeitabstimmung und die Intensität und/oder die Wellenlänge des von der UV-Strahlungsquellen-Vorrichtung eingestrahlten UV-Lichts so zu steuern, dass das UV-Licht während des Abscheidungsprozesses, bei dem Metall auf der Halbleitervorrichtung bereitgestellt wird, eingestrahlt wird. - Es kann vorgesehen sein, dass die Abscheidungsprozess-Kammer einen Co-Abscheidungsprozess bereitstellt.
- Ferner kann vorgesehen sein, dass die UV-Strahlungsquellen-Vorrichtung UV-Licht mit einer Wellenlänge von maximal ungefähr 400 nm bereitstellt.
- Gemäß einer Weiterbildung der Erfindung kann vorgesehen sein, dass die UV-Strahlungsquellen-Vorrichtung UV-Licht mit einer Wellenlänge von maximal ungefähr 380 nm bereitstellt.
- Gemäß noch einer Weiterbildung der Erfindung kann vorgesehen sein, dass die UV-Strahlungsquellen-Vorrichtung UV-Licht mit einer Wellenlänge von maximal ungefähr 200 nm bereitstellt.
- Gemäß einer Ausführungsform der Erfindung kann die herzustellende Halbleitervorrichtung eine Speicherzelle sein.
- In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen auf die gleichen Teile durch die verschiedenen Ansichten. Die Zeichnungen sind nicht zwangsläufig maßstabsgetreu, stattdessen liegt der Schwerpunkt im Allgemeinen darauf, die Prinzipien der Erfindung zu veranschaulichen. In der folgenden Beschreibung sind verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Figuren beschrieben.
- Es zeigen
-
1A und1B eine schematische Querschnittsansicht einer in einen ersten Schalt-Zustand gesetzten Festkörper-Elektrolyt-Speichervorrichtung (1A ) und eine schematische Querschnittsansicht einer in einen zweiten Schalt-Zustand gesetzten Festkörper-Elektrolyt-Speichervorrichtung (1B ); -
2 eine Halbleiter-Prozessierungsvorrichtung gemäß einer beispielgebenden Ausführungsform der Erfindung; -
3 ein Ablaufdiagramm, das ein Verfahren zum Herstellen einer Speicherzelle gemäß einer beispielgebenden Ausführungsform der Erfindung darstellt; -
4A bis4C die Herstellung einer Speicherzelle gemäß einer beispielgebenden Ausführungsform der Erfindung in verschiedenen Herstellungsstufen, -
5A bis5C die Herstellung einer Speicherzelle gemäß einer weiteren beispielgebenden Ausführungsform in verschiedenen Herstellungsstufen, und -
6 ein Ablaufdiagramm, das ein Verfahren zum Herstellen einer Speicherzelle gemäß einer weiteren beispielgebenden Ausführungsform der Erfindung darstellt. - Da die Ausführungsformen der vorliegenden Erfindung auf Festkörper-Elektrolyt-Vorrichtungen, wie Leitfähige-Brücke-Vielfachzugriffsspeicher-Vorrichtungen (engl. CBRAM, Conductive Bridging Random Access Memory, auch als PMC, Programmable Metallization Cell [Programmierbare Metallisierungszelle] bezeichnet) angewendet werden können, wird in der folgenden Beschreibung unter Bezugnahme auf
1A und1B ein einer CBRAM-Vorrichtung zugrunde liegendes Grundprinzip gemäß einer Ausführungsform der Erfindung erläutert. Die Ausführungsformen der vorliegenden Erfindung können auch auf andere Arten von resistiven Speichervorrichtungen, wie zum Beispiel Phasenänderungs-Vielfachzugriffsspeicher-Vorrichtungen (PCRAM, engt. Phase Changing Random Access Memory) angewendet werden. Alternative Ausführungsformen der Erfindung können auf andere Chalkogenid-Strukturen angewendet werden, unabhängig davon, ob die Struktur eine Speicherzellen-Struktur ist oder nicht. - Wie in
1A dargestellt, weist eine CBRAM-Zelle100 auf: eine erste Elektrode101 , eine zweite Elektrode102 , und einen Festkörper-Elektrolyt-Block103 (im Folgenden auch als Ionenleiterblock bezeichnet), der das aktive Material ist und der zwischen der ersten Elektrode101 und der zweiten Elektrode102 angeordnet ist. Die erste Elektrode101 kontaktiert eine erste Fläche104 des Ionenleiterblocks103 , die zweite Elektrode102 kontaktiert eine zweite Fläche105 des Ionenleiterblocks103 . Der Ionenleiterblock103 ist durch eine Isolationsstruktur106 gegen seine Umgebung isoliert. Die erste Fläche104 ist üblicherweise die obere Fläche, die zweite Fläche105 die untere Fläche des Ionenleiters103 . Gleichermaßen ist die erste Elektrode101 im Allgemeinen die obere Elektrode und die zweite Elektrode102 die untere Elektrode der CBRAM-Zelle. Eine Elektrode der ersten Elektrode101 und der zweiten Elektrode102 ist eine reaktive Elektrode, die andere ist eine inerte Elektrode. Hier ist die erste Elektrode101 die reaktive Elektrode und die zweite Elektrode102 ist die inerte Elektrode. Bei diesem Beispiel weist die erste Elektrode101 Silber (Ag) auf, der Ionenleiterblock103 weist ein Silber-dotiertes Chalkogenid-Material auf, und die Isolationsstruktur106 weist Silizium-Dioxid (SiO2) auf. - Wenn eine wie in
1A angezeigte Spannung über den Ionenleiterblock103 angelegt wird, wird eine Redoxreaktion initiiert, die Ag+-Ionen aus der ersten Elektrode101 in den Ionenleiterblock103 treibt, wo sie auf Ag reduziert werden, wodurch in dem Ionenleiterblock103 Ag-reiche Cluster gebildet werden. Wenn die über den Ionenleiterblock103 angelegte Spannung über einen langen Zeitraum angelegt wird, dann werden die Größe und die Anzahl von Ag-reichen Clustern im Ionenleiterblock derart vergrößert, dass eine leitfähige Brücke107 zwischen der ersten Elektrode101 und der zweiten Elektrode102 gebildet wird. In dem Fall, dass eine Spannung, wie sie in1B dargestellt ist (eine im Vergleich zu der in1A angelegten Spannung inverse Spannung), über den Innenleiter103 angelegt wird, wird eine Redoxreaktion initiiert, die Ag+-Ionen aus dem Ionenleiterblock103 in die erste Elektrode101 treibt, wo diese auf Ag reduziert werden. Als Folge werden die Größe und die Anzahl von Ag-reichen Clustern im Ionenleiterblock103 reduziert, wodurch die leitfähige Brücke107 gelöscht wird. - Zum Ermitteln des aktuellen Speicherzustandes der CBRAM-Zelle
100 wird zum Beispiel ein Lese-Strom durch die CBRAM-Zelle100 geleitet. Der Lese-Strom erfährt einen hohen Widerstand, wenn es in der CBRAM-Zelle100 keine leitfähige Brücke107 gibt, und erfährt einen niedrigen Widerstand, wenn es in der CBRAM-Zelle100 eine leitfähige Brücke107 gibt. Ein hoher Widerstand kann zum Beispiel eine logische ”0” darstellen, während ein niedriger Widerstand eine logische ”1” darstellt, oder umgekehrt. Die Speicherzustand-Detektierung kann auch mittels Lese-Spannungen erfolgen, wie es in der vorliegenden Erfindung beschrieben ist. - In einer Ausführungsform der Erfindung kann der Ionenleiterblock
103 aus einem Chalkogenid-Material hergestellt sein. Im Zusammenhang mit dieser Beschreibung soll Chalkogenid-Material zum Beispiel als jede Verbindung verstanden werden, die Schwefel (S), Selen (Se), Germanium (Ge) und/oder Tellur (Te) enthält. Gemäß einer Ausführungsform der Erfindung ist das Ionenleiter-Material zum Beispiel eine Verbindung, die aus einem Chalkogenid und mindestens einem Metall der Gruppe I oder der Gruppe II des Periodensystems gebildet ist, zum Beispiel Arsen-Trisulfid-Silber (AsS3Ag). Alternativ enthält das Chalkogenid-Material Germanium-Sulfid (GeS), Germanium-Disulfid (GeS2), Germanium-Selenid (GeSe), Wolfram-Oxid (WoX), Kupfer-Sulfid (CuS) oder dergleichen. Das Ionenleiter-Material kann ein Festkörper-Elektrolyt sein. - Des Weiteren kann das Ionenleiter-Material aus einem Chalkogenid-Material hergestellt sein, das Metallionen aufweist, wobei die Metallionen aus einem Metall hergestellt sein können, das aus einer Gruppe ausgewählt ist, bestehend aus Silber (Ag), Kupfer (Cu) und Zink (Zn) oder aus einer Kombination oder einer Legierung dieser Metalle.
-
2 zeigt eine Halbleiter-Prozessierungsvorrichtung200 . Die Halbleiter-Prozessierungsvorrichtung200 weist eine Abscheidungsprozess-Kammer202 , zum Beispiel eine Gasphasen-Abscheidungsprozess-Kammer202 auf. In einer Ausführungsform der Erfindung kann die Gasphasen-Abscheidungsprozess-Kammer202 eine chemische Gasphasen-Abscheidungsprozess-Kammer202 (CVD, engt. Chemical Vapor Deposition) sein. In einer weiteren Ausführungsform der Erfindung kann die Gasphasen-Abscheidungsprozess-Kammer202 eine physikalische Gasphasen-Abscheidungsprozess-Kammer202 (PVD, engl. Physical Vapor Deposition), zum Beispiel eine Sputter-Abscheidungsprozess-Kammer202 , sein. Wie an späterer Stelle noch genauer beschrieben wird, kann die Sputter-Abscheidungsprozess-Kammer202 in einer Ausführungsform der Erfindung eine Co-Sputter-Abscheidungsprozess-Kammer202 sein. - Die Abscheidungsprozess-Kammer
202 weist ein Trägerelement204 auf, das eine zu bearbeitende Halbleitervorrichtung206 trägt. In einer Ausführungsform der Erfindung kann das Trägerelement204 ein Wafer-Chuck, zum Beispiel ein elektrostatischer Wafer-Chuck, sein. Es kann jedoch in einer alternativen Ausführungsform der Erfindung auch jedes andere geeignete Trägerelement204 zum Tragen oder Halten der zu bearbeitenden Halbleitervorrichtung206 vorgesehen sein. In einer Ausführungsform der Erfindung kann die zu bearbeitende Halbleitervorrichtung206 ein Halbleiter-Wafer, zum Beispiel ein Silizium-Wafer jeder geeigneten Größe sein, Es kann jedoch auch jedes andere geeignete Material für den Wafer verwendet werden, wie zum Beispiel ein Wafer, der aus einem isolierenden Material, wie zum Beispiel Silizium-Oxid, hergestellt ist. Es kann jedoch in einer alternativen Ausführungsform der Erfindung auch jedes andere geeignete Material für den Wafer verwendet werden. - Die Abscheidungsprozess-Kammer
202 weist ferner einen oder eine Mehrzahl von Gaseinlässen208 auf, über die die Prozessgase, zum Beispiel Precursor-Gase in den reagierenden Bereich der Abscheidungsprozess-Kammer202 eingeleitet werden. Eine oder eine Mehrzahl von Gasquellen kann zum Bereitstellen des (der) für den jeweiligen Abscheidungsprozess (die jeweiligen Abscheidungsprozesse) verwendeten Gases (Gase) an den einen oder die Mehrzahl von Gaseinlässen208 angeschlossen sein. In dem Fall, dass die Abscheidungsprozess-Kammer202 eine Sputter-Abscheidungsprozess-Kammer202 ist, ist/sind auch ein Sputter-Target oder eine Mehrzahl von Sputter-Targets (nicht dargestellt) in der Sputter-Abscheidungsprozess-Kammer202 vorgesehen. In dem Fall, dass die Abscheidungsprozess-Kammer202 eine Co-Sputter-Abscheidungsprozess-Kammer202 ist, ist/sind auch ein Co-Sputter-Target oder eine Mehrzahl von Co-Sputter-Targets (nicht dargestellt) in der Sputter-Abscheidungsprozess-Kammer202 vorgesehen. - Des Weiteren ist eine Lichtquelle
210 (oder eine Mehrzahl von Lichtquellen210 ) in der Abscheidungsprozess-Kammer202 vorgesehen. Die Lichtquelle210 kann so angeordnet sein, dass sie zumindest einen Abschnitt der oberen Fläche, in einer Ausführungsform der Erfindung die gesamte Fläche der zu bearbeitenden Halbleitervorrichtung206 bestrahlt. In einer Ausführungsform der Erfindung stellt die Lichtquelle210 Licht mit einer Wellenlänge von maximal ungefähr 400 nm bereit, zum Beispiel Licht mit einer Wellenlänge von maximal ungefähr 380 nm, zum Beispiel Licht mit einer Wellenlänge von maximal ungefähr 200 nm. In einer Ausführungsform der Erfindung stellt die Lichtquelle210 UV-Licht (zum Beispiel im Bereich von ungefähr 1 nm bis ungefähr 380 nm), zum Beispiel schwaches UV-Licht (zum Beispiel Licht mit einer Wellenlänge im Bereich von ungefähr 200 nm bis ungefähr 380 nm) bereit. In einer anderen Ausführungsform der Erfindung stellt die Lichtquelle210 starkes UV-Licht (zum Beispiel Licht mit einer Wellenlänge im Bereich von ungefähr 50 nm bis ungefähr 200 nm) bereit. In noch einer weiteren Ausführungsform der Erfindung stellt die Lichtquelle210 tiefes UV-Licht (zum Beispiel Licht mit einer Wellenlänge im Bereich von ungefähr 1 nm bis ungefähr 50 nm) bereit. - Die Abscheidungsprozess-Kammer
202 weist ferner eine Steuer-Eingangs-/Ausgangs-Schnittstelle212 auf, die mit dem einen oder der Mehrzahl von Gaseinlässen208 (zum Beispiel über eine erste Verbindung214 , zum Beispiel ein erstes Kabel214 ) und mit der Lichtquelle210 (zum Beispiel über eine zweite Verbindung216 , zum Beispiel ein zweites Kabel216 ) verbunden ist. In einer weiteren Ausführungsform der Erfindung können getrennte und unabhängige Eingangs-/Ausgangs-Schnittstellen vorgesehen sein, zum Beispiel eine erste Eingangs-/Ausgangs-Schnittstelle, die mit dem einen oder der Mehrzahl von Gaseinlässen208 zum Steuern des Gasstroms in die Abscheidungsprozess-Kammer202 gekoppelt ist, und eine zweite Eingangs-/Ausgangs-Schnittstelle, die mit der Lichtquelle210 zum Steuern der Zeitabstimmung und optional der Intensität und optional der Wellenlänge des Lichts (zum Beispiel des UV-Lichts) gekoppelt ist, das auf die Fläche der zu bearbeitenden Halbleitervorrichtung206 gestrahlt wird. Die Steuer-Eingangs-/Ausgangs-Schnittstelle212 stellt eine Verbindung zu einer Steuerungseinheit-Vorrichtung218 bereit, die an späterer Stelle genauer beschrieben wird. - Es sollte angemerkt werden, dass die Steuer-Eingangs-/Ausgangs-Schnittstelle
212 eine unidirektionale Schnittstelle sein kann, über die Steuersignale nur von der Steuerungseinheit-Vorrichtung218 aus bereitgestellt werden können. In einer alternativen Ausführungsform der Erfindung jedoch kann die Steuer-Eingangs-/Ausgangs-Schnittstelle212 eine bidirektionale Schnittstelle sein, die einen bidirektionalen Signalstrom zwischen der jeweils gesteuerten Vorrichtung (wie zum Beispiel dem einen oder der Mehrzahl von Gaseinlässen208 oder der einen oder der Mehrzahl von Lichtquellen210 ) und der Steuerungseinheit-Vorrichtung218 vorsieht. In einer Ausführungsform der Erfindung kann (können) die gesteuerte(n) Vorrichtung(en) somit Sensor-Signale oder Status-Signale an die Steuerungseinheit-Vorrichtung218 bereitstellen, die dann diese Signale während der Steuerung der Prozesse berücksichtigen könnte, was an späterer Stelle genauer erläutert wird. - In einer Ausführungsform der Erfindung kann die Abscheidungsprozess-Kammer
202 zusätzliche Komponenten aufweisen, die aus Gründen der Klarheit hier nicht beschrieben werden. - Wie weiter oben kurz erläutert, weist die Halbleiter-Prozessierungsvorrichtung
200 ferner die Steuerungseinheit-Vorrichtung218 auf. Die Steuerungseinheit-Vorrichtung218 weist eine Steuerungseinheit-Eingangs-/Ausgangs-Schnittstelle220 (unidirektional oder bidirektional) auf. In einer Ausführungsform der Erfindung ist die Steuerungseinheit-Eingangs-/Ausgangs-Schnittstelle220 über eine Steuerverbindung222 , zum Beispiel über ein Steuerkabel222 oder eine drahtlose Verbindung222 mit der Steuerungs-Eingangs-/Ausgangs-Schnittstelle212 verbunden. - Die Steuerungseinheit-Vorrichtung
218 weist ferner einen oder eine Mehrzahl von Speichern, zum Beispiel einen Festwertspeicher (ROM, Read-Only-Memory)224 auf, der ein löschbarer programmierbarer Festwertspeicher (EPROM, engt. Erasable Programmable Read Only Memory), ein elektrisch löschbarer programmierbarer Festwertspeicher (EEPROM, engl. Electrically Erasable Programmable Read Only Memory), zum Beispiel ein nichtflüchtiger Vielfachzugriffsspeicher, wie zum Beispiel ein Flash-Speicher sein kann. In einer Ausführungsform der Erfindung wird ein Computerprogramm-Code in dem Festwertspeicher (ROM)224 gespeichert, der eingerichtet ist zum Steuern der Komponenten der Abscheidungsprozess-Kammer202 zum Ausführen der bereitgestellten Prozesse. In einer Ausführungsform der Erfindung weist die Steuerungseinheit-Vorrichtung218 ferner einen Vielfachzugriffsspeicher (RAM, engl. Random Access Memory)226 auf, zum Beispiel einen flüchtigen Vielfachzugriffsspeicher oder einen nichtflüchtigen Vielfachzugriffsspeicher, der zum Beispiel während des Ausführens des (der) jeweiligen Prozesses (Prozesse) verwendete Daten speichert. In einer Ausführungsform der Erfindung weist die Steuerungseinheit-Vorrichtung218 ferner eine Steuerungseinheit228 auf. Die Steuerungseinheit228 kann ein programmierbarer Prozessor, zum Beispiel ein Mikroprozessor sein. Die Steuerungseinheit228 kann jedoch in einer alternativen Ausführungsform der Erfindung eine festverdrahtete Steuerlogik sein. Die Steuerungseinheit228 , der Vielfachzugriffsspeicher226 und der Festwertspeicher224 und die Steuerungseinheit-Eingangs-/Ausgangs-Schnittstelle220 sind miteinander über eine (unidirektionale oder bidirektionale) Steuerungseinheit-Verbindung230 , wie zum Beispiel einen Steuerungseinheit-Bus230 verbunden. - Wie an späterer Stelle noch genauer erläutert wird, führt die Steuerungseinheit
228 Steuer-Computerprogramm-Code (der in dem Festwertspeicher224 gespeichert sein kann) aus, und generiert Steuersignale (die in Steuernachrichten eingefügt werden können) und sendet die Steuersignale (möglicherweise in Steuernachrichten) an die jeweils gesteuerte Komponente der Abscheidungsprozess-Kammer202 , wodurch zum Beispiel die Lichtquelle210 und der Abscheidungsprozess gesteuert werden. Wie an späterer Stelle noch genauer beschrieben wird, werden in einer Ausführungsform der Erfindung die Lichtquelle210 und der Abscheidungsprozess so gesteuert, dass Lichteinstrahlung zumindest teilweise während eines Abscheidungsprozesses während eines oder einer Mehrzahl von Prozessen zur Herstellung einer Halbleitervorrichtung bereitgestellt wird. - Unter Bezugnahme auf ein Ablaufdiagramm
300 in3 wird nun ein Verfahren zur Herstellung einer Speicherzelle gemäß einer beispielgebenden Ausführungsform der Erfindung im Einzelnen beschrieben. Es wird jedoch angemerkt, dass in einer anderen Ausführungsform der Erfindung jede andere Vorrichtung anstelle einer Speicherzelle hergestellt werden kann. - Wie in
3 dargestellt, wird bei302 eine erste Elektrode (im Folgenden auch als eine untere Elektrode bezeichnet) auf oder über einem leitfähigen Bereich in der Substratanordnung gebildet. In einer besonderen Ausführungsform der Erfindung wird ein Wafer (zum Beispiel der Wafer206 ), wie ein weiter oben beschriebener Wafer, in die Abscheidungsprozess-Kammer202 auf das Trägerelement204 platziert. - Bei
304 wird eine Metall-dotierte Chalkogenid-Schicht auf oder über der unteren Elektrode mittels Lichteinstrahlung zumindest teilweise während der Bereitstellung eines Metalls zum Bilden einer aktiven Schicht gebildet. In einer Ausführungsform der Erfindung wird das Metall aus einer Gruppe von Metallen ausgewählt, bestehend aus reinem Silber (Ag), Silber-Tantal (AgTa), Silber-Kupfer (AgCu), Silber-Aluminium (AgAl), Silber-Molybdän (AgNo), Silber-Ruthenium (AgRu), Silber-Magnesium (AgMg) oder jeglicher Silberlegierungs-Verbindung, die aus mindestens zwei Elementen gebildet ist, wobei die Silber-(Ag)-Konzentration die höchste ist. In einer Ausführungsform der Erfindung hat die Metallschicht eine Dicke im Bereich von ungefähr 20 Nanometern (nm) bis ungefähr 60 Nanometer (nm). In einer Ausführungsform der Erfindung hat die Metallschicht eine Dicke im Bereich von ungefähr 10 Nanometern (nm) bis ungefähr 40 Nanometer (nm). In einer Ausführungsform der Erfindung wird das Licht (zum Beispiel UV-Licht oder Licht mit einer Wellenlänge in einem der weiter oben beschriebenen Bereiche) auf die obere Fläche des Wafers (zum Beispiel206 ) während eines Abscheidungsprozesses innerhalb des Prozesses zum Bilden der Metall-dotierten Chalkogenid-Schicht gestrahlt. In einer Ausführungsform der Erfindung werden das Metall oder das Chalkogenid und das Metall zur gleichen Zeit bereitgestellt (zum Beispiel mittels Co-Sputterns). - Wie in
4A bis4C dargestellt, wird in einer Ausführungsform der Erfindung zuerst eine Chalkogenid-Schicht404 (die aus einem der oben beschriebenen Materialien hergestellt ist) auf oder über der oberen Fläche der zuvor gebildeten unteren Elektrode402 (siehe Struktur400 in4A ) abgeschieden. Anschließend wird die Chalkogenid-Schicht404 mit Metallpartikeln406 mittels zum Beispiel eines Sputter-Prozesses (dargestellt in4A durch Pfeile408 ) in der Abscheidungsprozess-Kammer202 dotiert, die gemäß dieser Ausführungsform der Erfindung eine Sputter-Prozess-Kammer202 ist. Bei dieser Ausführungsform der Erfindung wird die Lichtquelle210 derart gesteuert, dass das Licht während des Sputterns des Metalls auf die obere Fläche der Chalkogenid-Schicht404 gestrahlt wird. - In einer besonderen Ausführungsform der Erfindung sind die Prozess-Parameter wie folgt:
- – Gase: Argon (Ar), Helium (He), Neon (Ne), Argon-Helium (Ar-He), Argon-Neon (Ar-Ne), Krypton (Kr), Argon-Krypton (Ar-Kr),
- – Strömung: 10 Standard-Kubikzentimeter pro Minute (sccm) bis 50 Standard-Kubikzentimeter pro Minute (sccm),
- – Druck: 0,05 Millitorr(mT) bis 10 Millitorr(mT),
- – Prozessleistung: 30 Watt (W) bis 500 Watt (W),
- – Wellenlänge des Lichts: 200 Nanometer (nm) bis 400 Nanometer (nm),
- – Lichtintensität: 1 Milliwatt pro Quadratzentimeter (mW/cm2) bis 100 Milliwatt pro Quadratzentimeter (mW/cm2),
- – Schicht-Dicken: 5 Nanometer (nm) bis 400 Nanometer (nm),
- – Abscheidungsdauer: 20 Sekunden (sec) bis 800 Sekunden (sec).
- In einer besonderen Ausführungsform der Erfindung ist das für das Dotieren der Chalkogenid-Schicht
404 verwendete Metall ein Metall aus einer Gruppe von Metallen, bestehend aus Silber, Kupfer, und einer Legierung aus Silber mit einem anderen Material. Das Ergebnis des Sputter-Prozesses ist in der Struktur410 in4B dargestellt, die eine Metall-dotierte Chalkogenid-Schicht412 aufweist. - In einer weiteren Ausführungsform von
304 , wie sie in5A bis5C dargestellt ist, wird das Ausbilden der Metalldotierten Chalkogenid-Schicht durch das Co-Abscheiden von Chalkogenid-Material und Metall mittels Lichteinstrahlung zumindest teilweise während des Co-Abscheidungsprozesses durchgeführt. Wie in der Struktur500 in5A dargestellt, werden Metallpartikel504 und Chalkogenid-Partikel506 auf oder über der oberen Fläche der zuvor gebildeten unteren Elektrode502 co-gesputtert. In dieser Ausführungsform der Erfindung wird die Lichtquelle210 derart gesteuert, dass das Licht während des Co-Sputterns des Metalls und des Chalkogenids auf die obere Fläche der unteren Elektrode502 gestrahlt wird. - In einer besonderen Ausführungsform der Erfindung ist das Metall, das zum Bilden der Metall-dotierten Chalkogenid-Schicht
512 verwendet wird, ein Metall aus einer Gruppe von Metallen, bestehend aus Silber, Kupfer, und einer Legierung von Silber mit einem anderen Metall. Das Ergebnis des Co-Sputter-Prozesses ist in der Struktur510 in5B dargestellt, die die Metall-dotierte Chalkogenid-Schicht512 aufweist. - In einer besonderen Ausführungsform der Erfindung sind die Prozess-Parameter wie folgt:
- – Gase: Argon (Ar), Helium (He), Neon (Ne), Argon-Helium (Ar-He), Argon-Neon (Ar-Ne), Krypton (Kr), Argon-Krypton (Ar-Kr),
- – Gas-Strömung: 10 Standard-Kubikzentimeter pro Minute (sccm) bis 50 Standard-Kubikzentimeter pro Minute (sccm),
- – Druck: 0,05 Millitorr(mT) bis 10 Millitorr(mT),
- – Prozessleistung: 30 Watt (W) bis 500 Watt (W),
- – Wellenlänge des Lichts: 200 Nanometer (nm) bis 400 Nanometer (nm),
- – Lichtintensität: 1 Milliwatt pro Quadratzentimeter (mW/cm2) bis 100 Milliwatt pro Quadratzentimeter (mW/cm2),
- – Schicht-Dicken: 30 Nanometer (nm) bis 80 Nanometer (nm).
- In einer Ausführungsform der Erfindung wählt der Abscheidungsprozess der Metallpartikel
504 eine relativ konstante Abscheidungsrate für das Metall aus. In einer anderen Ausführungsform der Erfindung wählt der Abscheidungsprozess der Metallpartikel504 eine variable Abscheidungsrate für das Metall aus, die zum Variieren der Metallkonzentration in der resultierenden Metall-dotierten Chalkogenid-Schicht verwendet werden kann. Die Abscheidungsrate für die Metallpartikel504 steht im Verhältnis zu der Sputter-Leistung, die auf das Metall-Target angelegt wird, wodurch auf diese Weise ermöglicht wird, dass die Sputter-Leistung die Abscheidungsrate steuert. Der Fachmann wird erkennen, dass die Abscheidungsrate im Vergleich zu der Sputter-Leistung je nach Konfiguration des Abscheidungssystems und des Materials, das gesputtert wird, variiert. - In einer Ausführungsform der Erfindung ist die Abscheidungsrate für die Chalkogenid-Partikel
506 relativ konstant. In einer anderen Ausführungsform der Erfindung kann die Abscheidungsrate für die Chalkogenid-Partikel506 variieren, und kann zum Variieren der Konzentration des Metalls in der Metall-dotierten Chalkogenid-Schicht verwendet werden. Die Abscheidungsrate für das Chalkogenid steht im Verhältnis zu der Sputter-Leistung, die auf das Chalkogenid-Target angelegt wird, wodurch die Auswahl der entsprechenden Abscheidungsrate durch die Auswahl einer entsprechenden Sputter-Leistung ermöglicht wird. - In einer Ausführungsform der Erfindung bestimmen die relativen Abscheidungsraten zwischen dem Metall und dem Chalkogenid die Konzentration des Metalls in dem Metall-dotierten Chalkogenid. In einer Ausführungsform der Erfindung und lediglich zum Zweck der Veranschaulichung betragen die Sputter-Leistungen für Silber (Ag) und Germanium-Disulfid (GeS2) 50 Watt (W) beziehungsweise 300 Watt (W), wodurch ein dotierter Film mit ungefähr 30% Silber (Ag) in Atommasse produziert wird.
- In einer Ausführungsform der Erfindung wird durch das Hinzufügen einer externen oder Vor-Ort-UV-Strahlungsquelle zu einem Abscheidungswerkzeug eine verbesserte Steuerung über die Menge von UV-Strahlung erreicht, die zum Diffundieren eines Metall-Materials in ein Chalkogenid-Material benötigt wird. Ein Effekt ist die Tatsache, dass die UV-Strahlung während der Abscheidung des Metall-Materials auf einer Chalkogenid-Schicht oder während des Co-Sputterns eines Chalkogenid-Materials mit einem Metall-Material erfolgt. In einer Ausführungsform der Erfindung erfolgen die UV-Bestrahlung und die Abscheidung des Metall-Materials auf einer Chalkogenid-Schicht oder das Co-Sputtern eines Chalkogenid-Materials mit einem Metall-Material gleichzeitig. Dies kombiniert gleichzeitig das Bilden von Elekronenlöchern in einem Chalkogenid-Material, wenn es bereits abgeschieden ist oder während des Co-Sputterns von Chalkogenid-Metall-Materialien mit einer besseren Beweglichkeit der Metallpartikel (da sie eine kinetische Energie größer als Null aufweisen, wenn sie das Chalkogenid-Material erreichen, haben die Metallpartikel eine bessere Diffusion) während der Abscheidung auf das Chalkogenid-Material, was zu einer stark verbesserten und gleichmäßigen Diffusion der Metallpartikel in das Chalkogenid-Material führt.
- Unter erneuter Bezugnahme auf
3 wird bei306 eine zweite Elektrode (im Folgenden auch als obere Elektrode bezeichnet) gebildet. In einer besonderen Ausführungsform der Erfindung wird die obere Elektrode (wie zum Beispiel die obere Elektrode416 in der Speicherzelle414 in4C oder die obere Elektrode516 in der Speicherzelle514 in5C ) auf oder über der oberen Fläche der Metall-dotierten Chalkogenid-Schicht (zum Beispiel412 ,512 ) abgeschieden. In einer besonderen Ausführungsform der Erfindung weist die zweite Elektrode Silber (Ag) auf. In einer alternativen Ausführungsform der Erfindung kann jedes andere geeignete Metall für die zweite Elektrode verwendet werden. In einer Ausführungsform der Erfindung hat die zweite Elektrode eine Dicke im Bereich von ungefähr 5 Nanometern (nm) bis ungefähr 50 Nanometern (nm). In einer Ausführungsform der Erfindung hat die zweite Elektrode eine Dicke im Bereich von ungefähr 5 Nanometern (nm) bis ungefähr 30 Nanometer (nm). In einer Ausführungsform der Erfindung kann das Metall der zweiten Elektrode ein Metall sein, das aus einer Gruppe von Metallen ausgewählt ist, bestehend aus Silber (Ag), Silber-Kupfer (Ag-Cu), Silber-Tantal (Ag-Ta), Silber-Aluminium (Ag-Al), Silber-Molybdän (Ag-Mo), Silber-Ruthenium (Ag-Ru), Silber-Tantal-Nitrid (Ag-TaN), Silber-Schwefel (Ag.sub.x S.sub.1-x), Silber-Titan (Ag-Ti), Silber-Platin-Palladium-Kupfer (Ag-Pt-Pd-Cu). -
6 zeigt ein Ablaufdiagramm600 , das ein Verfahren zum Herstellen einer Speicherzelle gemäß einer weiteren beispielgebenden Ausführungsform der Erfindung darstellt. - Die Prozesse
302 und304 gemäß der in6 dargestellten Ausführungsform sind mit den Prozessen302 und304 gemäß der in3 dargestellten Ausführungsform identisch und werden aus diesem Grund nicht noch einmal beschrieben. - Nach dem Bilden der Metall-dotierten Chalkogenid-Schicht (zum Beispiel
412 ,512 ) wird bei602 eine Metallschicht auf oder über der oberen Fläche der Metall-dotierten Chalkogenid-Schicht (zum Beispiel412 ,512 ) gebildet. In einer Ausführungsform der Erfindung kann ein Metall-Material aus der Gruppe der Metalle, die weiter oben für die Verwendung beim Dotieren des Chalkogenids beschrieben wurde, zum Beispiel das gleiche Material verwendet werden. - Dann wird das Abscheiden der Metallschicht bei
604 gestoppt, und dann wird bei606 ein weiterer Foto-Dissolutions-Prozess durch Bestrahlen der Metallschicht mit Licht, zum Beispiel mit UV-Licht durchgeführt, wodurch eine zusätzliche Diffusion von Metallpartikeln der Metallschicht in die Metall-dotierte Chalkogenid-Schicht (zum Beispiel412 ,512 ) verursacht wird. - Nach dem Durchführen des Foto-Dissolutions-Prozesses wird in
608 ermittelt, ob eine weitere Metallschicht auf oder über der Metallschicht (in dem Fall, dass nicht das gesamte Metall in die Metall-dotierte Chalkogenid-Schicht (zum Beispiel412 ,512 ) diffundiert wurde), oder auf oder über der Metall-dotierten Chalkogenid-Schicht (zum Beispiel412 ,512 ) abgeschieden werden soll (in dem Fall, dass das gesamte Metall in die Metall-dotierte Chalkogenid-Schicht (zum Beispiel412 ,512 ) diffundiert wurde). - Wenn eine weitere Metallschicht abgeschieden werden soll (”Ja” in
608 ), dann geht der Prozess bei602 weiter. - Wenn keine weitere Metallschicht abgeschieden werden soll (”Nein” in
608 ), dann geht der Prozess bei610 weiter, bei welchem die obere Elektrode zum Beispiel auf eine ähnliche Weise wie weiter oben in Prozess306 beschrieben ist, gebildet wird. - Obwohl die Erfindung insbesondere unter Bezugnahme auf 25 besondere Ausführungsformen gezeigt und beschrieben wurde, sollte der Fachmann erkennen, dass zahlreiche Änderungen in Form und Einzelheiten durchgefürt werden können, ohne dadurch den Gedanken und den Schutzbereich der Erfindung zu verlassen, wie er durch die beigefügten Ansprüche definiert ist. Der 30 Schutzbereich der Erfindung wird somit durch die angehängten Ansprüche beschrieben, und jegliche Änderungen, die die Bedeutung und den Entsprechungsbereich der Ansprüche betreffen, sind aus diesem Grund mit enthalten.
Claims (20)
- Verfahren zum Herstellen einer Halbleitervorrichtung in einer Abscheidungsprozess-Kammer, welches aufweist das Bilden einer Metall-dotierten Chalkogenid-Schicht mittels Einstrahlens von UV-Licht mittels einer in der Abscheidungsprozess-Kammer zusätzlich zu einem Abscheidungswerkzeug hinzugefügten und so in der Abscheidungsprozess-Kammer angeordneten UV-Strahlungsquellen-Vorrichtung, dass sie zumindest einen Abschnitt der oberen Fläche oder die gesamte obere Fläche der Halbleitervorrichtung bestrahlt, zumindest teilweise während des Bereitstellens des Metalls, wobei mittels einer Steuerungseinheit, welche mit der UV-Strahlungsquellen-Vorrichtung über eine Eingangs-/Ausgangs-Schnittstelle der Abscheidungsprozess-Kammer gekoppelt ist, die Zeitabstimmung und die Intensität und/oder die Wellenlänge des von der UV-Strahlungsquellen-Vorrichtung eingestrahlten UV-Lichts gesteuert wird.
- Verfahren gemäß Anspruch 1, ferner aufweisend: – Bilden einer unteren Elektrode, und – Bilden einer Metall-dotierten Chalkogenid-Schicht auf oder über der unteren Elektrode.
- Verfahren gemäß Anspruch 1 oder 2, welches ferner das Bilden einer oberen Elektrode auf oder über der Metall-dotierten Chalkogenid-Schicht aufweist.
- Verfahren gemäß einem der Ansprüche 1 bis 3, welches zum Dotieren der Chalkogenid-Schicht ein Metall aus einer Gruppe von Metallen verwendet, bestehend aus Silber, Kupfer, und einer Legierung aus Silber mit mindestens einem anderen Metall.
- Verfahren gemäß einem der Ansprüche 1 bis 4, welches für die Chalkogenid-Material-Schicht ein Material aus einer Gruppe von Materialien verwendet, bestehend aus Schwefel, Selen, Germanium und Tellur.
- Verfahren gemäß einem der Ansprüche 1 bis 5, welches für die Chalkogenid-Material-Schicht ein Material aus einer Gruppe von Materialien verwendet, bestehend aus Germanium-Sulfid, Germanium-Selenid, Wolfram-Oxid, Kupfer-Sulfid und Silizium-Germanium-Sulfid.
- Verfahren gemäß einem der Ansprüche 1 bis 6, wobei die Lichteinstrahlung mittels UV-Licht mit einer Wellenlänge von maximal 400 nm erfolgt.
- Verfahren gemäß Anspruch 7, wobei die Lichteinstrahlung mittels UV-Licht mit einer Wellenlänge von maximal 380 nm erfolgt.
- Verfahren gemäß Anspruch 8, wobei die Lichteinstrahlung mittels UV-Licht mit einer Wellenlänge von maximal 200 nm erfolgt.
- Verfahren gemäß einem der Ansprüche 1 bis 9, wobei das Bilden der Metall-dotierten Chalkogenid-Schicht aufweist: – Bilden einer Chalkogenid-Schicht; – Dotieren der Chalkogenid-Schicht mit Metall mittels eines Metall-Abscheidungsprozesses mittels Einstrahlens von UV-Licht zumindest teilweise während des Metall-Abscheidungsprozesses.
- Verfahren gemäß einem der Ansprüche 1 bis 10, wobei das Bilden der Metall-dotierten Chalkogenid-Schicht das Co-Abscheiden des Chalkogenid-Materials und des Metalls mittels Einstrahlens von UV-Licht zumindest teilweise während des Co-Abscheidungsprozesses aufweist.
- Verfahren gemäß Anspruch 11, wobei der Co-Abscheidungsprozess einen Co-Sputter-Prozess aufweist.
- Verwendung eines Verfahrens gemäß einem der Ansprüche 1 bis 12 zum Bilden einer Leitfähige-Brücke-Vielfachzugriffsspeicherzelle.
- Verwendung eines Verfahren gemäß einem der Ansprüche 1 bis 13 zum Bilden einer Phasenänderungs-Vielfachzugriffsspeicherzelle.
- Halbleiter-Prozessierungsvorrichtung, aufweisend: – eine Abscheidungsprozess-Kammer, die ein Trägerelement aufweist, das eine zu bearbeitende Halbleitervorrichtung trägt, wobei die Abscheidungsprozess-Kammer ein Abscheidungswerkzeug aufweist; – eine Vor-Ort-UV-Strahlungsquellen-Vorrichtung, die in der Abscheidungsprozess-Kammer so angeordnet ist, dass sie zumindest einen Abschnitt der oberen Fläche oder die gesamte obere Fläche der Halbleitervorrichtung bestrahlt, und zum Bestrahlen der zu bearbeitenden Halbleitervorrichtung mit UV-Licht während eines Abscheidungsprozesses eingerichtet ist; – eine Steuerungseinheit, die über eine Eingangs-/Ausgangs-Schnittstelle der Abscheidungsprozess-Kammer mit der UV-Strahlungsquellen-Vorrichtung gekoppelt ist und eingerichtet ist, die Zeitabstimmung und die Intensität und/oder die Wellenlänge des von der UV-Strahlungsquellen-Vorrichtung eingestrahlten UV-Lichts so zu steuern, dass das UV-Licht während des Abscheidungsprozesses, bei dem Metall auf der Halbleitervorrichtung bereitgestellt wird, eingestrahlt wird.
- Halbleiter-Prozessierungsvorrichtung gemäß Anspruch 15, wobei die Abscheidungsprozess-Kammer einen Co-Abscheidungsprozess bereitstellt.
- Halbleiter-Prozessierungsvorrichtung gemäß Anspruch 15 oder 16, wobei die UV-Strahlungsquellen-Vorrichtung eingerichtet ist zum Bereitstellen von UV-Licht mit einer Wellenlänge von maximal 400 nm.
- Halbleiter-Prozessierungsvorrichtung gemäß Anspruch 17, wobei die UV-Strahlungsquellen-Vorrichtung eingerichtet ist zum Bereitstellen von UV-Licht mit einer Wellenlänge von maximal 380 nm.
- Halbleiter-Prozessierungsvorrichtung gemäß Anspruch 18, wobei die UV-Strahlungsquellen-Vorrichtung eingerichtet ist zum Bereitstellen von UV-Licht mit einer Wellenlänge von maximal 200 nm.
- Verfahren gemäß einem der Ansprüche 1 bis 14, wobei die Halbleitervorrichtung eine Speicherzelle ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/714,091 US8268664B2 (en) | 2007-03-05 | 2007-03-05 | Methods of manufacturing a semiconductor device; method of manufacturing a memory cell; semiconductor device; semiconductor processing device; integrated circuit having a memory cell |
US11/714,091 | 2007-03-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102008012339A1 DE102008012339A1 (de) | 2008-09-11 |
DE102008012339B4 true DE102008012339B4 (de) | 2011-12-01 |
Family
ID=39678192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102008012339A Expired - Fee Related DE102008012339B4 (de) | 2007-03-05 | 2008-03-03 | Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer Speicherzelle, Halbleitervorrichtung, Halbleiter-Prozessierungsvorrichtung, integrierter Schaltkreis mit einer Speicherzelle |
Country Status (2)
Country | Link |
---|---|
US (1) | US8268664B2 (de) |
DE (1) | DE102008012339B4 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100829601B1 (ko) * | 2006-09-27 | 2008-05-14 | 삼성전자주식회사 | 칼코겐 화합물 타겟, 이의 제조 방법 및 상변화 메모리장치의 제조 방법 |
US8178379B2 (en) * | 2007-04-13 | 2012-05-15 | Qimonda Ag | Integrated circuit, resistivity changing memory device, memory module, and method of fabricating an integrated circuit |
US20100123117A1 (en) * | 2008-11-19 | 2010-05-20 | Seagate Technology Llc | Non volatile memory cells including a filament growth layer and methods of forming the same |
US8134138B2 (en) * | 2009-01-30 | 2012-03-13 | Seagate Technology Llc | Programmable metallization memory cell with planarized silver electrode |
US8426839B1 (en) * | 2009-04-24 | 2013-04-23 | Adesto Technologies Corporation | Conducting bridge random access memory (CBRAM) device structures |
US8679914B2 (en) | 2010-11-02 | 2014-03-25 | Micron Technology, Inc. | Method of forming a chalcogenide material and methods of forming a resistive random access memory device including a chalcogenide material |
FR2977709B1 (fr) * | 2011-07-05 | 2015-01-02 | Altis Semiconductor Snc | Procede de fabrication d'un dispositif microelectronique a memoire programmable |
US9029829B1 (en) | 2012-05-02 | 2015-05-12 | Adesto Technologies Corporation | Resistive switching memories |
US8953362B2 (en) | 2012-05-11 | 2015-02-10 | Adesto Technologies Corporation | Resistive devices and methods of operation thereof |
US9165644B2 (en) | 2012-05-11 | 2015-10-20 | Axon Technologies Corporation | Method of operating a resistive memory device with a ramp-up/ramp-down program/erase pulse |
US9680094B2 (en) * | 2012-08-30 | 2017-06-13 | Kabushiki Kaisha Toshiba | Memory device and method for manufacturing the same |
US9001553B1 (en) | 2012-11-06 | 2015-04-07 | Adesto Technologies Corporation | Resistive devices and methods of operation thereof |
WO2018063287A1 (en) * | 2016-09-30 | 2018-04-05 | Intel Corporation | Conductive bridge resistive random access memory cell |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61118137A (ja) * | 1984-11-13 | 1986-06-05 | Nec Corp | 薄膜形成方法 |
US20020102312A1 (en) * | 2001-01-24 | 2002-08-01 | Gary Tepper | Molecular imprinting of small particles, and production of small particles from solid state reactants |
DE10256909B3 (de) * | 2002-11-30 | 2004-07-29 | Hahn-Meitner-Institut Berlin Gmbh | Verfahren zur Herstellung einer Chalkogenid-Halbleiterschicht mit optischer in-situ-Prozesskontrolle und Vorrichtung zur Verfahrensdurchführung |
US20040144968A1 (en) * | 2001-03-15 | 2004-07-29 | Jiutao Li | Agglomeration elimination for metal sputter deposition of chalcogenides |
US20050026433A1 (en) * | 2001-08-30 | 2005-02-03 | Jiutao Li | Integrated circuit device and fabrication using metal-doped chalcogenide materials |
DE102006028977A1 (de) * | 2006-06-23 | 2007-12-27 | Infineon Technologies Ag | Sputterdepositions-Vorrichtung und -Verfahren |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6518176B2 (en) * | 1998-06-05 | 2003-02-11 | Ted Guo | Method of selective formation of a barrier layer for a contact level via |
US6545287B2 (en) * | 2001-09-07 | 2003-04-08 | Intel Corporation | Using selective deposition to form phase-change memory cells |
US6890790B2 (en) * | 2002-06-06 | 2005-05-10 | Micron Technology, Inc. | Co-sputter deposition of metal-doped chalcogenides |
US7163837B2 (en) * | 2002-08-29 | 2007-01-16 | Micron Technology, Inc. | Method of forming a resistance variable memory element |
US7326950B2 (en) * | 2004-07-19 | 2008-02-05 | Micron Technology, Inc. | Memory device with switching glass layer |
-
2007
- 2007-03-05 US US11/714,091 patent/US8268664B2/en not_active Expired - Fee Related
-
2008
- 2008-03-03 DE DE102008012339A patent/DE102008012339B4/de not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61118137A (ja) * | 1984-11-13 | 1986-06-05 | Nec Corp | 薄膜形成方法 |
US20020102312A1 (en) * | 2001-01-24 | 2002-08-01 | Gary Tepper | Molecular imprinting of small particles, and production of small particles from solid state reactants |
US20040144968A1 (en) * | 2001-03-15 | 2004-07-29 | Jiutao Li | Agglomeration elimination for metal sputter deposition of chalcogenides |
US20050026433A1 (en) * | 2001-08-30 | 2005-02-03 | Jiutao Li | Integrated circuit device and fabrication using metal-doped chalcogenide materials |
DE10256909B3 (de) * | 2002-11-30 | 2004-07-29 | Hahn-Meitner-Institut Berlin Gmbh | Verfahren zur Herstellung einer Chalkogenid-Halbleiterschicht mit optischer in-situ-Prozesskontrolle und Vorrichtung zur Verfahrensdurchführung |
DE102006028977A1 (de) * | 2006-06-23 | 2007-12-27 | Infineon Technologies Ag | Sputterdepositions-Vorrichtung und -Verfahren |
Also Published As
Publication number | Publication date |
---|---|
US20080217670A1 (en) | 2008-09-11 |
US8268664B2 (en) | 2012-09-18 |
DE102008012339A1 (de) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008012339B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer Speicherzelle, Halbleitervorrichtung, Halbleiter-Prozessierungsvorrichtung, integrierter Schaltkreis mit einer Speicherzelle | |
DE102005005325B4 (de) | Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle | |
DE102004020297B4 (de) | Verfahren zur Herstellung resistiv schaltender Speicherbauelemente | |
DE102005005938B4 (de) | Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung | |
DE60216942T2 (de) | Herstellung von nichtflüchtigen widerstandsveränderlichen bauelementen sowie programmierbarer speicherzellen | |
DE60320373T2 (de) | Herstellungsverfahren für nichtflüchtige widerstandsveränderbare bauelemente und herstellungsverfahren für silber-selenide beinhaltende strukturen | |
DE102007004639B4 (de) | Verfahren zum Herstellen einer Festkörperelektrolyt-Speichervorrichtung sowie Festkörperelektrolyt-Speichervorrichtung | |
DE10339070B4 (de) | Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher | |
DE102004046392A1 (de) | Halbleiterspeicher | |
DE102004040751B4 (de) | Resistiv schaltende nicht-flüchtige Speicherzelle auf der Basis von Alkali-Ionendrift, Verfahren zur Herstellung und Verwendung einer Verbindung zur Herstellung | |
DE102004052647B4 (de) | Methode zur Verbesserung der thermischen Eigenschaften von Halbleiter-Speicherzellen im Herstellungsverfahren und nichtflüchtige, resistiv schaltende Speicherzelle | |
DE102004041905A1 (de) | Reaktiver Sputterprozess zur Optimierung der thermischen Stabilität dünner Chalkogenidschichten | |
DE102006038077A1 (de) | Speicherzellen mit einer Anode aufweisend Interkalationsmaterial und Metall-Spezies, die darin aufgelöst sind | |
DE102006048384A1 (de) | Schichtstrukturen mit Chalkogenid-Materialien | |
DE102007037245A1 (de) | Integrierte Schaltung, Widerstandsänderungsspeichervorrichtung, Speichermodul sowie Verfahren zum Herstellen einer integrierten Schaltung | |
DE102004046804B4 (de) | Resistiv schaltender Halbleiterspeicher | |
DE102006028977B4 (de) | Sputterdepositions-Vorrichtung | |
DE10259258B4 (de) | Verfahren zur Herstellung einer Verbindungshalbleiterschicht mit Alkalimetallzusatz | |
DE102004047630A1 (de) | Verfahren zur Herstellung eines CBRAM-Halbleiterspeichers | |
DE102007045812B4 (de) | Verfahren zum Herstellen einer Speicherzelle, Speicherzelle sowie integrierte Schaltung | |
DE102007046956A1 (de) | Integrierte Schaltkreise; Verfahren zum Herstellen eines integrierten Schaltkreises und Speichermodul | |
US8501525B2 (en) | Method of fabrication of programmable memory microelectric device | |
DE102006011461B4 (de) | Elektrische Struktur mit einer Festkörperelektrolytschicht, programmierbare Struktur, Speicher mit einer Speicherzelle und Verfahren zum Herstellen der elektrischen Struktur | |
DE102015117176A1 (de) | Verfahren zum Bearbeiten eines Trägers | |
DE102013107799B4 (de) | Verfahren zur Herstellung einer strukturierten, transparenten und leitfähigen Oxidschicht und eines Dünnschichtbauelements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R081 | Change of applicant/patentee |
Owner name: ALTIS SEMICONDUCTOR SNC, FR Free format text: FORMER OWNERS: QIMONDA AG, 81739 MUENCHEN, DE; ALTIS SEMICONDUCTOR SNC, CORBEIL ESSONNES, FR Effective date: 20110516 Owner name: ADESTO TECHNOLOGY CORP., INC., SUNNYVALE, US Free format text: FORMER OWNERS: QIMONDA AG, 81739 MUENCHEN, DE; ALTIS SEMICONDUCTOR SNC, CORBEIL ESSONNES, FR Effective date: 20110516 Owner name: ADESTO TECHNOLOGY CORP., INC., US Free format text: FORMER OWNER: QIMONDA AG, ALTIS SEMICONDUCTOR SNC, , FR Effective date: 20110516 Owner name: ALTIS SEMICONDUCTOR SNC, FR Free format text: FORMER OWNER: QIMONDA AG, ALTIS SEMICONDUCTOR SNC, , FR Effective date: 20110516 Owner name: ADESTO TECHNOLOGY CORP., INC., SUNNYVALE, US Free format text: FORMER OWNER: QIMONDA AG, ALTIS SEMICONDUCTOR SNC, , FR Effective date: 20110516 |
|
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |
Effective date: 20120302 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |