[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102004047630A1 - Verfahren zur Herstellung eines CBRAM-Halbleiterspeichers - Google Patents

Verfahren zur Herstellung eines CBRAM-Halbleiterspeichers Download PDF

Info

Publication number
DE102004047630A1
DE102004047630A1 DE102004047630A DE102004047630A DE102004047630A1 DE 102004047630 A1 DE102004047630 A1 DE 102004047630A1 DE 102004047630 A DE102004047630 A DE 102004047630A DE 102004047630 A DE102004047630 A DE 102004047630A DE 102004047630 A1 DE102004047630 A1 DE 102004047630A1
Authority
DE
Germany
Prior art keywords
layer
gese
sputtering
selenium
gese layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004047630A
Other languages
English (en)
Inventor
Klaus Dieter Dr. Ufert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004047630A priority Critical patent/DE102004047630A1/de
Priority to US11/238,117 priority patent/US7718537B2/en
Publication of DE102004047630A1 publication Critical patent/DE102004047630A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

Die Aufgabe, ein Verfahren zur Herstellung von CBRAM-Schaltelementen und CBRAM-Halbleiterspeichern mit verbesserten Schalteigenschaften bereitzustellen, um überschüssiges, schwach, clusterähnlich oder ungebundenes Selen an der Oberfläche einer GeSe-Schicht zu entfernen, wird durch die vorliegende Erfindung gelöst, indem nach der Erzeugung einer aktiven Matrixmaterial- bzw. GeSe-Schicht ein reaktiver Sputterätzprozess durchgeführt wird, bei dem die Oberflächenschicht der aktiven Matrixmaterial- bzw. GeSe-Schicht zumindest teilweise abgetragen wird, um deren Oberflächenstruktur zu modifizieren. Dabei werden die chemischen Bindungen der Oberflächenstruktur der GeSe-Schicht reorganisiert und insbesondere das überschüssige, schwach gebundene oder in Clustern angelagerte Selen entfernt. Auf diese Weise muss nur die Oberfläche der GeSe-Schicht kurzzeitig erhitzt werden und eine unerwünschte Aufheizung des gesamten Speicherelementes wird vermieden. Ferner werden bei der Abscheidung der Ag-Dotierschicht auf der GeSe-Schicht die Bildung von Ag-Konglomeraten vermieden, was die Schalteigenschaften der CBRAM-Speicherzelle insgesamt verbessert.

Description

  • Die Erfindung betrifft einen Halbleiterspeicher mit resistiv schaltenden Speicherzellen. Die Erfindung betrifft ferner ein Verfahren zur Herstellung eines Halbleiter-Speicherbauelements mit nichtflüchtigen, resistiv schaltenden Speicherzellen.
  • In einem Halbleiter-Speicherbauelement wird üblicherweise ein Zellenfeld bestehend aus einer Vielzahl von Speicherzellen und einer Matrix von Spalten- und Zeilenzuleitungen bzw. Wort- und Bitleitungen aufgebaut. An den Kreuzungspunkten der aus elektrisch leitendem Material bestehenden Zuleitungen befindet sich die eigentliche Speicherzelle. Die Spalten- und Zeilenzuleitungen bzw. Wort- und Bitleitungen sind jeweils über eine obere Elektrode bzw. Topelektrode und eine untere Elektrode bzw. Bottomelektrode mit der Speicherzelle elektrisch verbunden. Um eine Änderung des Informationsinhalts in einer bestimmten Speicherzelle am adressierten Kreuzungspunkt herbeizuführen oder den Speicherzelleninhalt abzurufen, werden die betreffenden Wort- und Bitleitungen selektiert und entweder mit einem Schreibstrom oder mit eine Lesestrom beaufschlagt. Die Wort- und Bitleitungen werden dazu durch entsprechende Steuereinrichtungen angesteuert.
  • Es sind mehrere Arten von Halbleiterspeichern bekannt, wie z.B. ein RAM (Random Acess Memory), der eine Vielzahl von Speicherzellen umfasst, die jeweils mit einem Kondensator ausgestattet sind, der mit einem sogenannten Auswahltransistor verbunden ist. Durch gezieltes Anlegen einer Spannung über die Spalten- und Zeilenzuleitungen am entsprechenden Auswahltransistor kann eine elektrische Ladung als Informationseinheit (Bit) in dem Kondensator während eines Schreibvorgangs gespeichert und während eines Lesevorgangs über den Auswahltransistor wieder abgefragt werden. Ein RAM-Speicherbauelement ist ein Speicher mit wahlfreiem Zugriff, d.h. es können Daten unter einer bestimmten Adresse abgespeichert und später unter derselben Adresse wieder ausgelesen werden.
  • Eine weitere Art von Halbleiterspeichern sind DRAMs (Dynamic Random Access Memory), die im Allgemeinen nur ein einziges, entsprechend angesteuertes kapazitives Element enthalten, wie z.B. einen Trench-Kondensator, mit dessen Kapazität jeweils ein Bit als Ladung gespeichert werden kann. Diese Ladung bleibt in einer DRAM-Speicherzelle jedoch nur verhältnismäßig kurze Zeit erhalten, weshalb regelmäßig, z.B. ca. alle 64 ms, ein sogenannter "Refresh" durchgeführt werden muss, wobei der Informationsinhalt erneut in die Speicherzelle geschrieben wird.
  • Dagegen umfassen die Speicherzellen sogenannter SRAMs (Static Random Access Memories) in der Regel jeweils eine Anzahl von Transistoren. Im Gegensatz zu den DRAMs muss bei SRAMs kein "Refresh" durchgeführt werden, da die in den Transistoren der Speicherzelle gespeicherten Daten erhalten bleiben, solange dem SRAM eine entsprechende Versorgungsspannung zugeführt wird. Nur bei nichtflüchtigen Speicherbauelementen (NVMs bzw. Non-Volatile Memories), wie z.B. EPROMs, EEPROMs und Flash-Speichern, bleiben die gespeicherten Daten auch dann gespeichert, wenn die Versorgungsspannung abgeschaltet wird.
  • Die derzeit üblichen Halbleiterspeicher-Technologien beruhen in der Mehrzahl auf dem Prinzip der Ladungsspeicherung in durch standardgemäße CMOS-Prozesse (complement metal oxide semiconductor) hergestellte Materialien. Das in dem DRAM-Speicherkonzept bestehende Problem von Leckströmen im Speicherkondensator, die zum Ladungsverlust bzw. Informationsverlust führen, wird bislang durch das ständige Auffrischen der gespeicherten Ladung nur unbefriedigend gelöst. Das Flash-Speicherkonzept unterliegt dem Problem begrenzter Schreib- und Lesezyklen mit Barrierenschichten, wobei für die hohen Spannungen und die langsamen Lese- und Schreibzyklen derzeit noch keine optimale Lösung gefunden wurden.
  • Da in einem RAM-Speicherbauelement allgemein möglichst viele Speicherzellen untergebracht werden sollen, ist es erstrebenswert, diese so einfach wie möglich und auf engstem Raum zu realisieren, d.h. zu skalieren. Die bisher eingesetzten Speicherkonzepte (floating gate memories wie Flash und DRAM) werden voraussichtlich aufgrund ihrer auf der Speicherung von Ladungen basierenden Funktionsweise in absehbarer Zeit an physikalische Skalierungsgrenzen stoßen. Ferner stellen beim Flash-Speicherkonzept die hohen Schaltspannungen und die begrenzte Zahl der Lese- und Schreibzyklen und beim DRAM-Speicherkonzept die begrenzte Dauer der Speicherung des Ladungszustandes zusätzliche Probleme dar.
  • Als Lösungsansatz zu diesen Problemen sind im Stand der Technik seit Kurzem auch sogenannte CBRAM-Speicherzellen (CB = Conductive Bridging RAM) bekannt, in denen durch einen resistiven Schalt-Vorgang digitale Informationen abgespeichert werden können. Die CBRAM-Speicherzelle kann durch bipolares elektrisches Pulsen zwischen unterschiedlichen elektrischen Widerstandswerten geschaltet werden. In der einfachsten Ausführung kann ein solches Element durch Anlegen kurzer Strom- oder Spannungspulse zwischen einem sehr hohen (z.B. im GOhm Bereich) und einem deutlich niedrigeren Widerstandswert (z.B. im kOhm Bereich) geschaltet werden. Die Schaltgeschwindigkeiten können dabei unter einer Mikrosekunde liegen.
  • Bei CBRAM-Speicherzellen befindet sich in einem Volumen zwischen einer ersten Elektrode bzw. Topelektrode und einer unteren Elektrode bzw. Bottomelektrode ein elektrochemisch aktives Material, wie z.B. sogenanntes Chalcogenidmaterial aus Germanium (Ge), Selen (Se), Kupfer (Cu), Schwefel (S) und/oder Silber (Ag) beispielsweise in einer GeSe-, GeS-, AgSe- oder CuS-Verbindung. Der oben genannte Schaltvorgang basiert bei der CBRAM-Speicherzelle im Prinzip darauf, dass durch Anlegen entsprechender Strom- oder Spannungspulse bestimmter Intensität bzw. Höhe und Dauer an den Elektroden in dem zwischen den Elektroden angeordneten, aktiven Material Elemente eines sogenannten Abscheide-Clusters im Volumen immer weiter anwachsen bis die beiden Elektroden schließlich elektrisch leitend überbrückt, d.h. elektrisch leitend miteinander verbunden sind, was dem elektrisch leitenden Zustand der CBRAM-Zelle entspricht.
  • Durch Anlegen von entsprechend inversen Strom- oder Spannungspulsen kann dieser Vorgang wieder rückgängig gemacht werden, wodurch die betreffende CBRAM-Zelle wieder zurück in einen nicht-leitenden Zustand gebracht werden kann. Auf diese Weise kann ein „Umschalten" zwischen einem Zustand mit einer höheren elektrischen Leitfähigkeit der CBRAM-Speicherzelle und einem Zustand mit einer geringeren elektrischen Leitfähigkeit der CBRAM-Speicherzelle erreicht werden.
  • Der Schalt-Vorgang in der CBRAM-Speicherzelle beruht im Wesentlichen auf der Modulation der chemischen Zusammensetzung und der lokalen Nanostruktur des mit einem Metall dotierten Chalcogenidmaterials, das als Festkörperelektrolyt und Diffusionsmatrix dient. Das reine Chalcogenidmaterial zeigt typischerweise ein halbleitendes Verhalten und besitzt bei Raumtemperatur einen sehr hohen elektrischen Widerstand, der um Größenordnungen, d.h. Zehnerpotenzen des Ohmschen Widerstandswerts höher ist als der eines elektrisch leitenden Metalls. Durch die über die Elektroden angelegten Strom- oder Spannungspulse wird die sterische Anordnung und die lokale Konzentration der ionisch und metallisch vorliegenden Bestandteile des in der Diffusionsmatrix mobilen Elements verändert. Dadurch kann das sogenannte Bridging, d.h. ein elektrisches Überbrücken des Volumens zwischen den Elektroden von metallreichen Ausscheidungen, hervorgerufen werden, das den elektrischen Widerstand der CBRAM-Speicherzelle um mehrere Größenordnungen verändert, indem der Ohmschen Widerstandswert um mehrere Zehnerpotenzen gesenkt wird.
  • Die Oberflächen von glasartigen mittels Sputterverfahren abgeschiedenen GeSe-Schichten des Chalcogenidmaterials haben eine amorphe Struktur und enthalten häufig überschüssiges und bezüglich der Valenzbindung mit Germanium schlecht gebundenes Selen. Bei einem aus der Druckschrift US2003/0155606 bekannten Verfahren wird ein Temperprozess bei 250°C in einer Sauerstoffatmosphäre durchgeführt, um das Selen an der Schichtoberfläche der GeSe-Schicht zu oxidieren und abzudampfen. Der Nachteil dieser Methode liegt darin, dass bei dieser Temperung das gesamte Speicherelement erhitzt wird, sodass es zu einer ungewünschten Modifikation der Schichteigenschaften oder zu Grenzflächeninterdiffusionen kommen kann. Außerdem liegen die thermischen Energien, die bei dieser Methode zur Auflösung der Selenanlagerungen eingesetzt werden, im meV-Bereich. In diesem Energiebereich können jedoch nur die sehr schwach, d.h. praktisch ungebundenen Selenatome deaktiviert bzw. herausgelöst werden. Schwach gebundene oder clusterähnlich zusammengeballte Selenatome können mit dieser bekannten Methode nicht entfernt werden und führen dadurch zur Bildung von AgSe-Konglomeraten in der Ag-Dotier- und Elektrodenschicht.
  • In einem anderen aus US2003/0045049 bekannten Verfahren wird die Behandlung der Oberfläche mit einem Sauerstoff- oder Wasserstoffplasma oder anderen Chemikalien vorgeschlagen, um eine Passivierungsschicht auf der GeSe-Schicht zu erzeugen. Dieses Verfahren hat jedoch ausschließlich zum Ziel, eine Passivierungsschicht an der Oberfläche der Ag-dotierten GeSe-Schicht zu bilden. Die Oxid-Passivierungsschichten, die bei verschiedenen Sauerstoffbehandlungen gebildet werden, neigen schon bei niedrigeren Temperaturen zur Kristallisation. Die Oxidschicht verhält sich daher nicht chemisch inert zur Ag-Elektrode, d.h. an der Grenzfläche der Ge-Oxidschicht mit der Ag-Elektrode kann es zur Bildung von Silberoxid kommen, was für die Funktion der CBRAM-Speicherzelle von Nachteil ist. Weiterhin bildet die Passivierungsschicht, die ausreichend chemisch geschlossen sein muss, damit sie die Bildung von Konglomeraten verhindern kann, auch eine elektronische Barriere, die den Kontakt zur Topelektrode und damit das Schaltverhalten modifiziert bzw. behindert.
    •
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung von CBRAM-Schaltelementen und CBRAM-Halbleiterspeichern mit verbesserten Schalteigenschaften bereitzustellen, bei dem überschüssiges, schwach, clusterähnlich oder ungebundenes Selen an der Oberfläche einer GeSe-Schicht entfernt wird. Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, Ausscheidungen an der Oberfläche von glasartigen, amorphen GeSe-Schichten, die mittels Sputtern abgeschieden wurden, zu verhindern und damit eine homogene Abscheidung einer Silber-Dotierschicht auf der GeSe-Schicht zu ermöglichen.
  • Die Aufgaben werden durch ein Verfahren zur Herstellung einer nichtflüchtigen, resistiv schaltenden CBRAM-Speicherzelle mit den im Anspruch 1 angegebenen Merkmalen gelöst. Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen definiert.
  • Die oben genannten Aufgaben werden nach der vorliegenden Erfindung gelöst durch ein Verfahren zur Herstellung eines resistiv schaltenden CBRAM-Halbleiterspeichers, bei dem ein Matrixmaterial bzw. eine GeSe-Schicht erzeugt wird, das durch elektrochemische Schaltvorgänge in einen mehr oder weniger elektrisch leitfähigen Zustand versetzbar ist, wobei nach der Erzeugung der Matrixmaterial bzw. GeSe-Schicht ein reaktiver Sputterätzprozess durchgeführt wird, bei dem die Oberflächenschicht der aktiven Matrixmaterial bzw. GeSe-Schicht zumindest teilweise abgetragen wird, um deren Oberflächenstruktur zu modifizieren.
  • Bei dem erfindungsgemäßen Verfahren wird ein reaktiver Sputterätzprozess durchgeführt, um die Oberflächenstruktur der GeSe-Schicht der aktiven Matrixmaterialschicht zu reinigen. Dabei werden die chemischen Bindungen der Oberflächenstruktur der GeSe-Schicht reorganisiert und insbesondere das überschüssige, schwach gebundene oder in Clustern angelagerte Selen entfernt. Aus der Anwendung dieser reaktiven Sputterätzmethode ergibt sich der Vorteil, dass nur die Oberfläche der GeSe-Schicht durch die Plasmastrahlung und durch die relativ niedrige kinetische Energie der Sputterionen kurzzeitig erhitzt wird, wodurch eine unerwünschte Aufheizung des gesamten Speicherelementes vermieden werden kann.
  • Die Energie der Sputterteilchen, die durch die Biasspannung erzeugt wird, mit dem das Substrat bzw. die GeSe-Schicht beaufschlagt wird, liegt im Bereich von wenigen eV und lässt sich kontrolliert einstellen. Die auf die GeSe-Schicht auftreffenden Sputterteilchen lösen in der Mehrzahl schwächer gebundene Selen- und Ge-Atome sowie Selencluster, aber auch unerwünschte Verunreinigungen aus der Oberfläche der GeSe-Schicht und verbessern damit deren Oberflächenstruktur. Dies führt zu einer Verbesserung der Adhäsion, der in einem darauffolgenden Prozessschritt aufzubringenden Ag-Dotierschicht.
  • Da das Sputterätzen ein Plasmaverfahren ist, wird hierbei auch die GeSe-Schichtoberfläche teilweise mit im Plasma generierten Photonen im UV-Bereich bestrahlt. Diese Bestrahlung aktiviert die Schichtoberfläche der GeSe-Schicht durch die Zuführung von potentieller Energie, wodurch die Sauerstoff- oder Wasserstoff-Ionen aus dem Reaktivgas/Sputtergasgemisch leichter eine flüchtige Selenverbindung mit dem Selen an der Oberfläche der GeSe-Schicht bilden können.
  • In besonders vorteilhafter Weise kann der oben beschriebene Prozess des erfindungsgemäßen Verfahrens ohne eine Unterbrechung des Vakuums mit dem gleichen Equipment der Beschichtungsanlage unmittelbar anschließend an die Abscheidung der GeSe-Schicht durchgeführt werden. Ebenso kann die Ag-Dotierschicht ohne Unterbrechung in einem nachfolgenden Prozessschritt abgeschieden werden. Daraus ergibt sich ein weiterer Vorteil der Methode nach der vorliegenden Erfindung, da hiermit keine durch eine Unterbrechung des Vakuums verursachte Belegung der GeSe-Schichtoberfläche mit Verunreinigungen eintreten kann. Somit liegen optimale Bedingungen für die homogene Schichtbildung der Ag-Dotierschicht vor, wobei die Bildung von AgSe-Clustern verhindert wird.
  • Im Unterschied zu den oben beschriebenen Verfahren nach dem Stand der Technik wird folglich bei dem Verfahren nach der vorliegenden Erfindung während eines Prozessschrittes nach der Bildung der aktiven Matrixmaterialschicht bzw. keine neue Schicht auf der GeSe-Schicht abgeschieden, sondern zunächst die selenreiche Oberflächenschicht mittels reaktivem Sputterätzen abgetragen, um die Bildung von AgSe-Konglomeraten in der nachfolgend abzuscheidenden Ag-Dotierschicht zu verhindern.
  • Dem erfindungsgemäßen Verfahren liegen im Wesentlichen drei Prozessmechanismen zugrunde, die mittels dieser Methode eingesetzt werden, um die GeSe-Schichtoberfläche derart vorzubehandeln, dass die nachfolgende Ag-Dotierschicht homogen abgeschieden wird, ohne dabei störende Konglomerate zu bilden. Der erste Prozessmechanismus erfolgt in einem Rücksputterprozess, bei dem durch Impulsübertragung der eindringenden Sputter-Ionen, Oberflächenatome d.h. sowohl Germanium-Atome als auch Selen-Atome sowie Verunreinigungsatome gleichermaßen aus der Oberfläche herausgelöst werden. Dadurch wird die Oberfläche der GeSe-Schicht gereinigt und reorganisiert, sodass bessere Voraussetzungen für eine homogene Schichtbildung der nachfolgenden Ag-Dotierschicht auf der Oberfläche der GeSe-Schicht geschaffen werden.
  • Der zweite Prozessmechanismus des erfindungsgemäßen Verfahrens betrifft die Oberflächenaktivierung der GeSe-Schicht, d.h. die Aktivierung der Oberflächen-Atome durch die energiereiche Plasmastrahlung und insbesondere durch deren UV-Anteil. Durch diese Anregung werden die Oberflächenatome aktiviert, so dass sie über ausreichende potentielle Energie verfügen, um eine Verbindung mit den Atomen des Reaktivgases bzw. Sputtergases eingehen können.
  • Der dritte Prozessmechanismus des erfindungsgemäßen Verfahrens liegt in der Verwendung von Sauerstoff oder Wasserstoff als Sputter- und Reaktivgas. Die mit niedrigerer Energie auf die GeSe-Schicht auftreffenden Sputter-Ionen lagern sich hauptsächlich in Lagen nahe der Oberfläche der GeSe-Schicht an, reagieren dort insbesondere mit schwach gebundenen Selenatomen zu flüchtigem Selenoxid oder Selenwasserstoff. Auf diese Weise wird überschüssiges und schwach gebundenes Selen auch in Konglomeratform von der Oberfläche der GeSe-Schicht entfernt. Ohne die Bildung von flüchtigem Selenoxid oder Selenwasserstoff würden die betreffenden Selenatome zur Clusterbildung mit den Ag-Atomen der Dotierschicht zur Verfügung stehen. Das erfindungsgemäße Verfahren ist ebenso anwendbar auf beliebige, andere selenhaltige, glasartige Materialien in Dünnschichtform.
  • In einer Sputterbeschichtungsanlage, wie z.B. der Anlage ZV 6000 der Fa. Leybold oder ähnlichen Anlagen der Fa. KDF, können ohne Unterbrechung des Vakuums drei verschiedene sogenannte Sputtertargets genutzt werden. Die für das erfindungsgemäße Herstellungsverfahren verwendeten Wafer bzw. Substrate weisen vorzugsweise bereits Strukturen für eine W-Bottomelektrode und vias in der Isolatorschicht mit den entsprechenden Dimensionen auf. Gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens wird in einem ersten Prozessschritt die GeSe-Schicht mittels rf-Magnetronsputtern eines GeSe-Verbindungstargets in die vias des Speicherelementes abgeschieden. Dazu wird üblicherweise Argon als Sputtergas bei einem Druck von etwa 4 bis 7 × 10–3 mbar und einer HF-Sputterleistung im dem Bereich von etwa 1 bis 3 kW verwendet. Die dabei erzeugte Schichtdicke der GeSe-Schicht beträgt etwa 50 nm.
  • In einem nachfolgenden Prozessschritt, der ein kennzeichnendes Merkmal des Verfahrens nach der vorliegenden Erfindung darstellt, wird an das Substrat bzw. an das Speicherelement mit der GeSe-Schicht eine Biasspannung von etwa 300 bis 500 V angelegt. Auf diese Weise stellt die GeSe-Schicht selbst das sogenannte Target dar, das während des reaktiven Sputterätzprozesses abgetragen wird. Die Biasspannung ist hierbei so niedrig gewählt, damit die Sputter-Ionen nicht tiefer in die GeSe-Schicht eindringen können. Das Prozessgas kann dabei aus reinem Sauerstoff, Wasserstoff oder auch aus einem Ar/O2, Ar/H2 bestehen. Alternativ ist auch jedes andere Edelgas/Reaktivgasgemisch einsetzbar, das zur Bildung einer flüchtigen Selenverbindung führt.
  • Um die Ätzwirkung des reaktiven Sputterätzprozesses zu erhöhen, kann ein etwas höherer Gasdruck, vorzugsweise bis in den Bereich von einigen 10–2 bis 3 × 10–3 mbar gewählt werden. Ziel dieses Prozessschritts ist es, die Oberfläche der GeSe-Schicht zu modifizieren, d.h. Fremdatome und insbesondere Selenanreicherungen davon zu entfernen. Deshalb kann die aktive Sputterzeit auf wenige Minuten beschränkt werden und liegt vorzugsweise in dem Bereich von 1 bis 3 Minuten. Während dieses Prozessschritts liegt am GeSe-Verbindungstarget kein Potential an.
  • Mit diesen Prozessschritten wird aufgrund der Kombination des Herauslösens der Se-Atome durch mechanische Impulsübertragung der Edelgas- oder Reaktivgas-Ionen und durch die chemische Reaktion des Reaktivgases mit dem Selen zu einer flüchtigen Selenverbindung eine Schichtdicke von etwa 2 nm bis 5 nm abgetragen. Als Ergebnis des erfindungsgemäßen Verfahrens ist an der neu geschaffenen GeSe-Schichtoberfläche das Selen fest in Valenzbindungen gebunden und nicht mehr in ausreichender Konzentration für die Bildung eines Konglomerats mit der anschließend aufgetragenen Ag-Dotierschicht vorhanden.
  • Zur Abscheidung der Ag-Dotierschicht im nachfolgenden Prozessschritt wird das Gasgemisch, das während des oben erläuterten Sputterätzverfahrens verwendet wurde, bzw. das reine Reaktivgas aus dem Prozessierungsraum der Sputterbeschichtungsanlage abgepumpt und ein Edelgas eingelassen, das für den Sputterprozess benutzt wird, mit dem die Ag-Dotierschicht abgeschieden wird. Hierzu wird üblicherweise ein dc-Magnetronsputterprozess mit einem Ag-Elementtarget durchgeführt. Als Sputterparameter werden dabei in der Regel Argon (oder ein anderes Edelgas) als Sputtergas bei einem Druck von etwa 4 bis 7 × 10–3 mbar und eine dc-Sputterleistung im Bereich von etwa 1 bis 3 kW verwendet.
  • Mit Hilfe des oben beschriebenen mehrteiligen Prozesses ist es möglich, die GeSe-Schicht eines CBRAM-Schaltelements bzw. eines CBRAM-Halbleiterspeichers in einer einzigen Sputterbeschichtungsanlage und ohne Zwischenbelüftung abzuscheiden, d.h. reaktiv zu sputterätzen und die Ag-Dotierschicht homogen, ohne eine Ag-Konglomeratbildung auf der Oberfläche der GeSe-Schicht abzuscheiden.
    •
  • Im Folgenden wird die Erfindung anhand eines bevorzugten Ausführungsbeispiels und der beigefügten Zeichnung erläutert. 1 zeigt den schematischen Aufbau einer CBRAM-Speicherzelle eines restistiv schaltenden CBRAM-Halbleiterspeichers, während des Herstellungsverfahrens nach einer bevorzugten Ausführungsform der vorliegenden Erfindung. Dabei ist der Zustand bzw. der Aufbau gezeigt, den die CBRAM-Speicherzelle zu dem Zeitpunkt des reaktiven Sputterätzverfahrens aufweist, das ein kennzeichnendes Merkmal des erfindungsgemäßen Verfahrens darstellt.
  • Die in der Zeichnung gezeigte CBRAM-Speicherzelle umfasst einen Schichtenstapel aus Materialschichten, die auf einem Substrat aufgebaut sind und in mehreren Verfahrensschritten hergestellt werden. Die unterste Schicht stellt eine erste Elektrode bzw. Bottomelektrode 1 dar, während die oberste Schicht aus einer zweiten Elektrode bzw. Topelektrode (nicht dargestellt) besteht. Da die Zeichnung die CBRAM-Speicherzelle während des Herstellungsverfahrens in einem Zustand vor der Erzeugung der zweiten Elektrode bzw. Topelektrode zeigt, ist diese nicht dargestellt. Nach Beendigung des Herstellungsverfahrens ist die CBRAM-Speicherzelle über die beiden Elektroden oberhalb und unterhalb des Schichtenstapels mit den elektrischen Zuleitungen, den Spalten- und Zeilenzuleitungen bzw. Wort- und Bitleitungen des Halbleiterspeichers verbunden. Die Elektroden 1 werden üblicherweise jeweils in eine Sputterverfahren unter Verwendung eines Ag-Sputtertargets aus Silber hergestellt.
  • Nach der Erzeugung der ersten Elektroden 1 wird eine aktive Matrixmaterialschicht mit einer GeSe-Schicht 4 abgeschieden. Die Matrixmaterialschicht bzw. GeSe-Schicht 4 wird in einem späteren Abschnitt der Herstellungsverfahrens mit Silber-Ionen als mobiles Material dotiert und weist eine amorphe, micromorphe oder mikrokristalline Struktur auf. Dazu wird auf der GeSe-Schicht 4 eine Ag-Dotierschicht (nicht dargestellt) aufgetragen, die der Dotierung der Matrixmaterialschicht 3 mit Silber-Ionen dient, und auf die Dotierschicht folgt dann die Schicht der zweiten Elektrode (nicht dargestellt).
  • Die für das erfindungsgemäße Verfahren verwendeten Wafer weisen vorzugsweise bereits vorbereitete Strukturen für eine W-Bottomelektrode und entsprechende vias in der Isolatorschicht mit den benötigen Dimensionen auf. In 1 ist die Einlagerung des aktiven Matrixmaterials bzw. der GeSe-Schicht 4 in dem via eines CBRAM-Speicherelements zu erkennen. Die Materialschichten der CBRAM-Speicherzelle sind lateral jeweils von einem Dielektrikum 2 und 3 begrenzt, um ein seitliches Ausdiffundieren der Materialschichten zu verhindern.
  • Bei der Abscheidung der Ag-Dotierschicht auf der GeSe-Schicht 4 kann es in Oberflächenlagen 5 der GeSe-Schicht 4 zur Bildung von störenden Konglomeraten kommen, welche die Funktion der CBRAM-Speicherzelle beeinträchtigen. die durch das Verfahren nach der vorliegenden Erfindung vermieden werden.
  • Gemäß dem erfindungsgemäßen Verfahren werden diese Nachteile vermieden, indem nach der Erzeugung der GeSe-Schicht 4 ein reaktiver Sputterätzprozess durchgeführt wird, bei dem die Oberflächenschicht 5 der GeSe-Schicht 4 zumindest teilweise abgetragen wird, um die Oberflächenstruktur der GeSe-Schicht 4 bzw. der aktiven Matrixmaterialschicht zu modifizieren. Dabei werden chemische Bindungen der Oberflächenstruktur der GeSe-Schicht 4 reorganisiert und insbesondere das überschüssige, schwach gebundene oder in Clustern angelagerte Selen entfernt.
  • Die während des reaktiven Sputterätzprozessschritts auf die Oberfläche 5 der GeSe-Schicht 4 auftreffenden Sputterteilchen lösen in der Mehrzahl schwächer gebundene Selen- und Germanium-Atome sowie Selencluster, aber auch unerwünschte Verunreinigungen aus den Oberflächenlagen 5 der GeSe-Schicht 4 und verbessern damit deren Oberflächenstruktur. Dabei entstehen beispielsweise reaktiv gesputterte Teilchen von Se, SeOx, H2Se und Ge. Die Ablösung schwach gebundener Selen- und Germanium-Atome, Selenclustern und Verunreinigungen aus der Oberfläche 5 der GeSe-Schicht 4 ist in der Zeichnung durch die Pfeile 6 angedeutet.
  • Beim reaktiven Sputterätzen wird aufgrund der Kombination des Herauslösens der Se-Atome durch mechanische Impulsübertragung der Edelgas- oder Reaktivgas-Ionen und durch die chemische Reaktion des Reaktivgases mit dem Selen zu einer flüchtigen Selenverbindung werden die Oberflächenlagen 5 der GeSe-Schicht 4 zumindest teilweise abgetragen, was in der Zeichnung durch die gestrichelte Linie an den Oberflächenlagen 5 der GeSe-Schicht 4 wiedergegeben wird.
  • Als Ergebnis des erfindungsgemäßen Verfahrens ist an der neu geschaffenen GeSe-Schichtoberfläche 5 das Selen fest in Valenzbindungen gebunden und nicht mehr in ausreichender Konzentration für die Bildung eines Konglomerats mit der anschließend aufgetragenen Ag-Dotierschicht vorhanden. Dies führt zu einer Verbesserung der Adhäsion, der in einem darauffolgenden Prozessschritt aufzubringenden Ag-Dotierschicht, was die Schalteigenschaften der CBRAM-Speicherzelle insgesamt verbessert.
    • 1
    erste Elektrode bzw. Bottomelektrode
    2
    Dielektrikum
    3
    Dielektrikum
    4
    GeSe-Schicht bzw. aktives Matrixmaterial
    5
    Oberflächenlagen der GeSe-Schicht
    6
    reaktiv gesputterte Teilchen von Se, SeOx, H2Se und Ge

Claims (21)

  1. Verfahren zur Herstellung eines resistiv schaltenden CBRAM-Halbleiterspeichers, bei dem eine aktive Matrixmaterialschicht bzw. eine GeSe-Schicht (4) erzeugt wird, das durch elektrochemische Schaltvorgänge in einen mehr oder weniger elektrisch leitfähigen Zustand versetzbar ist; dadurch gekennzeichnet, dass nach der Erzeugung der aktiven Matrixmaterialschicht bzw. GeSe-Schicht (4) ein reaktiver Sputterätzprozess durchgeführt wird, bei dem die Oberflächenschicht (5) der aktiven Matrixmaterialschicht bzw. der GeSe-Schicht (4) zumindest teilweise abgetragen wird, um deren Oberflächenstruktur zu modifizieren.
  2. Verfahren nach Anspruch 1, wobei mittels des reaktiven Sputterätzprozesses die Oberflächenstruktur der GeSe-Schicht (4) und chemische Bindungen darin reorganisiert und insbesondere das überschüssige, schwach gebundene oder in Clustern angelagerte Selen entfernt werden.
  3. Verfahren nach einem der Ansprüche 1 oder 2, wobei nach dem reaktiven Sputterätzprozess auf der gereinigten Oberflächenschicht (5) der GeSe-Schicht (4) eine Ag-Dotierschicht im Wesentlichen ohne die Bildung von AgSe-Konglomeraten erzeugt wird.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei chemische Bindungen in der Oberflächenstruktur der GeSe-Schicht (4) reorganisiert und insbesondere überschüssiges, schwach gebundenes oder in Clustern angelagertes Selen entfernt wird.
  5. Verfahren nach einem der vorangehenden Ansprüche, wobei die GeSe-Schicht (4) zumindest zeitweise mit einer Biasspannung, vorzugsweise in einem Bereich von etwa 300 bis 500 V beaufschlagt wird, die vorzugsweise kontrolliert einstellbar ist und im Bereich von einigen eV liegt.
  6. Verfahren nach Anspruch 5, wobei die bei dem reaktiven Sputterprozess verwendeten Sputterteilchen die kinetische Energie aufnehmen, die durch die Biasspannung bestimmt wird, die an der GeSe-Schicht (4) anliegt.
  7. Verfahren nach einem der vorangehenden Ansprüche, wobei zumindest einige Teilschritte des Verfahrens zur Reinigung bzw. Modifizierung der Oberfläche der GeSe-Schicht (4) unmittelbar nach Erzeugung der GeSe-Schicht (4) und ohne eine Unterbrechung des Vakuums bzw. ohne Zwischenbelüftung im Prozessierungsraum einer Sputterbeschichtungsanlage durchgeführt werden.
  8. Verfahren nach einem der vorangehenden Ansprüche, wobei nach der Durchführung des reaktiven Sputterätzens ohne Unterbrechung des Vakuums bzw. ohne Zwischenbelüftung im Prozessierungsraum der Sputterbeschichtungsanlage in einem nachfolgenden Prozessschritt eine Ag-Dotierschicht auf der GeSe-Schicht (4) abgeschieden wird.
  9. Verfahren nach einem der vorangehenden Ansprüche, wobei eine Oberflächenaktivierung bzw. eine Aktivierung der Oberflächen-Atome der GeSe-Schicht (4) durch eine energiereiche Plasmastrahlung, insbesondere durch deren UV-Anteil erfolgt.
  10. Verfahren nach einem der vorangehenden Ansprüche, wobei durch Impulsübertragung der eindringenden Sputter-Ionen Oberflächenatome, insbesondere Germanium-Atome, Selen-Atome sowie Verunreinigungsatome, aus der Oberfläche der GeSe-Schicht (4) herausgelöst werden.
  11. Verfahren nach einem der vorangehenden Ansprüche, wobei vorzugsweise mit niedrigerer Energie auf die GeSe-Schicht (4) gerichtete Sputter-Ionen zumindest teilweise in Lagen nahe der Oberfläche der GeSe-Schicht (4) angelagert werden, um dort insbesondere mit schwach gebundenen Selenatomen zu flüchtigem Selenoxid oder Selenwasserstoff zu reagieren.
  12. Verfahren nach einem der vorangehenden Ansprüche, wobei die GeSe-Schicht (4) mittels rf-Magnetronsputtern eines GeSe-Verbindungstargets vorzugsweise mit einer Schichtdicke von etwa 50 nm erzeugt wird.
  13. Verfahren nach Anspruch 12, wobei beim rf-Magnetronsputtern Argon als Sputtergas vorzugsweise bei einem Druck von etwa 4 bis 7 × 10–3 mbar und einer HF-Sputterleistung im dem Bereich von etwa 1 bis 3 kW verwendet wird.
  14. Verfahren nach einem der vorangehenden Ansprüche, wobei ein Reaktivgas-/Sputtergas verwendet wird, das mit dem Selen an der Oberfläche der GeSe-Schicht (4) eine flüchtige Selenverbindung bilden.
  15. Verfahren nach einem der vorangehenden Ansprüche, wobei ein Reaktivgas-/Sputtergas mit Sauerstoff- oder Wasserstoff-Ionen, insbesondere reinen Sauerstoff, Wasserstoff oder Ar/O2, Ar/H2 enthaltendes Reaktivgas/Sputtergas verwendet wird.
  16. Verfahren nach einem der vorangehenden Ansprüche, wobei der reaktive Sputterätzprozess bei einem Gasdruck in dem Bereich von 10–2 bis 3 × 10–3 mbar durchgeführt wird.
  17. Verfahren nach einem der vorangehenden Ansprüche, wobei die aktive Sputterzeit wenige Minuten beträgt und vorzugsweise in dem Bereich von 1 bis 3 Minuten liegt.
  18. Verfahren nach einem der vorangehenden Ansprüche, wobei während des reaktiven Sputterätzprozesses die GeSe-Schicht (4) um eine Schichtdicke von etwa 2 nm bis 5 nm abgetragen wird.
  19. Verfahren nach einem der vorangehenden Ansprüche, wobei zur Erzeugung der Ag-Dotierschicht ein dc-Magnetronsputterprozess mit einem Ag-Elementtarget, vorzugsweise mit Argon als Sputtergas bei einem Druck von etwa 4 bis 5 × 10–3 mbar und eine dc-Sputterleistung im Bereich von etwa 1 bis 3 kW verwendet wird.
  20. Verfahren nach einem der vorangehenden Ansprüche, wobei die GeSe-Schicht (4) in vorgefertigte vias auf einem Substrat abgeschieden wird.
  21. System mit einem Speicherbauelement, das mindestens einen Halbleiterspeicher umfasst, die nach einem der vorangehenden Ansprüche hergestellt wurden.
DE102004047630A 2004-09-30 2004-09-30 Verfahren zur Herstellung eines CBRAM-Halbleiterspeichers Withdrawn DE102004047630A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004047630A DE102004047630A1 (de) 2004-09-30 2004-09-30 Verfahren zur Herstellung eines CBRAM-Halbleiterspeichers
US11/238,117 US7718537B2 (en) 2004-09-30 2005-09-29 Method for manufacturing a CBRAM semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004047630A DE102004047630A1 (de) 2004-09-30 2004-09-30 Verfahren zur Herstellung eines CBRAM-Halbleiterspeichers

Publications (1)

Publication Number Publication Date
DE102004047630A1 true DE102004047630A1 (de) 2006-04-13

Family

ID=36088694

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004047630A Withdrawn DE102004047630A1 (de) 2004-09-30 2004-09-30 Verfahren zur Herstellung eines CBRAM-Halbleiterspeichers

Country Status (2)

Country Link
US (1) US7718537B2 (de)
DE (1) DE102004047630A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006011461A1 (de) * 2006-03-13 2007-09-27 Infineon Technologies Ag Elektrische Struktur mit einer Festkörperelektrolytschicht, Speicher mit einer Speicherzelle und Verfahren zum Herstellen der elektrischen Struktur
DE102008016522B4 (de) * 2007-01-04 2015-02-12 International Business Machines Corporation Phasenwechselspeicherzelle mit Phasenwechsel-Speichermaterial mit begrenztem Widerstand, Verfahren zur Herstellung einer deratigen Speicherzelle und integrierte Schaltung mit entsprechender Speicherzelle

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8038850B2 (en) * 2006-06-23 2011-10-18 Qimonda Ag Sputter deposition method for forming integrated circuit
US8426839B1 (en) 2009-04-24 2013-04-23 Adesto Technologies Corporation Conducting bridge random access memory (CBRAM) device structures
US9401472B1 (en) 2010-09-23 2016-07-26 Adesto Technologies Corporation Programmable impedance elements and devices that include such elements
US8524599B2 (en) 2011-03-17 2013-09-03 Micron Technology, Inc. Methods of forming at least one conductive element and methods of forming a semiconductor structure
US9048415B2 (en) 2012-01-11 2015-06-02 Micron Technology, Inc. Memory cells including top electrodes comprising metal silicide, apparatuses including such cells, and related methods
CN105474420B (zh) 2013-03-15 2018-12-14 Adesto技术公司 具有半金属或半导体电极的非易失性存储器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4276368A (en) * 1979-05-04 1981-06-30 Bell Telephone Laboratories, Incorporated Photoinduced migration of silver into chalcogenide layer
DE3344491A1 (de) * 1983-12-06 1985-06-20 Heinrich-Hertz-Institut für Nachrichtentechnik Berlin GmbH, 1000 Berlin Verfahren zur herstellung eines halbleiterbauelements mit durch reaktives aetzen erzeugten strukturen
DE69023786T2 (de) * 1989-03-17 1996-06-13 Fuji Xerox Co Ltd Optischer Aufzeichnungsträger.
US20030045049A1 (en) * 2001-08-29 2003-03-06 Campbell Kristy A. Method of forming chalcogenide comprising devices
WO2003065456A2 (en) * 2002-01-31 2003-08-07 Micron Technology, Inc. Methods of forming non-volatile resistance variable devices and methods of forming silver selenide comprising structures
US20030209971A1 (en) * 2000-02-11 2003-11-13 Kozicki Michael N. Programmable structure, an array including the structure, and methods of forming the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565365A (en) * 1978-11-07 1980-05-16 Nippon Telegr & Teleph Corp <Ntt> Pattern forming method
US4368099A (en) * 1982-02-05 1983-01-11 Rca Corporation Development of germanium selenide photoresist
US6344116B2 (en) * 1985-11-19 2002-02-05 Raymond M. Warner, Jr. Monocrystalline three-dimensional integrated-circuit technology
CN100355058C (zh) * 2001-05-04 2007-12-12 东京毅力科创株式会社 具有连续沉积和蚀刻的电离pvd
US6813178B2 (en) * 2003-03-12 2004-11-02 Micron Technology, Inc. Chalcogenide glass constant current device, and its method of fabrication and operation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4276368A (en) * 1979-05-04 1981-06-30 Bell Telephone Laboratories, Incorporated Photoinduced migration of silver into chalcogenide layer
DE3344491A1 (de) * 1983-12-06 1985-06-20 Heinrich-Hertz-Institut für Nachrichtentechnik Berlin GmbH, 1000 Berlin Verfahren zur herstellung eines halbleiterbauelements mit durch reaktives aetzen erzeugten strukturen
DE69023786T2 (de) * 1989-03-17 1996-06-13 Fuji Xerox Co Ltd Optischer Aufzeichnungsträger.
US20030209971A1 (en) * 2000-02-11 2003-11-13 Kozicki Michael N. Programmable structure, an array including the structure, and methods of forming the same
US20030045049A1 (en) * 2001-08-29 2003-03-06 Campbell Kristy A. Method of forming chalcogenide comprising devices
WO2003065456A2 (en) * 2002-01-31 2003-08-07 Micron Technology, Inc. Methods of forming non-volatile resistance variable devices and methods of forming silver selenide comprising structures

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006011461A1 (de) * 2006-03-13 2007-09-27 Infineon Technologies Ag Elektrische Struktur mit einer Festkörperelektrolytschicht, Speicher mit einer Speicherzelle und Verfahren zum Herstellen der elektrischen Struktur
DE102006011461B4 (de) * 2006-03-13 2008-08-28 Infineon Technologies Ag Elektrische Struktur mit einer Festkörperelektrolytschicht, programmierbare Struktur, Speicher mit einer Speicherzelle und Verfahren zum Herstellen der elektrischen Struktur
DE102008016522B4 (de) * 2007-01-04 2015-02-12 International Business Machines Corporation Phasenwechselspeicherzelle mit Phasenwechsel-Speichermaterial mit begrenztem Widerstand, Verfahren zur Herstellung einer deratigen Speicherzelle und integrierte Schaltung mit entsprechender Speicherzelle

Also Published As

Publication number Publication date
US20060068528A1 (en) 2006-03-30
US7718537B2 (en) 2010-05-18

Similar Documents

Publication Publication Date Title
DE102005005325B4 (de) Verfahren zur Herstellung einer resistiv schaltenden nicht-flüchtigen Speicherzelle
DE102005005938B4 (de) Resistives Speicherelement mit verkürzter Löschzeit, Verfahren zur Herstellung und Speicherzellen-Anordnung
DE102004020297B4 (de) Verfahren zur Herstellung resistiv schaltender Speicherbauelemente
DE102007004639B4 (de) Verfahren zum Herstellen einer Festkörperelektrolyt-Speichervorrichtung sowie Festkörperelektrolyt-Speichervorrichtung
DE102008012339B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer Speicherzelle, Halbleitervorrichtung, Halbleiter-Prozessierungsvorrichtung, integrierter Schaltkreis mit einer Speicherzelle
DE60216942T2 (de) Herstellung von nichtflüchtigen widerstandsveränderlichen bauelementen sowie programmierbarer speicherzellen
DE102004046392A1 (de) Halbleiterspeicher
DE112010003853B4 (de) Widerstandsschalten in stickstoffdotiertem MgO mittels einer Einheit, einem Verfahren zum Betreiben der Einheit und Verfahren zur Verwendung mit einem Widerstandsschaltelement
DE60320373T2 (de) Herstellungsverfahren für nichtflüchtige widerstandsveränderbare bauelemente und herstellungsverfahren für silber-selenide beinhaltende strukturen
DE10339070B4 (de) Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher
DE102005012047A1 (de) Festkörperelektrolyt-Speicherelement und Verfahren zur Herstellung eines solchen Speicherlements
EP1687855B1 (de) Integrierter halbleiterspeicher und verfahren zum herstellen eines integrierten halbleiterspeichers
DE102006038077A1 (de) Speicherzellen mit einer Anode aufweisend Interkalationsmaterial und Metall-Spezies, die darin aufgelöst sind
DE102004041905A1 (de) Reaktiver Sputterprozess zur Optimierung der thermischen Stabilität dünner Chalkogenidschichten
DE102004040751A1 (de) Resistiv schaltende nicht-flüchtige Speicherzelle auf der Basis von Alkali-Ionendrift
DE102006048384A1 (de) Schichtstrukturen mit Chalkogenid-Materialien
DE102004046804B4 (de) Resistiv schaltender Halbleiterspeicher
DE102004056973A1 (de) Herstellungsverfahren mit selbstjustierter Anordnung von Festkörperelektrolyt-Speicherzellen minimaler Strukturgröße
DE102007001222A1 (de) Festkörperelektrolyt-Speichervorrichtung
DE112018003217B4 (de) Memristives Bauelement auf Grundlage eines reversiblen Transfers interkalierter Ionen zwischen zwei metastabilen Phasen und Verfahren zum Betreiben desselben
DE102016103493A1 (de) Materialien und komponenten in phasenänderungsspeichervorrichtungen
DE102006028977B4 (de) Sputterdepositions-Vorrichtung
DE102004047630A1 (de) Verfahren zur Herstellung eines CBRAM-Halbleiterspeichers
DE102020119950A1 (de) Resistive speicherzelle mit einer schaltschicht mit einem oder mehreren dotanden
DE102004037450A1 (de) Schalt- bzw. Verstärker-Bauelement, insbesondere Transistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8139 Disposal/non-payment of the annual fee