DE102006022254A1 - Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten - Google Patents
Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten Download PDFInfo
- Publication number
- DE102006022254A1 DE102006022254A1 DE102006022254A DE102006022254A DE102006022254A1 DE 102006022254 A1 DE102006022254 A1 DE 102006022254A1 DE 102006022254 A DE102006022254 A DE 102006022254A DE 102006022254 A DE102006022254 A DE 102006022254A DE 102006022254 A1 DE102006022254 A1 DE 102006022254A1
- Authority
- DE
- Germany
- Prior art keywords
- copper
- semiconductor
- semiconductor device
- system carrier
- plastic housing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49586—Insulating layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/2405—Shape
- H01L2224/24051—Conformal with the semiconductor or solid-state device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/24246—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48647—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48747—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/48847—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01016—Sulfur [S]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Die Erfindung betrifft ein Halbleiterbauteil (1) mit in Kunststoffgehäusemasse (3) eingebetteten Halbleiterbauteilkomponenten (4). Die Halbleiterbauteilkomponenten (4) sind teilweise kupferhaltig oder weisen kupferhaltige Beschichtungen (5) und/oder Beschichtungsstrukturen auf. Die kupferhaltigen Bereiche (7) der Halbleiterbauteilkomponenten (4) weisen eine Haftvermittlungsschicht (8) mit Kupfer(II)-Oxid-Whiskern auf den mit der Kunststoffgehäusemasse (3) in Kontakt stehenden Oberflächen (9) auf.
Description
- Die Erfindung betrifft ein Halbleiterbauteil mit in eine Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, wobei die Oberflächen der Halbleiterbauteilkomponenten teilweise eine Haftvermittlungsschicht aufweisen. Ferner betrifft die Erfindung ein Verfahren zur Herstellung von Halbleiterbauteilen, Systemträgern und einer derartigen Haftvermittlungsschicht.
- Eine mangelnde Haftung zwischen einem Systemträger und der Kunststoffgehäusemasse führt bei Halbleiterbauteilen dazu, dass sich Feuchtigkeit in der Grenzschicht zwischen Systemträger und Kunststoffgehäusemasse ansammelt. Diese Feuchtigkeit expandiert schlagartig, wenn das Halbleiterbauteil beim Auflöten auf eine Leiterplatte in kürzester Zeit von Raumtemperatur auf Temperaturen bis 260°C aufgeheizt wird. Folge der schlagartigen Expansion des Feuchtigkeitsgehalts sind Risse und/oder Brüche in dem Kunststoffgehäuse des Halbleiterbauteils, was als "Popcorn-Effekt" bezeichnet wird.
- Um diesen Popcorn-Effekt zu verhindern, muss das Ansammeln von Feuchtigkeit in der Grenzschicht zwischen Halbleiterbauteilkomponenten und Kunststoffgehäusemasse verhindert werden. Das Ansammeln der Feuchtigkeit kann durch Verbesserung der Haftung zwischen den Oberflächen der Halbleiterbauteilkomponenten und der Oberfläche der Kunststoffgehäusemasse reduziert werden. Es sind verschiedene Ansätze bekannt, um diese Haftung zu verbessern. Aus der US-5,554,569 ist ein Verfahren zur mechanischen Aufrauung der Oberfläche eines Flachleiter rahmens bekannt. Die aufgeraute Oberfläche ermöglicht eine Verzahnung mit der Kunststoffgehäusemasse und somit eine bessere Haftung. Dieses Verfahren ist jedoch in seiner Durchführung schwierig und kostenintensiv.
- In der Druckschrift H.Y. Lee u.a. "Failure paths at copperbase leadframe/epoxy molding compound interfaces", Journal of Material Science 37, 2002, Seiten 4247 bis 4257 werden in einer heißen Natronlaugelösung auf Flachleiterrahmen aus Kupfer Kupfer(II)Oxid- und Kupfer(I)Oxidschichten hergestellt und ihre Haftvermittlungseigenschaften zu einer Kunststoffgehäusemasse untersucht, wobei die Umsetzung in die praktische Fertigung von Halbleiterbauelementen nicht unproblematisch ist, da hier die Haftvermittlungsschicht auf nasschemischen Techniken beruht, was die Gefahr von Feuchtigkeitseinschlüssen nicht mindert.
- In der Druckschrift Kilwon Cho u.a. "Effect of the microstructure of copper oxide on the adhesion behavior of epoxy/copper leadframe joints", J. Adhesion Sci. Technol., Vol. 14, Seiten 1333 bis 1353, (2000) werden Plättchen aus Kupfer thermisch oxidiert und Kupfer(II)Oxid- und Kupfer(I)Oxidschichten hergestellt und ihre Haftvermittlungseigenschaften zu einer Kunststoffgehäusemasse untersucht. Dabei wird darauf hingewiesen, dass mit zunehmender thermischer Oxidation eine Umsetzung von Kupfer(I)Oxid in Kupfer(II)Oxid erfolgt und diese Umsetzung eine Haftvermittlung zu einer Kunststoffgehäusemasse ermöglicht, was bei reinen Kupferoberflächen und/oder bei Oberflächen mit einer Kupfer(I)Oxidschicht bisher problematisch ist, weshalb bisher Flachleiterrahmen aus einer Eisennickellegierung mit 42 Gew.% Nickel vorzugsweise eingesetzt werden, deren thermische Oxide die Haftung zu einer Kunststoffgehäusemasse verbessert sicherstellen.
- Es besteht jedoch der Bedarf, in der Weiterentwicklung der Halbleiterbauteile die Grenzflächenstabilität und die Adhäsionsfähigkeit zwischen der weitverbreiteten Kunststoffgehäusemasse aus gefüllten Epoxidharzen und dem Flachleiterrahmen zur Verbesserung der Lebensdauer und der Zuverlässigkeit der Halbleiterbauelemente zu erhöhen und gleichzeitig die Kosten zu minimieren, zumal die Legierungskosten der Eisennickelflachleiterrahmen relativ hoch sind. Außerdem besteht der Bedarf, die elektrische Leitfähigkeit der Flachleiterrahmen gegenüber Eisennickelflachleiterrahmen zu verbessern. Jedoch sind die thermischen Kupfer(I)Oxide als Schwachstelle bei dem Einbetten von Halbleiterbauteilkomponenten in eine Kunststoffgehäusemasse bekannt. Ein weiterer Nachteil besteht darin, dass thermische Kupferoxide auf den Flachleitern eines Kupferflachleiterrahmens eine Bondverbindung behindern.
- Aufgabe der vorliegenden Erfindung ist es deshalb, ein Halbleiterbauteil mit Halbleiterbauteilkomponenten anzugehen, wobei die Halbleiterbauteilkomponenten eine zuverlässige Haftung zu einer sie umgebenden Kunststoffgehäusemasse aufweisen. Diese Haftung zwischen der Kunststoffgehäusemasse und den Halbleiterbauteilkomponenten wie Flachleiterrahmen, Bonddrähten, Verdrahtungsstrukturen, Verdrahtungsfolien und/oder Leiterbahnstrukturen auf Halbleiterchips soll verbessert werden und es sollen kostengünstige Lösungen angegeben werden.
- Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
- Erfindungsgemäß wird ein Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten ge schaffen, wobei die Halbleiterbauteilkomponenten zumindest einen Systemträger, mindestens einen auf einem Chipträger des Systemträgers angeordneten Halbleiterchip und Verbindungselemente umfassen. Die Halbleiterbauteilkomponenten weisen jeweils kupferhaltige Bereiche auf, wobei unter kupferhaltigen Bereichen auch Bereiche mit kupferhaltigen Beschichtungen und/oder Beschichtungsstrukturen verstanden werden. Die kupferhaltigen Bereiche des Sysmtenträgers und weiterer Halbleiterbauteilkomponenten sind von einer Haftvermittlungsschicht mit Kupfer(II)-Oxid-Whiskern auf den mit der Kunststoffgehäusemasse in Kontakt stehenden Oberflächen bedeckt.
- Ein derartiges Halbleiterbauteil hat den Vorteil, dass die Kunststoffgehäusemasse intensiv mit den thermisch gewachsenen Kupfer(II)-Oxid-Whiskern der Oberflächen von Halbleiterbauteilkomponenten verzahnt ist. Die Whiskern können thermisch gewachsen oder nasschemisch erzeugt sein. Thermisch gewachsene Whisker weisen den Vorteil auf, dass sie keinerlei Feuchtigkeit aufweisen. Außerdem haben diese Halbleiterbauteile den Vorteil, dass die für ein Bonden oder für ein Diffusionslöten erforderlichen trockenen thermischen Fügeprozesse auch für das Herstellen der Haftvermittlungsschicht eingesetzt werden können. Es sind somit keine kostspieligen und zusätzlichen halbleitertechnischen Anlagen erforderlich, um eine zuverlässige Haftung zwischen der Kunststoffgehäusemasse und kupferhaltigen Oberflächen der Halbleiterbauteilkomponenten eines Halbleiterbauteils zu schaffen.
- Schließlich können diese nadelförmigen Kristalle in Form von Wiskern des Kupfer(II)-Oxid alle Halbleiterbauteilkomponenten eines Halbleiterbauteils bedecken, die entweder selbst aus einer Kupferlegierung bestehen, oder eine Kupferbeschichtung oder eine Beschichtungsstruktur aus einer Kupferlegierung aufweisen. Da nicht nur die Systemträger eines Halbleiterbauteils Kupferbeschichtungen und Kupferstrukturen aufweisen, sondern auch die Halbleiterchips selbst auf ihrer Oberseite zunehmend anstelle von Aluminiumleiterbahnen Kupferleiterbahnen besitzen, und auch die Bonddrahttechnologie zunehmend auf Kupfer anstelle von Gold- oder Aluminiumdrähten umgestellt wird, ist das Vorsehen einer thermisch gewachsenen Kupfer(II)-Oxid-Whisker aufweisenden Haftvermittlungsschicht eine vorteilhafte Perspektive gegenüber den bisher durch Sonderverfahren, wie galvanische Abscheidung und/oder nasschemische Abscheidung aufgebrachten, bekannten Haftvermittlungsschichten.
- Die Erfindung beschränkt sich nicht nur auf das Verbessern der Haftung zwischen einem Systemträger und einer Kunststoffgehäusemasse, sondern verbessert die Haftung aller kupferhaltigen Halbleiterbauteilkomponenten eines Halbleiterbauteils. Darüber hinaus hat der Gegenstand der vorliegenden Erfindung den Vorteil, dass nun die Kunststoffgehäusemasse aufgrund der innigen mechanischen Verbindung zu den unterschiedlichen Halbleiterbauteilkomponenten zuverlässig den mechanischen Zusammenhalt des Halbleiterbauteils gewährleistet.
- In einer bevorzugten Ausführungsform der Erfindung weist die Haftvermittlungsschicht Kupfer(II)-Oxid-Whisker einer Dicke d zwischen 1 nm ≤ d ≤ 50 nm, vorzugsweise zwischen 3 nm ≤ d ≤ 20 nm auf. Derart filigrane, nadelförmige Kristalle aus CuO bilden filzähnliche Schichten, die aus einer zunächst bei der Oxidation der kupferhaltigen Oberflächen entstehenden Kupfer(I)Oxidschicht herauswachsen. Dabei entstehen Nanokupfer(II)Oxid-Whisker mit einer mittleren Länge l zwischen 5 nm ≤ l ≤ 300 nm, vorzugsweise zwischen 10 nm ≤ l ≤ 100 nm. Derartige Längen l sind optimal für das Ausbilden einer Haftvermittlungsschicht, da sie sich über mehrere hundert Molekularlagen der nadelförmigen Kristalle erstrecken. Je nach dem Grad der Umstrukturierung von Kupfer(I)Oxid zu Kupfer(II)Oxid weist die Haftvermittlungsschicht zwei Schichten auf, wobei die erste Schicht als Grenzschicht zu kupferhaltigen Oberflächen im wesentlichen Kupfer(I)Oxid aufweist und eine zweite, sich daran anschließende Schicht als Grenzschicht zu der Kunststoffgehäusemasse Kupfer(II)Oxid-Whisker besitzt.
- Somit geht die Haftvermittlungsschicht von einer Whisker freien Beschichtung auf der Oberfläche der kupferhaltigen Halbleiterbauteilkomponenten zu einer Kupfer(II)-Oxid-Whisker haltigen Schicht im Übergangsbereich zu der Kunststoffgehäusemasse über. Diese Kupfer(II)-Oxid-Whisker haltige Schicht kann sich mit den herkömmlichen Kunststoffgehäusemassen aus einem Epoxidharz adhäsiv vermischen. Auch ein Polyimidkunststoff kann als Kunststoffgehäusemasse eingesetzt werden und weist eine verbesserte Adhäsion zu den Oberflächen der Halbleiterbauteilkomponenten auf, wenn vorher eine derartige Kupfer(II)-Oxid-Whisker haltige Übergangsschicht gebildet worden ist. Dabei stört es auch nicht, wenn die Kunststoffgehäusemasse, wie in den meisten Fällen, ein keramisches Füllmaterial aufweist. Derartige Kunststoffgehäusemassen sind sehr verbreitet und zeigen Probleme, wenn sie auf reine kupferhaltige Oberseiten von Halbleiterbauteilkomponenten aufgebracht werden sollen. Dabei ist festgestellt worden, dass derartige, herkömmliche Kunststoffgehäusemassen mit keramischen Partikeln als Füllmaterial auf der glatten Oberseite von Kupferleitern oder Kupferflachleitern von Kupferflachleiterrahmen nicht ausreichend haften, so dass eine Delaminationsgefahr besteht, wenn Halbleiterbauteilkomponenten nicht durch eine geeignete Haftvermittlungsschicht verbessert wur den. Zur Verbesserung der Haftvermittlung kann auch die Kunststoffgehäusemasse Kupfer(II)-Oxid aufweisen.
- Von Vorteil ist es auch, wenn das Halbleiterbauteil als Halbleiterbauteilkomponente einen kupferhaltigen und/oder kupferbeschichteten Halbleiterchipträger aufweist. Derartige Halbleiterchipträger dienen dazu, den auf ihnen fixierten Halbleiterchip in Position zu halten, bis entsprechende Verbindungselemente Kontaktflächen auf den Oberseiten der Halbleiterchip mit Kontaktanschlussflächen auf entsprechenden Flachleitern sichergestellt sind.
- Neben dem Systemträger aus einem Flachleiterrahmen mit Flachleitern und Halbleiterchipträger, weist das Halbleiterbauteil vorzugsweise als Halbleiterbauteilkomponente kupferhaltige Verbindungselemente zwischen einem Halbleiterchip und Außenkontakten des Halbleiterbauteils auf. Derartige Verbindungselemente sind vorzugsweise für diese erfindungsgemäße Technologie kupferhaltige oder kupferbeschichtete Bonddrähte, Bondstreifen oder Bondbänder. Da die Bonddrähte, Bondstreifen oder Bondbänder ebenfalls thermisch angebracht werden, kann auch im Rahmen eines derartigen thermischen Bondverfahrens das Aufbringen einer speziellen Haftvermittlungsschicht vorgesehen werden.
- Schließlich ist es darüber hinaus möglich, die kupferhaltigen Leiterbahnen eines Halbleiterchips zu nutzen, um auch im Bereich der Oberseiten des Halbleiterchips eine intensive Verzahnung mit der umgebenden Kunststoffgehäusemasse zu erreichen. Dazu weisen geeignete Halbleiterchips vorzugsweise kupferhaltige Leiterbahnen auf, deren Oberflächen in Kontakt mit der Kunststoffgehäusemasse stehen.
- Ein Systemträger für eine Mehrzahl von Halbleiterbauelementen mit mehreren nacheinander und/oder hintereinander in Zeilen und/oder Spalten angeordneten Halbleiterbauteilpositionen, weist die nachfolgenden Merkmale auf. Zur Aufnahme von Halbleiterbauteilkomponenten besitzt dieser Systemträger einen Chipträger und Flachleiterenden, die innerhalb des Kunststoffgehäuses angeordnet werden sollen. Auf den Chipträgern sind Halbleiterchips vorzugsweise diffusionsgelötet und über diffusionsgelötete oder thermokompressionsgebondete Verbindungselemente stehen die Flachleiterenden elektrisch mit dem Halbleiterchips auf dem Chipträger in Verbindung. Sämtliche kupferhaltigen oberflächennahen Bereiche des Flachleiterrahmens, der Verbindungselemente und der Halbleiterchips weisen die erfindungsgemäße Haftvermittlungsschicht mit Kupfer(II)-Oxid-Whiskern auf, so dass mit entsprechend präparierten Haftvermittlungsschichten ein derartiger Systemträger die bereits oben erwähnten Vorteile aufweist.
- Als Halbleiterchips werden auf dem Systemträger vorzugsweise eine Mehrzahl von signalverarbeitenden Logik- und Speicherhalbleiterchips angeordnet. In einem solchen Fall ergeben sich eine Vielzahl von Bondverbindungen, so dass für eine innige mechanische Verbindung zwischen den Bonddrahtverbindungen und der umgebenden Kunststoffgehäusemasse die Bonddrähte vorzugsweise aus Kupfer hergestellt sind oder eine kupferhaltige Beschichtung besitzen.
- Ganz anders ist ein Systemträger gestaltet, wenn er für eine Mehrzahl von Leistungshalbleiterchips vorgesehen ist. Hier geht es darum, großflächige Kontaktflächen des Halbleiterchips mit entsprechend großflächigen Verbindungselementen zu verbinden und schließlich das Ganze sicher in eine Kunststoffgehäusemasse einzubetten. Dabei ist es von Vorteil, wenn auch hier die Verbindungselemente, welche eine große Fläche umfassen, aus kupferhaltigem Material hergestellt sind, so dass problemlos eine Haftvermittlungsschicht thermisch durch Oxidation auf den kupferhaltigen Oberflächen ausgebildet werden kann. Die weiteren Randbedingungen, wie die Länge der Kupfer(II)-Oxid-Whisker und die Dicke der Kupfer(II)-Oxid-Whisker, sind sowohl für die Leistungshalbleiterbauteile, als auch für die Logik- und/oder Speicherhalbleiterchips unverändert in den oben angegebenen vorteilhaften Bereichen durchführbar.
- Auch die Struktur der Haftvermittlungsschicht unter Beteiligung von Kupfer(I)Oxid im oberflächennahen Bereich der kupferhaltigen Oberflächen und mit dem zunehmenden Anteil von Kupfer(II)Oxid in Form von Whiskern ist für den Systemträger von Vorteil. Sobald nämlich der Systemträger sämtliche, für ein Halbleiterbauteil erforderliche, Halbleiterbauteilkomponenten aufweist, ist der Aufwand, whiskerfreie Oberflächen zu schaffen, nicht mehr erforderlich.
- Um aus einem mit Halbleiterchips und Verbindungselementen bestückten Systemträger nun die erfindungsgemäßen Halbleiterbauteile zu schaffen, ist nach dem Aufbringen der Haftvermittlungsschicht auf alle kupferhaltigen Oberflächen lediglich ein Verpacken der Halbleiterbauteilpositionen des Systemträgers in eine Kunststoffgehäusemasse erforderlich, wobei anschließend der Systemträger in einzelne Halbleiterbauteile aufgetrennt wird. Um einen derartigen Systemträger herzustellen, wird eine Substratplatte, die mindestens teilweise eine kupferhaltige Metalloberfläche aufweist, strukturiert. Dazu kann vorzugsweise als Substratplatte eine Kupferlegierungsplatte verwendet werden.
- Zum Strukturieren einer Kupferlegierungsplatte zu einem Systemträger bieten sich Stanzanlagen an, die eine hohe Stückzahl in kurzen Produktionszeiten schaffen können. Anstelle einer reinen Kupferlegierungsplatte kann auch als Substratplatte eine kupferbeschichtete Platte, vorzugsweise aus Kunststoff oder einem glasfaserverstärkten Kunststoff oder auch aus Keramik verwendet werden. Keramikplatten, die teilweise kupferbeschichtet sind und als Systemträger dienen sollen, werden in Sintertechnik hergestellt, wobei diese Sintertechniken es auch ermöglichen, mehrlagige Systemträger zur Verfügung zu stellen. Am weitesten verbreitet als Systemträger ist jedoch der Flachleiterrahmen, welcher aus äußeren Flachleitern, welche die Außenkontakte des Halbleiterbauteils bilden, und inneren Flachleiterenden bestehen, die Kontaktanschlussflächen tragen, und über Verbindungselemente mit Kontaktflächen des Halbleiterchips verbunden werden können.
- Derartige Flachleiterrahmen sind, wie oben bereits erwähnt, bisher aus einer relativ teuren Eisen/Nickellegierung mit 42 Gew.% Nickel. Diese Eisen/Nickelflachleiterrahmen haben zwar den Vorteil, dass sie eine hohe Adhäsion zu der umgebenden Kunststoffgehäusemasse aufweisen. Sie sind jedoch für moderne Halbleiterbauteile, insbesondere für Leistungshalbleiterbauteile aufgrund ihres hohen spezifischen Widerstandes ein Wärmeverlustfaktor.
- Bei einem bevorzugten Durchführungsbeispiel des Verfahrens werden beim Positionieren der Halbleiterchips in den Halbleiterbauteilpositionen die Halbleiterchips auf den Chipträgern diffusionsgelötet und anschließend wird der Systemträger mit den positionierten Halbleiterchips thermisch oxidiert. Dieses ist dann von Vorteil, wenn der Halbleiterchip Flipchipkontakte aufweist und diese Flipchipkontakte direkt auf einem Chip träger angeschlossen werden können. In dem Fall ist das Anschließen der Flipchipkontakte bereits mit dem Anbringen des Halbleiterchips auf dem Chipträger abgeschlossen, so dass die Oxidation von kupferhaltigen Oberflächen unter Ausbildung von Kupfer(II)-Oxid-Whiskern in vorteilhafter Weise sofort beginnen kann.
- Wenn es jedoch vorgesehen ist, einen Halbleiterchip einzusetzen, der keine Flipchipkontakte aufweist, so ist es von Vorteil, erst nach dem Anbringen von Verbindungselementen den Systemträger mit den positionierten Halbleiterchips und den montierten Verbindungselementen thermisch zu oxidieren, zumal ein stoffschlüssig und elektrisch leitendes Verbinden von Verbindungselementen auf bereits oxidierten kupferhaltigen Oberflächen Probleme bereitet.
- Ein Verfahren zur Herstellung mehrerer Halbleiterbauteile weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Systemträger für mehrere Halbleiterbauteile mit positionierten Halbleiterchips und montierten Verbindungselementen, sowie mit Kupfer(II)-Oxid-Whiskern auf kupferhaltigen Metalloberflächen hergestellt. Dann werden die Halbleiterbauelementkomponenten in den Halbleiterbauteilpositionen in eine Kunststoffgehäusemasse unter Verzahnung der Kunststoffgehäusemasse mit den Kupfer(II)-Oxid-Whiskern der Haftvermittlungsschicht eingebettet. Schließlich kann sich ein Auftrennen des Systemträgers in einzelne Halbleiterbauteile anschließen. Dazu sind von der Haftvermittlungsschicht freizuhaltende Oberflächenbereiche entweder mit einer Schutzschicht vorher zu bedecken, bevor die Oxidation durchgeführt wird, oder es werden nach dem Aufbringen der Kunststoffgehäusemasse, beispielsweise die von der Haftvermittlungsschicht freizuhaltenden oxidierten Oberflächenbereiche für Außenkontakte chemisch reduziert oder mechanisch poliert und abgetragen, so dass ein direkter Zugriff zu den metallisch leitenden Oberflächen der Außenkontakte wieder hergestellt ist.
- Das Herstellen der Haftvermittlungsschicht kann im Prinzip zwischen jedem der Fertigungsschritte zur Herstellung eines Halbleiterbauteils eingefügt werden. Wenn jedoch sämtliche, zur Verfügung stehenden, kupferhaltigen Oberflächen mit einer entsprechenden Haftvermittlungsschicht aus einem CuO mit entsprechend ausgebildeten Whiskern bereitgestellt werden sollen, so ist es von Vorteil, wenn dieser Oxidationsschritt erst kurz vor dem Aufbringen der Kunststoffgehäusemasse erfolgt. Es ist jedoch auch möglich, zunächst die Haftvermittlungsschicht aufzubringen und erst danach den Systemträger mit den Halbleiterchips zu bestücken und/oder die Verbindungselemente anzubringen. Diese Verfahrensvariante kann beispielsweise gewählt werden, wenn ein nasschemisches Aufbringen der Haftvermittlungsschicht vorgesehen ist.
- Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
-
1 bis4 zeigen Ansichten von Halbleiterbauteilkomponenten beim Herstellen eines signalverarbeitenden Halbleiterbauteils; -
1 zeigt einen schematischen Querschnitt durch einen Systemträger mit Halbleiterchip und Verbindungselementen; -
2 zeigt einen schematischen Querschnitt durch den Systemträger der1 , nach Aufbringen einer Haftvermittlungsschicht; -
3 zeigt eine Draufsicht auf einen Systemträger in einer Halbleiterchipposition; -
4 zeigt einen schematischen Querschnitt durch ein signalverarbeitendes Halbleiterbauteil gemäß einer ersten Ausführungsform der Erfindung; -
5 bis8 zeigen Querschnitte von Halbleiterbauteilkomponenten beim Herstellen eines Leistungshalbleiterbauteils; -
5 zeigt einen schematischen Querschnitt durch einen Systemträger mit positioniertem Leistungshalbleiterchip und aufgebrachtem Verbindungselement; -
6 zeigt einen schematischen Querschnitt durch den Systemträger gemäß5 nach Aufbringen einer Haftvermittlungsschicht; -
7 zeigt eine Draufsicht auf einen Systemträger des Leistungshalbleiterbauteils; -
8 zeigt einen schematischen Querschnitt durch ein Leistungshalbleiterbauteil gemäß einer zweiten Ausführungsform der Erfindung. -
1 bis4 zeigen Ansichten von Halbleiterbauteilkomponenten4 beim Herstellen eines signalverarbeitenden Halbleiterbauteils1 . Komponenten mit gleichen Funktionen werden in den nachfolgenden1 bis4 mit gleichen Bezugszeichen gekennzeichnet und nicht wiederholt erörtert. -
1 zeigt einen schematischen Querschnitt durch einen Systemträger20 in Form eines Flachleiterrahmens11 mit einem Halbleiterchip14 und Verbindungselementen13 in Form von Bonddrähten16 . Die Bonddrähte16 verbinden kupferhaltige Kontaktflächen23 auf der Oberseite25 des Halbleiterchips14 , der einen signalverarbeitenden integrierten Schaltkreis aufweist, mit Kontaktanschlussflächen24 auf Flachleiterenden21 der Flachleiter12 des Flachleiterrahmens11 . Das Flachleiterende21 weist zur Aufnahme und Fixierung des Bonddrahtes16 eine kupferhaltige Beschichtung5 für die Kontaktanschlussfläche24 auf. Auch der Flachleiterrahmen11 mit seinen Flachleitern12 und mit dem Chipträger10 ist aus einer Kupferlegierung hergestellt, die als Legierungselemente beispielsweise 0,3 Gew.% Cr, 0,25 Gew.% Sn und 0,2 Gew.% Zn aufweist. - Der Bonddraht
16 kann einen gold- oder aluminiumhaltigen Kern aufweisen, der von einer kupferhaltigen Beschichtung überzogen ist. Auf der Oberseite25 des Halbleiterchips14 sind darüber hinaus Leiterbahnen18 vorgesehen, welche die Kontaktflächen23 mit entsprechenden Halbleiterbauelementen der signalverarbeitenden integrierten Schaltung des Halbleiterchips14 verbinden. Auch diese Leiterbahnen18 sind in dieser Ausführungsform der Erfindung kupferhaltig und nicht von einer Passivierungsschicht bedeckt, so dass auch sie zur Verbesserung einer Haftung zwischen den Halbleiterbauteilkomponenten4 und einer Kunststoffgehäusemasse, welche die Halbleiterbauteilkomponenten einbettet, beitragen können. - Vorbereitend für die nachfolgenden Schritte zur Aufbringung einer Haftvermittlungsschicht auf die kupferhaltigen Bereiche
7 der Halbleiterbauteilkomponenten4 ist der Halbleiterchip14 in dieser Ausführungsform der Erfindung mit seiner Rück seite26 über eine Diffusionslotschicht27 auf der Basis von AuSi, AuSn, AgSn, CuSn und/oder AgIn mit dem Chipträger10 des Flachleiterrahmens11 verbunden. Eine derartige Diffusionslotschicht27 ist äußerst temperaturbeständig, so dass die Fixierung des Halbleiterchips14 auf dem Chipträger10 auch bei der nachfolgenden thermischen Aufbringung einer Haftvermittlungsschicht auf die kupferhaltigen Bereiche7 der Halbleiterbauteilkomponenten4 beibehalten wird. -
2 zeigt einen schematischen Querschnitt durch den Systemträger20 gemäß1 , mit dem Halbleiterchip14 auf dem Chipträger10 und Verbindungselemente13 von dem Halbleiterchip14 zu Flachleiterenden21 nach Aufbringen einer Haftvermittlungsschicht8 . Diese Haftvermittlungsschicht8 entsteht thermisch auf allen kupferhaltigen Oberflächen6 , so dass bei diesem Ausführungsbeispiel der Erfindung möglichst viele der mit der Kunststoffgehäusemasse in Berührung kommenden Oberflächen9 , die eine kupferhaltige Beschichtung5 aufweisen oder eine Kupferlegierung selbst darstellen, intensiv haftend und mechanisch verbunden werden. Um diese Haftvermittlungsschicht8 aufzubringen, werden zunächst die Oberflächen, das heißt die in1 gezeigten Halbleiterbauteilkomponenten4 in einer Lösung aus Dichlormethan entfettet und mit Aceton gewaschen. Natürliche Oxide, die sich auf den Oberflächen gebildet haben, können mit einer 5 Gew.% H2SO4 Schwefelsäurelösung weggeätzt werden. - Danach werden die Oberseiten einer thermischen Oxidation ausgesetzt, indem die Systemträger
20 mit fixierten Halbleiterchips14 und Verbindungselementen13 als Halbleiterbauteilkomponenten4 auf eine Oxidationstemperatur zwischen 150°C und 250°C, vorzugsweise auf eine Temperatur von 175°C in einer Sauerstoffatmosphäre für eine Zeit von 5 bis 120 Minu ten, vorzugsweise in einer Zeit zwischen 10 und 30 Minuten, erhitzt werden. Dabei kann sich in einer ersten Phase eine Kupfer(I)Oxid-Schicht unmittelbar auf den kupferhaltigen Oberflächen ausbilden, aus der jedoch nach kurzer Zeit nadel- oder haarförmige Kupfer(II)-Oxid-Whisker herauswachsen. Dabei geht typischerweise die Haftvermittlungsschicht8 von einer whiskerfreien Beschichtung direkt auf den Oberflächen6 der kupferhaltigen Halbleiterbauteilkomponente4 zu einer Kupfer(II)-Oxid-Whisker haltigen Schicht im Übergangsbereich zu der Kunststoffgehäusemasse3 über, so dass die Haftvermittlungsschicht8 zwei Schichten aufweist. Derartige Kupfer(II)-Oxid-Whisker können je nach Oxidationsdauer eine Länge l zwischen 5 nm ≤ l ≤ 300 nm, vorzugsweise zwischen 10 nm ≤ l ≤ 100 nm erreiche, also nanoskalige Strukturen bilden. - Synchron mit der Länge l nimmt auch die Dicke d zu und liegt zwischen 1 nm ≤ d ≤ 50 nm, vorzugsweise zwischen 3 nm ≤ d ≤ 20 nm. Die Wachstumsrichtung dieser Kupfer(II)-Oxid-Whisker ist unterschiedlich, so dass sie eine filzförmige Beschichtung ausbilden, welche die Adhäsion zu der aufzubringenden Kunststoffgehäusemasse deutlich gegenüber einer Adhäsion von kupferhaltigen Oberflächen zu der Kunststoffgehäusemasse verbessern. Mit dieser Haftvermittlungsschicht
8 kann eine derartige mechanische Verzahnung mit der aufzubringenden Kunststoffgehäusemasse hergestellt werden, dass die Delaminationsgefahr vermindert wird und aufgrund der thermischen Oxidation, die bei über 100°C stattfindet, auch die Gefahr von Feuchtigkeitsaufnahme bei diesem Prozess nicht gegeben ist. - Folglich ist nach Aufbringen und Verzahnen der Kunststoffgehäusemasse die Gefahr des Auftretens eines sogenannten "Pop corn-Effektes", wie sie bei nasschemischer Abscheidung von Haftvermittlungsschichten gegeben ist, nun bei der erfindungsgemäßen Haftvermittlungsschicht
8 deutlich vermindert. Dabei zeigt2 , dass nicht nur der Flachleiterrahmen11 , der in dieser Ausführungsform der Erfindung aus einer kupferhaltigen Platte besteht und die Haftvermittlungsschicht8 aufweist, sondern dass auch die Kontaktanschlussflächen24 auf den Flachleiterenden21 , die Kontaktflächen23 auf der Oberseite25 des Halbleiterchips14 und sogar die Leiterbahnen18 auf der Oberseite25 des Halbleiterchips14 , so weit diese kupferhaltig sind, die Haftvermittlungsschicht zeigen. -
3 zeigt eine Draufsicht auf einen Systemträger20 in einer Halbleiterbauteilposition19 vor dem Aufbringen einer Kunststoffgehäusemasse zum Einbetten der Halbleiterbauteilkomponenten4 . Die Kontur des Kunststoffgehäuses ist durch eine gestrichelte Linie28 gekennzeichnet. Sie entspricht auch in etwa der Abkantgrenze eines Schneidwerkzeugs, welches das fertige Halbleiterbauteil nach Aufbringen der Kunststoffgehäusemasse aus dem Flachleiterrahmen11 in der Halbleiterbauteilposition19 des Systemträgers20 herausstanzt oder herausschneidet. - Um eine intensive Verzahnung zwischen der aufzubringenden Kunststoffgehäusemasse und den Halbleiterbauteilkomponenten
4 zu erreichen, sind nicht nur die schraffierten Flächen des Flachleiterrahmens11 zu einer Haftvermittlungsschicht8 oxidiert, sondern auch die kupferhaltigen Bereiche7 auf der Oberseite25 des Halbleiterchips14 in Form von kupferhaltigen Leiterbahnen18 , sowie die kupferhaltigen Kontaktflächen23 und mindestens mit Kupfer beschichteten Bonddrähte16 mit Kupfer(II)-Oxid-Whiskern belegt. Nach Aufbringen der Kunststoffgehäusemasse und Ausstanzen des Halbleiterbauteils aus der Halbleiterbauteilposition19 des Flachleiterrahmens11 bilden die ausgestanzten Enden der Flachleiter12 auf den Randseiten des Halbleiterbauteils Außenkontakte15 , auf die von außen her zugegriffen werden kann. -
4 zeigt einen schematischen Querschnitt durch ein signalverarbeitendes Halbleiterbauteil1 , gemäß einer ersten Ausführungsform der Erfindung. Der Aufbau aus Halbleiterbauteilkomponenten4 , die teilweise mit Kupfer(II)-Oxid-Whiskern als haftverbessernde Schicht8 bedeckt sind, wie es2 zeigt, sind nun in eine Kunststoffgehäusemasse3 mit Hilfe eines Moldprozesses unter Freilassen von Außenkontakten15 auf der Unterseite29 des Halbleiterbauteils1 eingebettet. Die in2 auf der Unterseite des Flachleiterrahmens11 gezeigte CuO-Schicht ist bei diesem Halbleiterbauteil nachträglich, das heißt nach dem Einbetten in die Kunststoffgehäusemasse entfernt worden, um einen niederohmigen Zugriff zu den Komponenten des Halbleiterbauteils1 von den Außenkontaktflächen15 auf der Unterseite29 des Halbleiterbauteils1 zu gewährleisten. Die auf den Randseiten des Halbleiterbauteils1 angeordneten Außenkontakte15 entstehen bereits durch den Stanzprozess und müssen deshalb nicht von einer Haftvermittlungsschicht befreit werden. - Durch die erfindungsgemäße Montage-Prozessführung wird eine Haftverbesserung und gleichzeitig eine Kostenreduzierung möglich, da die notwendigen Kupfer(II)-Oxid-Whisker während der Standard-Halbleiterprozesse, wie z.B. den Temperaturschritten während des Aufbringens des Halbleiterchips auf den Chipträger oder während des Bonddrahtverbindungsverfahrens hergestellt werden können und außerdem die üblichen Ag- oder Ni-Beschichtungen eines Kupferflachleiterrahmens entfallen, zumal für einen Diffusions-Lotprozess Diffusionslotmaterialien, wie AuSi, AuSn, AgSn, CuSn, oder AgIn für die stoffschlüssige Chipverbindung mit dem Chipträger
10 in dieser Ausführungsform der Erfindung genutzt werden sollen. -
5 bis8 zeigen schematische Ansichten von Halbleiterbauteilkomponenten4 beim Herstellen eines Leistungshalbleiterbauteils2 . Komponenten mit gleichen Funktionen, wie in den vorhergehenden Figuren werden in den5 bis8 mit den gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. -
5 zeigt einen schematischen Querschnitt durch einen Systemträger20 mit einem positionierten Leistungshalbleiterchip22 und einem aufgebrachten Verbindungselement13 . Der Leistungshalbleiterchip22 ist mit seiner Rückseite26 , die beispielsweise eine Drainelektrode eines MOSFETs oder eine Kollektorelektrode eines IGBTs aufweist, auf einem metallischen Chipträger10 angeordnet, dessen Unterseite gleichzeitig ein Außenkontakt15 des Leistungshalbleiterbauteils bildet. Die Oberseite25 des Leistungshalbleiterchips22 ist über ein Verbindungselement13 in Form eines Bondstreifens17 mit einem Außenkontakt15 in Form eines Flachleiters12 verbunden, wobei der Bondstreifen17 durch eine Kunststofffolie30 gestützt wird. Nachdem ein derartiger Aufbau in einer Halbleiterbauteilposition19 des Systemträgers20 fertiggestellt ist, kann nun das Aufbringen einer Haftvermittlungsschicht folgen. -
6 zeigt einen schematischen Querschnitt durch den Systemträger20 gemäß5 nach Aufbringen einer Haftvermittlungsschicht8 . Das Aufbringen dieser Haftvermittlungsschicht8 erfolgt wieder thermisch unter Ausbilden von Kupfer(II)-Oxid-Whiskern, wie sie bereits oben beschrieben werden. Dabei werden alle frei zugänglichen kupferhaltigen Oberflächen6 der in den in5 gezeigten Struktur mit einer derartigen Haftvermittlungsschicht8 belegt. -
7 zeigt eine Draufsicht auf einen Systemträger20 des Leistungshalbleiterbauteils, das in dieser Ausführungsform der Erfindung zwei Leistungshalbleiterchips22 und32 aufweist, die auf getrennten Chipträgern10 angeordnet sind. Außerdem ist ein signalverarbeitender Halbleiterchip14 auf der Oberseite des Leistungshalbleiterchips22 fixiert. Dazu weist das Leistungshalbleiterbauteil Flachleiter12 auf, die über Bondstreifen17 mit dem Leistungshalbleiterchip22 und32 und/oder dem Halbleiterchip14 in Verbindung stehen. Die in5 und6 gezeigte Stützfolie30 ist eng anliegend auf den Leistungshalbleiterchips22 und32 , sowie auf dem signalverarbeitenden Halbleiterchip14 unter Freilassung der Kontaktflächen23 zum Anbringen der Bondstreifen17 angeordnet. - Die Kontaktflächen
23 der Halbleiterchips14 ,22 und32 sowie die Kontaktanschlussflächen24 auf den Flachleitern12 sind durch strichpunktierte Linien markiert. Die in7 sichtbaren, metallisch gestreiften Flächen, welche zu den Chipträgern10 , den Bondstreifen17 und zu den Flachleitern12 gehören, sind kupferhaltige Oberflächen6 und folglich nach dem in6 gezeigten Schritt der Ausbildung von Kupfer(II)-Oxid-Whiskern von einer entsprechenden Kontaktvermittlungsschicht bedeckt und tragen dazu bei, dass eine intensive mechanische Verankerung zwischen diesen Halbleiterbauteilkomponenten4 und der hier nicht gezeigten Kunststoffgehäusemasse vorhanden ist. -
8 zeigt einen schematischen Querschnitt durch das Leistungshalbleiterbauteil2 , gemäß einer zweiten Ausführungsform der Erfindung. Die in6 gezeigten Halbleiterbauteilkomponenten4 sind in eine Kunststoffgehäusemasse3 eingebettet, wobei die Außenkontakte15 auf der Unterseite29 des Leistungshalbleiterbauteils2 freigelegte Außenkontaktflächen31 aufweisen, von denen die in6 gezeigte Haftvermittlungsschicht entfernt worden ist. -
- 1
- Halbleiterbauteil
(
1 Ausführungsform) - 2
- Halbleiterbauteil
(
2 Ausführungsform) - 3
- Kunststoffgehäusemasse
- 4
- Halbleiterbauteilkomponente
- 5
- kupferhaltige Beschichtung
- 6
- kupferhaltige Oberfläche
- 7
- kupferhaltiger Bereich
- 8
- Haftvermittlungsschicht
- 9
- Oberfläche in Kontakt mit der Kunststoffgehäusemasse
- 10
- Chipträger
- 11
- Flachleiterrahmen
- 12
- Flachleiter
- 13
- Verbindungselement
- 14
- Halbleiterchip
- 15
- Außenkontakt
- 16
- Bonddraht
- 17
- Bondstreifen
- 18
- Leiterbahn
- 19
- Halbleiterchipposition
- 20
- Systemträger
- 21
- Flachleiterende
- 22
- Leistungshalbleiterchip
- 23
- Kontaktfläche des Halbleiterchips
- 24
- Kontaktanschlussfläche
- 25
- Oberseite des Halbleiterchips
- 26
- Rückseite des Halbleiterchips
- 27
- Diffusionslotschicht
- 28
- gestrichelte Linie
- 29
- Unterseite des Halbleiterbauteils
- 30
- Stützfolie
- 31
- freigelegte Außenkontaktfläche
- 32
- Leistungshalbleiterchip
Claims (39)
- Halbleiterbauteil mit einem Systemträger und weiteren in eine Kunststoffgehäusemasse (
3 ) eingebetteten Halbleiterbauteilkomponenten (4 ), wobei die Halbleiterbauteilkomponenten (4 ) zumindest einen auf einem Chipträger (10 ) des Systemträgers (20 ) angeordneten Halbleiterchip (14 ) und Verbindungselemente (13 ) umfassen, wobei der Systemträger und weitere Halbleiterbauteilkomponenten (4 ) kupferhaltige Bereiche (7 ) aufweisen und wobei die kupferhaltigen Bereiche (7 ) eine Haftvermittlungsschicht (8 ) mit Kupfer(II)-Oxid-Whiskern auf den mit der Kunststoffgehäusemasse (3 ) in Kontakt stehenden Oberflächen aufweisen. - Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Kupfer(II)-Oxid-Whisker thermisch gewachsen sind.
- Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Kupfer(II)-Oxid-Whisker nasschemisch erzeugt sind.
- Halbleiterbauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Haftvermittlungsschicht (
8 ) Kupfer(II)-Oxid-Whisker einer Dicke d zwischen 1 nm ≤ d ≤ 50 nm vorzugsweise zwischen 3 nm ≤ d ≤ 20 nm aufweist. - Halbleiterbauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Haftvermittlungsschicht (
8 ) Kupfer(II)-Oxid-Whisker einer mittleren Länge 1 zwischen 5 nm ≤ l ≤ 300 nm vorzugsweise zwischen 10 nm ≤ l ≤ 100 nm aufweist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Haftvermittlungsschicht (
8 ) zwei Schichten aufweist, wobei die erste Schicht als Grenzschicht zu kupferhaltigen Oberflächen (6 ) im wesentlichen Kupfer(I)Oxid aufweist und eine zweite Schicht als Grenzschicht zu der Kunststoffgehäusemasse (3 ) Kupfer(II)Oxid-Whisker aufweist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Haftvermittlungsschicht (
8 ) von einer whiskerfreien Beschichtung auf den Oberflächen (6 ) der kupferhaltigen Halbleiterbauteilkomponente (4 ) zu einer Kupfer(II)-Oxid-Whisker haltigen Schicht im Übergangsbereich zu der Kunststoffgehäusemasse (3 ) übergeht. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil (
1 ) als Halbleiterbauteilkomponente (4 ) einen kupferhaltigen aufweist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil (
1 ) als Halbleiterbauteilkomponente (4 ) einen kupferbeschichteten Halbleiterchipträger (10 ) aufweist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil (
1 ) als Halbleiterbauteilkomponenten (4 ) einen kupferhaltigen Flachleiterrahmen (11 ) mit Flachleitern (12 ) und einen kupferhaltigen Halbleiterchipträger (10 ) aufweist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil (
1 ) als Halbleiterbauteilkomponenten (4 ) kupferhaltige Verbindungselemente (13 ) zwischen dem Halbleiterchip (14 ) und Außenkontakten (15 ) des Halbleiterbauteils (1 ) aufweist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil (
1 ) als Halbleiterbauteilkomponenten (4 ) kupferhaltige Bonddrähte (16 ), Bondstreifen (17 ) oder Bondbänder aufweist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil (
1 ) als Halbleiterbauteilkomponenten (4 ) Bonddrähte (16 ), Bondstreifen (17 ) oder Bondbänder mit kupferhaltiger Beschichtung aufweist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil (
1 ) als Halbleiterbauteilkomponente (4 ) einen Halbleiterchip (14 ) mit kupferhaltigen Leiterbahnen (18 ) aufweist, deren Oberflächen in Kontakt mit der Kunststoffgehäusemasse (3 ) stehen und die Haftvermittlungsschicht (8 ) aufweisen. - Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass der Halbleiterchip (
14 ) auf den Chipträger (10 ) diffusionsgelötet ist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kunststoffgehäusemasse (
3 ) ein Epoxidharz aufweist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kunststoffgehäusemasse (
3 ) einen Polyimidkunststoff aufweist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kunststoffgehäusemasse (
3 ) ein keramisches Füllmaterial aufweist. - Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kunststoffgehäusemasse (
3 ) Kupfer(II)-Oxid aufweist. - Systemträger für eine Mehrzahl von Halbleiterbauelementen (
1 ) mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen (19 ), die zur Aufnahme von Halbleiterbauteilkomponenten (4 ) einen Chipträger (10 ) und Flachleiterenden (21 ) aufweisen, wobei auf den Chipträgern (10 ) Halbleiterchips (14 ) aufgebracht sind und über diffusionsgelötete oder thermokompressionsgebondete Verbindungselemente (13 ) mit den Flachleiterenden (21 ) elektrisch in Verbindung stehen, und wobei kupferhaltige oberflächennahe Bereiche des Flachleiterrahmens (11 ), der Verbindungselemente (13 ) und der Halbleiterchips (14 ) Haftvermittlungsschichten (8 ) mit Kupfer(II)-Oxid-Whiskern aufweisen. - Systemträger nach Anspruch 20, dadurch gekennzeichnet, dass die Haftvermittlungsschicht (
8 ) des Systemträgers (20 ) mit Halbleiterchips (14 ) und Verbindungselementen (13 ) Kupfer(II)-Oxid-Whisker einer Dicke d zwischen 1 nm ≤ d ≤ 50 nm vorzugsweise zwischen 3 nm ≤ d ≤ 20 nm aufweist. - Systemträger nach Anspruch 20 oder 21, dadurch gekennzeichnet, dass die Haftvermittlungsschicht (
8 ) des Systemträgers (20 ) mit Halbleiterchips (14 ) und Verbindungselementen (13 ) Kupfer(II)-Oxid-Whisker einer mittleren Länge l zwischen 5 nm ≤ l ≤ 300 nm vorzugsweise zwischen 10 nm ≤ l ≤ 100 nm aufweist. - Systemträger nach einem der Ansprüche 20 bis 22, dadurch gekennzeichnet, dass die Haftvermittlungsschicht (
8 ) des Systemträgers (20 ) mit Halbleiterchips (14 ) und Verbindungselementen (13 ) zwei Schichten aufweist, wobei die erste Schicht als Grenzschicht zu kupferhaltigen Oberflächen (9 ) im wesentlichen Kupfer(I)Oxid aufweist und eine zweite Schicht als Grenzschicht zu der Kunststoffgehäusemasse (3 ) Kupfer(II)Oxid-Whisker aufweist. - Systemträger nach einem der Ansprüche 20 bis 23, dadurch gekennzeichnet, dass die Haftvermittlungsschicht (
8 ) des Systemträgers (20 ) mit Halbleiterchips (14 ) und Verbindungselementen (13 ) von einer whiskerfreien Beschichtung auf den Oberflächen (9 ) der kupferhaltigen Halbleiterbauteilkomponenten (4 ) zu einer Kupfer(II)-Oxid-Whisker haltigen Schicht im Übergangsbereich zu der Kunststoffgehäusemasse (3 ) übergeht. - Systemträger nach einem der Ansprüche 20 bis 24, dadurch gekennzeichnet, dass der Systemträger (
20 ) eine Mehrzahl von signalverarbeitenden Logik- oder Speicherhalbleiterchips (14 ) auf den Chipträgern (10 ) aufweist. - Systemträger nach einem der Ansprüche 20 bis 25, dadurch gekennzeichnet, dass der Systemträger (
20 ) eine Mehrzahl von Leistungshalbleiterchips (22 ,32 ) auf den Chipträgern (10 ) aufweist. - Systemträger nach einem der Ansprüche 20 bis 26, dadurch gekennzeichnet, dass der Halbleiterchip (
14 ) auf den Chipträger (10 ) diffusionsgelötet ist. - Verfahren zur Herstellung mehrerer Halbleiterbauteile (
1 ), das folgende Verfahrensschritte aufweist: – Strukturieren einer Substratplatte, die mindestens teilweise kupferhaltige Oberflächen (6 ) aufweist, zu einem Systemträger (20 ) mit einer Mehrzahl aufeinander folgender Muster zur Aufnahme von Halbleiterbauteilkomponenten (4 ) in Halbleiterbauteilpositionen (19 ) des Systemträgers (20 ), wobei in den Halbleiterbauteilpositionen (19 ) jeweils mindestens ein Chipträger (10 ) angeordnet wird; – Herstellen von Halbleiterchips (14 ) mit teilweise kupferhaltigen Oberflächen (6 ) und Positionieren der Halbleiterchips (14 ) auf den Chipträgern (10 ) der Halbleiterbauteilpositionen (19 ); – Anbringen von Verbindungselementen (13 ) mit teilweise kupferhaltigen Oberflächen (6 ); – Oxidation des Systemträgers (20 ) mit montierten Halbleiterbauteilkomponenten (4 ) unter Bildung von Kupfer(II)-Oxid-Whiskern auf den kupferhaltigen Oberflächen (6 ) zur Vorbereitung eines Einbettens der Halbleiterbauteilkomponenten (4 ) in den Halbleiterbauteilpositionen (19 ) in eine Kunststoffgehäusemasse (3 ). - Verfahren zur Herstellung mehrerer Halbleiterbauteile (
1 ), das folgende Verfahrensschritte aufweist: – Strukturieren einer Substratplatte, die mindestens teilweise kupferhaltige Oberflächen (6 ) aufweist, zu einem Systemträger (20 ) mit einer Mehrzahl aufeinander folgender Muster zur Aufnahme von Halbleiterbauteilkomponenten (4 ) in Halbleiterbauteilpositionen (19 ) des Systemträgers (20 ), wobei in den Halbleiterbauteilpositionen (19 ) jeweils mindestens ein Chipträger (10 ) angeordnet wird; – Herstellen von Halbleiterchips (14 ) mit teilweise kupferhaltigen Oberflächen (6 ) und von Verbindungselementen (13 ) mit teilweise kupferhaltigen Oberflächen (6 ); – Oxidation des Systemträgers (20 ) und weiterer Halbleiterbauteilkomponenten (4 ) unter Bildung von Kupfer(II)-Oxid-Whiskern auf den kupferhaltigen Oberflächen (6 ) zur Vorbereitung eines Einbettens der Halbleiterbauteilkomponenten (4 ) in eine Kunststoffgehäusemasse (3 ); – Anbringen der Verbindungselemente und Positionieren der Halbleiterchips (14 ) auf den Chipträgern (10 ) der Halbleiterbauteilpositionen (19 ). - Verfahren nach Anspruch 28 oder 29, dadurch gekennzeichnet, dass dass die Oxidation thermisch erfolgt.
- Verfahren nach Anspruch 28 oder 29, dadurch gekennzeichnet, dass dass die Oxidation nasschemisch erfolgt.
- Verfahren nach einem der Ansprüche 28 bis 31, dadurch gekennzeichnet, dass zum Strukturieren der Substratplatte zu einem Systemträger (
20 ) eine Kupferlegierungsplatte verwendet wird. - Verfahren nach einem der Ansprüche 28 bis 32, dadurch gekennzeichnet, dass zum Strukturieren der Substratplatte zu einem Systemträger (
20 ) eine mit Kupfer beschichtete Metallplatte verwendet wird. - Verfahren nach einem der Ansprüche 28 bis 233, dadurch gekennzeichnet, dass beim Strukturieren der Substratplatte ein Flachleiterrahmen (
11 ) hergestellt wird. - Verfahren nach einem der Ansprüche 28 bis 34, dadurch gekennzeichnet, dass beim Anbringen von Verbindungselementen (
13 ) kupferhaltige Verbindungselemente (13 ) zwischen Kontaktflächen (23 ) der Halbleiterchips (14 ) und Kontaktanschlussflächen (24 ) des Systemträgers (20 ) mittels Löten, Kleben und/oder Bonden montiert werden. - Verfahren nach einem der Ansprüche 28 bis 35, dadurch gekennzeichnet, dass das Aufbringen der Halbleiterchips (
14 ) auf den Chipträgern (10 ) der Halbleiterbauteilpositionen (19 ) mittels eines Diffusionslötprozesses erfolgt. - Verfahren nach einem der Ansprüche 28 bis 36, das folgende Verfahrensschritte aufweist, – Einbetten der Halbleiterbauteilkomponenten (
4 ) in den Halbleiterbauteilpositionen (19 ) in eine Kunststoffgehäusemasse (3 ) unter Verzahnung der Kunst stoffgehäusemasse (3 ) mit den eine Haftvermittlungsschicht (8 ) bildenden Kupfer(II)-Oxid-Whiskern auf kupferhaltigen Oberflächen (9 ); – Auftrennen des Systemträgers (20 ) in einzelne Halbleiterbauteile (1 ). - Verfahren nach einem der Ansprüche 28 bis 37, dadurch gekennzeichnet, dass vor dem Oxidieren des Systemträgers (
20 ) von der Haftvermittlungsschicht (8 ) freizuhaltende Oberflächenbereiche mit einer Schutzschicht bedeckt werden. - Verfahren nach einem der Ansprüche 28 bis 38, dadurch gekennzeichnet, dass nach dem Aufbringen der Kunststoffgehäusemasse (
3 ) von der Haftvermittlungsschicht (8 ) freizuhaltende oxidierte Oberflächenbereiche reduziert oder abgetragen werden.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006022254A DE102006022254B4 (de) | 2006-05-11 | 2006-05-11 | Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Anordnung für eine Mehrzahl von Halbleiterbauteilen und Verfahren zur Herstellung von Halbleiterbauteilen |
US11/747,585 US8450861B2 (en) | 2006-05-11 | 2007-05-11 | Integrated circuit device with semiconductor device components embedded in plastic housing composition |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006022254A DE102006022254B4 (de) | 2006-05-11 | 2006-05-11 | Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Anordnung für eine Mehrzahl von Halbleiterbauteilen und Verfahren zur Herstellung von Halbleiterbauteilen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006022254A1 true DE102006022254A1 (de) | 2007-11-15 |
DE102006022254B4 DE102006022254B4 (de) | 2008-12-11 |
Family
ID=38580044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006022254A Expired - Fee Related DE102006022254B4 (de) | 2006-05-11 | 2006-05-11 | Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Anordnung für eine Mehrzahl von Halbleiterbauteilen und Verfahren zur Herstellung von Halbleiterbauteilen |
Country Status (2)
Country | Link |
---|---|
US (1) | US8450861B2 (de) |
DE (1) | DE102006022254B4 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006024817A1 (de) * | 2006-05-29 | 2007-12-06 | Mahle International Gmbh | Zylinderkopf eines Verbrennungsmotors |
DE102008045033A1 (de) * | 2008-08-29 | 2010-03-04 | Advanced Micro Devices, Inc., Sunnyvale | Erhöhte Drahtverbindungsstabilität auf reaktiven Metalloberflächen eines Halbleiterbauelements durch Einkapselung der Verbindungsstruktur |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090079057A1 (en) * | 2007-09-24 | 2009-03-26 | Infineon Technologies Ag | Integrated circuit device |
US9093416B2 (en) * | 2011-11-28 | 2015-07-28 | Infineon Technologies Ag | Chip-package and a method for forming a chip-package |
US10522444B2 (en) | 2013-03-11 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Surface treatment method and apparatus for semiconductor packaging |
EP2975658A4 (de) * | 2013-03-15 | 2016-05-18 | Panasonic Ip Man Co Ltd | Lichtemittierendes modul |
KR101538543B1 (ko) * | 2013-08-13 | 2015-07-22 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
US9780061B2 (en) | 2014-05-26 | 2017-10-03 | Infineon Technologies Ag | Molded chip package and method of manufacturing the same |
EP2966677A1 (de) * | 2014-07-07 | 2016-01-13 | Nxp B.V. | Verfahren zur Verbindung elektronischer Bauelemente durch Löten mit Entfernung von Substratoxidbeschichtung mittels eines Flussmittels, entsprechendes Substrat und entsprechendes Flip-Chip-Bauelement |
KR101706825B1 (ko) * | 2014-11-13 | 2017-02-27 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
US9595510B1 (en) | 2015-10-13 | 2017-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and formation method for chip package |
US20180076118A1 (en) * | 2016-09-09 | 2018-03-15 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
US20180166369A1 (en) * | 2016-12-14 | 2018-06-14 | Texas Instruments Incorporated | Bi-Layer Nanoparticle Adhesion Film |
US9865527B1 (en) | 2016-12-22 | 2018-01-09 | Texas Instruments Incorporated | Packaged semiconductor device having nanoparticle adhesion layer patterned into zones of electrical conductance and insulation |
US10438877B1 (en) * | 2018-03-13 | 2019-10-08 | Semiconductor Components Industries, Llc | Multi-chip packages with stabilized die pads |
DE102018118544B4 (de) | 2018-07-31 | 2024-01-18 | Infineon Technologies Ag | Haftungsverbessernde Strukturen für ein Package |
JP7170498B2 (ja) * | 2018-10-24 | 2022-11-14 | 株式会社三井ハイテック | リードフレーム、及びリードフレームパッケージ |
DE102020111071B4 (de) | 2020-04-23 | 2022-08-11 | Infineon Technologies Ag | Zwischenschicht einer Teilstruktur, welche Erhebungen hat, und einer weiteren Teilstruktur mit Füllpartikeln in Aussparungen zwischen den Erhebungen sowie Verfahren zu deren Herstellung |
DE102020008167B4 (de) | 2020-04-23 | 2024-07-25 | Infineon Technologies Ag | Zwischenschicht einer Teilstruktur, welche Erhebungen hat, und einer weiteren Teilstruktur mit Füllpartikeln in Aussparungen zwischen den Erhebungen |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001210776A (ja) * | 2000-01-24 | 2001-08-03 | Fujitsu Ltd | 半導体装置とその製造方法及びリードフレームとその製造方法 |
US20020056903A1 (en) * | 1999-09-07 | 2002-05-16 | Advanced Semiconductor Engineering, Inc. | Semiconductor chip package and manufacturing method thereof |
US6770971B2 (en) * | 2002-06-14 | 2004-08-03 | Casio Computer Co., Ltd. | Semiconductor device and method of fabricating the same |
US20040207056A1 (en) * | 2003-04-16 | 2004-10-21 | Shinko Electric Industries Co., Ltd. | Conductor substrate, semiconductor device and production method thereof |
DE102004047510A1 (de) * | 2004-09-28 | 2006-04-13 | Infineon Technologies Ag | Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6015152B2 (ja) * | 1980-01-09 | 1985-04-17 | 株式会社日立製作所 | 樹脂封止半導体メモリ装置 |
JPS5893358A (ja) * | 1981-11-30 | 1983-06-03 | Mitsubishi Electric Corp | 半導体装置 |
US4997516A (en) * | 1989-07-10 | 1991-03-05 | Edward Adler | Method for improving adherence of copper foil to resinous substrates |
US5554569A (en) * | 1994-06-06 | 1996-09-10 | Motorola, Inc. | Method and apparatus for improving interfacial adhesion between a polymer and a metal |
KR0124788B1 (ko) * | 1994-06-16 | 1997-11-26 | 황인길 | 반도체 패키지용 구리산화물-충진 폴리머 다이 어태치 접착제 조성물 |
US6140150A (en) * | 1997-05-28 | 2000-10-31 | Texas Instruments Incorporated | Plastic encapsulation for integrated circuits having plated copper top surface level interconnect |
US6284570B1 (en) * | 1998-12-28 | 2001-09-04 | Semiconductor Components Industries Llc | Method of manufacturing a semiconductor component from a conductive substrate containing a plurality of vias |
WO2000074131A1 (en) | 1999-05-31 | 2000-12-07 | Infineon Technologies A.G. | A method of assembling a semiconductor device package |
US7049683B1 (en) * | 2003-07-19 | 2006-05-23 | Ns Electronics Bangkok (1993) Ltd. | Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound |
-
2006
- 2006-05-11 DE DE102006022254A patent/DE102006022254B4/de not_active Expired - Fee Related
-
2007
- 2007-05-11 US US11/747,585 patent/US8450861B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020056903A1 (en) * | 1999-09-07 | 2002-05-16 | Advanced Semiconductor Engineering, Inc. | Semiconductor chip package and manufacturing method thereof |
JP2001210776A (ja) * | 2000-01-24 | 2001-08-03 | Fujitsu Ltd | 半導体装置とその製造方法及びリードフレームとその製造方法 |
US6770971B2 (en) * | 2002-06-14 | 2004-08-03 | Casio Computer Co., Ltd. | Semiconductor device and method of fabricating the same |
US20040207056A1 (en) * | 2003-04-16 | 2004-10-21 | Shinko Electric Industries Co., Ltd. | Conductor substrate, semiconductor device and production method thereof |
DE102004047510A1 (de) * | 2004-09-28 | 2006-04-13 | Infineon Technologies Ag | Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten |
Non-Patent Citations (2)
Title |
---|
JP 2001 210 776 A (PAJ) JP 2001 210 776 A (Computerübersetzung) |
Patent Abstracts of Japan & JP 2001210776 A (PAJ) und Computerübersetzung * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006024817A1 (de) * | 2006-05-29 | 2007-12-06 | Mahle International Gmbh | Zylinderkopf eines Verbrennungsmotors |
DE102008045033A1 (de) * | 2008-08-29 | 2010-03-04 | Advanced Micro Devices, Inc., Sunnyvale | Erhöhte Drahtverbindungsstabilität auf reaktiven Metalloberflächen eines Halbleiterbauelements durch Einkapselung der Verbindungsstruktur |
Also Published As
Publication number | Publication date |
---|---|
US20070262432A1 (en) | 2007-11-15 |
DE102006022254B4 (de) | 2008-12-11 |
US8450861B2 (en) | 2013-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006022254B4 (de) | Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Anordnung für eine Mehrzahl von Halbleiterbauteilen und Verfahren zur Herstellung von Halbleiterbauteilen | |
DE10333841B4 (de) | Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils | |
DE69414929T2 (de) | Leiterrahmen für eine integrierte Schaltungsanordnung | |
DE19743767B4 (de) | Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip | |
DE102012100429B4 (de) | Verfahren zur Montage eines Halbleiterchips auf einem Träger | |
DE69119952T2 (de) | Oberflächenmontierbare Halbleitervorrichtung mit selbstbeladenen Lötverbindungen | |
DE102006037118B3 (de) | Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben | |
DE112006001048T5 (de) | Schaltungsteil, Herstellungsverfahren für Schaltungsteile, Halbleiterbauelement, und Oberflächenlaminatanordnung für ein Schaltungsteil | |
DE10393441T5 (de) | Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren | |
DE112007000800T5 (de) | Herstellung von Halbleitervorrichtungen und elektrischen Bauteilen unter Verwendung von metallbeschichteten Drähten | |
DE102005047856A1 (de) | Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten | |
AT10735U1 (de) | Verfahren zur herstellung einer leiterplatte sowie verwendung und leiterplatte | |
DE102006033222B4 (de) | Modul mit flachem Aufbau und Verfahren zur Bestückung | |
DE102005049687B4 (de) | Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung | |
DE112006003633T5 (de) | Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben | |
DE102019130778A1 (de) | Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist | |
DE102009026480A1 (de) | Modul mit einer gesinterten Fügestelle | |
DE102005055280B3 (de) | Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements | |
DE112006003861B4 (de) | Halbleiterbaugruppe und Verfahren zur Herstellung einer Halbleiterbaugruppe | |
DE102007036841B4 (de) | Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung | |
WO2017016953A1 (de) | Verfahren zur herstellung eines bauelements und ein bauelement | |
DE102006023998B4 (de) | Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen | |
DE102006012007B4 (de) | Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung | |
EP1595287B1 (de) | Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben | |
DE10124141B4 (de) | Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |