[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102006004788A1 - Halbleiterbauelement und Fertigungsverfahren für dieses - Google Patents

Halbleiterbauelement und Fertigungsverfahren für dieses Download PDF

Info

Publication number
DE102006004788A1
DE102006004788A1 DE102006004788A DE102006004788A DE102006004788A1 DE 102006004788 A1 DE102006004788 A1 DE 102006004788A1 DE 102006004788 A DE102006004788 A DE 102006004788A DE 102006004788 A DE102006004788 A DE 102006004788A DE 102006004788 A1 DE102006004788 A1 DE 102006004788A1
Authority
DE
Germany
Prior art keywords
metal base
printed circuit
solder
semiconductor chip
circuit boards
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006004788A
Other languages
English (en)
Other versions
DE102006004788B4 (de
Inventor
Susumu Toba
Akira Morozumi
Kazuo Furihata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Publication of DE102006004788A1 publication Critical patent/DE102006004788A1/de
Application granted granted Critical
Publication of DE102006004788B4 publication Critical patent/DE102006004788B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Es wird ein Halbleiterbauelement bereitgestellt, bei dem die Erzeugung eines Barrierenmaterials zum Verhindern eines Verlaufens von Lot unschwierig erfolgt und dessen Zuverlässigkeit hoch ist. Mittels eines Barrierenmaterials, das durch Auftragen in einem vorbestimmten Muster auf eine Metallbasis aufgebracht ist, kann das Verlaufen eines Lotes, das beim Verbinden der Vielzahl von Leiterplatten mit der Metallbasis mittels Bonden verwendet wird, begrenzt werden.

Description

  • Die Erfindung betrifft ein Halbleiterbauelement und ein Fertigungsverfahren für dieses, und insbesondere ein Halbleiterbauelement wie beispielsweise ein Leistungsmodul, das dadurch hergestellt wird, dass mit der einen Seite einer Leiterplatte Halbleiterchips verbunden werden und mit deren anderer Seite eine Metallbasis zum Abführen von in den Halbleiterchips erzeugter Wärme verbunden wird, sowie ein Fertigungsverfahren für dieses.
  • Bei der Fertigung von Halbleiterbauelementen wie beispielsweise Leistungsmodulen wird das Verbinden einer Vielzahl von wärmeabführenden, elektrisch isolierenden Leiterplatten an einer Metallbasis mittels Löten ausgeführt. Dabei wird beim Stand der Technik ein handelsüblicher Löt-Resist auf die Metallbasis aufgedruckt und getrocknet, um ein Verlaufen des Lotes zu verhindern (siehe beispielsweise JP 6-244224 A). In Montageumgebungen, in denen kein Löt-Resist verwendet werden kann, wurde der Lötvorgang bei mit einer Positionieraufspannvorrichtung oder dergleichen fixierten Leiterplatten durchgeführt.
  • Es gibt auch das Verfahren, einen Oxidfilm auf der Metallbasis auszubilden oder mit einem Laserstrahl Vertiefungen in dieser auszubilden, um ein Verlaufen des Lotes zu verhindern. Wenn jedoch die Lotmenge groß ist (0,05 mm oder mehr in der Dicke), ist dies weitgehend ineffektiv.
  • Jedoch besteht bei dem Löt-Resist des Standes der Technik das Problem, dass die Herstellung eines Siebes für das Drucken und die Prozessschritte vom Druckvorgang bis zum Trocknungsvorgang Kosten- und Zeitaufwand bedingen. _ Da es sich beim Löt-Resist im Allgemeinen um eine organische Substanz wie beispielsweise ein Epoxydharz handelt, ist seine Beständigkeit gegenüber Lötwärme nicht besonders groß. Wenn beispielsweise ein Löten ohne Flussmittel unter Wasserstoffgasatmosphäre ausgeführt wird, wird die Lötfähigkeit durch Ausgasen aus dem Löt-Resist beeinträchtigt, und es treten Probleme wie beispielsweise eine Verunreinigung des Bauelementes auf, und somit war die Verwendung eingeschränkt.
    •
  • Aufgabe der Erfindung ist es, ein Halbleiterbauelement und ein Fertigungsverfahren für dieses bereitzustellen, mit dem die Erzeugung eines Barrierenmaterials zum Verhindern des Verlaufens des Lotes einfach ist und außerdem die Zuverlässigkeit hoch ist.
  • Die zuvor beschriebenen und weitere Probleme können mit einem Halbleiterbauelement gemäß Patentanspruch 1 und 6 und einem Halbleiterbauelement-Fertigungsverfahren gemäß Anspruch 7, 15, 18 und 20 gelöst werden. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
  • Bei dem beanspruchten Aufbau des Halbleiterbauelementes ist, mittels des Barrierenmaterials, das auf der Metallbasis durch Aufstreichen bzw. Auftragen wie eine Farbe (painting) in einem vorbestimmten Muster angeordnet ist, ein Verlaufen des Lotes eingeschränkt, das zum Verbinden der Vielzahl von Leiterplatten mit der Metallbasis verwendet wird.
  • Mit einem Aufbau des Halbleiterbauelementes gemäß Patentanspruch 2 kann das Ausgasen während des Lötvorgangs verhindert werden.
  • Mit einem Verfahren gemäß Patentanspruch 7 ist es ohne Weiteres möglich, ein Halbleiterbauelement herzustellen, bei dem ein Verlaufen des Lotes während des Lötvorgangs verhindert werden kann. Und da kein Drucksieb hergestellt wird und kein Druckvorgang ausgeführt wird, ist auch eine Kostenreduktion zu erwarten.
  • Mit einem Verfahren gemäß Patentanspruch 9 kann das Ausgasen während des Lötvorgangs verhindert werden. Demzufolge wird beim Lötvorgang die Lötfähigkeit nicht beeinträchtigt, eine Bauelementverunreinigung kann ebenfalls vermieden werden, und ein sehr zuverlässiges Halbleiterbauelement kann hergestellt werden.
  • Ausführungsbeispiele der Erfindung werden nachfolgend anhand der beiliegenden Zeichnungen näher erläutert; es zeigen:
  • 1 eine perspektivische Ansicht eines Hauptteils einer bevorzugten Ausführungsform eines Halbleiterbauelementes;
  • 2 eine Ansicht, die ein Muster eines Barrierenteils zeigt;
  • 3 eine Ansicht, die ein Muster eines Barrierenteils zeigt; und
  • 4 eine Ansicht, die eine aus Kohlenstoff bestehende Aufspannvorrichtung zeigt, die an einer Metallbasis befestigt ist.
  • 1 ist eine perspektivische Ansicht eines Hauptteils einer bevorzugten Ausführungsform eines Halbleiterbauelementes gemäß der Erfindung.
  • Soweit nichts anderes vermerkt ist, stellt der Begriff "verbinden" in diesem Text eine Übersetzung des englischen Begriffs "bond" dar, unter dem im vorliegenden Zusammenhang in der Regel ein unlösbares Verbinden zu verstehen ist.
  • Das Halbleiterbauelement 10 dieser bevorzugten Ausführungsform wird dadurch hergestellt, dass mit einer Seite von Leiterplatten 11 Halbleiterchips 12 verbunden werden und mit deren anderer Seite eine Metallbasis 13 verbunden wird, die zum Abführen der in diesen Halbleiterchips 12 erzeugten Wärme dient, wobei beim Verbinden der Vielzahl von Leiterplaten 11 mit der Metallbasis 13 ein Barrierenmaterial 15 zum Einschränken des Verlaufens eines Lotes 14 verwendet wird, das auf der Metallbasis 13 angeordnet wird.
  • Die Leiterplatten 11 sind wärmeabführende, elektrisch isolierende Leiterplatten, die durch Bonden von Leitermustern auf die Vorder- und Rückseite einer keramischen Leiterplatte durch Direkt-Bonding oder Active-Metal-Bonding oder dergleichen hergestellt ist. Bei der vorliegenden Beschreibung wird angenommen, dass eine DCB-(Direct Copper Bonding)-Leiterplatte verwendet wird, die dadurch hergestellt wird, dass Kupfer auf die Vorder- und die Rückseite einer keramischen Leiterplatte gebondet wird.
  • Die Halbleiterchips 12 sind beispielsweise Bauelemente zur Verwendung in einem Leistungsmodul wie beispielsweise IGBTs (Insulated Gate Bipolar Transistors), die mit einem (nicht dargestellten) Lot mit den Leiterplatten 11 verbunden sind.
  • Die Metallbasis 13 ist eine Wärmesenke (Kühlkörper), welche die Funktion hat, die Wärme abzuführen, die in den auf ihr angeordneten Halbleiterchips 12 erzeugt wird. Beispielsweise wird mit Ni (Nickel) plattiertes Cu (Kupfer) verwendet.
  • Das Barrierenmaterial 15, das ein kennzeichnendes Merkmal dieser bevorzugten Ausführungsform darstellt, wird als Barrierenteil in einem vorbestimmten Muster durch Aufstreichen, thermisches Aufspritzen oder Plattieren auf der Metallbasis 13 ausgebildet.
  • 2A und 2B und 3A und 3B sind Ansichten, die Muster des Barrierenteiles zeigen.
  • Bei dem in 2A gezeigten Muster eines Barrierenteils 15a handelt es sich um ein typisches Muster, bei dem das Barrierenteil 15a so ausgebildet ist, dass es die Kupferplattenumfänge 11a der Rückseiten der Leiterplatten 11 (mit gestrichelten Linien dargestellt (ähnlich auch in den anderen Zeichnungen)) umgibt. 2B zeigt ein Muster, bei dem ein Barrierenteil 15b so ausgebildet ist, dass es die Kupferplattenumfänge 11a von sechs Leiterplatten 11 umgibt. Dieses wird verwendet, wenn die Lotmenge gering ist und nur eine geringe Lotmenge zwischen die Leiterplatten 11 ausfließt.
  • Das Muster eines in 3A dargestellten Barrierenteils 15c ist ein Beispiel, bei dem das Barrierenteil mit den gleichen Abmessungen oder geringfügig kleiner als die Kupferplattenumfänge 11a der Rückseiten der einzelnen Leiterplatten 11 ausgebildet ist. Das in 3B dargestellte Muster des Barrierenteils 15d ist ein Beispiel, bei dem das Barrierenteil lediglich zwischen den Kupferplattenumfängen 11a der Leiterplatten 11 ausgebildet ist, was dem Beispiel von 1 entspricht. Wenn die verwendete Lotmenge groß ist, kann, falls das Barrierenteil 15d mit einem Muster großer Breite ausgebildet ist, wie bei dieser 3B dargestellt, ein Herausfließen von Lot in effektiver Weise verhindert werden. Und falls kein Muster auf denjenigen Seiten ausgebildet ist, bei denen jegliches Herausfließen vom Lot unproblematisch ist, erfolgt während des Lötvorgangs ein Fließen des Lotes zu diesen Seiten, und das Herausfließen von Lot auf den Seiten, bei denen das Herausfließen verhindert werden muss, kann in effektiver Weise verhindert werden.
  • Nachfolgend wird ein Verfahren zur Ausbildung des Barrierenmaterials 15 beschrieben.
  • Für das Barrierenmaterial 15 wird eine Substanz verwendet, die als Hauptbestandteil ein nicht lötbares anorganisches Material mit hoher Lötwärmebeständigkeit aufweist. Speziell wird ein solches verwendet, das als Hauptbestandteil Kohlenstoffpartikel oder ein keramisches Material aufweist und durch Vermischen dieser Partikel mit einem flüchtigen Bindemittel hergestellt wird. Als Barrierenmaterial, das als Hauptbestandteil ein keramisches Material aufweist, kann ein keramischer Klebstoff aufgebracht werden, der zum Verkleben von keramischen Elementen verwendet wird. Keramische Klebstoffe weisen als Hauptbestandteile Kieselsäure und Borsäure auf und sind gegenüber Temperaturen oberhalb 1000 °C oder höher beständig. Unter den verwendbaren keramischen Klebstoffen sind jedoch auch solche, bei denen nach dem Trocknen kein organisches Bindemittel zurückbleibt. In diesem Fall kann er für einen Lötvorgang unter reduzierender Wasserstoffatmosphäre verwendet werden. Im Fall eines keramischen Materials ist es, dadurch, dass man eines mit guter elektrischer Isolierfähigkeit auswählt und dieses dick aufbringt, möglich, den Barriereneffekt und die elektrische Isolierung weiter zu vergrößern. Mittels dieser Materialien kann, beispielsweise unter Verwendung einer Feinbeschichtungstechnik bei Verwendung eines Dispensers, ein Barrierenmaterial 15 mit einem vorbestimmten Muster auf der Metallbasis 13 durch Aufstreichen bzw. Aufschichten ausgebildet werden. Alternativ kann ein Siebdruckverfahren verwendet werden. Damit ist eine effiziente Fertigung eines großen Volumens eines Massenproduktes durch In-line-Automatisierung möglich, und es können eine hohe Qualität, eine hohe Zuverlässigkeit, niedrige Kosten und eine Verkürzung der Herstellungszeit des Halbleiterbauelementes 10 erzielt werden.
  • Alternativ kann als Barrierenmaterial 15 ein fester Kohlenstoff wie beispielsweise ein Bleistiftkern verwendet werden. Auch wenn der Bleistiftkern neben Kohlenstoff noch Ton enthält, ist dies beim Lötvorgang kein Problem, und der Lotabweisungseffekt ist umso größer. Beim Bestreichen mit einem Bleistift wird beispielsweise eine Schablone darüber gelegt, und das Muster wird durch die Schablone hindurch aufgetragen. Dabei sollte, um mehr Kohlenstoff auf die Metallbasis 13 aufzubringen, die Härte des Bleistiftkerns vorzugsweise 2B bis 6B betragen. Nach dem Auftragen wird unerwünschter (lose auf der Oberfläche befindlicher) Rückstand (Kohlenstoff) mit Druckluft oder dergleichen entfernt.
  • Der Musterauftrag kann zwar automatisch unter Verwendung einer Ausbringeinrichtung auf der Basis digitaler Daten erfolgen, jedoch kann, insbesondere im Fall eines Auftragens mit einem Bleistift, das Auftragen von Hand ausgeführt werden. Dies ist für eine stark gemischte niedrigvolumige Produktion geeignet. Auch in diesem Fall kann den Anforderungen an Qualität, Zuverlässigkeit, Kosten und Verkürzung der Herstellungszeit gut genügt werden.
  • Weiter kann ein Barrierenmaterial 15, das als Hauptbestandteil ein Metall geringer Lotbenetzbarkeit (so dass sich das Lot nicht verteilt) oder ein keramisches Material aufweist, durch thermisches Spritzen auf die Metallbasis 13 aufgebracht werden, um ein Barrierenteil zu bilden. Thermisches Spritzen ist ein Verfahren, bei dem ein Film dadurch ausgebildet wird, dass eine Beschichtungssubstanz durch Erwärmen geschmolzen oder erweicht wird, sie in Form feiner Partikel beschleunigt und auf die Oberfläche des zu beschichtenden Gegenstandes zum Auftreffen gebracht wird, und die flach zusammengedrückten Partikel aushärten und sich ansammeln. Thermische Spritzverfahren beinhalten thermisches Spritzen bei Raumtemperatur und Plasmaspritzen. Beispiele für Metalle geringer Lotbenetzbarkeit beinhalten Al (Aluminium), Mo (Molybdän), W (Wolfram) und Cr (Chrom). Durch thermisches Spritzen werden die Kosten geringfügig erhöht, jedoch ist es vielseitig einsetzbar und die Dicke kann frei festgelegt werden, so dass für die Anwendung der Produkte geeignete Materialien ausgewählt werden können.
  • Mit Barrierenmaterialien wie beispielsweise Chrom ist es möglich, einen Barrierenteil mit vorbestimmtem Muster durch Plattieren auszubilden. Da beim Plattieren die Dicke unterhalb 0,01 mm bleiben kann, wird dieses Verfahren verwendet, wenn eine Begrenzung der Dicke erwünscht ist. Ein Cr-Plattieren in einem vorbestimmten Muster kann folgend auf einen Schritt eines Ni-Plattierens der Metallbasis 13 ausgeführt werden.
  • Durch Ausbilden eines derartigen Barrierenteils auf der Metallbasis 13 ist es möglich, das Verlaufen von Lot zu begrenzen. Außerdem gibt es kein Ausgasen während des Lötvorgangs, wie dies der Fall ist, wenn ein Löt-Resist verwendet wird, der aus einer organischen Substanz wie beispielsweise Epoxydharz besteht. Demzufolge tritt beim Lötvorgang keine Beeinträchtigung der Lötfähigkeit auf, und eine Bauteilverunreinigung kann ebenfalls vermieden werden.
  • Wenn weiter eine aus Kohlenstoff bestehende Aufspannvorrichtung zur Leiterplattenpositionierung und eine Trennplatte wie beispielsweise ein Kohlenstoffmaterial für ein Halbleiterbauelement 10 des zuvor beschriebenen Aufbaus verwendet werden, ist es möglich, das Herausfließen von Lot noch effektiver zu verhindern.
  • 4 ist eine Ansicht, die eine aus Kohlenstoff bestehende Aufspannvorrichtung darstellt, die an einer Metallbasis befestigt ist.
  • Die aus Kohlenstoff bestehende Aufspannvorrichtung besteht aus einem äußeren Rahmen 16a und einem inneren Rahmen 16b, und legt die Positionen der Leiterplatten 11, der Halbleiterchips 12, der Metallbasis 13 und des Lotes 14 (hier nicht dargestellt) fest. Eine Trennplatte 17 ist oberhalb des in 1 dargestellten Barrierenteils angeordnet. Wenn die Lotmenge groß ist, kann ein Verlaufen von Lot in effektiver Weise verhindert werden. Da die Trennplatte 17 in der Nähe der verlöteten Teile angeordnet ist, ist es erforderlich, für die Trennplatte ein Material geringer Lotbenetzbarkeit zu wählen. Materialien, die eine geringe Lotbenetzbarkeit haben, schließen keramische Materialien ein. Da jedoch keramische Materialien im Vergleich zu Kohlenstoff eine hohe Steifigkeit aufweisen, können die Leiterplatten 11 brechen, wenn die Trennplatte 17 zwischen die Leiterplatten 11 gelegt wird, und zwar bedingt durch das Zusammenziehen der Metallbasis 13 nach dem Lötvorgang. Daher ist eine aus Kohlenstoff bestehende Trennplatte 17 zu bevorzugen. Beschwerungselemente 18 dienen zum Herunterdrücken der Leiterplatten 11.
  • Das Bonden der Teile (der Leiterplatten 11, der Halbleiterchips 12 und der Metallbasis 13) erfolgt mittels Schmelzlöten unter Wasserstoffatmosphäre mit dem in 4 dargestellten Aufbau. Damit ist es möglich, ein Herausfließen von Lot in effektiver Weise zu verhindern, und eine gegenseitige mechanische Beschädigung der Leiterplatten 11 zu verhindern und eine elektrische Isolierung zu erzielen.
    •

Claims (20)

  1. Halbleiterbauelement mit wenigstens einer Leiterplatte (11), mit deren einer Seite wenigstens ein Halbleiterchip (12) verbunden ist, während die andere Seite mit einer Metallbasis (13) zum Abführen von im Halbleiterchip (12) erzeugter Wärme verbunden ist, wobei ein Barrierenmaterial (15) auf der Metallbasis (13) wie Farbe in einem vorbestimmten Muster aufgetragen ist, so dass das Verlaufen eines Lotes (14), das beim Verbinden der wenigstens einen oder mehrerer Leiterplatten (11) mit der Metallbasis (13) verwendet wird, eingeschränkt ist.
  2. Halbleiterbauelement nach Anspruch 1, bei dem das Barrierenmaterial (15) als Hauptbestandteil eine anorganische Substanz mit hoher Lötwärmebeständigkeit aufweist.
  3. Halbleiterbauelement nach Anspruch 2, bei dem das Barrierenmaterial (15) durch Vermischen von Partikeln der anorganischen Substanz mit einem flüchtigen Bindemittel hergestellt ist.
  4. Halbleiterbauelement nach Anspruch 2 oder 3, bei dem die anorganische Substanz Kohlenstoff ist.
  5. Halbleiterbauelement nach Anspruch 2 oder 3, bei dem die anorganische Substanz ein keramisches Material ist.
  6. Halbleiterbauelement mit wenigstens einer Leiterplatte (11), mit deren einer Seite wenigstens ein Halbleiterchip (12) verbunden ist, während die andere Seite mit einer Metallbasis (13) zum Abführen von im Halbleiterchip (12) erzeugter Wärme verbunden ist, wobei ein Barrierenmaterial (15), das als Hauptbestandteil Kohlenstoff, ein keramisches Material oder ein Metall mit einer niedrigen Lotbenetzbarkeit aufweist, auf der Metallbasis (13) angeordnet ist, so dass das Verlaufen eines Lotes (14), das beim Verbinden der wenigstens einen oder mehrerer Leiterplatten (11) mit der Metallbasis (13) verwendet wird, eingeschränkt ist.
  7. Verfahren zur Fertigung eines Halbleiterbauelementes (10), bei dem eine Seite wenigstens einer Leiterplatte (11), mit deren anderer Seite wenigstens ein Halbleiterchip (12) verbunden ist, mit einer Metallbasis (13) zum Abführen von im Halbleiterchip (12) erzeugter Wärme verbunden wird, wobei ein Barrierenteil (15) dadurch auf die Metallbasis (13) aufgebracht wird, dass ein Barrierenmaterial (15) wie Farbe in einem vorbestimmten Muster aufgetragen wird, so dass das Verlaufen eines Lotes (14), das beim Verbinden der wenigstens einen oder mehrerer Leiterplatten (11) mit der Metallbasis (13) verwendet wird, begrenzt wird.
  8. Verfahren nach Anspruch 7, bei dem eine aus Kohlenstoff bestehende Trennplatte (17), welche das Herausfließen des Lotes (14) verhindert und die Leiterplatten (11) auf vorbestimmte Positionen auf der Metallbasis (13) begrenzt, auf dem Barrierenteil (15) angeordnet werden.
  9. Verfahren nach Anspruch 7, bei dem das Barrierenmaterial (15) als Hauptbestandteil eine anorganische Substanz von großer Lotwärmebeständigkeit aufweist.
  10. Verfahren nach Anspruch 9, bei dem das Barrierenteil (15) durch Auftragen eines Barrierenmaterials (15) ausgebildet wird, das durch Vermischen von Partikeln der anorganischen Substanz mit einem flüchtigen Bindemittel, und Trocknen des Bindemittelbestandteils hergestellt wurde.
  11. Verfahren nach Anspruch 9 oder 10, bei dem die anorganische Substanz Kohlenstoff ist.
  12. Verfahren nach Anspruch 9 oder 10, bei dem die anorganische Substanz ein keramisches Material ist.
  13. Verfahren nach Anspruch 7 oder 10, bei dem das Barrierenteil (15) durch Auftragen eines Barrierenmaterials (15) in einem vorbestimmten Muster unter Verwendung einer Ausbringeinrichtung ausgebildet ist.
  14. Verfahren nach Anspruch 7, bei dem die Breite des vorbestimmten Musters in Übereinstimmung mit der für das Verbinden verwendeten Lotmenge variiert.
  15. Verfahren zur Fertigung eines Halbleiterbauelementes (10), bei dem eine Seite wenigstens einer Leiterplatte (11), mit deren anderer Seite wenigstens ein Halbleiterchip (12) verbunden ist, mit einer Metallbasis (13) zum Abführen von im Halbleiterchip (12) erzeugter Wärme verbunden wird, wobei ein Barrierenteil (15) thermisch auf die Metallbasis (13) aufgespritzt wird, so dass das Verlaufen eines Lotes (14), das beim Verbinden der wenigstens einen oder mehrerer Leiterplatten (11) mit der Metallbasis (13) verwendet wird, begrenzt wird.
  16. Verfahren nach Anspruch 15, bei dem das Barrierenteil (15) unter Verwendung eines Barrierenmaterials (15) ausgebildet wird, das aus einem Metall geringer Lotbenetzbarkeit besteht.
  17. Verfahren nach Anspruch 15, bei dem das Barrierenteil (15) unter Verwendung eines keramischen Barrierenmaterials (15) ausgebildet wird.
  18. Verfahren zur Fertigung eines Halbleiterbauelementes (10), bei dem eine Seite wenigstens einer Leiterplatte (11), mit deren anderer Seite wenigstens ein Halbleiterchip (12) verbunden ist, mit einer Metallbasis (13) zum Abführen von im Halbleiterchip (12) erzeugter Wärme verbunden wird, wobei ein Barrierenteil (15) durch Plattieren auf der Metallbasis (13) ausgebildet wird, so dass das Verlaufen eines Lotes (14), das beim Verbinden der wenigstens einen oder mehrerer Leiterplatten (11) mit der Metallbasis (13) verwendet wird, begrenzt wird.
  19. Verfahren nach Anspruch 18, bei dem das Barrierenteil (15) unter Verwendung von Chrom als Barrierenmaterial (15) ausgebildet wird.
  20. Verfahren zur Fertigung eines Halbleiterbauelementes (10), bei dem eine Vielzahl von Leiterplatten (11), mit deren jeweiliger anderer Seite wenigstens ein Halbleiterchip (12) verbunden ist, mit einer Metallbasis (13) zum Abführen von im Halbleiterchip (12) erzeugter Wärme verbunden werden, wobei eine aus Kohlenstoff bestehende Aufspannvorrichtung, die zum Positionieren der Vielzahl der Leiterplatten (11) auf der Metallbasis (13) verwendet wird, als Barrierenteil (15) an der Metallbasis (13) befestigt wird, so dass das Verlaufen eines Lotes (14), das beim Verbinden der Leiterplatten (11) mit der Metallbasis (13) verwendet wird, begrenzt wird.
DE102006004788.5A 2005-02-03 2006-02-02 Halbleiterbauelement und Fertigungsverfahren für dieses Active DE102006004788B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005027164A JP4600065B2 (ja) 2005-02-03 2005-02-03 半導体装置及びその製造方法
JP2005/027164 2005-02-03

Publications (2)

Publication Number Publication Date
DE102006004788A1 true DE102006004788A1 (de) 2006-08-10
DE102006004788B4 DE102006004788B4 (de) 2020-07-09

Family

ID=36709921

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006004788.5A Active DE102006004788B4 (de) 2005-02-03 2006-02-02 Halbleiterbauelement und Fertigungsverfahren für dieses

Country Status (4)

Country Link
US (2) US7514785B2 (de)
JP (1) JP4600065B2 (de)
CN (1) CN1819161B (de)
DE (1) DE102006004788B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2302676A1 (de) * 2009-09-29 2011-03-30 ABB Technology AG Hochleistungshalbleiterbauelement

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7838985B2 (en) * 2007-07-12 2010-11-23 Vishay General Semiconductor Llc Semiconductor assembly that includes a power semiconductor die located on a cell defined by first and second patterned polymer layers
JP4968150B2 (ja) * 2008-04-07 2012-07-04 株式会社豊田自動織機 半導体素子冷却装置
JP4991624B2 (ja) * 2008-05-07 2012-08-01 株式会社フジクラ プリント回路基板及びその製造方法
CN102549743B (zh) * 2009-08-10 2014-12-24 富士电机株式会社 半导体模块和冷却单元
US20110186265A1 (en) * 2010-02-04 2011-08-04 Gm Global Technology Operations, Inc. Attachment arrangement for a heat sink
JP5278371B2 (ja) * 2010-05-17 2013-09-04 富士電機株式会社 半導体装置の製造方法
JP5645248B2 (ja) * 2010-05-25 2014-12-24 Ｎｅｃネットワークプロダクツ株式会社 プリント配線基板上流体堰き止め用ダム形成方法、そのダム及びプリント配線基板
JP5671351B2 (ja) * 2011-01-12 2015-02-18 昭和電工株式会社 電子素子搭載用基板の製造方法
JP5838559B2 (ja) * 2011-02-08 2016-01-06 富士電機株式会社 半導体装置の組立治具および半導体装置の組立方法
USRE45712E1 (en) * 2013-03-18 2015-10-06 Photonics Electronics Technology Research Association (PETRA) Signal conversion device
USD707193S1 (en) * 2013-09-16 2014-06-17 Photonics Electronics Technology Research Association (PETRA) Signal conversion device
USRE45741E1 (en) * 2013-03-18 2015-10-13 Photonics Electronics Technology Research Association (PETRA) Signal conversion device
USD706733S1 (en) * 2013-09-16 2014-06-10 Photonics Electronics Technology Research Association (PETRA) Signal conversion device
CN105704938B (zh) * 2016-03-28 2018-07-06 上海美维电子有限公司 线路板的加工方法
US11284534B2 (en) * 2016-09-23 2022-03-22 Sumitomo Precision Products Co., Ltd. Cooling device
KR102570579B1 (ko) * 2018-07-13 2023-08-24 엘지전자 주식회사 냉동기
US11662698B2 (en) 2018-07-23 2023-05-30 CACI, Inc.—Federal Methods and apparatuses for detecting tamper using machine learning models
CN109192716A (zh) * 2018-09-19 2019-01-11 中国振华集团永光电子有限公司（国营第八七三厂） 一种igbt模块钎焊结构
JP1642346S (de) * 2019-03-20 2019-09-30
JP1660133S (de) * 2019-09-26 2020-05-25
CN113241325A (zh) 2020-01-23 2021-08-10 富士电机株式会社 电子装置以及电子装置的制造方法
CN112436086A (zh) * 2020-11-17 2021-03-02 杭州大和热磁电子有限公司 一种半导体制冷模块

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63218776A (ja) 1987-03-06 1988-09-12 Mitsubishi Petrochem Co Ltd 耐メツキソルダレジストインク組成物
JPS6450539A (en) * 1987-08-21 1989-02-27 Hitachi Ltd Connection of electronic component and transfer type microlead faceplate used therefor
JPH01215027A (ja) * 1988-02-24 1989-08-29 Hitachi Ltd 金属ベースはんだ付部の構造
JPH0223694A (ja) * 1988-07-12 1990-01-25 Murata Mfg Co Ltd チップ部品の取付構造
JPH03504065A (ja) 1988-12-24 1991-09-05 テクノロジィ　アプリケーションズ　カンパニー　リミテッド プリント回路の改良された作製方法
JPH0722044Y2 (ja) * 1989-07-19 1995-05-17 富士通株式会社 半田接合構造
JP2531288B2 (ja) * 1990-02-08 1996-09-04 富士電機株式会社 プリント基板のソルダレジスト
JPH05166431A (ja) * 1991-12-12 1993-07-02 Stanley Electric Co Ltd スイッチの製造方法
JPH06244224A (ja) 1993-02-15 1994-09-02 Fuji Electric Co Ltd 半導体装置の部品半田付け方法
JPH06310861A (ja) * 1993-04-21 1994-11-04 Oki Electric Ind Co Ltd セラミック多層基板におけるサーマルビアの形成方法
AT405591B (de) * 1997-10-03 1999-09-27 Schaffler & Co Heizelement und verfahren zu dessen herstellung
JP2000311905A (ja) * 1999-04-28 2000-11-07 Nippon Inter Electronics Corp 複合半導体装置の製造方法
US6376923B1 (en) * 1999-06-08 2002-04-23 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device sealing material and flip-chip type semiconductor device
US6187418B1 (en) * 1999-07-19 2001-02-13 International Business Machines Corporation Multilayer ceramic substrate with anchored pad
JP3639505B2 (ja) * 2000-06-30 2005-04-20 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板及び半導体装置
JP2002158328A (ja) 2000-11-17 2002-05-31 Mitsubishi Electric Corp 電力用半導体装置
JP3710742B2 (ja) * 2001-10-17 2005-10-26 株式会社日立製作所 絶縁被覆導線と導電部材の接続構造およびその接続方法
JP3937952B2 (ja) * 2002-07-15 2007-06-27 東陶機器株式会社 放熱回路基板とその作製方法
JP2004071899A (ja) 2002-08-07 2004-03-04 Sanyo Electric Co Ltd 回路装置およびその製造方法
US7554039B2 (en) * 2002-11-21 2009-06-30 Hitachi, Ltd. Electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2302676A1 (de) * 2009-09-29 2011-03-30 ABB Technology AG Hochleistungshalbleiterbauelement

Also Published As

Publication number Publication date
CN1819161B (zh) 2010-06-16
US20090130800A1 (en) 2009-05-21
CN1819161A (zh) 2006-08-16
DE102006004788B4 (de) 2020-07-09
US7781258B2 (en) 2010-08-24
JP2006216729A (ja) 2006-08-17
US20060186520A1 (en) 2006-08-24
US7514785B2 (en) 2009-04-07
JP4600065B2 (ja) 2010-12-15

Similar Documents

Publication Publication Date Title
DE102006004788A1 (de) Halbleiterbauelement und Fertigungsverfahren für dieses
DE102006019602B4 (de) Leistungshalbleitermodul
DE10208635B4 (de) Diffusionslotstelle, Verbund aus zwei über eine Diffusionslotstelle verbundenen Teilen und Verfahren zur Herstellung der Diffusionslotstelle
DE3414065A1 (de) Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
EP1989741B1 (de) Verfahren zum herstellen von peltier-modulen
DE10238320A1 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE102006002452A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP0487782B1 (de) Verfahren zum Beloten von Leiterplatten
DE3924225A1 (de) Keramik-metall-verbundsubstrat und verfahren zu seiner herstellung
DE112012003759T5 (de) Halbleitermodul, Schaltungs-Substrat
WO2020007583A1 (de) Verfahren zur herstellung einer hochtemperaturfesten bleifreien lotverbindung und hochtemperaturfeste bleifreie lotverbindung
DE102008026710A1 (de) Elektronisches Bauelement aus Keramik
DE69128601T2 (de) Verfahren zum Herstellen von wärmestrahlender Substraten zum Montieren von Halbleitern und gemäss diesem Verfahren hergestellte Halbleiterpackung
DE102017221778A1 (de) Kühlkörper für eine elektronische Komponente, elektronische Baugruppe mit einem solchen Kühlkörper und Verfahren zum Erzeugen eines solchen Kühlkörpers
DE102008011265B4 (de) Verfahren zum Herstellen eines Substrats zum Bonden von Vorrichtungen mit einer Lötschicht
DE112016006225T5 (de) Abstrahlungsplattenstruktur, Halbleitervorrichtung und Verfahren zum Herstellen einer Abstrahlungsplattenstruktur
EP2844414B1 (de) Verfahren zur herstellung eines metallisierten aus aluminium bestehenden substrats
DE102011076774A1 (de) Baugruppe mit einem Träger und einem Kühlkörper
EP0818061B1 (de) Verfahren zur erzeugung elektrisch leitfähiger verbindungsstrukturen
DE112017006956B4 (de) Verfahren zur Herstellung einer Leistungshalbleitervorrichtung und Leistungshalbleitervorrichtung
DE2528000A1 (de) Verfahren zur herstellung einer loetflaeche relativ grosser abmessungen
EP3345217B1 (de) Kühlvorrichtung, verfahren zur herstellung einer kühlvorrichtung und leistungsschaltung
DE69013851T2 (de) Verfahren zur Herstellung einer keramischen Schaltungsplatte.
DE112020005016T5 (de) Chip-Bauteil
AT503706B1 (de) Schaltungsträger

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

8110 Request for examination paragraph 44
R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110927

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110927

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, 80336 MUENCHE

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Effective date: 20110927

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN PATENTANWA, DE

Effective date: 20110927

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final