[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102005062750B4 - Verfahren zur Herstellung eines CMOS-Bildsensors - Google Patents

Verfahren zur Herstellung eines CMOS-Bildsensors Download PDF

Info

Publication number
DE102005062750B4
DE102005062750B4 DE102005062750A DE102005062750A DE102005062750B4 DE 102005062750 B4 DE102005062750 B4 DE 102005062750B4 DE 102005062750 A DE102005062750 A DE 102005062750A DE 102005062750 A DE102005062750 A DE 102005062750A DE 102005062750 B4 DE102005062750 B4 DE 102005062750B4
Authority
DE
Germany
Prior art keywords
layer
conductivity type
region
forming
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005062750A
Other languages
English (en)
Other versions
DE102005062750A1 (de
Inventor
Chang Hun Icheon Han
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DongbuAnam Semiconductor Inc
Original Assignee
DongbuAnam Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DongbuAnam Semiconductor Inc filed Critical DongbuAnam Semiconductor Inc
Publication of DE102005062750A1 publication Critical patent/DE102005062750A1/de
Application granted granted Critical
Publication of DE102005062750B4 publication Critical patent/DE102005062750B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Verfahren zum Herstellen eines CMOS-Bild-Sensors, welches die folgenden Schritte umfasst:
sequenzielles Bilden einer Kontaktbereich-Oxid-Schicht (202) und einer Nitrid-Schicht (203) auf einem Halbleiter-Substrat (200) vom Erste-Leitfähigkeit-Typ, welche(s) durch einen aktiven Bereich und einen Bauteil-Isolations-Bereich definiert ist;
selektives Ätzen der Nitrid-Schicht (203), um eine Öffnung zu Bilden, durch welche ein Teil der Kontaktbereich-Oxid-Schicht (202) zugänglich ist;
Bilden eines Dotier-Bereiches vom Erste-Leitfähigkeit-Typ (210) durch Dotieren mit Erste-Leitfähigkeit-Typ Verunreinigungen, unter Verwendung der selektiv geätzten Nitrid-Schicht (203) als einer Maske;
Bilden von Abstandhaltern (204) an Seitenwänden der Öffnung;
Bilden eines Grabens (205) einer vorbestimmten Tiefe innerhalb des Dotier-Bereichs vom Erste-Leitfähigkeit-Typ (210) durch selektives Ätzen des freiliegenden Teils der Kontaktbereich-Oxid-Schicht (202) und des darunterliegenden Substrates (200) unter Verwendung der geätzten Nitrid-Schicht (203) und der Abstandhalter (204) als eine Maske;
Bilden einer dielektrischen Schicht (206) in dem Graben (205);
Bilden einer Isolations-Schicht (220) auf der dielektrischen Schicht (211) zum...

Description

  • HINTERGRUND DER ERFINDUNG
  • Bereich der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines CMOS-Bild-Sensor, und spezieller eines verbesserten CMOS-Bild-Sensor, welcher ein Auftreten von Dunkelstrom verhindert.
  • Diskussion des Standes der Technik
  • Allgemein ist ein Bildsensor ein Halbleiter-Bauteil, welches ein optisches Bild in ein elektrisches Signal transformiert. Bildsensoren werden hauptsächlich in Ladungsgekoppeltes-Bauteil-Bildsensor (”charge coupled device image sensor”, im Folgenden als ”CCD” abgekürzt), und Komplementärer-Metall-Oxid-Halbleiter-Bild-Sensor (im Folgenden als ”CMOS” abgekürzt) eingeteilt.
  • CCDs bestehen aus einer Mehrzahl von Photodioden (PD), welche in einer Matrix angeordnet sind, einer Mehrzahl von vertikalen ladungsgekoppelten Bauteilen (VCCD), welche in vertikaler Richtung zwischen der Mehrzahl der Photodioden bereitgestellt sind, einem horizontalen ladungsgekoppelten Bauteil (HCCD) und einem Abtast-Verstärker. Die Photodioden konvertieren optische Signale in elektrische Signale durch Ausgeben von Ladungen, welche in der vertikalen Richtung von den VCCDs übertragen werden. Die von jedem VCCD übertragenen Ladungen werden dann in einer horizontalen Richtung vom HCCD übertragen. Schließlich werden diese Ladungen in der horizontalen Richtung von dem Abtast-Verstärker abgetastet, welcher seinerseits das elektrische Signal ausgibt.
  • Die oben konfigurierten CCDs weisen einen komplizierten Treiber-Mechanismus auf, sie benötigen einen beachtenswerten Leistungs-Verbrauch, und sie brauchen einen komplizierten Herstellungs-Prozess mit vielen Photo-Prozessen. Ferner ist es nachteilig, die oben konfigurierten CCDs zu verwenden, wenn versucht wird, die Größe eines Produktes zu reduzieren, weil es schwierig ist, eine Steuer-Schaltung, eine Signal-Verarbeitungs-Schaltung, eine Analog/Digital-Konvertier-Schaltung (A/D-Konverter) und dergleichen auf einem CCD-Chip zu integrieren.
  • Kürzlich wurde der/ein Fokus auf CMOS-Bildsensoren als die Bildsensoren der nächsten Generation geschwenkt, weil sie die Nachteile von CCDs überwinden. Der CMOS-Bildsensor verwendet ein Schalt-Verfahren zum sequenziellen Detektieren einer Ausgabe jedes Einheits-Pixels mittels MOS-Transistoren. Die MOS-Transistoren werden auf einem Halbleiter-Substrat gebildet. Jeder MOS-Transistor korrespondiert zu einem Einheits-Pixel. Darüber hinaus werden die Steuer-Schaltung, Signal-Verarbeitungs-Schaltung und dergleichen als periphäre Schaltungen verwendet. Der CMOS-Bildsensor, welcher eine Photodiode und einen MOS-Transistor innerhalb eines Einheits-Pixels enthält, implementiert ein Bild durch sequenzielles Detektieren eines elektrischen Signals jedes Einheits-Pixels gemäß einem Schalt-Verfahren.
  • Der CMOS-Bildsensor ist aufgrund seines niedrigen Leistungs-Verbrauchs vorteilhaft, und weil er einen einfachen Herstellungs-Prozess mit einer kleinen Anzahl an Photo-Prozessierungs-Schritten benötigt. Darüber hinaus ist es möglich, eine Steuer-Schaltung, eine Signal-Verarbeitungs-Schaltung, eine Analog/Digital-Verarbeitungs-Schaltung und dergleichen auf einem CMOS-Sensor-Chip zu integrieren, wodurch die Miniaturisierung eines Produktes erleichtert wird. Dementsprechend kann der CMOS-Bild-Sensor für verschiedenartige Anwendungen, wie digitale Standbild-Kameras, digitale Videokameras und dergleichen vielfältig verwendet werden.
  • CMOS-Bild-Sensoren werden in Abhängigkeit von der Transistor-Anzahl in 3-T-Typ, 4-T-Typ, 5-T-Typ und dergleichen eingeteilt. Der 3-T-Typ-CMOS-Bildsensor besteht aus einer Photodiode und drei Transistoren; und der 4-T-Typ-CMOS-Bildsensor besteht aus einer Photodiode und vier Transistoren.
  • 1 ist ein Layout eines Einheits-Pixels eines allgemeinen 3-T-CMOS-Sensors.
  • Bezugnehmend auf 1 ist in einem Einheits-Pixel eines allgemeinen 3T-Typ-CMOS-Bildsensors ein aktiver Bereich 10 definiert. Eine Photodiode 20 ist auf einem größeren Teil des aktiven Bereiches 10 ausgebildet. Gate-Elektroden 120, 130 und 140 der drei Transistoren sind so ausgebildet, dass sie den Rest des aktiven Bereichs 10 überlappen. Die drei Transistoren, das heißt der Reset-Transistor, Treiber-Transistor und Auswahl-Transistor, Rx, Dx und Sx sind mit den Gate-Elektroden 120, 130 beziehungsweise 140 konfiguriert. In den aktiven Bereich 10, aber nicht unterhalb der Gate-Elektroden 120, 130 und 140 sind Verunreinigungs-Ionen implantiert. Die Verunreinigungs-Ionen bilden Source-/Drain-Bereiche für jeden der drei Transistoren. Anschließend wird eine Leistungs-Spannung Vdd an die Source-/Drain-Bereiche zwischen den Reset-Transistor und den Treiber-Transistor, Rx und Dx, appliziert, während die Source-/Drain-Bereiche des ausgewählten Transistors Sx mit einer Auslese-Schaltung verbunden sind (in der Zeichnung nicht gezeigt).
  • Jede der Gate-Elektroden 120, 130 und 140 ist mit einer zugehörigen Signal-Leitung verbunden (in der Zeichnung nicht gezeigt). Jede der zugehörigen Signal-Leitungen ist an einem ihrer Enden mit einem Kontaktbereich (”pad”) versehen, so dass sie mit einer externen Treiber-Schaltung verbunden werden kann.
  • 2 ist entlang der Linie II-II' aus 1 ein Querschnitt-Diagramm eines 3T-Typ-CMOS-Bildsensors gemäß dem Stand der Technik (”related art”), welcher eine Photodiode und einen Reset-Transistor zeigt.
  • Wie in 2 gezeigt, ist eine P–-Typ-EPI-Schicht 101 auf einem P++-Typ-Halbleiter-Substrat 100 ausgebildet. Das Halbleiter-Substrat 100 ist durch einen aktiven Bereich (10 in 1) und einen Bauteil-Isolations-Bereich definiert. Eine Isolations-Schicht 103 ist in dem Bauteil-Isolations-Bereich ausgebildet.
  • Auf der EPI-Schicht 101 wird/ist ein Gate-Oxid 121 ausgebildet. Dann wird ein Gate 123 auf dem Gate-Oxid 121 ausgebildet, wodurch ein Reset-Transistor gebildet wird. An beiden Seitenwänden des Gates 123 werden dielektrische Abstandhalter/Füllbereiche (”spacers”) 125 ausgebildet. Ein N–-Typ-Diffusions-Bereich 131 und ein P0-Typ-Diffusions-Bereich 132 werden sequenziell in der EPI-Schicht ausgebildet, korrespondierend zu einer Photodiode (PD). In diesem Beispiel wird der P0-Typ-Diffusions-Bereich 132 auf dem N–-Typ-Diffusions-Bereich 131 ausgebildet. Darüber hinaus wird ein n-Typ-Diffusions-Bereich (n+) hoher Dichte und ein n-Typ-Diffusions-Bereich (n–) niedriger Dichte als Source-/Drain-(S/D)Bereich für den Reset-Transistor ausgebildet.
  • Der herkömmliche CMOS-Bild-Sensor von der oben beschriebenen Struktur weist den Nachteil auf, dass er zu einem erhöhten Dunkelstrom führt, was eine Störung der Ladungs-Speicherungs-Fähigkeit, und daher der allgemeinen Leistungsfähigkeit des Bauteils verursacht.
  • Der Dunkelstrom wird durch Elektronen erzeugt, welche von der Photodiode zu anderen Bereichen des Bauteils übergehen, wenn kein Licht in die Photodiode eintritt. Es wurde berichtet, dass der Dunkelstrom aufgrund der freien Bindung (”dangling bond”) oder aufgrund von Defekten auftritt, welche um den Oberflächen-benachbarten Bereich des Bauelements, dem Grenzbereich zwischen der Isolations-Schicht 103 und dem P0-Typ-Diffusions-Bereich 132, dem Grenzbereich zwischen der Isolations-Schicht 103 und dem N–-Typ-Diffusions-Bereich 131, dem Grenzbereich zwischen dem P0-Typ-Diffusions-Bereich 132 und dem N–-Typ-Diffusions-Bereich 131, P0-Typ-Diffusions-Bereich 132 und N–-Typ-Diffusions-Bereich 131 herum verteilt sind. Der Dunkelstrom kann schwerwiegende Probleme wie Störung der/einer Ladungs-Speicher-Fähigkeit und allgemeine Störung in der/einer Leistungsfähigkeit des CMOS-Bildsensors in Bedingungen mit niedriger Beleuchtung verursachen.
  • Um den Dunkelstrom-Einfluss zu reduzieren, welcher an dem Oberflächen-benachbarten Bereich des Bauelements auftritt, wird gemäß dem herkömmlichen CMOS-Bildsensor für die Photodiode der P0-Typ-Diffusions-Bereich 132 auf dem N–-Typ-Diffusions-Bereich 131 ausgebildet. Ein solcher CMOS-Bildsensor wird allerdings stark von dem Dunkelstrom betroffen, welcher an dem Grenzbereich zwischen der Isolations-Schicht 103 und dem P0-Typ-Diffusions-Bereich 132, und dem Grenzbereich zwischen der Isolations-Schicht 103 und dem N–-Typ-Diffusions-Bereich 131 auftritt.
  • Wenn, wie in 2 gezeigt, ein Photolack-Muster auf der EPI-Schicht 101 als eine Ionen-Injektions-Maske ausgebildet wird, um den N–-Typ-Diffusions-Bereich 131 und den P0-Typ-Diffusions-Bereich 132 für die Photodiode zu bilden, wird ferner der gesamte aktive Bereich, welcher zur Photodiode korrespondiert, durch die im Photolack eingearbeitete Öffnung freiliegend (”exposed”). Wenn unter Verwendung des/eines Ionen-Injektions-Prozesses Verunreinigungen in den freiliegenden aktiven Bereich injiziert werden, um den N–-Typ-Diffusions-Bereich 131 und den P0-Typ-Diffusions-Bereich 132 zu bilden, werden sie auch in den Grenzbereich zwischen dem aktiven Bereich 131 und 132 der Photodiode und der Isolations-Schicht 103 injiziert. Diese Ionen induzieren Schäden und Defekte in dem Grenzbereich zwischen dem aktiven Bereich 131 und 132 der Photodiode und der Isolations-Schicht 103. Diese Defekte erzeugen Elektronen und Loch-(Ladungs)träger, und lassen die Elektronen rekombinieren. Konsequenter Weise erhöht sich der/ein Leckstrom der Photodioden, und auch der Dunkelstrom des CMOS-Bildsensors.
  • Da es schwer ist, zu verhindern, dass der Dunkelstrom im Grenzbereich zwischen der Isolations-Schicht 103 und dem aktiven Bereich 131 und 132 der Photodiode auftritt, gibt es konsequenter Weise eine Grenze für die Verbesserung der Dunkelstrom-Merkmale in einem herkömmlichen CMOS-Bildsensor.
  • US 20040251481 A1 offenbart eine Fotodiode mit einer verbesserten Ladungs-Sammelfläche, die neben einem angrenzenden Isolier-Bereich liegt. Der Isolier-Bereich wird dabei von einem Dotier-Bereich und einer optionalen dünnen Isolations-Schicht umgeben. Zur Herstellung dieser Struktur, wird ein Graben selektiv in ein Halbleiter-Substrat geätzt. In diesen Graben wird die dünne Isolier-Schicht abgelagert. Anschließend wird die Struktur einer Dotier-Implantation ausgesetzt, bei der mittels implantierten Dotier-Ionen der den Isolier-Bereich umlagernde Dotier-Bereich ausgebildet wird. Die Dotier-Implantation wird dabei vorzugsweise als gewinkelte Implantation durchgeführt. Schließlich wird der Graben mit einer Isolations-Schicht aufgefüllt.
  • US 20040178430 , US 6569700 B2 und KR 1020030056323 AA offenbaren alle eine Halbleiter-Struktur für einen CMOS-Sensor bzw. eine Fotodiode, die jeweils einen aktiven Bereich und einen Isolier-Bereich enthalten. Der Isolier-Bereich ist dabei immer als eine Graben-Isolation ausgebildet, die von einem Dotier-Bereich und einer Isolations-Schicht umgeben wird. Dabei wird jeweils erst ein Graben in ein Halbleiter-Substrat geätzt, dann eine Isolations-Schicht in dem Graben abgelagert, danach mittels Implantation der Dotier-Bereich um die Isolations-Schicht herum gebildet. Zuletzt wird der Graben mit einer Isolations-Schicht aufgefüllt
  • KR 1020010003139 offenbart ein Verfahren zur Herstellung von Halbleiter-Bauteilen, inklusive einer Graben-Isolation, in die eine Isolations-Schicht abgelagert wird.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung ist auf ein Verfahren zum Herstellen eines CMOS-Bildsensor gerichtet, welcher im Wesentlichen eines oder mehrere Probleme aufgrund von Begrenzungen und Nachteilen des Standes der Technik vermeidet.
  • Ein Vorteil der vorliegenden Erfindung ist, ein Verfahren zum Herstellen eines CMOS-Bildsensor bereitzustellen, welches verhindert, dass Ionen aus dem aktiven Bereich in die Isolier-Schicht diffundieren, und daher kein Dunkelstrom erzeugt wird, indem ein P+-Typ-Bereich und eine Oxid-Schicht zwischen einer Isolier-Schicht und einem aktiven Bereich mit der Photodiode erzeugt wird.
  • Zusätzliche Vorteile, Ziele und Merkmale der Erfindung werden teilweise in der folgenden Beschreibung dargelegt, und werden teilweise aus der Beschreibung offensichtlich werden, oder können durch Ausführen der Erfindung gelernt werden. Die Ziele und andere Vorteile der Erfindung können durch die Struktur realisiert und erreicht werden, welche insbesondere insbesondere in der schriftlichen Beschreibung und den Ansprüchen hiervon, sowie in den beigefügten Zeichnungen genannt werden.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung umfasst ein Verfahren zum Herstellen eines CMOS-Bild-Sensors gemäß der vorliegenden Erfindung die folgenden Schritte: sequenzielles Bilden einer Kontaktbereich-Oxid-Schicht und einer Nitrid-Schicht auf einem Halbleiter-Substrat vom Erste-Leitfähigkeit-Typ, welches durch einen aktiven Bereich und einen Bauteil-Isolations-Bereich definiert ist, selektives Ätzen der Nitrid-Schicht, um eine Öffnung zu Bilden, durch welche ein Teil der Kontaktbereich-Oxid-Schicht zugänglich ist, Bilden eines Dotier-Bereiches vom Erste-Leitfähigkeit-Typ durch Dotieren mit Erste-Leitfähigkeit-Typ Verunreinigungen unter Verwendung der selektiv geätzten Nitrid-Schicht als einer Maske, Bilden von Abstandhaltern an Seitenwänden der Öffnung, Bilden eines Graben einer vorbestimmten Tiefe innerhalb des Dotier-Bereichs vom Erste-Leitfähigkeit-Typ durch selektives Ätzen des freiliegenden Teils der Kontaktbereich-Oxid-Schicht und des dazu korrespondierenden Substrates unter Verwendung der geätzten Nitrid-Schicht und der Abstandhalter als eine Maske, Bilden einer dielektrischen Schicht in dem Graben, Bilden einer Isolations-Schicht auf der dielektrischen Schicht zum Ausfüllen des Grabens, Entfernen der Abstandhalter, der Nitrid-Schicht und der Kontaktbereich-Oxid-Schicht, und Bilden eines Diffusions-Bereiches vom Zweite-Leitfähigkeit-Typ im aktiven Bereich des Substrats in einer solchen Weise, dass zwischen dem Diffusions-Bereich vom Zweite-Leitfähigkeit-Typ und der Isolations-Schicht ein Zwischenraum besteht, welcher zu dem Dotier-Bereich vom Erste-Leitfähigkeit-Typ und der dielektrischen Schicht korrespondiert.
  • Es versteht sich, dass sowohl die vorhergehende allgemeine Beschreibung, als auch die folgende detaillierte Beschreibung exemplarisch und erklärend sind, und dazu vorgesehen sind, die beanspruchte Erfindung weiter zu erklären.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen, welche zum Bereitstellen eines besseren Verständnisses der Erfindung beigefügt sind, und welche in diese Spezifikation eingearbeitet sind, und ein Teil von ihr darstellen, erläutern Ausführungsformen der Erfindung, und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erklären.
  • In den Zeichnungen:
  • ist 1 ein allgemeines Layout eines Einheits-Pixels eines CMOS-Bildsensors,
  • ist 2 ein Querschnitts-Diagramm, entlang der Linie aus 1, eines 3T-Typ-CMOS-Bildsensors gemäß dem Stand der Technik (”related art”), welches eine Photodiode und einen Reset-Transistor zeigt,
  • ist 3 ein Querschnitts-Diagramm, entlang der Linie aus 1, eines 3T-Typ-CMOS-Bildsensors, der gemäß dem Verfahren der vorliegenden Erfindung hergestellt wurde, welches eine Photodiode und einen Reset-Transistor zeigt,
  • sind 4a bis 4f Querschnitt-Diagramme, welche den Prozess gemäß dem Verfahren zum Herstellen eines CMOS-Bildsensors gemäß der vorliegenden Erfindung zeigen.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Es wird nun detailliert auf eine Ausführungsform der vorliegenden Erfindung Bezug genommen, von welcher Beispiele in den beigefügten Zeichnungen gezeigt sind.
  • 3 ist ein Querschnitts-Diagramm, entlang der Linie aus 1, eines 3T-Typ-CMOS-Bildsensors hergestellt durch ein Verfahren der vorliegenden Erfindung welches eine Photodiode und einen Reset-Transistor zeigt.
  • Bezugnehmend auf 3 wird eine P–-Typ-EPI-Schicht 201 auf einem P++-Typ-Halbleiter-Substrat 200 ausgebildet, welche(s) durch einen aktiven Bereich (10 in 1) und einen Bauteil-Isolations-Bereich definiert ist. Eine Isolations-Schicht 220 ist im Bauteil-Isolations-Bereich ausgebildet. Der aktive Bereich des Halbleiter-Substrats 200 ist durch einen Photodioden-Bereich und einen Transistor-Bereich definiert.
  • Eine Gate-Oxid-Schicht 221 und ein Gate 223 werden sequenziell auf der EPI-Schicht 201 gebildet, um einen Reset-Transistor gemäß 1 zu bilden. Dielektrische Abstandhalter 225 werden an Seitenwänden des Gates 223 gebildet. Der/ein N–-Typ-Diffusions-Bereich 231 wird in dem/einem Bereich der EPI-Schicht 201 gebildet, welcher dem Photodioden-Bereich entspricht. Ein Source-/Drain-Bereich (S/D in 1) wird an der Oberfläche der EPI-Schicht 201 gebildet, neben (”beside”) dem Gate 223, wobei der Source/Drain-Bereich einen n-Typ-Diffusions-Bereich(n) hoher Dichte 226 und ein n-Typ-Diffusions-Bereich(n) niedriger Dichte 224 beinhaltet.
  • Gemäß der vorliegenden Erfindung werden ein P+-Typ-Dotier-Bereich 210 und eine Thermisches-Oxid-Schicht 211 zwischen der Isolations-Schicht 220 und dem N–-Typ-Dotier-Bereich 231 gebildet. Der P+-Typ-Dotier-Bereich 210 und das thermische Oxid 211 verhindern das/ein Dunkelstrom-Problem, welches in dem/einem herkömmlichen CMOS-Bildsensor besteht, welcher eine Isolations-Schicht aufweist, welche direkt mit einem N–-Typ-Dotier-Bereich verbunden ist. Wenn N–-Typ-Ionen in das Halbleiter-Substrat injiziert werden, um die Photodiode zu bilden, verhindern der P+-Typ-Dotier-Bereich 210 und die Thermisches-Oxid-Schicht 211, welche beide zwischen der Isolations-Schicht 220 und dem N–-Typ-Dotier-Bereich 231 angeordnet sind, dass die N–-Typ-Ionen in die Isolations-Schicht 220 eindringen.
  • Der P+-Typ-Dotier-Bereich 210 wird durch Dotieren der EPI-Schicht 201 mit Bor (B) gebildet. Die Thermisches-Oxid-Schicht 211 wird unter Verwendung eines thermischen Oxidations-Prozesses gebildet. Die Thermisches-Oxid-Schicht 211 kann 5–50 nm dick sein. Während des thermischen Oxidations-Prozesses erhöht sich laterale Diffusion des Bors (B) des P+-Typ-Dotier-Bereichs 210 mittels interstitieller Injektion. Das Bor (B) wird in einem anschließenden Glüh-Prozess (”well annealing”) daran gehindert, in den N–-Typ-Dotier-Bereich 231 der Photodiode einzudringen.
  • 4a bis 4f sind Querschnitt-Diagramme, welche die Prozesse gemäß dem Verfahren zur Herstellung eines CMOS-Bildsensors gemäß der vorliegenden Erfindung zeigen.
  • Im Folgenden wird das Verfahren gemäß der vorliegenden Erfindung im Detail beschrieben, mit Fokus auf die Prozesse zum Ausbilden einer Isolier-Schicht und eines Photodioden-Bereiches eines Halbleiter-Substrates.
  • Bezugnehmend auf 4a, wird eine EPI-Schicht 201 vom Erste-Leitfähigkeit-Typ niedriger Dichte (P–-Typ) auf einem Halbleiter-Substrat 200 wie einem monokristallinen Silizium vom Erste-Leitfähigkeit-Typ hoher Dichte (P++-Typ) und dergleichen durch Verwendung eines epitaktischen Prozesses ausgebildet. Die EPI-Schicht 201 wird gebildet, um die/eine Licht-Empfindlichkeit und die/eine Fähigkeit zum Sparen von Licht-Ladungen der Niederspannungs-Photodiode zu verbessern, indem die/eine Verarmungs-Region der Photodiode in die Lage versetzt wird, weit und tief ausgebildet zu werden.
  • Eine Kontaktbereich-Oxid-Schicht 202 wird auf der EPI-Schicht 201 ausgebildet. Eine Nitrid-Schicht 203 wird dann auf der Kontaktbereich-Oxid-Schicht 202 gebildet.
  • Die Nitrid-Schicht 203 wird durch Ätzen selektiv entfernt, um eine Öffnung zu bilden, durch welche ein Teil der Kontaktbereich-Oxid-Schicht 202 freigelegt wird.
  • Ein P+-Typ-Dotier-Bereich 210 wird direkt unterhalb der Oberfläche der EPI-Schicht 201 durch Dotieren von P-Typ-Ionen-Verunreinigungen hoher Dichte unter Verwendung der selektiv entfernten Nitrid-Schicht 203 als einer Maske gebildet. Als die P-Typ-Ionen hoher Dichte können B und BF2 verwendet werden.
  • Auf 4b bezugnehmend, wird eine dielektrische Schicht (nicht gezeigt) auf der/einer gesamten Oberfläche der EPI-Schicht 201 ausgebildet, inklusive oberhalb der selektiv strukturierten Nitrid-Schicht 203. Diese später gebildete dielektrische Schicht wird dann zurückgeätzt, um Abstandhalter an Seitenwänden der Öffnung in der Nitrid-Schicht 203 zu bilden.
  • Dann wird der freiliegende Teil der Kontaktbereich-Oxid-Schicht 202 selektiv geätzt, wobei die Nitrid-Schicht 203 und die Abstandhalter 204 als eine Maske verwendet werden.
  • Bezugnehmend auf 4c, wird die EPI-Schicht 201, in welcher der P+-Typ-Dotier-Bereich 210 ausgebildet ist, selektiv entfernt, wobei die Nitrid-Schicht 203 und die Abstandhalter 204 als eine Maske verwendet werden, um einen Graben 205 von einer vorbestimmten Tiefe auszubilden. Der Graben 205 wird innerhalb des P+-Typ-Dotier-Bereichs 210 ausgebildet, so dass der gesamte Graben 205 vom P+-Typ-Dotier-Bereich 210 umgeben ist.
  • Bezugnehmend auf 4d wird eine 5–50 nm dicke Thermisches-Oxid-Schicht 206 in dem Graben 205 mittels des/eines thermischen Oxidations-Prozesses ausgebildet. Der thermische Oxidations-Prozess kann bei ungefähr 800–1150°C durchgeführt werden. Die Thermisches-Oxid-Schicht 206 wird derart ausgebildet, dass sie direkt mit dem P+-Typ-Dotier- Bereich 210 in Kontakt ist. Während des thermischen Oxidations-Prozesses wird laterale Diffusion der B oder BF2-Ionen in den P+-Typ-Dotier-Bereich 210 durch interstitielle Injektion erhöht. Anschließend wird ein Glüh-Verfahren (”well annealing”) verwendet, um das B oder BF2 daran zu hindern, in einen N–-Typ-Diffusions-Bereich 231 einzudringen (gezeigt in 4f), welcher zum Ausbilden einer Photodiode vorgesehen ist.
  • Bezugnehmend auf 4e wird eine Isolations-Schicht 220 auf der Thermisches-Oxid-Schicht 206 ausgebildet, um den Graben 205 auszufüllen. Die Isolations-Schicht 220 wird durch Aufbringen einer dielektrischen Schicht aus SOG (”Spin On Glas”, Aufschleuder-Glas/Spin-An-Glas), USG (Undotiertes Silikat-Glas) oder vom TEOS-Typ auf der/einer gesamten Oberfläche der EPI-Schicht 201 inklusive des Grabens 205 gebildet. Anschließend wird die dielektrische Schicht, mit Ausnahme des Teils innerhalb des Grabens 205, durch ein CMP (Chemisch-Mechanisches Polieren) oder ein Rückätz-Verfahren entfernt. Die Abstandhalter 204, die Nitrid-Schicht 203 und die Kontaktbereich-Oxid-Schicht 202 werden ebenfalls durch einen Reinigungs- und Einebnungs-Prozess entfernt.
  • Bezugnehmend auf 4f, liegt der Photodioden-Bereich nach Beschichten und Strukturieren eines Photolacks (nicht gezeigt) auf der gesamten EPI-Schicht 201 frei. Dann wird ein N–-Typ-Diffusions-Bereich 231 in dem Photodioden-Bereich durch Injizieren von N–-Typ-Ionen-Verunreinigungen in den Photodioden-Bereich unter Verwendung eines strukturierten Photolacks (nicht gezeigt) als eine Maske ausgebildet. Obwohl dies in den Zeichnungen nicht dargestellt ist, werden unter Verwendung herkömmlicher Prozesse ein Gate-Oxid und ein Gate auf dem aktiven Bereich der EPI-Schicht 201 ausgebildet, bevor der N–-Typ-Diffusions-Bereich 231 ausgebildet wird.
  • Der CMOS-Bild-Sensor, welcher gemäß dem Verfahren der vorliegenden Erfindung hergestellt wird, reduziert Dunkelstrom substantiell, welcher ansonsten im Grenzbereich zwischen der Photodiode und der Isolier-Schicht 220 auftreten kann, durch Bilden des N–-Typ-Dotier-Bereichs 231 entfernt von der Isolations-Schicht 220, wobei der P+-Typ-Dotier-Bereich 210 und die Thermisches-Oxid-Schicht 211 dazwischen angeordnet sind/werden.
  • Ein P0-Typ-Diffusions-Bereich (nicht gezeigt) kann ebenfalls auf dem N–-Typ-Diffusions-Bereich 231 ausgebildet werden.
  • Dementsprechend stellt die vorliegende Erfindung die folgenden Wirkungen und Vorteile bereit.
  • Zuallererst minimiert die vorliegende Erfindung den Dunkelstrom im Grenzbereich zwischen einer Photodiode und einer Isolier-Schicht durch Ausbilden des P+-Typ-Dotier-Bereiches 210 und der Thermisches-Oxid-Schicht 211 dazwischen.
  • Durch Reduzieren des Dunkelstroms kann die vorliegende Erfindung konsequenter Weise die Defekte ausschließen, welche ansonsten aufgrund des Dunkelstroms auftreten können, und die Zuverlässigkeit des CMOS-Bild-Sensors verbessern. Es wird für Fachleute offensichtlich sein, dass verschiedene Modifikationen und Variationen an der vorliegenden Erfindung durchgeführt werden können, ohne vom Geist oder Bereich der Erfindungen abzuweichen. Daher sollen die Modifikationen und Variationen dieser Erfindung durch diese Erfindung abgedeckt sein, soweit sie sich innerhalb des Bereiches der beigefügten Ansprüche und deren Äquivalente befinden.

Claims (6)

  1. Verfahren zum Herstellen eines CMOS-Bild-Sensors, welches die folgenden Schritte umfasst: sequenzielles Bilden einer Kontaktbereich-Oxid-Schicht (202) und einer Nitrid-Schicht (203) auf einem Halbleiter-Substrat (200) vom Erste-Leitfähigkeit-Typ, welche(s) durch einen aktiven Bereich und einen Bauteil-Isolations-Bereich definiert ist; selektives Ätzen der Nitrid-Schicht (203), um eine Öffnung zu Bilden, durch welche ein Teil der Kontaktbereich-Oxid-Schicht (202) zugänglich ist; Bilden eines Dotier-Bereiches vom Erste-Leitfähigkeit-Typ (210) durch Dotieren mit Erste-Leitfähigkeit-Typ Verunreinigungen, unter Verwendung der selektiv geätzten Nitrid-Schicht (203) als einer Maske; Bilden von Abstandhaltern (204) an Seitenwänden der Öffnung; Bilden eines Grabens (205) einer vorbestimmten Tiefe innerhalb des Dotier-Bereichs vom Erste-Leitfähigkeit-Typ (210) durch selektives Ätzen des freiliegenden Teils der Kontaktbereich-Oxid-Schicht (202) und des darunterliegenden Substrates (200) unter Verwendung der geätzten Nitrid-Schicht (203) und der Abstandhalter (204) als eine Maske; Bilden einer dielektrischen Schicht (206) in dem Graben (205); Bilden einer Isolations-Schicht (220) auf der dielektrischen Schicht (211) zum Ausfüllen des Grabens (205); Entfernen der Abstandhalter (204), der Nitrid-Schicht (203) und der Kontaktbereich-Oxid-Schicht (202); und Bilden eines Diffusions-Bereiches vom Zweite-Leitfähigkeit-Typ (231) im aktiven Bereich des Substrats in einer solchen Weise, dass zwischen dem Diffusions-Bereich vom Zweite-Leitfähigkeit-Typ (231) und der Isolations-Schicht (220) ein Zwischenraum besteht, welcher zu dem Dotier-Bereich vom Erste-Leitfähigkeit-Typ (210) und der dielektrischen Schicht (211) korrespondiert.
  2. Verfahren gemäß Anspruch 1, wobei der Schritt des Bildens der dielektrischen Schicht (206) in dem Graben (205) einen Prozess zum thermischen Oxidieren des Substrats (200) inklusive des Grabens (205) bei 800–1150°C umfasst.
  3. Verfahren gemäß Anspruch 1, wobei die dielektrische Schicht (206) derart ausgebildet ist, dass sie eine Dicke von 5–50 nm aufweist.
  4. Verfahren gemäß Anspruch 1, wobei der Dotier-Bereich vom Erste-Leitfähigkeit-Typ (210) durch Injizieren von B oder BF2 in den Bauteil-Isolations-Bereich des Substrats (200) gebildet wird.
  5. Verfahren gemäß Anspruch 1, wobei die Abstandhalter (204) durch Bilden einer Nitrid-Schicht (203) auf der/einer gesamten Oberfläche des Substrats (200) und Ausführen von Zurückätzen daran gebildet werden.
  6. Verfahren gemäß Anspruch 1, wobei das Substrat (200) vom Erste-Leitfähigkeit-Typ umfasst: ein Silizium hoher Dichte vom Erste-Leitfähigkeit-Typ (200); und eine epitaktische Schicht niedriger Dichte vom Erste- Leitfähigkeit-Typ (201), welche auf dem Silizium hoher Dichte vom Erste-Leitfähigkeit-Typ (200) gebildet wird
DE102005062750A 2004-12-28 2005-12-28 Verfahren zur Herstellung eines CMOS-Bildsensors Expired - Fee Related DE102005062750B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040113801A KR100672663B1 (ko) 2004-12-28 2004-12-28 씨모스 이미지 센서의 제조방법
KR10-2004-0113801 2004-12-28

Publications (2)

Publication Number Publication Date
DE102005062750A1 DE102005062750A1 (de) 2006-07-06
DE102005062750B4 true DE102005062750B4 (de) 2010-08-12

Family

ID=36590772

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005062750A Expired - Fee Related DE102005062750B4 (de) 2004-12-28 2005-12-28 Verfahren zur Herstellung eines CMOS-Bildsensors

Country Status (5)

Country Link
US (2) US7507635B2 (de)
JP (1) JP2006191100A (de)
KR (1) KR100672663B1 (de)
CN (1) CN100573890C (de)
DE (1) DE102005062750B4 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731102B1 (ko) * 2005-12-29 2007-06-22 동부일렉트로닉스 주식회사 이미지 센서 및 이의 제조방법
DE102007030985B4 (de) * 2007-07-04 2009-04-09 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bildsensor, Verfahren zum Betreiben eines Bildsensors und Computerprogramm
JP2009206356A (ja) 2008-02-28 2009-09-10 Toshiba Corp 固体撮像装置およびその製造方法
KR101030296B1 (ko) * 2008-04-28 2011-04-20 주식회사 동부하이텍 반도체 소자의 소자 분리막 및 그 형성 방법
JP5444694B2 (ja) * 2008-11-12 2014-03-19 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
KR101002924B1 (ko) * 2009-04-30 2010-12-27 주식회사 하이닉스반도체 정전기 방전 보호 장치 및 그 제조방법
US8299562B2 (en) * 2011-03-28 2012-10-30 Nanya Technology Corporation Isolation structure and device structure including the same
CN103378127B (zh) * 2012-04-13 2016-01-20 南亚科技股份有限公司 垂直沟道晶体管
JP5547260B2 (ja) * 2012-10-22 2014-07-09 株式会社東芝 固体撮像装置
CN103094297B (zh) * 2013-02-17 2016-01-06 中微半导体设备(上海)有限公司 Cmos图像传感器的制造方法及其所用的刻蚀方法
US10672810B2 (en) * 2017-10-31 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS image sensor with shallow trench edge doping
CN109326621B (zh) * 2018-10-17 2021-02-09 德淮半导体有限公司 形成图像传感器的方法及图像传感器
CN112864181A (zh) * 2020-12-30 2021-05-28 长春长光辰芯光电技术有限公司 一种图像传感器及其制造方法
JP7510396B2 (ja) 2021-08-17 2024-07-03 キヤノン株式会社 光電変換装置、その製造方法及び機器
CN114268753B (zh) * 2021-12-22 2024-07-16 上海韦尔半导体股份有限公司 一种高转换增益的图像传感器像素结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003139A (ko) * 1999-06-21 2001-01-15 김영환 트렌치 소자분리 공정을 이용한 반도체 소자 제조방법
US6569700B2 (en) * 2001-05-31 2003-05-27 United Microelectronics Corp. Method of reducing leakage current of a photodiode
KR20030056323A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 암신호 감소를 위한 이미지센서 제조 방법
US20040178430A1 (en) * 2003-03-12 2004-09-16 Howard Rhodes Angled implant for trench isolation
US20040251481A1 (en) * 2003-06-16 2004-12-16 Rhodes Howard E. Isolation region implant permitting improved photodiode structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0176199B1 (ko) * 1996-03-19 1999-04-15 김광호 반도체 소자의 접촉창 형성방법
KR100691376B1 (ko) * 1999-10-26 2007-03-09 주식회사 케이티프리텔 핸드오프를 원활히 하는 중계기 시스템
US6214747B1 (en) * 1999-10-28 2001-04-10 United Microelectronics Corp. Method for forming opening in a semiconductor device
KR100494030B1 (ko) * 2002-01-10 2005-06-10 매그나칩 반도체 유한회사 이미지센서 및 그 제조 방법
KR100567026B1 (ko) * 2002-12-24 2006-04-04 매그나칩 반도체 유한회사 얕은 트렌치 아이솔레이션 코너의 모우트 개선방법
KR20040059998A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체 장치의 소자 분리막 형성방법
KR100575343B1 (ko) * 2004-09-10 2006-05-02 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
US7241671B2 (en) * 2004-12-29 2007-07-10 Dongbu Electronics Co., Ltd. CMOS image sensor and method for fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003139A (ko) * 1999-06-21 2001-01-15 김영환 트렌치 소자분리 공정을 이용한 반도체 소자 제조방법
US6569700B2 (en) * 2001-05-31 2003-05-27 United Microelectronics Corp. Method of reducing leakage current of a photodiode
KR20030056323A (ko) * 2001-12-28 2003-07-04 주식회사 하이닉스반도체 암신호 감소를 위한 이미지센서 제조 방법
US20040178430A1 (en) * 2003-03-12 2004-09-16 Howard Rhodes Angled implant for trench isolation
US20040251481A1 (en) * 2003-06-16 2004-12-16 Rhodes Howard E. Isolation region implant permitting improved photodiode structure

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KR 102003056323 AA

Also Published As

Publication number Publication date
US20060138482A1 (en) 2006-06-29
KR20060075209A (ko) 2006-07-04
US7838917B2 (en) 2010-11-23
US20090189206A1 (en) 2009-07-30
DE102005062750A1 (de) 2006-07-06
CN1819234A (zh) 2006-08-16
JP2006191100A (ja) 2006-07-20
US7507635B2 (en) 2009-03-24
KR100672663B1 (ko) 2007-01-24
CN100573890C (zh) 2009-12-23

Similar Documents

Publication Publication Date Title
DE102006060253B4 (de) Halbleiterbauelement mit Photodiode und Verfahren zu dessen Herstellung
DE60034389T2 (de) Festkörperbildaufnahmevorrichtung und Verfahren zu ihrer Herstellung
DE102018130470A1 (de) Pixelvorrichtung auf struktur tiefer grabenisolierung (dti) für bildsensor
DE102004063037A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102005062750B4 (de) Verfahren zur Herstellung eines CMOS-Bildsensors
DE4010885C2 (de)
DE102007062126A1 (de) CMOS-Bildsensor und Herstellungsverfahren desselben
DE102007060836A1 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102005062952B4 (de) CMOS-Bildsensor und Verfahren zu dessen Herstellung
DE102006032459B4 (de) CMOS-Bildsensor und zugehöriges Herstellungs-Verfahren
DE10310537A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE10160501A1 (de) Festkörper-Bildverarbeitungseinrichtung
DE19929733A1 (de) Bildsensor mit Selbstausrichtungs-Silizidschicht
DE102006048611B4 (de) CMOS-Bildsensor und Verfahren zu seiner Herstellung
DE102006048610A1 (de) CMOS-Bildsensor und Verfahren zu seiner Herstellung
DE4116694A1 (de) Mit einer fotodiode versehene halbleitervorrichtung und verfahren zu ihrer herstellung
DE19630434A1 (de) Bipolarphototransistorpixelelement
DE102008062493A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102005060700B4 (de) CMOS-Bildsensor und Verfahren zur Herstellung
DE69133107T2 (de) Festkörperbildaufnahmevorrichtung und Verfahren zu deren Herstellung und Ansteuermethode dafür
DE102005026629B4 (de) Bildsensor und zugehöriges Herstellungsverfahren
DE3515013A1 (de) Festkoerper-bildsensor
DE102005063095B4 (de) CMOS-Bildsensor und Verfahren zur Herstellung desselben
DE102008051449A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE102006061032B4 (de) Verfahren zur Herstellung eines CMOS-Bildsensors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701