[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102005057577A1 - Leistungstransistor-Schalteinrichtung und Verfahren zur Funktionsprüfung einer derartigen Leistungstransistor-Schalteinrichtung - Google Patents

Leistungstransistor-Schalteinrichtung und Verfahren zur Funktionsprüfung einer derartigen Leistungstransistor-Schalteinrichtung Download PDF

Info

Publication number
DE102005057577A1
DE102005057577A1 DE200510057577 DE102005057577A DE102005057577A1 DE 102005057577 A1 DE102005057577 A1 DE 102005057577A1 DE 200510057577 DE200510057577 DE 200510057577 DE 102005057577 A DE102005057577 A DE 102005057577A DE 102005057577 A1 DE102005057577 A1 DE 102005057577A1
Authority
DE
Germany
Prior art keywords
gate
power transistor
power
switching device
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200510057577
Other languages
English (en)
Inventor
Klaus VOIGTLÄNDER
Siegbert Steinlechner
Christian Pluntke
Antoine Chabaud
Valentin Tils
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE200510057577 priority Critical patent/DE102005057577A1/de
Priority to PCT/EP2006/068451 priority patent/WO2007062979A1/de
Priority to TW095144294A priority patent/TW200733557A/zh
Publication of DE102005057577A1 publication Critical patent/DE102005057577A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/18—Modifications for indicating state of switch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

Die Erfindung betrifft eine Leistungstransistor-Schalteinrichtung, die aufweist: DOLLAR A einen Leistungstransistor (6, 7) mit einem isolierten Gate (G) und einer ersten und zweiten Leistungselektrode (S, D; E, C), und DOLLAR A eine zwischen dem Gate (G) und der zweiten Leistungselektrode (S, E) geschalteten Gate-Widerstandseinrichtung (R¶g¶), DOLLAR A wobei DOLLAR A die Leistungselektroden über Leistungselektroden-Anschlusskontakte (3s, 3d, 3c, 3e, 3c) an einen Leistungs-Stromkreis mit einer Gleichspannungsquelle (5) und einem Gleichstromverbraucher (4) anschließbar sind, DOLLAR A das Gate (G) über einen Gate-Anschlusskontakt (3g) an eine Ansteuereinrichtung (2) anschließbar ist, und DOLLAR A die Gate-Widerstandseinrichtung (R¶g¶) in einer gateseitigen Anbindung (k1) an dem Gate (G) und einer zweiten Anbindung (k2) an der zweiten Leistungselektrode (S, E) angeschlossen ist und die gateseitige Anbindung (k1) zwischen dem Gate (G) und dem Gate-Anschlusskontakt (3g) angeordnet ist. DOLLAR A Weiterhin sind eine Schaltungsanordnung mit einer derartigen Leistungstransistor-Schalteinrichtung und ein Verfahren zur Funktionsüberprüfung einer derartigen Leistungstransistor-Schalteinrichtung vorgesehen. DOLLAR A Erfindungsgemäß kann eine Unterbrechung der Kontaktierung des Gates während des Betriebes mit geringem Aufwand ermittelt werden.

Description

  • Die Erfindung betrifft eine Leistungstransistor-Schalteinrichtung, die insbesondere für Leistungsströme in Fahrzeugen einsetzbar ist, und ein Verfahren zur Überprüfung ihrer Funktionsfähigkeit. Weiterhin ist eine Schaltungsanordnung unter Verwendung einer derartigen Leistungstransistor-Schalteinrichtung vorgesehen.
  • Stand der Technik
  • Zum Schalten von großen Strömen in Fahrzeugen, insbesondere von Motoren bzw. Stelleinrichtungen, Magnetventilen und thermischen Lasten, werden vermehrt MOSFETs und IGBTs eingesetzt. Beide weisen aufgrund ihres isolierten Gates einen relativ hohen Eingangswiderstand in der Größenordnung von z. B. 1012 Ohm auf. Wenn von außen eine Spannung zwischen Gate und Source (beim MOSFET) bzw. zwischen Gate und Emitter (beim IGBT) angelegt und dann die Verbindung zur Spannungsquelle getrennt wird, bleibt wegen des hohen Eingangswiderstandes das Gatepotential über eine relativ lange Zeit von z. B. mehreren Sekunden erhalten.
  • Falls bei der Alterung oder Erschütterung eine Unterbrechung der Kontaktierung auftritt, z. B. durch ein Brechen der Lötstelle oder eine Ablösung des Bonds zum Gate, kann das Gatepotential des Transistors von außen nicht mehr beeinflusst werden. Falls der Transistor vorher in einem leitenden Zustand war, so wird er in diesem verharren und weiterhin Leistungsströme durchlassen. Bei lediglich durch ihre Leistungsstrom-Anschlüsse gesteuerten Verbrauchern, wie sie in Fahrzeugen üblich sind, ist somit oftmals keine Abschaltung mehr möglich.
  • Vorteile der Erfindung
  • Die erfindungsgemäße Leistungstransistor-Schalteinrichtung, die Schaltungsanordnung unter Verwendung dieser Schalteinrichtung sowie das Verfahren zum Überprüfen der Funktionsfähigkeit dieser Leistungstransistor-Schalteinrichtung weisen demgegenüber einige Vorteile auf. Erfindungsgemäß wird zunächst erkannt, dass ein Aufbrechen bzw. Lösen des Gate-Anschlusskontaktes eine höhere Wahrscheinlichkeit als ein Brechen bzw. Lösen eines der beiden Leistungsanschlusskontakte des Transistors aufweist; da bei modernen MOSFETs der Gate- Anschlusskontakt außen liegt, wird er durch mechanische Erschütterungen mehr belastet als der mittlere Drain-Anschlusskontakt. Weiterhin wird erfindungsgemäß erkannt, dass die bei einer Unterbrechung des Gate-Anschlusskontaktes auftretenden Gefahren größer sind als bei den anderen Anschlusskontakten. Ein Aufbrechen des Source- Anschlusskontaktes oder des Drain- Anschlusskontaktes führt lediglich dazu, dass kein Strom mehr fließt und daher größere Gefahren nicht mehr auftreten können.
  • Erfindungsgemäß werden somit eine Leistungstransistor- Schalteinrichtung und ein Verfahren zu dessen Funktionsüberprüfung bzw Funtkionsplausibilisierung geschaffen, bei denen eine Unterbrechung des elektrischen Kontaktes zum Gate des Leistungstransistors gemessen wird. Erfindungsgemäß wird hierzu ein Widerstand zwischen Gate und der masseseitigen Leistungselektrode, d. h. der Source oder dem Emitter, geschaltet, wobei der Widerstand intern in der Leistungstransistor- Schalteinrichtung direkt an das Gate, d.h. in dem Bereich zwischen dem Gate und dem Gate- Anschlusskontakt angebunden wird. Erfindungsgemäß wird somit sichergestellt, dass auch beim Brechen bzw. Lösen des Gate-Anschlusskontaktes die Anbindung bzw. Kontaktierung des Widerstandes am Gate erhalten bleibt.
  • Entsprechend ist vorzugsweise auch die zweite, d.h. source- bzw. emit terseitige Anbindung des Gate-Widerstandes direkt an der Source- bzw. dem Emitter, d. h. zwischen Source bzw. Emitter und der betreffenden Anschlusselektrode vorgesehen.
  • Erfindungsgemäß kann somit zum einen bei einem Versagen bzw. fehlendem Kontakt des Gate-Anschlusskontaktes die am Gate anliegende elektrische Ladungsmenge über dem Gate-Widerstand und den Source- bzw. Emitter-Anschlusskontakt auf Masse abgeleitet werden, so dass der Leistungstransistor nach kurzer Zeit von selbst in den sperrenden Zustand übergeht. Somit wird erfindunggemäß bereits die Sicherheit erhöht.
  • Weiterhin wird erfindungsgemäß ein Überprüfungsverfahren ermöglicht, bei dem eine Funktionsplausibilisierung durch Messung des in den Gate-Anschlusskontakt fließenden Stroms ermöglicht wird. Bei intakter Kontaktierung des Gates ist beim Anlegen einer Steuerspannung an den Gate-Anschlusskontakt der Schalteinrichtung ein entsprechender Gateanschluss-Strom über die Gate-Widerstandseinrichtung und den Source- Anschlusskontakt auf Masse zu erwarten. Bei Fehlen dieses Stroms kann erfindungsgemäß erkannt werden, dass – eine bestehende Anbindung des Widerstandes an Gate und Source vorausgesetzt – der Gate-Anschlusskontakt und/oder der Source-Anschlusskontakt (bzw. Emitter-Anschlusskontakt) des Leistungstransistors unterbrochen sind. Falls der Source-Anschlusskontakt sich gelöst hat bei weiterhin intaktem Gate-Anschlusskontakt, liegt ein Fehler ohne die Gefahr weiterhin bestehender Leistungsströme vor. Falls sich der Gate-Anschlusskontakt gelöst hat, liegt ebenfalls ein Fehler vor, der entsprechend detektiert wird.
  • Erfindungsgemäß wird somit der Gate-Anschluss-Strom gemessen und aus der bekannten Steuerspannung und dem gemessenen Gate-Anschluss-Strom ein Widerstandswert ermittelt, der mit dem bekannten Widerstandswert der Gate-Widerstandseinrichtung verglichen werden kann. Überschreitet der ermittelte Widerstandswert einen Toleranzbereich, z. B. das Doppelte des bekannten Gate-Widerstandswerts, kann somit ein Fehlersignal ausgegeben werden. Somit wird eine sichere Fehlerdetektion gewährleistet.
  • Die Strommesseinrichtung kann relativ einfach, z. B. mit einer Vergleichseinrichtung, insbesondere einen Komparator, und einen vor ihren Ausgang geschalteten Vorwiderstand aufweisen. Der zwischen dem Vorwiderstand und dem Gate-Anschlusskontakt gebildete Spannungswert kann mit einer Referenzspannung verglichen werden, die wiederum mit geringem Aufwand aus einer zusätzlichen Spannungsquelle und einer Spannungsteilerschaltung gebildet werden kann.
  • Erfindungsgemäß kann die Gate-Widerstandseinrichtung direkt monolithisch in den Transistor-Chip integriert sein, so dass eine sichere Kontaktierung an Gate und Source bzw. Emitter des Transistors gewährleistet ist. Weiterhin sind auch mehrteilige Ausbildungen möglich, bei denen der Transistor-Chip und der Widerstand z. B. gemeinsam auf einem Sockel bzw. Chip-Gehäuse angebracht sind und der Gate-Anschlusskontakt der Schalteinrichtung durch einen externen Bond von dem Chip-Gehäuse zu einem Substrat gebildet ist.
  • Der erfindungsgemäße Mehraufwand für die sichere Fehlerdetektion wird somit im wesentlichen durch die zusätzliche interne Gate- Widerstandseinrichtung und die Auswerteeinrichtung festgelegt. Bei einer monolithischen Integration oder bei Benutzung eines gemeinsamen Sockels oder Chip-Gehäuses ist dieser Mehraufwand jedoch gering.
    •
  • Beschreibung der bevorzugten Ausführungsformen
  • Die Erfindung wird im Folgenden anhand der beiliegenden Zeichnungen an einigen Ausführungsformen erläutert. Es zeigen:
  • 1 ein Blockschaltbild einer erfindungsgemäßen Anordnung mit einer Ansteuereinrichtung und einer erfindungsgemäßen Schalteinrichtung mit einem MOSFET als Leistungstransistor;
  • 2 ein Blockschaltbild einer Anordnung gemäß einer weiteren Ausführungsform mit einem IGBT als Leistungs-Transistor;
  • 3 eine Aufsicht auf eine Hardware-Ausbildung einer erfindungsgemäßen Schaltungseinrichtung;
  • 4 ein Schaltbild einer Ausführungsform des Blockdiagramms aus 1;
  • 5 ein Signaldiagramm eines erfindungsgemäßen Verfahrens zur Überprüfung der Leistungstransistor-Schalteinrichtung;
  • 6 ein Flussdiagramm eines erfindungsgemäßen Verfahrens zur Funktionsüberprüfung.
  • Eine Schaltungsanordnung 1 weist gemäß 1 eine Ansteuereinrichtung 2 mit einem Signalausgang 2a und einem Masseanschluss 2b, eine durch gestrichelte Linien begrenzte erfindungsgemäße Leistungstransistor-Schalteinrichtung 3 für Leistungsströme, einen elektrischen Gleichstromverbraucher 4 und eine Bord-Spannungsquelle 5 des Fahrzeuges auf, die z. B. eine Bordspannung von Ub = 12V liefert. Der Gleichstromverbraucher 4 kann z. B. ein Gleichstrommotor sein, insbesondere ein Lüftermodul, eine Wasserpumpe oder eine Verstelleinrichtung, weiterhin auch z. B. ein Laderegler oder ein Magnetventil. Die Ansteuereinrichtung 2 kann z. B. auch im Gehäuse des Gleichstromverbrauchers 4 integriert oder eine zentrale Steuereinrichtung des Fahrzeuges sein.
  • Der Gleichstromverbraucher 4 und die Leistungstransistor- Schalteinrichtung 3 sind in an sich bekannter Weise in Reihe zwischen die Anschlüsse der Bord-Spannungsquelle 5 geschaltet. Die Leistungstransistor- Schalteinrichtung 3 weist gemäß der Ausführungsform der 1 einen MOSFET 6 und drei Anschlusskontakte 3g, 3s und 3d auf, die insbesondere Lötkontakte sein können. Hierbei sind das Gate G des MOSFETs 6 an den Gate-Anschlusskontakt 3g und entsprechend die Leistungsanschlüsse bzw. Leistungselektroden Drain D und Source S an den Drain-Anschlusskontakt 3d bzw. den Source-Anschlusskontakt 3s angeschlossen.
  • Hierbei sind die Leistungs- Anschlusskontakte 3s und 3d in an sich bekannter Weise zwischen den Ausgang des Gleichstromverbrauchers 4 und Masse geschaltet sind, so dass Drain D an den Ausgang des Gleichstromverbrauchers 4 und die Source S an Masse bzw. den Minus-Ausgang der Spannungsquelle 5 gelegt ist.
  • Erfindungsgemäß ist in der Leistungstransistor-Schalteinrichtung 3 ein Gate-Widerstand Rg zwischen Gate G und Source S geschaltet. Der Gate-Widerstand Rg ist hierbei innerhalb der Leistungstransistor- Schalteinrichtung 3 kontaktiert bzw. angebunden, d. h. seine Anbindungen k1 am Gate G und k2 an der Source S liegen zwischen Gate G und dem Anschlusskontakt 3g bzw. zwischen Source S und Anschlusskontakt 3s, wie weiter unten detaillierter ausgeführt wird. Der ohmsche Widerstand von Rg liegt z. B. im Bereich zwischen 103 und 106 Ohm, d.h. deutlich unterhalb des Sperrwiderstandes des MOSFET zwischen D und S von etwa 1012 Ohm.
  • Die Ausführungsform der 2 entspricht im Wesentlichen derjenigen der 1, wobei in der Leistungstransistor-Schalteinrichtung 3 an Stelle des MOSFETs 6 ein IGBT 7 mit isoliertem Gate G, Kollektor C und Emitter E vorgesehen ist. Somit weist die Leistungstransistor-Schalteinrichtung 3 gemäß 2 die Anschlusskontakte 3g, 3c, 3e auf. Erfindungsgemäß ist hierbei der Gate-Widerstand Rg innerhalb der Leistungstransistor-Schalteinrichtung 3 zwischen Gate G und Emitter E geschaltet, wobei seine Anbindungen k1 zwischen Gate G und Anschlusskontakt Rg und k2 zwischen Emitter E und Anschlusskontakt 3e angeordnet sind.
  • Erfindungsgemäß wird hierbei jeweils erreicht, dass der Gate-Widerstand Rg soweit in die Leistungstransistor-Schalteinrichtung 3 integriert ist, dass die Anbindungen k1, k2 bei einer Unterbrechung, z. B. einem Lösen bzw. Bruch des Gate-Anschlusskontaktes 3g nicht brechen bzw. sich lösen.
  • Die Leistungstransistor-Schalteinrichtung 3 kann hierbei hardwaremäßig unterschiedlich realisiert sein. Der MOSFET 6 und der IGBT 7 sind jeweils als Chip ausgebildet; der Gate-Widerstand Rg ist gemäß einer bevorzugten Ausführungsform in diesen Chip integriert, so dass die gesamte Leistungstransistor-Schalteinrichtung 3 als monolithischer Chip ausgebildet ist.
  • Weiterhin kann die Leistungstransistor-Schalteinrichtung 3 auch mehrteilig ausgebildet sein und z. B. ein Gehäuse 10 aufweisen, innerhalb von dem der Gate-Widerstand Rg angeordnet ist, wobei die Anschlusskontakte 3g, 3d, 3s bzw. 3g, 3c, 3e außerhalb bzw. an der Außenseite des Gehäuses 10 angeordnet sind. 3 zeigt eine derartige beispielhafte Ausbildung der Leistungstransistor- Schalteinrichtung 3 und ihrer Kontaktierung auf einem Substrat als schematische Darstellung ohne Berücksichtigung der tatsächlichen Längenverhältnisse.
  • Gemäß der Aufsicht der 3 ist der MOSFET 6 als Chip auf dem Boden eines Sockels 10 (bzw. Chip-Gehäuses 10) befestigt, der wiederum auf einer als Substrat dienenden Leiterplatte 12 montiert ist. In dem Sockel 10 sind die Anschlüsse D und S des MOSFETs 6 über interne Drahtbonds 13, 14 mit entsprechenden Pads 21 (bzw. Bondpads) des Sockels 10 kontaktiert. Das Gate G ist über einen internen Drahtbond 15 mit dem ebenfalls auf dem Boden des Sockels 10 montierten Gate-Widerstand Rg kontaktiert, der mit seinem anderen Anschluss wiederum (durch einen Drahtbond 17 oder durch Aufstecken auf den Leadframe) mit einem entsprechenden Pad 21 des Sockels 10 kontaktiert ist. Weiterhin ist das Gate G über einen weiteren Drahtbond 16 mit einem Pad 21 des Sockels 10 kontaktiert. In dem Sockel (bzw. Chip-Gehäuse) 10 verlaufen in an sich bekannter weise Leitungen, z. B. ein Leadframe, so dass er auf seiner Außenseite Anschlusspins 22 aufweist, die über externe Drahtbonds 23 mit Leiterbahnen der Leiterplatte 12 kontaktiert ist. Der Sockel 10 kann gekühlt und entsprechend passiviert sein, so dass die internen Drahtbonds 13, 14, 15, 16, 17 entsprechend gegenüber Erschütterungen gesichert sind. Die Anschlusspins 22 und externen Drahtbonds 23 entsprechen hierbei den Anschlusskontakten 3s, 3d, 3g der 1; weiterhin entsprechen die internen Drahtbonds 15, 17 den Anbindungen k1, k2 der 1, 2. Auch bei dieser Ausführungsform ist eher eine Unterbrechung der Kontaktierung der externen Drahtbonds 23 als der interne Drahtbonds 15, 17 zu erwarten. Hierbei sind die internen Drahtbonds 15, 17 nur mit dem kleinen Signal-Strom Ia belastet. 3 kann entsprechend auch mit dem IGBT 7 realisiert sein.
  • Erfindungsgemäß erfolgt eine Detektion, ob der Gate-Anschlusskontakt 3g mit dem Signalausgang 2a der Ansteuereinrichtung 2 verbunden von diesem isoliert ist, indem der aus dem Signalausgang 2a fließende Strom Ia mittels einer internen Strommesseinrichtung 20 der Ansteuereinrichtung 2 gemessen wird. Das Gate G beider Ausführungsformen der 1, 2 ist zunächst gegenüber Drain D und Source S bzw. Kollektor C und Emitter E isoliert, wobei erfindungsgemäß der Anschlusskontakt 3g über den Gate-Widerstand Rg mit Masse verbunden ist.
  • Bei bestehender Kontaktierung fällt somit bei Ua = 0 an Rg keine Spannung ab, so dass Ia = 0. Bei Ua auf hohem Potential, z. B. 5 Volt, d. h. Ua im Zustand "high" bzw. "1", fällt an Rg entsprechend der Strom Ia = Ua/Rg ab. Hierbei ist Rg z. B. 106 Ohm, so dass eine deutlicher Unterschied gegenüber dem Gate-Source-Widerstand von ca. 1012 Ohm besteht. Bei getrenntem Anschlusskontakt 3g ist Ia = 0 unabhängig von Ua, d. h. auch bei Ua = 5V.
  • Erfindungsgemäß kann der Strom Ia in der Gate-Zuleitung somit während der Transistoransteuerung gemessen werden und der aus Ua und Ia ermittelte tatsächliche Widerstand Ra mit dem bekannten Widerstandswert von Rg verglichen werden. Liegt Ra oberhalb eines Sollwertbereichs, z. B. 2·Rg, wird ein Fehler erkannt und ein Fehlersignal F ausgegeben.
  • 4 zeigt beispielhaft eine Strommess- und Auswerteschaltung 20 innerhalb der Ansteuereinrichtung 2, wobei die entsprechenden Signalverläufe in 5 wiedergegeben sind.
  • Das Ansteuersignal für den Transistor 6 oder 7 wird von der Signalquelle 24 als U'a (t) geliefert und ist vorteilhafterweise gemäß der Kurve a in 5 als periodisches Rechtecksignal mit dem Spitzenwert U'b1 ausgebildet. Das Ansteuersignal U'a wird über einen Vorwiderstand Rm nur unwesentlich abgeschwächt und als Ausgangssignal Ua mit dem Spitzenwert Ub1 aus dem Signalausgang 2a ausgegeben und auf den Gate-Anschlusskontakt 3g eingegeben, d. h. bei intaktem Anschlusskontakt 3g an das Gate G gelegt. Rm ist hierzu deutlich kleiner als Rg, damit die von der Signalquelle 24 gelieferte Spitzenspannung U'b1 nur unwesentlich abgeschwächt wird.
  • Das Ausgangssignal Ua wird als Gleichspannungswert dem Plus-Eingang eines Komparators 25 zugeführt. Aus dem von der Signalquelle 24 gelieferten Spitzenwert Ub1 wird weiterhin über einen Spannungsteiler (R1, R2) ein abgeschwächter konstanter Spannungswert Ur = Ub1·R1/(R1 + R2) gebildet und auf den Minus-Eingang des Komparators 25 gelegt.
  • Ist der Anschlusskontakt 3g unterbrochen, so ist Ia = 0, so dass an Rm keine Spannung abfällt und sich somit der maximale Spannungswert am Plus-Eingang des Komparators 25 gegenüber dem Sollwert etwas erhöht. Der Spannungsteiler R1, R2 ist hierbei so auszulegen, dass im ordnungsgemäßen Fall der Spitzenwert Ub von Ua kleiner als Ur ist und somit gemäß dem Signalverlauf der Kurve b in 5 immer ein Fehlersignal F = 0 ausgegeben wird, und weiterhin im Fehlerfall die Spannung am Plus-Eingang diejenige am Minus-Eingang des Komparators überschreitet. Im Fehlerfall erscheint dann eine Pulsfolge am Ausgang des Komparators 24 als Fehlersig nal F im Rhythmus des Ausgangssignals U'a, wie in der unteren Kurve c der 5 gezeigt.
  • Eine geeignete Auslegung kann z. B. so aussehen, dass ein Fehlersignal erscheint, wenn der tatsächliche Widerstand Ra zwischen Gate- Anschlusskontakt 3g und Source S bzw. Emitter E den doppelten Wert des vorgesehenen Widerstandes Rg überschreitet. In diesem Fall hilft die Dimensionierung von R1 und R2:
    Figure 00100001
  • Rm wird beispielsweise zu Rg/20 gewählt.
  • Für den Fall, dass ein Verbraucher 4 über längere Zeit nicht in Betrieb ist, jedoch trotzdem die Verbindung zum Gate geprüft werden soll, kann eine Erweiterung des vorstehend beschriebenen Verfahrens eingesetzt werden. Hierzu sendet die Signalquelle 24 kurze Impulse der Ansteuerspannung U'a mit gegenüber dem Normalbetrieb deutlich reduzierter Amplitude aus. Die Amplitude muss so klein sein, dass dadurch der MOSFET 6 oder IGBT 7 nicht in den leitenden Zustand gebracht wird. Dann lässt sich mit derselben Schaltung aus 4 die Verbindung zum Gate G überprüfen: bei intaktem Gate-Anschlusskontakt 3g sollte ein entsprechender Spannungsabfall am Spannungsteiler Rm, Rg vorliegen. Alternativ hierzu kann eine leichte Bestromung des Verbrauchers 4 im Testfall zugelassen werden. Die Schwellen sind wegen U'a Test < U'a neu zu berechnen.
  • Erfindungsgemäß können grundsätzlich auch getaktete Messungen durchgeführt werden, z. B. bei getakteter Ansteuerung des Leistungstransistors – z. B. bei PWM (Pulsweitenmodulation) – in den Signalpausen durch kurze, den Transistor nicht aussteuernde Zwischenpulse.
  • Das generierte Fehlersignal F kann dazu dienen, ein Warnsignal auszugeben und/oder – wenn möglich – die Abschaltung der Versorgungsspannung Ub des Verbrauchers 4 zu veranlassen.
  • 6 zeigt somit ein erfindungsgemäßes Verfahren zur Funktionsüberprüfung einer Leistungstransistor-Schalteinrichtung, das in Schritt S1 gestartet wird, wobei in Schritt S2 die Steuerspannung Ua ausgegeben und in Schritt S3 der Gate-Anschluss-Strom Ia gemessen wird, woraufhin in Schritt S4 der tatsächliche Widerstand Ra als Quotient ermittelt und in Schritt S5 mit dem bekannten Widerstandswert von Rg verglichen wird. In Abhängigkeit dieses Vergleichs wird eintweder das Verfahren vor Schritt S2 zurückgesetzt oder das Fehlersignal F ausgegeben bzw. auf „1" gesetzt.

Claims (10)

  1. Leistungstransistor-Schalteinrichtung, die aufweist: einen Leistungstransistor (6, 7) mit einem isolierten Gate (G), einer als Drain (D) oder als Kollektor (C) ausgebildeten ersten Leistungselektrode (D, C) und einer als Source (S) oder als Emitter (E) ausgebildeten zweiten Leistungselektrode (S, E), und eine Gate-Widerstandseinrichtung (Rg), die zwischen dem Gate (G) und der zweiten Leistungselektrode (S, E) geschaltet ist, wobei das Gate (G) über einen Gate-Anschlusskontakt (3g) an eine Ansteuereinrichtung (2) anschließbar ist, wobei die erste und zweite Leistungselektrode (S, D; E, C) über einen ersten Leistungselektroden-Anschlusskontakt (3d, 3c) und einen zweiten Leistungselektroden- Anschlusskontakt (3s, 3e) an einen Leistungs-Stromkreis mit einer Gleichspannungsquelle (5) und einem elektrischen Gleichstromverbraucher (4) anschließbar sind, wobei die Gate-Widerstandseinrichtung (Rg) in einer gateseitigen Anbindung (k1) an dem Gate (G) und in einer zweiten Anbindung (k2) an der zweiten Leistungselektrode (S, E) angeschlossen ist und die gateseitige Anbindung (k1) zwischen dem Gate (G) und dem Gate- Anschlusskontakt (3g) angeordnet ist.
  2. Leistungstransistor-Schalteinrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Anbindung (k2) der Gate-Widerstandseinrichtung (Rg) zwischen der zweiten Leistungselektrode (S, E) und dem zweiten Leistungselektroden- Anschlusskontakt (3s, 3e) angeordnet ist.
  3. Leistungstransistor-Schalteinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Gate-Widerstandseinrichtung (Rg) und der Leistungstransistor (6, 7) als monolithisches Bauteil (3) ausgebildet sind.
  4. Leistungstransistor-Schalteinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass sie ein Chip-Gehäuse (10) zur Montage auf einem Substrat (12) aufweist, wobei der Leistungstransistor (6, 7) und die Gate-Widerstandseinrichtung (Rg) in oder auf dem Chip-Gehäuse (10) befestigt und über interne Drahtbonds (13, 14, 15, 16, 17) miteinander und mit Anschlusspads (21) des Chip-Gehäuses (10) kontaktiert sind, und die Anschlusskontakte (3g, 3s, 3d, 3e, 3c) zumindest teilweise durch externe Drahtbonds (23) des Chip-Gehäuses (10) zur Kontaktierung auf dem Substrat (12) gebildet sind.
  5. Leistungstransistor-Schalteinrichtung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Gate-Widerstandseinrichtung (Rg) einen ohmschen Widerstandswert aufweist, der um mindestens einen Faktor 103 kleiner als der Sperrwiderstand zwischen den Leistungselektroden (D, S; C, E) des sperrenden Leistungstransistors (6, 7) ist.
  6. Schaltungsanordnung (1) unter Verwendung einer Leistungstransistor-Schalteinrichtung (3) nach einem der vorherigen Ansprüche und einer Ansteuereinrichtung (2), die an ihrem Signalausgang (2a) eine Steuerspannung (Ua) ausgibt und eine Strommesseinrichtung (20) zum Messen des ausgegebenen Gate-Anschluss-Stroms (Ia) aufweist, wobei die Schaltungsanordnung (1) aus der ausgegebenen Steuerspannung (Ua) und dem gemessenen Gate-Anschluss-Strom (Ia) einen tatsächlichen Widerstand berechnet und mit dem vorbekannten Widerstandswert der Gate-Widerstandseinrichtung (Rg) vergleicht und in Abhängigkeit des Vergleichs ein Fehlersignal (F) zur Bewertung der Kontaktierung des Gates (G) des Leistungstransistors (6, 7) ausgibt.
  7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, dass die Strommesseinrichtung (20) eine Vergleichseinrichtung (24), einen vor den Signalausgang (2a) geschalteten Vorwiderstand (Rm) und eine Referenzspannung (Ur) aufweist, wobei die Vergleichseinrichtung (24) die Re ferenzspannung (Ur) mit der an dem Signalausgang (2a) ausgegebenen Steuerspannung (Ua) vergleicht und in Abhängigkeit dieses Vergleichs das Fehlersignal (F) ausgibt.
  8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, dass die Referenzspannung (Ur) durch eine Referenzspannungsquelle (Ub1) und eine Spannungsteilerschaltung (R1, R2) gebildet wird, und die Vergleichseinrichtung (24) ein Komparator (24) ist.
  9. Verfahren zur Funktionsüberprüfung einer Leistungstransistor-Schalteinrichtung nach einem der Ansprüche 1 bis 5, mit mindestens folgenden Schritten: Ausgabe einer Steuerspannung (Ua) an den Gate-Anschlusskontakt (3g) der Leistungstransistor-Schalteinrichtung (3) (S2), Messung eines in den Gate-Anschlusskontakt (3g) fließenden Gate-Anschluss-Stroms (Ia) (S3), Ermittlung, ob ein aus dem Verhältnis der Steuerspannung (Ua) und des gemessenen Gate-Anschluss-Stroms (Ia) ermittelter tatsächlicher Widerstand innerhalb eines Toleranzbereichs des bekannten Widerstandswertes der Gate-Widerstandseinrichtung (Rg) liegt (S4, S5), und Ausgabe eines Fehlersignals (F), wenn der tatsächlicher Widerstand außerhalb des Toleranzbereichs liegt.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass in Betriebspausen eines angeschlossenen Gleichstrom-Verbrauchers (4) von der Ansteuereinrichtung (2) Test-Steuersignale (Ua) mit gegenüber der zur Aussteuerung des Leistungstransistors (6, 7) erforderlichen Schaltspannung reduzierter Amplitude (Ub1) ausgegeben werden und der Gate-Anschluss-Strom (Ia) ohne Schalten des Leistungstransistors (6, 7) gemessen wird.
DE200510057577 2005-12-02 2005-12-02 Leistungstransistor-Schalteinrichtung und Verfahren zur Funktionsprüfung einer derartigen Leistungstransistor-Schalteinrichtung Withdrawn DE102005057577A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE200510057577 DE102005057577A1 (de) 2005-12-02 2005-12-02 Leistungstransistor-Schalteinrichtung und Verfahren zur Funktionsprüfung einer derartigen Leistungstransistor-Schalteinrichtung
PCT/EP2006/068451 WO2007062979A1 (de) 2005-12-02 2006-11-14 Leistungstransistor-schalteinrichtung und verfahren zur funktionsprüfung einer derartigen leistungstransistor-schalteinrichtung
TW095144294A TW200733557A (en) 2005-12-02 2006-11-30 Power transistor switching device and method for functional testing of a power transistor switching device such as this

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200510057577 DE102005057577A1 (de) 2005-12-02 2005-12-02 Leistungstransistor-Schalteinrichtung und Verfahren zur Funktionsprüfung einer derartigen Leistungstransistor-Schalteinrichtung

Publications (1)

Publication Number Publication Date
DE102005057577A1 true DE102005057577A1 (de) 2007-06-06

Family

ID=37714580

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510057577 Withdrawn DE102005057577A1 (de) 2005-12-02 2005-12-02 Leistungstransistor-Schalteinrichtung und Verfahren zur Funktionsprüfung einer derartigen Leistungstransistor-Schalteinrichtung

Country Status (3)

Country Link
DE (1) DE102005057577A1 (de)
TW (1) TW200733557A (de)
WO (1) WO2007062979A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013013939A1 (de) 2011-07-25 2013-01-31 Robert Bosch Gmbh Vorrichtung und verfahren zum kontinuierlichen überprüfen einer elektrischen verbindung sowie eines analog-digital-umsetzers
US9156450B2 (en) 2010-02-15 2015-10-13 Robert Bosch Gmbh Method for operating a brake-boosted hydraulic brake system of a vehicle and control device for a brake-boosted hydraulic brake system of a vehicle
DE102020103874B3 (de) * 2020-02-14 2021-06-10 Infineon Technologies Ag Verfahren und schaltung zum überprüfen der funktionsfähigkeit eines transistorbauelements

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113883318B (zh) * 2021-09-30 2024-02-02 东风商用车有限公司 一种amt电磁阀的pwm驱动方法及系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5817377A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd フラットケ−ブルの導通検査装置
JPS58147233A (ja) * 1982-02-26 1983-09-02 Yokogawa Hokushin Electric Corp アナログ入力装置
JPS58200171A (ja) * 1982-05-17 1983-11-21 Shinko Kosen Kogyo Kk 防食ケ−ブルの断線検出方法
JPH0930395A (ja) * 1995-07-20 1997-02-04 Aisin Seiki Co Ltd ストップスイッチモニタ線の断線故障検知装置
US5920452A (en) * 1998-06-01 1999-07-06 Harris Corporation Circuit and method for protecting from overcurrent conditions and detecting an open electrical load
DE10019612B4 (de) * 2000-04-19 2004-07-22 Lear Automotive Electronics Gmbh Verfahren zur Diagnose des Schaltzustandes und der Belastung eines Halbleiterschalters
DE10149777A1 (de) * 2001-10-09 2003-04-24 Bosch Gmbh Robert Halbleiter-Schaltungsanordnung, insbesondere für Zündungsverwendungen, und Verwendung

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9156450B2 (en) 2010-02-15 2015-10-13 Robert Bosch Gmbh Method for operating a brake-boosted hydraulic brake system of a vehicle and control device for a brake-boosted hydraulic brake system of a vehicle
WO2013013939A1 (de) 2011-07-25 2013-01-31 Robert Bosch Gmbh Vorrichtung und verfahren zum kontinuierlichen überprüfen einer elektrischen verbindung sowie eines analog-digital-umsetzers
DE102011079765A1 (de) 2011-07-25 2013-01-31 Robert Bosch Gmbh Vorrichtung und Verfahren zum kontinuierlichen Überprüfen einer elektrischen Verbindung sowie eines Analog-Digital-Umsetzers
DE102020103874B3 (de) * 2020-02-14 2021-06-10 Infineon Technologies Ag Verfahren und schaltung zum überprüfen der funktionsfähigkeit eines transistorbauelements
US11519955B2 (en) 2020-02-14 2022-12-06 Infineon Technologies Ag Method and circuit for testing the functionality of a transistor component

Also Published As

Publication number Publication date
TW200733557A (en) 2007-09-01
WO2007062979A1 (de) 2007-06-07

Similar Documents

Publication Publication Date Title
WO2014009207A1 (de) Vorrichtung zur diagnose einer schaltungsanordnung
DE102009047670A1 (de) Schaltungseinrichtung mit einem Halbleiter-Bauelement
DE102011086412A1 (de) Vorrichtung und Verfahren zum Testen des Zustands der Verbindung einer mit einem Verbindungspunkt verbundenen Last
DE69811950T2 (de) Elektronische überwachungsschaltung für elektrische spannung
DE102017100879A1 (de) Elektrische Schaltung und Verfahren zum Betrieb einer elektrischen Schaltung
EP3452336B1 (de) Mehrspannungs-steuervorrichtung für ein kraftfahrzeug, kraftfahrzeug und betriebsverfahren für die steuervorrichtung
WO2007062979A1 (de) Leistungstransistor-schalteinrichtung und verfahren zur funktionsprüfung einer derartigen leistungstransistor-schalteinrichtung
DE10320926A1 (de) Verfahren und Anordnung zur Prüfung einer Leistungsendstufe
DE202007007776U1 (de) Anhängeranschlußgerät
DE10349629B4 (de) Elektronischer Schaltkreis
DE102013210002A1 (de) Verfahren und Vorrichtung zum Erkennen eines Fehlers in einer Brückenschaltung
DE102005025871A1 (de) Schaltung und Verfahren zur Ansteuerung und Überwachung einer induktiven oder ohmschen Last
DE19803851A1 (de) Verfahren und Vorrichtung zur Überwachung eines Schaltmittels
DE102017109684B4 (de) Spannungsmessvorrichtung, verfahren und herstellverfahren
DE102005017506A1 (de) Elektronisches Vorschaltgerät für eine Lampe
DE10202289A1 (de) Treiberschaltung
DE19740697C1 (de) Verfahren und Vorrichtung zum Ansteuern einer integrierten Leistungsendstufe
EP1970267A1 (de) Motoranordnung eines elektromotorischen Hilfsantriebs für Fahrzeuge
DE102011003833B4 (de) Anordnung zur elektrischen Kontaktierung von elektrischen Bauelementen
EP1536563B1 (de) Lastschaltvorrichtung und Verfahren zur Diagnose eines Laststromkreises mit einer Lastschaltvorrichtung
DE102005036769A1 (de) Verfahren zum Überprüfen einer induktiven Last
DE102008044301B4 (de) Verfahren und Vorrichtung zur Überwachung eines elektrischen Verbrauchers
DE102006011726A1 (de) Schaltungsanordnung mit umschaltbarer Funktionalität und elektronisches Bauteil
DE102007053041A1 (de) Schaltungsanordnung für ein Steuergerät
DE10137499C1 (de) Schaltungsanordnung zur Überwachung eines Schaltelements

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee