[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102004057772B3 - Einsetzbare Kalibriervorrichtung - Google Patents

Einsetzbare Kalibriervorrichtung Download PDF

Info

Publication number
DE102004057772B3
DE102004057772B3 DE102004057772A DE102004057772A DE102004057772B3 DE 102004057772 B3 DE102004057772 B3 DE 102004057772B3 DE 102004057772 A DE102004057772 A DE 102004057772A DE 102004057772 A DE102004057772 A DE 102004057772A DE 102004057772 B3 DE102004057772 B3 DE 102004057772B3
Authority
DE
Germany
Prior art keywords
calibration
tester
signal edge
signal
reference signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004057772A
Other languages
English (en)
Inventor
Andreas Logisch
Martin Schnell
Wolfgang Ruf
Monika Martins
Björn Flach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004057772A priority Critical patent/DE102004057772B3/de
Priority to US11/290,138 priority patent/US7414421B2/en
Application granted granted Critical
Publication of DE102004057772B3 publication Critical patent/DE102004057772B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602Interface to device under test

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Die Erfindung betrifft eine einsetzbare Kalibriervorrichtung (1) für eine programmierbare Testereinrichtung (2) zum Testen mindestens einer Einrichtung (15) mit elektronischen Schaltkreisen, wobei die Testereinrichtung (2) eine Haltevorrichtung (3a, 3b) und Kontaktiermittel für die zu testende Einrichtung aufweist und Testerkanäle zum Einkoppeln von Signalen an die zu testende Einrichtung (15) hat, mit mindestens einer Kalibriereinheit (16), welche mit einem zu kalibrierenden Testerkanal (12) verbunden ist, zum Erfassen einer von der Testereinrichtung (2) zu einem Sendezeitpunkt gesendeten Kalibriersignalflanke eines Kalibriersignals und einer von der Testereinrichtung (2) über einen weiteren Testerkanal zu einem Referenzzeitpunkt gesendeten Referenzsignalflanke eines Referenzsignals, zum Vergleichen der Zeitpunkte des Eintreffens der beiden Signalflanken und zum Ausgeben eines Vergleichsergebnisses; einer Steuereinheit (19) zum Auswerten der Vergleichsergebnisse und zum Programmieren des jeweiligen Sendezeitpunktes, derart, dass die Zeitpunkte des Eintreffens der Kalibriersignalflanke und der Referenzsignalflanke zum Kompensieren von Signallaufzeitdifferenzen im Wesentlichen gleich sind; wobei die Kalibriervorrichtung (1) dieselbe Form und Anschlüsse wie die zu testende Einrichtung (15) aufweist und in die Haltevorrichtung (3) anstelle der zu testenden Einrichtung (15) passgenau einsetzbar ist.

Description

  • Die Erfindung betrifft eine in eine Haltevorrichtung einer Testereinrichtung einsetzbare Kalibriervorrichtung zum Kalibrieren einer programmierbaren Testereinrichtung zum Testen von Einrichtungen mit elektrischen Schaltkreisen. Dabei verfügt die Testeinrichtung über Testerkanäle zum Einkoppeln von Signalen an die zu testende Einrichtung.
  • Elektronische Schaltkreise, welche beispielsweise als integrierte Schaltungen in Chips oder Elektronikbausteinen eingesetzt sind, müssen vor der Auslieferung an den Kunden geprüft werden. Dazu werden Testereinrichtungen eingesetzt, die an die zu testenden Schaltkreise, bzw. die zu testende Einrichtung mit den elektronischen Schaltkreisen, vordefinierte Signalfolgen einkoppeln, und die entsprechende Reaktion der zu testenden Einrichtungen registrieren und auswerten.
  • Bei Speichertestern, die zum Beispiel Speicherchips auf ihre Funktionalität prüfen, werden im Wesentlichen steigende und fallende Signalflanken mit einer bestimmten zeitlichen Abfolge an einen zu testenden Speicherchip geführt und entsprechende Signale aus dem Speicherchip ausgekoppelt und analysiert. Eine derartige Testeranordnung verfügt in der Regel über eine Anzahl von bidirektionalen Testerkanälen, die über entsprechende Adaptersockel an das zu testende Bauelement, hier der entsprechende Speicherchip, geführt sind. Unter einem Testerkanal wird im Folgenden das Mittel verstanden, mit dem Testsignale an das Bauelement herangeführt werden und bei bidirektionaler Ausführung auch Signale von dem Bauelement zum Tester gelangen.
  • Um insbesondere moderne, schnelle Speicherchips testen zu können, ist eine Synchronisation der vielen unterschiedlichen Testerkanäle, mittels derer Signalflanken in die zu testende Einrichtung eingekoppelt werden, sehr wichtig. Um beispielsweise Speicherzugriffe zu prüfen, sind an eine bestimmte Anzahl von Datenanschlüssen eines zu testenden Speicherchips zeitgleich steigende und fallende Signalflanken anzulegen. Damit die jeweiligen Testsignalflanken zeitgleich an dem zu testenden Bauelement eintreffen, müssen bei der Testsignal- bzw. Testsignalflankenerzeugung die Signallaufzeiten durch Kabelverbindungen, Testsockel, Laufzeiten bis hin zu den Verbindungselementen zu den Anschlusspins des zu testenden Bauelementes bei er testerseitigen Festlegung der Zeitpunkte, zu denen jeweilige Signalflanken erzeugt werden, berücksichtigt werden.
  • Testeranordnungen und Kalibrierverfahren sind beispielsweise in der DE 199 22 907 A1 oder DE 699 05 750 T2 beschrieben.
  • Die 4 zeigt beispielsweise eine Anordnung zum Testen von elektronischen Bauelementen. Dabei ist eine programmierbare Testereinrichtung vorgesehen, die eine Testerhaupteinheit TMF (= tester main frame) aufweist, zum Erzeugen von Testsignalen, die über Testerkanäle TKN und Halte- und Kontaktiermittel TK, HFM, DSA, S an ein zu testendes Bauelement DUT (= device under test) geführt werden.
  • Dabei ist bei allgemein bekannten Testeranordnungen das zu testende Bauelement DUT in einen Sockel S eingesetzt, welcher wiederum auf einem Bauelementesockeladapter DSA (= device socket adapter) lagert. Die Verbindung zwischen dem eigentlichen Testkopf TK, welcher die Treiberelektronik und Komparatoren für die einzelnen Testerkanäle TKN aufweist, und dem Bauelementesockeladapter DSA geschieht durch ein sogenanntes HiFix HFM, welches eine Verkabelung K bereithält. Um möglichst den gesamten Signalweg zwischen der Testerhaupteinheit TMF bzw. dem Testkopf TK und dem zu testenden Bauelement DUT bei der Kalibrierung der Testerkanäle TKN zu berücksichtigen sind in der Vergangenheit verschiedene Lösungen vorgeschlagen worden.
  • Bei einer Vorgehensweise nach der sogenannten Autokalibrierung AutoCal wird auf den Testkopf TK eine hier nicht dargestellte Kalibriereinheit mit Treibern und Komparatoren für jeden Testerkanal aufgesetzt. Dann kann durch Vergleich der eintreffenden Signale an einer derartigen Kalibriereinheit zumindest der Signallaufzeitunterschied zwischen Testerkanälen TKM in dem Testkopf TK selbst ermittelt werden und durch Programmierung der Testerhaupteinheit diese Unterschiede kompensiert werden. Bei einem Vorgehen nach AutoCal können Einflüsse durch die Verkabelung K in dem HiFix HFM, welches bei dem eigentlichen Speichertest benötigt wird, jedoch nicht berücksichtigt werden. Ein weiterer Nachteil besteht darin, dass das Andocken der Kalibriereinheit an den Testkopf TK zeitaufwendig ist und so einen anschießenden Testerlauf verzögert. Ferner liefert AutoCal nur eine geringe Genauigkeit für die Kalibrierung.
  • Bei einer Kalibrierung nach SBCal müssen die Bauelementesockeladapter DSA durch gefertigte Kalibriersockeladapter CSA ersetzt werden, die Gruppen von Testerkanälen TKN bzw. Kabel K des HiFix miteinander kurzschließen. So kann durch geeignete Programmierung PRG der Testerhaupteinheit TMF die Signallaufzeit durch Senden von Signalflanken in das HiFix HFM und Erfassen des entsprechenden Signals an dem zugeordneten kurzgeschlossenen Testerkanal eine Laufzeit bis hin zum Bauelementesockeladapter erfasst werden und durch geeignete Programmierung kompensiert werden. In der DE 100 56 882 A1 ist eine ähnliche Vorgehensweise beschrieben für Halbleiterbauelemente, die mit einer Nadelkarte kontaktiert werden.
  • Durch SBCal wird zwar eine Kalibrierung bis hin zur HiFix-Ebene erreicht, der Kalibrieraufwand durch das Entfernen der Bauelementesockeladaptersockel und der zu testenden Bauelemente ist jedoch hoch. Auch Einflüsse auf die Signallaufzeiten innerhalb der Sockel S und den Bauelementesockeladapter DSA können hier nicht berücksichtigt werden.
  • Beim sogenannten HiCal werden die Sockel S von den Bauelementesockeladaptern DSA entfernt und die entsprechenden Kontakte zwischen Bauelementesockeladapter DSA und Sockel S mit einem Roboter abgegriffen. Dieser externe Roboter misst somit Signale, wie sie bei einem Testverfahren in den Sockel S eingekoppelt würden. Durch das externe Auswerten in einem Roboter kann die Testerhaupteinheit TMF wiederum manuell derart programmiert werden, dass in die Testerkanäle TKN eingekoppelte Signale zeitgleich zumindest am Bauelementesockeladapter DSA eintreffen. Allerdings bleiben auch bei HiCal die Einflüsse der Sockel S auf die Signallaufzeiten unberücksichtigt.
  • Gemäß der DE 101 41 025 A1 wird eine Kalibriervorrichtung in die entsprechende Testereinrichtung eingebracht, wobei die Kalibriervorrichtung dieselbe Geometrie wie zu testende Bauelemente aufweist. Anschließend führt die Testereinrichtung Kalibrierverfahren durch.
  • Die bereits bekannten Möglichkeiten zur Kalibrierung der Testerkanäle weisen somit eine Reihe von Nachteilen auf. Gegenüber der Durchführung des Testverfahrens an dem zu testenden Bauelement müssen während der Kalibrierung die Signalwege verändert werden. Für die bekannten Kalibrierungsmethoden ist zusätzliche Testerhardware erforderlich. Im Vergleich zum eigentlichen Testdurchlauf der Bauelemente muss der Aufbau zur Kalibrierung verändert werden, was zeitaufwendig ist.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung eine einsetzbare Kalibriervorrichtung für eine programmierbare Testereinrichtung zu schaffen, die während der Kalibrierung dieselben Signalpfade nutzt wie während eines Testverfahrens für Einrichtungen mit elektronischen Schaltkreisen in einer jeweiligen Produktionsumgebung. Die Vorrichtung ist bevorzugt ohne Umbauten an einer Testeranordnung einsetzbar und soll eine hohe Kalibriergenauigkeit liefern.
  • Diese Aufgabe wird durch eine einsetzbare Kalibriervorrichtung mit den Merkmalen des Patentanspruchs 1 gelöst.
  • Demgemäß ist eine einsetzbare Kalibriervorrichtung für eine programmierbare Testereinrichtung zum Testen mindestens einer Einrichtung mit elektronischen Schaltkreisen vorgesehen, wobei die Testereinrichtung eine Haltevorrichtung und Kontaktiermittel für die zu testende Einrichtung aufweist und Testerkanäle zum Einkoppeln von Signalen an die zu testende Einrichtung hat. Die erfindungsgemäße einsetzbare Kalibriervorrichtung weist auf:
    • – mindestens eine Kalibriereinheit, welche mit einem zu kalibrierenden Testerkanal verbunden ist, zum Erfassen einer von der Testereinrichtung zu einem Sendezeitpunkt gesendeten Kalibriersignalflanke eines Kalibriersignals und einer von der Testereinrichtung über einen weiteren Testerkanal zu einem Referenzzeitpunkt gesendeten Referenzsignalflanke eines Referenzsignals, zum Vergleichen der Zeitpunkte des Eintreffens der beiden Signalflanken und zum Ausgeben eines Vergleichsergebnisses;
    • – eine Steuereinheit zum Auswerten der Vergleichsergebnisse und zum Programmieren des jeweiligen Sendezeitpunktes derart, dass die Zeitpunkte des Eintreffens der Kalibriersignalflanke und der Referenzsignalflanke zum Kompensieren von Signallaufzeitdifferenzen im Wesentlichen gleich sind.
  • Dabei hat die Kalibriervorrichtung dieselbe Form und Anschlüsse, wie die zu testende Einrichtung und ist in die Haltevorrichtung anstelle der zu testenden Einrichtung passgenau einsetzbar.
  • Eine der Erfindung zugrundeliegende Idee besteht darin, die Messung bzw. Erfassung von Signalen zur Kalibrierung der Testerkanäle direkt an der Haltevorrichtung und den Kontaktiermitteln für die zu testende Einrichtung zu ermöglichen. Die erfindungsgemäße einsetzbare Kalibriervorrichtung ist dazu so ausgestaltet, dass sie praktisch dieselbe Form wie das jeweilige zu testende Bauelement bzw. die zu testende Einrichtung aufweist. Dadurch kann die Kalibriervorrichtung quasi als Dummy-Einrichtung, beispielsweise in die Sockel des Testers, eingesetzt werden. Dadurch wird der gesamte Signalpfad vom Testkopf bis zu der zu testenden Einrichtung mit elektronischen Schaltkreisen bei der Kalibrierung berücksichtigt und so eine höchste Genauigkeit erreicht. Eine weitere erfinderische Idee besteht in der Nutzung eines der Testerkanäle als Referenzkanal, über den ein Referenzsignal mit Referenzsig nalflanken an die Kalibriervorrichtung geführt ist und durch das rückgekoppelte Programmieren der Testereinrichtung mittels der Steuereinheit eine Synchronisation der eintreffenden Kalibriersignalflanken mit der Referenzsignalflanke erreicht wird.
  • Bevorzugt ist die Kalibriervorrichtung als ein integrierter Schaltkreis ausgebildet.
  • Vorteilhafterweise ist die Kalibriervorrichtung in dem gleichen Gehäusetyp ausgeführt, wie die entsprechende zu testende Einrichtung. So ist eine besonders einfache und schnelle Kalibrierung vor der Durchführung des eigentlichen Testverfahrens möglich, ohne zusätzliche Umbaumaßnahmen an der gesamten Testanordnung.
  • In einer alternativen Ausführung sind die Kalibriervorrichtung und die zu testende Einrichtung auf einem Halbleiterwafer ausgebildet, wobei der jeweilige Halbleiterwafer elektronische Schaltungen aufweist. Da die erfindungsgemäße Kalibriervorrichtung jeweils der zu testenden Einrichtung nachempfunden ist, ermöglicht diese Ausführungsform auch eine Kalibrierung von Testereinrichtungen, die zum Testen ganzer Halbleiterwafer eingesetzt vorgesehen werden.
  • Dabei kann die zu testende Einrichtung bevorzugt Halbleiterspeicher, wie z.B. DRAMs, SRAMs oder ROMs aufweisen, die Testereinrichtung ist ein üblicher Speichertester.
  • In einer bevorzugten Ausführungsform entspricht die Anzahl der Kalibriereinheiten der Anzahl der Testerkanäle. Dies ermöglicht das gleichzeitige Kalibrieren aller Testerkanäle. Bevorzugt sind die Kalibriereinheiten dann über einen Daten- und Steuerbus mit der Steuereinheit verbunden.
  • In noch einer bevorzugten Ausführungsform ist eine Triggerlogik vorgesehen zum Verteilen der Referenzsignalflanken an die Kalibriereinheiten. Dann ist es von besonderem Vorteil, wenn jede Kalibriereinheit eine Triggerschalteinheit aufweist zum Durchschalten des eventuell an dem jeweiligen Testerkanal anliegenden Referenzsignals an die Triggerlogik.
  • Die Triggerlogik ist bei einer vorteilhaften Weiterbildung der Erfindung ferner über einen Triggerbus an die Kalibriereinheiten zum schnellen Signalaustausch gekoppelt. Dieser zusätzliche Hochgeschwindigkeitsbus ermöglicht eine besonders laufzeitarme Verteilung der entsprechenden Signale.
  • Bei einer Weiterbildung der erfindungsgemäßen Kalibriervorrichtung weist jede Kalibriereinheit einen Phasendetektor zum Vergleichen der jeweiligen Kalibriersignalflanke mit der Referenzsignalflanke auf, wobei der Phasendetektor jeweils ein Vergleichssignal ausgibt zum Anzeigen, welche der beiden Signalflanken zuerst eintrifft.
  • Bevorzugt weist jede Kalibriereinheit eine Verzögerungsstrecke auf zum Verzögern der Kalibriersignalflanke um eine Verzögerungszeit. Vorteilhafterweise entspricht die Verzögerungszeit dann der Signallaufzeit des Referenzsignals durch die Triggerlogik und zu der jeweiligen Kalibriereinheit. Dadurch wird erreicht, dass an allen Kalibriereinheiten die Referenzsignalflanke gleichzeitig durch den Phasendetektor mit der jeweiligen Kalibriersignalflanke verglichen wird. Eine Verfälschung des Vergleichsergebnisses durch Laufzeiten innerhalb der Kalibriervorrichtung ist so verhindert.
  • In noch einer bevorzugten Weiterbildung der erfindungsgemäßen Kalibriervorrichtung ist in der Kalibriereinheit eine Zählereinrichtung vorgesehen zum Zählen von Vergleichsergebnissen, bei denen die jeweilige Kalibriersignalflanke vor oder nach der Referenzsignalflanke an dem Phasendetektor eintrifft. Dadurch können Kalibriersignalflanken mit sehr hoher Frequenz an die Kalibriervorrichtung geleitet werden und durch das Zählen von Ereignissen, bei denen die Referenzsignalflanke vor der Kalibriersignalflanke eintrifft und Zählen der Ereignisse, bei denen die Kalibriersignalflanke vor der Referenzsignalflanke eintrifft, ist eine statistische Auswertung möglich, und es kann von der Steuereinheit eine Programmierung der Sendezeitpunkte von Signalflanken zu deren Synchronisierung bzw. zum gleichzeitigen Eintreffen in der Kalibriervorrichtung vorgenommen werden. Dazu weist die Kalibriervorrichtung vorteilhafterweise eine Schnittstelle zum Verbinden mit einer Programmierschnittstelle der Testereinrichtung auf.
  • In einer alternativen Ausführungsform ist mindestens einer der Testerkanäle bidirektional ausgeführt und wird zum Programmieren der Testeinrichtung verwendet. Dies hat den Vorteil, dass keine weitere Verkabelung zwischen der erfindungsgemäß einsetzbaren Kalibriervorrichtung und der Testerhaupteinheit notwendig wird.
  • In einer weiteren besonders bevorzugten Weiterbildung der erfindungsgemäßen Kalibriervorrichtung weisen die Kalibriereinheiten ferner Treibereinheiten zum Erzeugen von Testerkalibriersignalen mit Testerkalibriersignalflanken auf, wobei die Treibereinheiten gleichzeitig von einer Referenzsignalflanke getriggert jeweils eine Treibersignalflanke in den jeweiligen Testerkanal einkoppeln. Solche erfindungsgemäßen Treibereinheiten ermöglichen die Kalibrierung der Komparatoren und Treiber in einem Testerkopf oder einer Testerhaupteinheit, bzw. die Kalibrierung für an den Tester geführte Signale.
  • Weitere vorteilhafte Ausgestaltungen und Ausführungsbeispiele sind Gegenstand der Unteransprüche.
  • Nachfolgend wird die Erfindung anhand der in den schematischen Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigt dabei:
  • 1 eine Testeranordnung unter Einsatz der erfindungsgemäßen Kalibriervorrichtung;
  • 2 ein Blockschaltbild der erfindungsgemäßen Kalibriervorrichtung;
  • 3 ein Blockschaltbild einer erfindungsgemäßen Kalibriereinheit; und
  • 4 eine Testanordnung nach dem Stand der Technik.
  • In den Figuren sind, soweit nicht anders angegeben, funktionsgleiche Elemente mit gleichen Bezugsziffern versehen.
  • In der 1 ist eine erfindungsgemäße Kalibriervorrichtung 1 zum Einsatz in einem Testersystem 2 dargestellt.
  • Dabei ist die einsetzbare Kalibriervorrichtung 1 in einen Testsockel 3 eingesetzt, der auf einen Bauelementesockeladapter 4a, 4b gesteckt ist, welcher wiederum auf dem HiFix 5 ruht, welcher über Kabel 6 die Verbindung mit dem Testkopf 7 herstellt.
  • Die elektrische Verbindung zwischen den Anschlusspins 8 der erfindungsgemäßen Kalibriervorrichtung 1 und dem Testkopf 7 geschieht also durch elektrische Verbinder 9 im Testsockel 3, eine Verdrahtung 10 in dem Bauelementesockeladapter 4 und die Verkabelung 6 des HiFix 5. Im Testkopf 7 werden programmierte Signale bzw. Signalflanken generiert, die über den HiFix 5 die Bauelementesockeladapter 4 und die Testsockel 3 zur Kalibriervorrichtung 1 gelangen. Dabei werden die Testerkanäle durch die Testerhaupteinheit 11, die programmierbar ausgeführt ist, bestimmt, bzw. die zu übertragenden Signale 12 und insbesondere die Zeitpunkte für deren Signalflanken sind programmgesteuert.
  • In dem hier gezeigten Ausführungsbeispiel verfügt die Kalibriervorrichtung über eine Schnittstelle 13, über die die Kalibriervorrichtung 1 mit einer Programmierschnittstelle 14 der Testereinrichtung verbunden ist.
  • Bei dem in 1 dargestellten Testsystem sind zwei Bauelementesockeladapter 4a, 4b und Testsockel 3a, 3b dargestellt, wovon in dem Testsockel 3b beispielhaft eine zu testende Einrichtung mit elektronischen Schaltkreisen 15 dargestellt ist.
  • Der Pfeil DeVCal deutet an, in welcher Verdrahtungsebene die erfindungsgemäße Kalibrierung durch die Kalibriervorrichtung 1 erfolgt. Die Ausführung der Kalibriervorrichtung praktisch als Dummy der zu testende Einrichtung 15 ermöglicht eine besonders einfache Handhabe während der Produktion der Einrichtungen mit elektronischen Schaltkreisen. Bevor der eigentliche Test der Einrichtungen geschieht, kann die Kalibriervorrichtung eingesetzt werden und eine Kalibrierung der Testereinrichtung durchführen.
  • Die 2 zeigt ein Blockschaltbild der erfindungsgemäßen Kalibriervorrichtung 1.
  • Die Kalibriervorrichtung 1 verfügt über Anschlüsse 17-1, 17-2, ... 17-N zum Ankoppeln an die bzw. der Testerkanäle 12-1, 12-2, ... 12-N. Über die Anschlüsse 17-1, ... 17-N sind jeweils Kalibriereinheiten 16-1, 16-2, ... 16-N mit den Testerkanälen 12-1, ... 12-N verbunden. Die Kalibriereinheiten 12-1, ... 12-N kommunizieren über einen Daten- und Steuerbus 18 mit einer Steuereinheit 19 und einer Triggerlogik 20. Die Trigger logik 20 ist über einen Triggerbus 32 an die Kalibriereinheiten 16-1, ... 16-N gekoppelt.
  • Die Steuereinheit 19 ist über Leitungen an einen internen Speicher 21 der Kalibriervorrichtung 1 an einen internen Takterzeuger 23 und an einen nicht flüchtigen Speicher 22, der ein Basisbetriebssystem zur Durchführung von Kalibrierverfahren aufweist, gekoppelt. In den internen Speicher 21 können beispielsweise verschiedene Kalibrierprogramme gespeichert werden.
  • Die Kalibrierung beispielsweise eines der Testerkanäle 12 erfolgt zunächst durch Auswahl eines der Testerkanäle 12 als Referenzkanal, über den Referenzsignale mit Referenzsignalflanken in die Kalibriervorrichtung 1 eingekoppelt werden. Die Abstimmung zwischen der Kalibriervorrichtung 1 und der Testereinrichtung 11 kann beispielsweise programmgesteuert, wie in der 1 dargestellt über eine Programmierschnittstelle 13, 14 erfolgen, oder aber alternativ auch durch Nutzen einer oder mehrerer der Testerkanäle 12 über den Daten- und Steuerbus 18 als Kommunikations- und Steuerkanal.
  • Sobald ein Testerkanal 12 als Referenzkanal bestimmt ist, sendet der Tester an allen Testerkanälen 12-1, ...12-N und dem ausgewählten Referenzkanal eine steigende Signalflanke.
  • Die an dem Referenzkanal angeschlossene Kalibriereinheit 16 schaltet das Referenzsignal bzw. die Referenzsignalflanke über den Triggerbus 32 an die Triggerlogik 20 durch. Die Triggerlogik 20 leitet über den Daten- und Steuerbus 18 gesteuert die entsprechende Referenzsignalflanke wiederum über den Triggerbus 32 an die übrigen Kalibriereinheiten 16 weiter.
  • Die jeweilige Kalibriereinheit 16 vergleicht die Zeitpunkte, zu denen die Referenzsignalflanke und die entsprechende, vom jeweiligen Testerkanal eingekoppelte Signalflanke bzw. Kalibriersignalflanke miteinander und gibt ein Vergleichsergebnis über den Daten- und Steuerbus 18 an die Steuereinheit 19 weiter. Der Triggerbus 32 ist als Hochgeschwindigkeitsbus ausgelegt und verteilt die anliegenden Signalflanken bidirektional ohne wesentliche Verzögerung an die und von den Kalibriereinheiten 16-1, ... 16-N.
  • Die Steuereinheit 19 kann nun entsprechend dem jeweiligen Zeitversatz zwischen Referenzsignalflanke und Kalibriersignalflanke die Testereinrichtung 11 derart umprogrammieren, bis alle Referenzsignalflanken und Kalibriersignalflanken synchron an den jeweiligen Kalibriereinheiten 16 eintreffen.
  • Die Signallaufzeit innerhalb der Kalibriervorrichtung 1, beispielsweise für die Verteilung des von einer Kalibriereinheit 16 empfangenen Referenzsignals an die übrigen Kalibriereinheiten 16-1...16-N durch die Triggerlogik 20 und den Triggerbus 32 wird in den Kalibriereinheiten 16 berücksichtigt, wie in der folgendenden 3 erläutert ist.
  • Die 3 zeigt eine erfindungsgemäße Kalibriereinheit 16.
  • An die Kalibriereinheit 16 wird ein Testerkanal 12 angekoppelt. Die Kalibriereinheit 16 ist ferner über Leitungen an den Daten- und Steuerbus 18 und an den Triggerbus 32 gekoppelt. Die Kalibriereinheit 16 weist einen Eingangsverstärker 29 zum Verstärken der von dem Testerkanal 12 eingekoppelten Signale auf. Das verstärkte eingekoppelte Signal ist über eine Verzögerungsstrecke 25 einem Phasendetektor 24 zugeführt.
  • Der Phasendetektor 24 erhält ferner das über eine weitere Kalibriereinheit in die Kalibriervorrichtung eingekoppelte Referenzsignal über den Triggerbus 32. Damit jeder Testerkanal als Referenzkanal verwendbar ist, ist eine Triggerschaltein heit 26 vorgesehen, der ebenfalls das verstärkte, von dem Testerkanal 12 eingekoppelte Signal zugeführt ist, und die an den Triggerbus 32 angeschlossen ist. Die Triggerschalteinheit 26 ist über den Daten- und Steuerbus 18 von der Triggerlogik 20 (wie in 2 dargestellt) gesteuert. Die Triggerschalteinheit 26 dient dazu, falls die Kalibriereinheit als diejenige ausgewählt wurde, deren Eingangssignal als Referenzsignal verwendet wird, das jeweilige Referenzsignal über den schnellen Triggerbus 32 und die Triggerlogik 20 an die übrigen Kalibriereinheiten durchzuschalten.
  • Der Phasendetektor 24 weist eine Zählereinrichtung 31 auf, welche durch den Phasendetektor erzeugte Vergleichsergebnisse zählt, derart, dass diejenigen Ereignisse, bei denen die Referenzsignalflanke vor der Kalibriersignalflanke an dem Phasendetektor 24 eintrifft gezählt werden, und diejenigen Ereignisse ebenfalls gezählt werden, bei denen die Referenzsignalflanke nach der Kalibriersignalflanke eintrifft. Diese Zählergebnisse bzw. die Vergleichsergebnisse werden einer Kommunikationseinheit 27 zugeführt.
  • Die Kommunikationseinheit 27 ist ebenfalls an den Daten- und Steuerbus 18 gekoppelt und teilt die entsprechenden Zähl- oder Vergleichsergebnisse der Steuereinheit 19 mit.
  • Die erfindungsgemäße Kalibriereinheit 16 weist außerdem eine Treibereinheit 28 auf, die über einen Ausgangsverstärker 30 an den jeweiligen Testerkanal 12 gekoppelt ist. Die Testereinheit 28 ist ferner mit der Kommunikationseinheit 27 verbunden und an den Daten- und Steuerbus 18 sowie an den Triggerbus 32 gekoppelt. Die Kalibriereinheit 16 ist daher derart vorbereitet, dass sie sowohl das Referenzsignal empfangen und an den Triggerbus 32 weiterleiten kann, wie auch Kalibriersignale empfangen kann und diese mit dem über den Triggerbus 32 bzw. der Triggerlogik 20 verteilten Referenzsignal ver gleicht und ein Vergleichsergebnis ausgibt. Die Koordinierung all dieser Kalibrierungsabläufe erfolgt durch die Steuereinheit 19, welche ggf. auch über einen der Testerkanäle Listen oder Programme zum Kalibrierungsablauf von der Testerhaupteinheit 11 empfangen kann, bzw. selbst die Testereinrichtung 2 programmiert. Mittels dieser Programmierung durch die Steuereinheit 19 werden die Sendezeitpunkte für die Kalibriersignalflanken derart eingestellt bzw. programmiert, dass alle Signalflanken an den Kalibriereinheiten 16 zum selben Zeitpunkt eintreffen.
  • Im Folgenden soll eine beispielhafte Kalibrierung kurz erläutert werden, wobei auf die 1, 2 und 3 Bezug genommen wird.
  • Es wird zunächst einer der Testerkanäle 12 als Referenzkanal ausgewählt. Die Testereinrichtung 11, 7 sendet an alle Testerkanäle eine steigende Flanke aus. Dabei wird das Signal über den Referenzkanal als Referenzsignalflanke betrachtet und die übrigen als Kalibriersignalflanken. Die Kalibriereinheit 16, welche mit dem Testerkanal verbunden ist, der als Referenzkanal verwendet wird, leitet, gesteuert von der Triggerschalteinheit 26, welche durch Steuersignale der Steuereinheit 19 über den Daten- und Steuerbus 18 angesteuert ist, die Referenzsignalflanke wiederum über den Triggerbus 32 an die Triggerlogik 20. Die Triggerlogik 20 schaltet über den Triggerbus 32 die Referenzsignalflanke an alle übrigen Kalibriereinheiten 16.
  • In den Kalibriereinheiten werden die Referenzsignale jeweils den entsprechenden Phasendetektoren 24 zugeführt. Die Kalibriereinheiten 16 empfangen die Kalibriersignale, welche in den jeweiligen Eingangsverstärkern 29 verstärkt werden, und in den Verzögerungsstrecken 25 um eine Verzögerungszeit verzögert werden. Dabei sind die Verzögerungszeiten derart ein gestellt, dass die Verzögerungszeit jeweils der Signallaufzeit des Referenzsignals durch die Triggerlogik 20 und den entsprechenden Signalweg auf dem Triggerbus 32 entspricht. Somit wird die Laufzeit der Referenzsignalflanke innerhalb der Kalibriervorrichtung 1 kompensiert und eine besonders gute Kalibriergenauigkeit erreicht. Die Einstellung der Laufzeit durch die Verzögerungsstrecke 25 kann beispielsweise erreicht werden, indem die Verzögerungsstrecke eine Nachbildung des Signalpfades der Triggerlogik mit allen Leitungslängen und Gattern aufweist.
  • Die jeweilige, derart verzögerte Kalibriersignalflanke ist dem jeweiligen Phasendetektor 24 zugeführt, der ein Vergleich mit der jeweiligen Referenzsignalflanke durchführt und das Vergleichsergebnis einer internen Zählereinrichtung 31 zuführt. Falls beispielsweise eine Kalibriersignalflanke vor der Referenzsignalflanke am Phasendetektor 24 eintrifft, gibt der Phasendetektor eine 1 an die Zählereinrichtung aus, kommt sie später an, gibt er eine 0 aus. Während der Kalibrierung wird dieser Vorgang des Sendens von Kalibriersignalflanken und Referenzsignalflanken mehrfach, beispielsweise 100 Mal wiederholt. Dies führt zu Zählerständen in der Zählereinrichtung 31, für die jeweiligen Ereignisse, bei denen die Kalibriersignalflanke vor der Referenzsignalflanke eintrifft und einen Zählerstand für die Ereignisse, bei denen die Kalibriersignalflanke nach der Referenzsignalflanke eintrifft.
  • Anhand dieser Zählerstände, beispielsweise 56 Früher-Ereignisse und 54 Später-Ereignisse, kann die Steuereinheit 19, welche die Zählerstände über die Kommunikationseinheit 27 bzw. den Daten- und Steuerbus 18 erhält, die Sendezeitpunkte in der Testereinrichtung derart anpassen bzw. kalibrieren oder programmieren bis die Zeitpunkte des Eintreffens der Kalibriersignalflanke und der Referenzsignalflanke im Wesentlichen gleich sind.
  • Die erfindungsgemäße Kalibrierung mit der erfindungsgemäß einsetzbaren Kalibriervorrichtung 1 ermöglicht die Kalibrierung aller Testerkanäle gleichzeitig und vor allem in derselben Konfiguration der Testeranordnung, wie beim eigentlichen Test des zu testenden Bauelementes. Es sind weder Umbauten an der Testapparatur erforderlich, noch werden nur Teile des gesamten Signalweges zwischen Testerkopf 7 und dem zu testenden Bauelement bzw. der zu testenden Einrichtung 15 berücksichtigt. Dadurch ist die Kalibriergenauigkeit erheblich verbessert gegenüber den Maßnahmen nach dem Stand der Technik.
  • Die erfindungsgemäße Kalibriervorrichtung 1 ermöglicht ferner die Kalibrierung der Testerkomparatoren im Testkopf 7. Für jeden Testerkanal sind jeweils Komparatoren zum Erfassen von bausteinseitigen Signalen vorhanden. Dazu wird wiederum einer der Testerkanäle als Referenzkanal verwendet. Die Testereinrichtung 11, 7 sendet eine Referenzsignalflanke zur erfindungsgemäßen Kalibriervorrichtung 1. Diese Referenzsignalflanke wird als Triggersignal verwendet, um die gleichzeitige Ausgabe von Testerkalibriersignalflanken durch die Kalibriereinheiten 16 zu starten.
  • Beim Kalibrieren der Testerkomparatoren werden die Testerkalibriersignalflanken durch die Treibereinheit 28 erzeugt, durch den Sendeverstärker 30 verstärkt und in den entsprechenden Testerkanal eingekoppelt. Der kalibriervorrichtungsseitige Sendezeitpunkt der Testerkalibriersignale wird von der Triggerlogik 20 über den Triggerbus 32 der Treibereinheit 28 mitgeteilt bzw. das Senden des jeweiligen Testerkalibriersignals gestartet. Etwaige interne Signallaufzeiten der Kalibriervorrichtung 1, beispielsweise des Triggersignals, welches von der Triggerlogik 20 an die Treibereinheit 28 gesendet wird, können dann bei der Bewertung der Eingangszeitpunkte am Testkopf 7 mit berücksichtigt werden.
  • Die Testereinrichtung 11 wertet die empfangenen Testerkalibriersignalflanken unter Berücksichtigung bekannter etwaiger Laufzeiten des Triggersignals innerhalb der Kalibriervorrichtung aus und passt interne Verzögerungsstrecken in dem Testkopf 7 derart an, dass die Kalibriersignalflanken, welche von der Kalibriervorrichtung 1 gesendet wurden, von den Testerkomparatoren gleichzeitig erfasst werden. Somit wird erfindungsgemäß auch eine Kalibrierung der Signalwege zwischen der Kalibriervorrichtung 1 bzw. einer zu testenden Einrichtung 15 und dem Testkopf 7 in Richtung zu der Testervorrichtung erreicht.
  • Obwohl die vorliegende Erfindung anhand von Ausführungsbeispielen erläutert wurde, ist sie nicht darauf beschränkt, sondern vielfältig modifizierbar, ohne von der Grundidee der Erfindung abzuweichen.
  • Obwohl in den Beispielen die zu testende Einrichtung auch als zu testendes Bauelement bezeichnet wurde, muss dies nicht eine gehäuste Ausführungsform des zu testenden Bauelementes sein. Vielmehr ist auch denkbar, ganze Halbleiterwafer in Form einer Kalibriervorrichtung nachzubilden und die entsprechenden Elemente der Kalibriervorrichtung, wie beispielsweise die Kalibriereinheit und die Steuereinheit auf dem entsprechenden Wafer selbst auszubilden. Eine derart ausgeführte Kalibriervorrichtung würde dann durch den Waferhandler leicht anstelle eines zu testenden Halbleiterwafers dem Testersystem zugeführt werden. Daher ist es von besonderem Vorteil, dass die erfindungsgemäße Kalibriervorrichtung dieselbe Form und Anschlussmöglichkeiten wie die im Test verwendete zu testende Einrichtung aufweist.
  • Die erfindungsgemäß einsetzbare Kalibriervorrichtung kann vielfältig verwendet werden, insbesondere jedoch bei Spei chertestapparaturen ist eine hohe Genauigkeit der Kalibrierung notwendig, so dass eine Ausführung der Kalibriervorrichtung dann besonders günstig die Form- und Anschlussbelegung von entsprechenden Speicherbausteinen aufweist.
  • TMF
    Testerhaupteinheit
    TKN
    Testerkanal
    DUT
    zu testendes Bauelement
    S
    Testsockel
    DSA
    Bauelementesockeladapter
    CSA
    Kalibriersockeladapter
    HFM
    HiFix
    TK
    Testkopf
    K
    Verkabelung
    V
    Verbindung
    W
    Verbindung
    TRG
    Programmierung
    1
    Kalibriervorrichtung
    2
    Testersystem
    3a, 3b
    Testsockel
    4a, 4b
    Bauelementesockeladapter
    5
    HiFix
    6
    Verkabelung
    7
    Testkopf
    8
    Anschlusspins
    9
    Verbindung
    10
    Verbindung
    11
    Testerhaupteinheit
    12
    Testerkanal
    13
    Schnittstelle
    14
    Programmierschnittstelle
    15
    zu testende Einrichtung
    16
    Kalibriereinheit
    17
    Anschluss
    18
    Daten- und Steuerbus
    19
    Steuereinheit
    20
    Triggerlogik
    21
    Speicher
    22
    Speicher
    23
    Takterzeugung
    24
    Phasendetektor
    25
    Verzögerungsstrecke
    26
    Triggerschalteinheit
    27
    Kommunikationseinheit
    28
    Treibereinheit
    29
    Empfangsverstärker
    30
    Sendeverstärker
    31
    Zählereinrichtung
    32
    Triggerbus

Claims (17)

  1. Einsetzbare Kalibriervorrichtung (1) für eine programmierbare Testereinrichtung (2) zum Testen mindestens einer Einrichtung (15) mit elektronischen Schaltkreisen, wobei die Testereinrichtung (2) eine Haltevorrichtung und Kontaktiermittel (3a, 3b) für die zu testende Einrichtung aufweist und Testerkanäle zum Einkoppeln von Signalen an die zu testende Einrichtung (15) hat, mit: a) mindestens einer Kalibriereinheit (16), welche mit einem zu kalibrierenden Testerkanal (12) verbundenen ist, zum Erfassen einer von der Testereinrichtung (2) zu einem Sendezeitpunkt gesendeten Kalibriersignalflanke eines Kalibriersignals und einer von der Testereinrichtung (2) über einen weiteren Testerkanal zu einem Referenzzeitpunkt gesendeten Referenzsignalflanke eines Referenzsignals, zum Vergleichen der Zeitpunkte des Eintreffens der beiden Signalflanken und zum Ausgeben eines Vergleichsergebnisses; b) einer Steuereinheit (19) zum Auswerten der Vergleichsergebnisse und zum Programmieren des jeweiligen Sendezeitpunktes derart, dass die Zeitpunkte des Eintreffens der Kalibriersignalflanke und der Referenzsignalflanke zum Kompensieren von Signallaufzeitdifferenzen im Wesentlichen gleich sind; wobei c) die Kalibriervorrichtung (1) dieselbe Form und Anschlüsse wie die zu testende Einrichtung (15) aufweist und in die Haltevorrichtung (3) anstelle der zu testenden Einrichtung (15) passgenau einsetzbar ist.
  2. Kalibriervorrichtung (1) nach Anspruch 1, dadurch gekennzeichnet, dass die Kalibriervorrichtung (1) so ausgeführt ist, dass sie in einen Testersockel (3) zur Aufnahme der zu testenden Einrichtung (15) einsetzbar ist.
  3. Kalibriervorrichtung (1) nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kalibriervorrichtung (1) als integrierter Schaltkreis ausgebildet ist.
  4. Kalibriervorrichtung (1) nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kalibriervorrichtung (1) und die zu testende Einrichtung (15) auf einem Halbleiterwafer ausgebildet sind, wobei der jeweilige Halbleiterwafer elektronische Schaltungen aufweist.
  5. Kalibriervorrichtung (1) nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kalibriervorrichtung (1) in einem gleichen Gehäusetyp ausgeführt ist wie die zu testende Einrichtung (15).
  6. Kalibriervorrichtung (1) nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Anzahl der Kalibriereinheiten (16) der Anzahl der Testerkanäle (12) entspricht.
  7. Kalibriervorrichtung (1) nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kalibriereinheiten (16) über einen Daten- und Steuerbus (18) mit der Steuereinheit (19) verbunden sind.
  8. Kalibriervorrichtung (1) nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Triggerlogik (20) vorgesehen ist zum Verteilen der Referenzsignalflanke an die Kalibriereinheiten (16).
  9. Kalibriervorrichtung (1) nach Anspruch 8, dadurch gekennzeichnet, dass jede Kalibriereinheit (16) eine Triggerschalteinheit (26) aufweist zum Durchschalten des an dem jeweiligen Testerkanal anliegenden Referenzsignals an die Triggerlogik (20).
  10. Kalibriervorrichtung (1) nach Anspruch 8, dadurch gekennzeichnet, dass die Triggerlogik (20) über einen Triggerbus (32) an die Kalibriereinheiten (16) zum schnellen Signalaustausch gekoppelt ist.
  11. Kalibriervorrichtung (1) nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass jede Kalibriereinheit (16) einen Phasendetektor (24) zum Vergleichen der jeweiligen Kalibriersignalflanke mit der Referenzsignalflanke aufweist, wobei der Phasendetektor (24) jeweils ein Vergleichssignal ausgibt zum Anzeigen, welche der beiden Flanken zuerst eintrifft.
  12. Kalibriervorrichtung (1) nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass jede Kalibriereinheit (16) eine Verzögerungsstrecke (25) aufweist zum Verzögern der Kalibriersignalflanke um eine Verzögerungszeit.
  13. Kalibriervorrichtung (1) nach Anspruch 12, dadurch gekennzeichnet, dass die Verzögerungszeit der Signallaufzeit des Referenzsignals durch die Triggerlogik (20) und zu der jeweiligen Kalibriereinheit (16) entspricht.
  14. Kalibriervorrichtung (1) nach mindestens einem der vorhergehenden Ansprüche 10–12, dadurch gekennzeichnet, dass in der Kalibriereinheit (16) eine Zählereinrichtung (31) vorgesehen ist zum Zählen von Vergleichsergebnissen, welche anzeigen ob die jeweilige Kalibriersignalflanke vor oder nach der Referenzsignalflanke an dem Phasendetektor (24) eintrifft.
  15. Kalibriervorrichtung (1) nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kalibriervorrichtung (1) eine Schnittstelle (13) aufweist zum Verbinden mit einer Programmierschnittstelle (14) der Testereinrichtung (15).
  16. Kalibriervorrichtung (1) nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mindestens einer der Testerkanäle (12) bidirektional ausgeführt ist und zum Programmieren der Testereinrichtung (2) verwendet wird.
  17. Kalibriervorrichtung (1) nach mindestens einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kalibriereinheiten (16) Treibereinheiten (28) zum Erzeugen von Testerkalibriersignalen mit Testerkalibriersignalflanken aufweisen, wobei die Treibereinheiten (28) gleichzeitig von einer Referenzsignalflanke getriggert jeweils eine Treibersignalflanke in den jeweiligen Testerkanal (12) einkoppeln.
DE102004057772A 2004-11-30 2004-11-30 Einsetzbare Kalibriervorrichtung Expired - Fee Related DE102004057772B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102004057772A DE102004057772B3 (de) 2004-11-30 2004-11-30 Einsetzbare Kalibriervorrichtung
US11/290,138 US7414421B2 (en) 2004-11-30 2005-11-30 Insertable calibration device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004057772A DE102004057772B3 (de) 2004-11-30 2004-11-30 Einsetzbare Kalibriervorrichtung

Publications (1)

Publication Number Publication Date
DE102004057772B3 true DE102004057772B3 (de) 2006-05-24

Family

ID=36314024

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004057772A Expired - Fee Related DE102004057772B3 (de) 2004-11-30 2004-11-30 Einsetzbare Kalibriervorrichtung

Country Status (2)

Country Link
US (1) US7414421B2 (de)
DE (1) DE102004057772B3 (de)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090079462A1 (en) * 2007-09-25 2009-03-26 Zen Voce Corporation Semiconductor device testing apparatus
WO2014011232A1 (en) 2012-07-12 2014-01-16 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
WO2011153298A1 (en) 2010-06-03 2011-12-08 Hsio Technologies, Llc Electrical connector insulator housing
WO2010138493A1 (en) 2009-05-28 2010-12-02 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2010147934A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Semiconductor die terminal
WO2011002712A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US9320133B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Electrical interconnect IC device socket
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
US9414500B2 (en) 2009-06-02 2016-08-09 Hsio Technologies, Llc Compliant printed flexible circuit
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US8912812B2 (en) * 2009-06-02 2014-12-16 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US9093767B2 (en) 2009-06-02 2015-07-28 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US9277654B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Composite polymer-metal electrical contacts
WO2010141311A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
US9603249B2 (en) 2009-06-02 2017-03-21 Hsio Technologies, Llc Direct metalization of electrical circuit structures
US8955216B2 (en) 2009-06-02 2015-02-17 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor package
WO2012061008A1 (en) 2010-10-25 2012-05-10 Hsio Technologies, Llc High performance electrical circuit structure
WO2011002709A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
US9184145B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US9136196B2 (en) 2009-06-02 2015-09-15 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US9231328B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc Resilient conductive electrical interconnect
WO2010141313A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
US8618649B2 (en) 2009-06-02 2013-12-31 Hsio Technologies, Llc Compliant printed circuit semiconductor package
US8981568B2 (en) 2009-06-16 2015-03-17 Hsio Technologies, Llc Simulated wirebond semiconductor package
US9320144B2 (en) 2009-06-17 2016-04-19 Hsio Technologies, Llc Method of forming a semiconductor socket
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US9664740B2 (en) * 2011-12-01 2017-05-30 Qualcomm Incorporated Systems and methods for testing circuitry programmability
US8933720B2 (en) * 2012-02-10 2015-01-13 Asm Technology Singapore Pte Ltd Apparatus for conducting automated maintenance of a test contactor module
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US9559447B2 (en) 2015-03-18 2017-01-31 Hsio Technologies, Llc Mechanical contact retention within an electrical connector
JP7037398B2 (ja) * 2018-03-19 2022-03-16 キオクシア株式会社 テスタ校正装置およびテスタ校正方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19922907A1 (de) * 1998-05-19 1999-12-09 Advantest Corp Einrichtung zum Prüfen einer Halbleiteranordnung und Verfahren zum Kalibrieren der Einrichtung
DE10056882A1 (de) * 2000-11-16 2002-06-06 Infineon Technologies Ag Verfahren zum Kalibrieren eines Testsystems für Halbleiterbauelemente und Testsubstrat
DE10141025A1 (de) * 2001-08-22 2003-03-13 Infineon Technologies Ag Verfahren zum Testen von zu testenden Wafern und Kalibriervorrichtung
DE69905750T2 (de) * 1998-06-29 2004-02-19 Acuid Corp. (Guernsey) Ltd., St. Peter Port Einrichtung und verfahren zum kalibrieren von laufzeitunterschieden
DE10323413A1 (de) * 2003-05-23 2004-12-23 Infineon Technologies Ag Prüfverfahren, Prüfsockel und Prüfanordnung für Hochgeschwindigkeits- Halbleiterspeichereinrichtungen
DE10333101A1 (de) * 2003-07-21 2005-03-03 Infineon Technologies Ag Kalibrierungseinrichtung für die Kalibrierung eines Testerkanals einer Testereinrichtung und ein Testsystem
DE10355296B3 (de) * 2003-11-27 2005-06-09 Infineon Technologies Ag Testeinrichtung zum Wafertest von digitalen Halbleiterschaltungen

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4724378A (en) * 1986-07-22 1988-02-09 Tektronix, Inc. Calibrated automatic test system
US6060898A (en) * 1997-09-30 2000-05-09 Credence Systems Corporation Format sensitive timing calibration for an integrated circuit tester
US6417682B1 (en) * 1998-05-19 2002-07-09 Advantest Corporation Semiconductor device testing apparatus and its calibration method
US6820234B2 (en) * 1998-06-29 2004-11-16 Acuid Limited Skew calibration means and a method of skew calibration
JP3972089B2 (ja) * 2000-11-30 2007-09-05 株式会社ルネサステクノロジ 半導体メモリのテスト用ボードおよびテスト方法並びに製造方法
US6819117B2 (en) * 2002-01-30 2004-11-16 Credence Systems Corporation PICA system timing measurement & calibration
US6956365B2 (en) * 2003-04-08 2005-10-18 Credence Systems Corporation System and method for calibration of testing equipment using device photoemission

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19922907A1 (de) * 1998-05-19 1999-12-09 Advantest Corp Einrichtung zum Prüfen einer Halbleiteranordnung und Verfahren zum Kalibrieren der Einrichtung
DE69905750T2 (de) * 1998-06-29 2004-02-19 Acuid Corp. (Guernsey) Ltd., St. Peter Port Einrichtung und verfahren zum kalibrieren von laufzeitunterschieden
DE10056882A1 (de) * 2000-11-16 2002-06-06 Infineon Technologies Ag Verfahren zum Kalibrieren eines Testsystems für Halbleiterbauelemente und Testsubstrat
DE10141025A1 (de) * 2001-08-22 2003-03-13 Infineon Technologies Ag Verfahren zum Testen von zu testenden Wafern und Kalibriervorrichtung
DE10323413A1 (de) * 2003-05-23 2004-12-23 Infineon Technologies Ag Prüfverfahren, Prüfsockel und Prüfanordnung für Hochgeschwindigkeits- Halbleiterspeichereinrichtungen
DE10333101A1 (de) * 2003-07-21 2005-03-03 Infineon Technologies Ag Kalibrierungseinrichtung für die Kalibrierung eines Testerkanals einer Testereinrichtung und ein Testsystem
DE10355296B3 (de) * 2003-11-27 2005-06-09 Infineon Technologies Ag Testeinrichtung zum Wafertest von digitalen Halbleiterschaltungen

Also Published As

Publication number Publication date
US7414421B2 (en) 2008-08-19
US20060149491A1 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
DE102004057772B3 (de) Einsetzbare Kalibriervorrichtung
DE19915398B4 (de) Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten in einem IC-Testgerät
DE10136443B4 (de) Zeitlagekalibrierverfahren und Halbleiterbauelementtestgerät mit Zeitlagekalibrierfunktion
DE69905750T2 (de) Einrichtung und verfahren zum kalibrieren von laufzeitunterschieden
DE60200992T2 (de) "Timing"-Kalibrierung und -Verifikation von Testern für elektronische Schaltungen
DE4417573C2 (de) Testanordnung für Kurzschlußtests auf einer Leiterplatte und Verfahren zum Testen der Verbindung einer Mehrzahl von Knoten auf einer Leiterplatte unter Verwendung dieser Testanordnung
DE10118139A1 (de) Ereignungsgestütztes Prüfsystem mit Pinkalibrierdatenspeicherung in einem leistungsunabhängigen Speicher
DE10145152A1 (de) Tester für integrierte Halbleiterschaltungen und Verfahren zum Testen integrierter Halbleiterschaltungen
EP3249415B1 (de) Testpunktkarten-einrichtung für einen prüftisch mit fehlersuche
DE19922907B4 (de) Kalibrierverfahren zum Kalibrieren einer Ausgabezeit eines Prüfsignals, Kalibrierverfahren zum Kalibrieren einer Zeitverschiebung und Halbleiterprüfeinrichtung
DE69333571T2 (de) Gerät zur automatischen prüfung von komplexen vorrichtungen
DE19636916A1 (de) Verzögerungszeitkalibrierungsschaltung und -verfahren
DE102006013192A1 (de) Topologieunabhängiges Kalibrierungssystem
DE112007001595T5 (de) Kalibrierungsvorrichtung
DE10150058A1 (de) Vorrichtung und Verfahren zum Testen einer integrierten Halbleiterschaltung
DE10109385A1 (de) Kalibrierungsverfahren und -vorrichtung für Fassungen
DE10131712B4 (de) Elektronisches Bauelement, Testereinrichtung und Verfahren zur Kalibrierung einer Testereinrichtung
DE102007045756B4 (de) Elektronische Leiterplatte und Verfahren für das automatische Prüfen
DE102004035556B3 (de) Verfahren und Einrichtung, insbesondere probecard, zum Kalibrieren eines Halbleiter-Baulement-Test-Systems, insbesondere eines Halbleiter-Bauelement-Testgeräts
KR101336345B1 (ko) 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치
WO2005012933A1 (de) Vorrichtung und verfahren zum testen von integrierten schaltkreisen
DE102004052246B3 (de) Halbleiterbauelement, Anordnung und Verfahren zur Charakterisierung eines Prüfgerätes für Halbleiterbauelemente
DE10243603B4 (de) Verfahren zur Verwendung beim Trimmen, Halbleiter-Bauelement-Test-Gerät zum Durchführen des Verfahrens und Halbleiter-Bauelement-Test-System
DE60002349T2 (de) Speichermodulsprüfeinrichtung mit verminderter ausgangstreiberimpendanz
US20060123287A1 (en) Curve tracing device and method

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee