[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102007045756B4 - Elektronische Leiterplatte und Verfahren für das automatische Prüfen - Google Patents

Elektronische Leiterplatte und Verfahren für das automatische Prüfen Download PDF

Info

Publication number
DE102007045756B4
DE102007045756B4 DE102007045756.3A DE102007045756A DE102007045756B4 DE 102007045756 B4 DE102007045756 B4 DE 102007045756B4 DE 102007045756 A DE102007045756 A DE 102007045756A DE 102007045756 B4 DE102007045756 B4 DE 102007045756B4
Authority
DE
Germany
Prior art keywords
test
signal
conductor
pin diode
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007045756.3A
Other languages
English (en)
Other versions
DE102007045756A1 (de
Inventor
Ralf Sonnhüter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE102007045756.3A priority Critical patent/DE102007045756B4/de
Priority to AT08804611T priority patent/ATE501440T1/de
Priority to DE602008005484T priority patent/DE602008005484D1/de
Priority to PCT/EP2008/062695 priority patent/WO2009040344A1/en
Priority to EP08804611A priority patent/EP2195674B1/de
Priority to US12/237,541 priority patent/US7863921B2/en
Publication of DE102007045756A1 publication Critical patent/DE102007045756A1/de
Application granted granted Critical
Publication of DE102007045756B4 publication Critical patent/DE102007045756B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31926Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Selective Calling Equipment (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Elektronische Leiterplatte (CB) für das automatische Prüfen einer zu prüfenden elektronischen Vorrichtung (DUT) mit einer automatischen Prüfeinrichtung (ATE), die einen ersten Signalgenerator (SG1) umfasst, wobei die Leiterplatte (CB) umfasst: einen Anschluss für automatische Prüfeinrichtungen (T1) zur Kopplung der automatischen Prüfeinrichtung (ATE) mit der Leiterplatte (CB), einen Anschluss für zu prüfende Vorrichtungen (T2) zur Kopplung einer zu prüfenden Vorrichtung (DUT) mit der Leiterplatte (CB), einen den Anschluss für automatische Prüfeinrichtungen (T1) mit dem Anschluss für zu prüfende Vorrichtungen (T2) verbindenden Leiterzug (W1), und eine PIN-Diode (D1), die mit einer Kathode (CA) oder einer Anode (AN) mit dem Leiterzug (W1) verbunden ist, wobei die Leiterplatte (CB) einen Signalanschluss (T3) umfasst, der mit einer Anode (AN) oder einer Kathode (CA) der PIN-Diode (D1) verbunden und so eingerichtet ist, dass er mit einem zweiten Signalgenerator (SG2) gekoppelt werden kann, und die entsprechende andere Seite der PIN-Diode (D1) direkt auf dem Leiterzug (W1) angeordnet ist, sodass die Länge einer Verbindung zwischen dem Leiterzug (W1) und der Kathode (CA) bzw. der Anode (AN), die die PIN-Diode (D1) mit dem Leiterzug (W1) verbinden, in Bezug auf eine Signalfrequenz von gleich oder mehr als 5 GHz eines Prüfsignals der automatischen Prüfeinrichtung (ATE) zum Prüfen der zu prüfenden Vorrichtung (DUT) über den Leiterzug (W1) wesentlich kürzer ist als die Wellenlänge der Signalfrequenz des Prüfsignals, sodass die Impedanz des Leiterzuges (W1) nicht beeinflusst wird.

Description

  • Die vorliegende Erfindung betrifft allgemein eine Prüfschaltung für eine automatische Prüfeinrichtung. Insbesondere betrifft die vorliegende Erfindung eine elektronische Leiterplatte und ein Verfahren für das automatische Prüfen einer zu prüfenden elektronischen Vorrichtung mit einer automatischen Prüfeinrichtung.
  • Der Einsatz von automatischen Prüfeinrichtungen (ATE, engl. „automatic test equipment”) ist für das Prüfen von Halbleiterbauelementen in integrierten Schaltungen weit verbreitet. Sie werden zum schnellen Prüfen jeder beliebigen zu prüfenden Vorrichtung (DUT, engl. „device under test”) verwendet. Typischerweise ist die DUT mit einer elektronischen (z. B. gedruckten) Leiterplatte gekoppelt, die Anschlüsse zur Verbindung mit Signalgeneratoren und Messgeräten einer ATE bereitstellt. Die immer komplexeren und immer leistungsfähigeren integrierten Schaltungen erfordern jedoch immer leistungsstärkere Prüfsignale (z. B. hohe Frequenzen) und entsprechende geeignete Leiterplatten. Hochgeschwindigkeitshalbleiter erfordern zum Beispiel eine Umgebung mit aufeinander abgestimmter Impedanz, um eine hochqualitative dynamische Höchstgeschwindigkeitsprüfung mit einer automatischen Prüfeinrichtung (ATE) zu ermöglichen. Um die Leiterplatten zu überprüfen, müssen die Leiterzüge einer derartigen Leiterplatte mit einer zusätzlichen Prüfeinrichtung (Signalquellen und Messgeräten) verbunden werden, um die Eigenschaften zu untersuchen und die Prüfstrukturen zu kalibrieren. Dies erfordert jedoch eine große Menge an zusätzlichen Prüfschritten, da die zusätzlichen Verbindungen entfernt werden müssen, bevor die eigentliche Prüfung durchgeführt werden kann. Wenn die Verbindungen nicht von der Leiterplatte entfernt würden, könnten sie die elektrischen Eigenschaften der Prüfumgebung während der eigentlichen DUT-Prüfung erheblich beeinflussen. Um zusätzliche Ausgaben einzusparen, kann die Prüfleiterplatte lediglich ein Mal während der Herstellung kalibriert werden. Jegliche Fehler oder Abnutzungen, die durch die ATE oder zwischen den Prüfungen eingebracht werden, können jedoch unentdeckt bleiben. In diesem Fall werden sie den DUTs zugeordnet, wo sie die Ausbeute der DUTs fehlerhaft beeinflussen. Des Weiteren wäre es wünschenswert, der Prüfeinrichtung während der DUT-Prüfung zusätzliche Signale zuführen zu können.
  • EP 1 600 784 A1 zeigt eine automatische Prüfeinrichtung zum Testen integrierter Schaltkreise. Eine Kopplungseinheit ist ausgestaltet, um mindestens zwei Pins einer automatischen Prüfeinrichtung an ein DUT zu koppeln. Hierzu werden verschiedene Multiplexer und Flipflops so gekoppelt, daß die Mehrzahl von Testsignalen in serialisierter Form an einem Ausgangspin abgreifbar ist.
  • Aus US 2002/0 121 904 A1 ist ein Schaltkreis bekannt, der es ermöglicht, eine einzige zentrale Signalquelle mit einer Mehrzahl von Ausgängen für DUTs zu koppeln. Hierzu wird eine PIN-Dioden-Matrix bereitgestellt, welche in Form einer Stromdifferenzschaltung ein ausgewähltes Eingangssignal nach Art eines invertierenden Stromspiegels zur Ausgangsseite überträgt. Der Schaltkreis ist jedoch sehr komplex und nicht geeignet, Signale mehrerer Signalquellen in unterschiedlicher Konfigurationen direkt mit mehreren DUTs zu koppeln.
  • Es ist ein Ziel der vorliegenden Erfindung, eine Leiterplatte und ein Verfahren für eine automatische Prüfeinrichtung bereitzustellen, das die Qualitätsprüfung und die Wechselwirkung mit der Prüfeinrichtung ermöglicht, ohne es zu erfordern, dass die Leiterplatten während der Prüfung verändert werden müssen, und ohne den eigentlichen DUT-Prüfvorgang zu beeinflussen, insbesondere für Hochfrequenzprüfsignale.
  • Entsprechend stellt die vorliegende Erfindung eine elektronische Leiterplatte für das automatische Prüfen einer zu prüfenden elektronischen Vorrichtung mit einer automatischen Prüfeinrichtung (ATE) bereit. Die ATE enthält einen ersten Signalgenerator. Die Leiterplatte umfasst einen Anschluss für automatische Prüfeinrichtungen (typischerweise gibt es eine große Anzahl derartiger Anschlüsse) zur Kopplung der automatischen Prüfeinrichtung mit der Leiterplatte, einen Anschluss für zu prüfende Vorrichtungen (DUT) (typischerweise gibt es ebenfalls mehrere derartiger Anschlüsse) zur Kopplung einer zu prüfenden Vorrichtung mit der Leiterplatte, einen den Anschluss für automatische Prüfeinrichtungen mit dem Anschluss für zu prüfende Vorrichtungen verbindenden Leiterzug und eine PIN-Diode (engl. „Positive Intrinsic Negative diode”), die mit einer Kathode oder einer Anode mit dem Leiterzug verbunden ist. Des Weiteren umfasst die Leiterplatte einen Signalanschluss, der mit der entsprechenden anderen Seite der PIN-Diode (d. h. der Anode bzw. der Kathode) verbunden und so eingerichtet ist, dass er mit einem zweiten Signalgenerator gekoppelt werden kann. Die die PIN-Diode mit dem Leiterzug verbindende Anode bzw. Kathode ist direkt auf dem Leiterzug angeordnet, sodass die Länge der Verbindung zwischen dem Leiterzug und der Kathode in Bezug auf eine Signalfrequenz von gleich oder mehr als 5 GHz (vorzugsweise die Maximalfrequenz) eines Prüfsignals der automatischen Prüfeinrichtung zum Prüfen der zu prüfenden Vorrichtung über den Leiterzug wesentlich kürzer ist als die Wellenlänge der Signalfrequenz eines Prüfsignals, sodass die Impedanz des Leiterzuges nicht beeinflusst wird. Vorteilhafterweise kann die PIN-Diode direkt auf dem Leiterzug (Leiter) oder durch Verwendung von kurzen Durchgangsbohrungen (VIA) auf der gegenüberliegenden Seite der Leiterplatte angebracht sein. Die automatische Prüfeinrichtung (und dadurch der entsprechende Signalgenerator) sind über entsprechende Anschlüsse mit der Leiterplatte verbunden, wobei eine Verbindung zwischen den Anschlüssen auf der Leiterplatte den Leiterzug bildet. Der zweite Signalgenerator ist ebenfalls über einen entsprechenden Anschluss mit der Leiterplatte verbunden und ist über die PIN-Diode mit dem Leiterzug (d. h. mit dem Leiterzug, der die ATE und die DUT verbindet) so verbunden, dass die PIN-Diode in einer Richtung von dem zweiten Signalgenerator zu dem Leiterzug in Durchlassrichtung vorgespannt wird. Die Anode bzw. Kathode, die die PIN-Diode mit dem Leiterzug verbindet, ist so angeordnet, dass es einen äußerst kleinen Abstand zwischen der PIN-Diode und dem Leiter (Leiterzug) gibt und die Verbindung zwischen der PIN-Diode und dem Leiter elektrisch kurz ist. Elektrisch kurz bedeutet, dass die Länge der Verbindung zwischen dem Leiterzug und der Kathode wesentlich kürzer ist als die Wellenlänge λ der Maximalfrequenz der Prüfsignale (z. B. < 1/10 λ). Durch Verwendung dieser PIN-Diodenkopplungsschaltung können einer Vorrichtung ohne Relaisumschaltung (die häufig auf Grund des Einflusses auf die Impedanz nicht möglich ist) bzw. ohne Beeinträchtigung der Impedanz des Signalpfads gleichzeitig zwei oder mehrere unterschiedliche Prüfquellen zugeführt werden. Mit dieser Schaltung kann man ebenfalls Hochgeschwindigkeits-Vorrichtungs-Ausgangssignale an mehrere Messstromkreise verteilen.
  • Der überraschende Effekt der obigen Konfiguration besteht darin, dass die PIN-Diode nicht die Auswirkungen einer Abzweigverbindung („stub connection”) mit dem Leiterzug aufweist. Die PIN-Diode hat optimale Eigenschaften zur Verwendung in dieser Vorrichtung – eine äußerst geringe parasitäre Kapazität bei Vorspannung in Sperrrichtung und eine niedrige Impedanz bei Vorspannung in Durchlassrichtung, wodurch parasitäre Effekte wie Impedanz-Fehlanpassung oder Unterbrechung des Hochgeschwindigkeitssignalpfads minimiert werden. Die Leiterplatte gemäß der vorliegenden Erfindung bietet ebenfalls den Vorteil, dass sie auf einer nicht mechanischen Festkörperschaltung basiert, was bedeutet, dass sie leicht auf High-Density-Leiterplatten implementiert werden kann, nur wenig Platz verbraucht und für Hochgeschwindigkeitsanwendungen geeignet ist. Ebenso wird mit Festkörperbauelementen die Zuverlässigkeit im Vergleich zu mechanischen Relais erhöht. Des Weiteren benötigt die Schaltung weniger Platz auf der Leiterplatte und ist kostengünstiger und zuverlässiger als eine herkömmliche Relaislösung. Sie maximiert die Verwendung von automatischen Prüfeinrichtungsressourcen und ermöglicht ein schnelles Umschalten zwischen Signalquellen, wodurch die Prüfzeit verkürzt wird. Sie bietet ebenfalls eine höhere Signalbandbreite und minimiert durch Impedanz-Fehlanpassung verursachte Signalverzerrungen.
  • Vorzugsweise umfasst die Leiterplatte ferner einen parallel mit der PIN-Diode gekoppelten Widerstand. Der Widerstand kann zwischen den Leiterzug und den den zweiten Signalgenerator mit dem Leiterzug koppelnden Anschluss geschaltet sein. Der Widerstand kann zum Beispiel einen Widerstand zwischen 1 kOhm und 10 kOhm aufweisen, aber es können in Abhängigkeit von der bestimmten Anwendung auch andere Werte geeignet sein. Die Verwendung des parallel mit der PIN-Diode geschalteten Widerstands ermöglicht die Durchführung einer Erdschlussprüfung der Halbleiteranschlüsse in Durchlass- und Sperrrichtung durch die Schaltung, während die PIN-Diode umgangen wird. Der Widerstand kann dann so eingerichtet sein, dass er mit dem charakteristischen Wellenwiderstand des Leiterzugs übereinstimmt; d. h. es kann entsprechend ein geeigneter Widerstandswert gewählt werden, der mit der Impedanz des für den Leiterzug verwendeten Leiters übereinstimmt.
  • Die vorliegende Erfindung überwindet die Nachteile und Probleme von Abzweigverbindungen mit dem Leiterzug. Typischerweise treten bei einer Signalfrequenz des sich durch den Leiterzug ausbreitenden Prüfsignals von mehr als 20 MHz einige negative Effekte auf (z. B. Reflexionen usw.). Wenn das Prüfsignal auf dem Leiterzug jedoch eine Frequenz von mehr als 100 MHz aufweist, würde jegliche Abzweigverbindung mit dem Leiterzug den Prüfergebnissen schaden. Die vorliegende Erfindung ist besonders vorteilhaft für Frequenzen gleich oder größer als 5 GHz. Mit dem Schaltkreis gemäß der vorliegenden Erfindung kann man Hochgeschwindigkeitsprüfungen durchführen, so dass die Signalfrequenz des Prüfsignals sogar mehr als 5 GHz betragen kann.
  • Die vorliegende Erfindung betrifft ebenfalls ein Verfahren für das automatische Prüfen einer zu prüfenden elektronischen Vorrichtung mit einer automatischen Prüfeinrichtung, die einen ersten Signalgenerator umfasst. Das Verfahren umfasst das Verbinden einer Anode oder einer Kathode einer PIN-Diode mit einem Leiterzug, der so eingerichtet ist, dass er die automatische Prüfeinrichtung mit der zu prüfenden Vorrichtung verbindet. Des Weiteren umfasst der Schritt des Verbindens das Anordnen der Anode bzw. der Kathode direkt auf dem Leiterzug, sodass die Länge der Verbindung zwischen dem Leiterzug und der Anode bzw. Kathode in Bezug auf die Signalfrequenz von gleich oder mehr als 5 GHz eines Prüfsignals der automatischen Prüfeinrichtung zum Prüfen der zu prüfenden Vorrichtung über den Leiterzug wesentlich kürzer ist als die Wellenlänge der Signalfrequenz eines Prüfsignals, sodass die Impedanz des Leiterzuges nicht beeinflusst wird. Ein zweiter Signalgenerator kann dann mit der entsprechenden anderen Seite (d. h. der Anode oder der Kathode) der PIN-Diode verbunden werden, und durch die PIN-Diode kann dem Leiterzug ein Prüfsignal von dem zweiten Signalgenerator zugeführt und/oder aus dem Leiterzug ausgelesen werden. Die PIN-Diode ist so angeordnet, dass ihre Anode bzw. Kathode einen äußerst kurzen Abstand von dem als Leiterzug verwendeten Leiter hat und die Verbindung zwischen der PIN-Diode und dem Leiter elektrisch kurz ist, so dass die Länge der Verbindung zwischen dem Leiterzug und der Kathode wesentlich kürzer ist als die Wellenlänge λ der Maximalfrequenz der Prüfsignale (z. B. < 1/10 λ). Durch Verwendung dieser PIN-Diodenkopplungsschaltung können einer Vorrichtung zwei oder mehrere unterschiedliche Prüfquellen zugeführt werden, ohne dass eine mechanische Relaisumschaltung benötigt oder die Impedanz des Signalpfads beeinträchtigt wird. Ein Prüfsignal kann dem als Leiterzug verwendeten Leiter entweder von dem zweiten Signalgenerator über die PIN-Diode zugeführt werden, oder alternativ kann es über die PIN-Diode aus dem Leiter ausgelesen werden. Unter Verwendung des Verfahrens gemäß der vorliegenden Erfindung können ebenso Hochgeschwindigkeits-Vorrichtungs-Ausgangssignale „verteilt” und auf mehrere Messstromkreise aufgeteilt werden. Das Verfahren gemäß der vorliegenden Erfindung maximiert ebenfalls die Verwendung von automatischen Prüfvorrichtungsressourcen, da mehrere Konfigurationen möglich sind, und es erlaubt ein schnelleres Umschalten zwischen Signalquellen, wodurch die Prüfzeit verkürzt wird, und es bietet zusätzlich eine höhere Signalbandbreite und minimiert durch Impedanz-Fehlanpassung verursachte Signalverzerrungen.
  • Vorteilhafterweise wird das Prüfsignal entweder von dem ersten und/oder dem zweiten Signalgenerator zum Vorspannen des Leiterzugs auf einen bestimmten Gleichspannungspegel verwendet. Der Signalgenerator kann dafür verwendet werden, an den als Leiterzug verwendeten Leiter eine Gleichspannung anzulegen, die spezifisch für die Prüfanforderungen der zu prüfenden Vorrichtung ist. Dieser Gleichspannungspegel kann dazu dienen, die PIN-Diode vorzuspannen, was dabei helfen kann, die Effekte der PIN-Diode zu verringern und die Prüfsignalfrequenzen zu erhöhen. Eine Offset-Spannung über die PIN-Diode von ungefähr +/–1 V (abhängig von der Durchlassrichtung der Diode) kann vorteilhaft sein. Das Prüfsignal von dem zweiten Signalgenerator kann ebenfalls dafür verwendet werden, den Leiterzug gemäß den Prüfanforderungen zu kalibrieren.
  • Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der untenstehenden Beschreibung der bevorzugten Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen. Es zeigen:
  • 1 ein vereinfachtes schematisches Schaltbild gemäß einer ersten Ausführungsform der Erfindung;
  • 2 eine Querschnittdarstellung einer elektronischen Leiterplatte gemäß einer ersten Ausführungsform der Erfindung; und
  • 3 eine Querschnittdarstellung einer elektronischen Leiterplatte gemäß einer zweiten Ausführungsform der Erfindung.
  • 1 und 2 zeigen eine elektronische Leiterplatte gemäß einer ersten Ausführungsform der Erfindung. Eine Leiterplatte CB hat einen Anschluss für automatische Prüfeinrichtungen T1, einen Anschluss für zu prüfende Vorrichtungen T2 und einen Signalanschluss T3, die an den Kanten auf ihrer oberen Oberfläche bereitgestellt werden. Ein aus einem Leiter bestehender Leiterzug W1 ist zwischen den Anschluss für automatische Prüfeinrichtungen T1 und den Anschluss für zu prüfende Vorrichtungen T2 auf der oberen Fläche der Leiterplatte CB geschaltet. Eine automatische Prüfeinrichtung ATE ist an dem Anschluss T1 mit der Leiterplatte CB verbunden. Die automatische Prüfeinrichtung ATE umfasst einen ersten Signalgenerator SG1, der über einen Schalter S1 mit der Leiterplatte CB verbunden werden kann. Eine zu prüfende Vorrichtung DUT ist an dem Anschluss T2 mit der Leiterplatte verbunden, und ein zweiter Signalgenerator SG2 ist an dem Anschluss T3 mit der Leiterplatte CB verbunden. Eine PIN-Diode D1 ist auf der Leiterplatte zwischen den Anschluss T3 und den Leiterzug W1 so geschaltet, dass ihre Anode AN mit dem Anschluss T3 gekoppelt ist und ihre Kathode CA mit dem Leiterzug W1 gekoppelt ist; d. h. die PIN-Diode D1 ist in einer Richtung von dem zweiten Signalgenerator SG2 zu dem Leiterzug W1 in Durchlassrichtung vorgespannt, um dem Leiterzug W1 Prüfsignale zuzuführen. Ein Widerstand R ist zwischen den Anschluss T3 und den Leiterzug W1 parallel mit der PIN-Diode D1 geschaltet. Der Widerstand kann jeden beliebigen Widerstand haben. Praktischerweise kann der Widerstand zum Beispiel in einem Bereich zwischen 1 kΩ und 10 kΩ liegen.
  • Die PIN-Diode D1 kann ebenfalls in den in 1A, 1B und 1C gezeigten Konfigurationen verwendet werden. Dementsprechend kann die PIN-Diode ohne einen Widerstand R verwendet werden, wie in 1A gezeigt ist. Die PIN-Diode D1 kann ebenso in entgegengesetzter Polarität wie in 1 gezeigt geschaltet werden, wobei eine Anode AN mit dem Leiter W1 verbunden ist. Dies ist in 1B gezeigt. Schließlich kann ein Widerstand R parallel mit der Diode D1 geschaltet sein, eine Konfiguration, die in 1C gezeigt ist. In jeder spezifischen Konfiguration können die zum Vorspannen der Diode verwendeten Gleichspannungspegel unterschiedlich sein. Die in 1 und die in den 1A, 1B und 1C gezeigten Konfigurationen sind typischerweise mehrmals auf einer Prüfleiterplatte implementiert.
  • Aus 2 ist ersichtlich, dass die zu prüfende Vorrichtung DUT über einen Anschluss P1 mit dem Anschluss für zu prüfende Vorrichtungen T2 und über einen Anschluss P2 mit einem anderen Verbindungspunkt auf der Leiterplatte CB verbunden ist. Die PIN-Diode D1 wird jedoch möglichst nahe an den Leiterzug W1 platziert, so dass ein Abstand L1 zwischen der Kathode (bzw. der Anode) der PIN-Diode D1 und dem Leiterzug W1 so klein wie möglich ist. Vorzugsweise sollte die Diode D1 tatsächlich direkt auf den den Leiterzug W1 implementierenden Leiter platziert werden. Das geschieht, damit die Länge der Verbindung; d. h. der Abstand L1 zwischen dem Leiterzug W1 und der Kathode CA (bzw. der Anode AN) der Diode D1 elektrisch kurz ist, was bedeutet, dass der Abstand L1 wesentlich kleiner ist als die Wellenlänge λ, die der Maximalfrequenz der Prüfsignale entspricht (z. B. < 1/10 λ).
  • Unter Bezugnahme auf 1 wird im Betrieb der erste Signalgenerator SG1 in der automatischen Prüfeinrichtung ATE selektiv mit der Leiterplatte CB verbunden, so dass die normale Prüfung der zu prüfenden Vorrichtung DUT über den Leiterzug W1 durchgeführt werden kann. Die parallel mit dem Widerstand R geschaltete PIN-Diode D1 umfassende Schaltung kann permanent mit dem Leiterzug W1 verbunden bleiben, zum Beispiel durch Löten, ohne die durch die automatische Prüfeinrichtung ATE durchgeführten Messungen zu stören. Wenn es an Stelle der PIN-Diode eine Abzweigverbindung mit dem Leiterzug W1 gäbe, könnte man bei Prüfsignalfrequenzen von ungefähr 20 MHz eine erste Beeinflussung der Prüfsignale beobachten. Wenn die Prüfsignale Frequenzen von mehr als 100 MHz haben, können die Messungen ernsthaft beeinträchtigt werden. Für typische aktuelle Signalfrequenzen von ungefähr 5 GHz ist jedoch eine Abzweigverbindung nicht zulässig. Wenn die PIN-Diode D1 nahe an den Leiter W1 geschaltet ist, erlaubt sie Verbindungen mit dem Leiterzug W1 selbst für äußerst hohe Frequenzen über 20 MHz, über 100 MHz und sogar von oder über 5 GHz.
  • Um eine optimale Leistung zu erzielen und die integrität der Signalverläufe der Prüfsignale auf dem Leiterzug W1 (Hauptpfad) zu bewahren, sollte die PIN-Diode D1 mit einer Gleichspannung vorgespannt werden, wenn sie in Sperrrichtung vorgespannt wird. Für beste Ergebnisse sollte an der Diode D1 ein Gleichspannungsoffset von zumindest +/–1 V abhängig von der Polarität der PIN-Diode D1 (d. h. je nach dem, ob die Anode oder die Kathode mit dem Hauptpfad W1 verbunden ist) angelegt werden. Ohne einen Offset muss die Maximalfrequenz der Prüfsignale verringert werden.
  • Sollte es erforderlich sein, zu überprüfen, dass die Verbindung zwischen der automatischen Prüfeinrichtung ATE und der zu prüfenden Vorrichtung DUT gültig ist, erzeugt der zweite Signalgenerator SG2 ein Prüfsignal, das dem Leiterzug W1 durch die Diode D1 zugeführt wird. Die Signalpegel der Prüfsignale von dem zweiten Generator SG2 sollten höher als die Durchlassvorspannung der PIN-Diode sein. Ebenso kann durch eine PIN-Diode D1 in der entgegengesetzten Richtung ein Prüfsignal aus dem Leiterzug W1 ausgelesen werden (wie in 1B gezeigt). Die dem Leiterzug W1 durch die Diode D1 zugeführten Prüfsignale können auf Frequenzen beschränkt werden, die unter der Maximalfrequenz der durch den ersten Generator SG1 erzeugten Prüfsignale, die sich lediglich über den Hauptpfad W1 ausbreiten, liegen. Der zweite Signalgenerator SG2 kann in Wirklichkeit jede gewünschte Prüfeinrichtung zum Prüfen des Leiterzugs W1 umfassen. Des Weiteren kann der zweite Signalgenerator SG2 dazu verwendet werden, den Leiterzug W1 auf einen bestimmten Gleichspannungspegel, der für die durch die automatische Prüfeinrichtung ATE durchzuführende Prüfung benötigt wird, vorzuspannen und die PIN-Diode korrekt vorzuspannen. In diesem gezeigten Schaltkreis kann der Gleichspannungspegel zum Beispiel zwischen –2 V und +4 V liegen. Der zweite Signalgenerator SG2 erzeugt ebenfalls ein Prüfsignal zur Kalibrierung des Leiterzugs W1, wenn vor Beginn der Prüfung der zu prüfenden Vorrichtung DUT durch die automatische Prüfeinrichtung ATE eine Kalibrierung benötigt wird. Der Widerstand des Widerstands R kann so gewählt werden, dass er mit dem charakteristischen Wellenwiderstand des Leiterzugs W1 übereinstimmt. Dies ist besonders nützlich, um eine Erdschlussprüfung der Halbleiteranschlüsse entweder in Durchlass- oder in Sperrrichtung durchzuführen. Einige Prüfsignale zu und von dem Leiterzug W1 werden dann durch den Widerstand R geleitet, wobei die PIN-Diode D1 umgangen wird.
  • 3 zeigt eine zweite Ausführungsform der Erfindung, in der der zu prüfenden Vorrichtung zwei unterschiedliche Prüfquellen zugeführt werden. Diese Ausführungsform zeigt ebenfalls eine unterschiedliche Konfiguration der PIN-Dioden in Bezug auf die Leiterplatte CB. Wie auch bei der ersten Ausführungsform verbindet der Leiterzug W1 den ersten Signalgenerator SG1 (und somit die automatische Prüfeinrichtung ATE) mit der zu prüfenden Vorrichtung DUT entlang der oberen Oberfläche der Leiterplatte CB. Die PIN-Diode D1 ist jedoch über ein Kontaktloch VIA1 mit dem Leiterzug W1 verbunden, so dass sich die Diode D1 auf der Rückseite der Leiterplatte gegenüber der oberen Oberfläche, auf der der Leiterzug W1 bereitgestellt wird, befindet. Die Dicke der Leiterplatte CB und ebenso die Länge des Kontaktlochs VIA1 werden so gewählt, dass sie eine Länge haben, die gleich dem Abstand L1 von der Kathode der Diode D1 zu dem Leiterzug W1 ist. Die Diode D1 ist dann mit dem zweiten Signalgenerator SG2 über einen zweiten Leiterzug W2 verbunden, der durch einen auf der hinteren Oberfläche der Leiterplatte CB bereitgestellten Leiter implementiert ist. Eine zweite PIN-Diode D2 ist über ein Kontaktloch V1A2 ebenfalls mit dem Leiterzug W1 verbunden, so dass sie auf der hinteren Oberfläche der Leiterplatte CB bereitgestellt wird. Die Länge des Kontaktlochs VIA2 ist ebenfalls gleich der Dicke der Leiterplatte CB. Die zweite PIN-Diode D2 ist durch den Leiterzug W2 mit dem dritten Signalgenerator SG3 verbunden sowie parallel mit einem Widerstand R geschaltet. Die in 3 gezeigte elektronische Leiterplatte zeigt, dass dem Leiterzug W1 in jeder geeigneten Konfiguration viele verschiedene Prüfquellen zugeführt werden können, ohne die Impedanz des Leiterzugs W1 zu beeinträchtigen oder die automatische Prüfeinrichtung ATE zu unterbrechen.

Claims (5)

  1. Elektronische Leiterplatte (CB) für das automatische Prüfen einer zu prüfenden elektronischen Vorrichtung (DUT) mit einer automatischen Prüfeinrichtung (ATE), die einen ersten Signalgenerator (SG1) umfasst, wobei die Leiterplatte (CB) umfasst: einen Anschluss für automatische Prüfeinrichtungen (T1) zur Kopplung der automatischen Prüfeinrichtung (ATE) mit der Leiterplatte (CB), einen Anschluss für zu prüfende Vorrichtungen (T2) zur Kopplung einer zu prüfenden Vorrichtung (DUT) mit der Leiterplatte (CB), einen den Anschluss für automatische Prüfeinrichtungen (T1) mit dem Anschluss für zu prüfende Vorrichtungen (T2) verbindenden Leiterzug (W1), und eine PIN-Diode (D1), die mit einer Kathode (CA) oder einer Anode (AN) mit dem Leiterzug (W1) verbunden ist, wobei die Leiterplatte (CB) einen Signalanschluss (T3) umfasst, der mit einer Anode (AN) oder einer Kathode (CA) der PIN-Diode (D1) verbunden und so eingerichtet ist, dass er mit einem zweiten Signalgenerator (SG2) gekoppelt werden kann, und die entsprechende andere Seite der PIN-Diode (D1) direkt auf dem Leiterzug (W1) angeordnet ist, sodass die Länge einer Verbindung zwischen dem Leiterzug (W1) und der Kathode (CA) bzw. der Anode (AN), die die PIN-Diode (D1) mit dem Leiterzug (W1) verbinden, in Bezug auf eine Signalfrequenz von gleich oder mehr als 5 GHz eines Prüfsignals der automatischen Prüfeinrichtung (ATE) zum Prüfen der zu prüfenden Vorrichtung (DUT) über den Leiterzug (W1) wesentlich kürzer ist als die Wellenlänge der Signalfrequenz des Prüfsignals, sodass die Impedanz des Leiterzuges (W1) nicht beeinflusst wird.
  2. Elektronische Leiterplatte (CB) gemäß Anspruch 1, ferner umfassend einen parallel mit der PIN-Diode (D1) gekoppelten Widerstand (R).
  3. Verfahren für das automatische Prüfen einer zu prüfenden elektronischen Vorrichtung (DUT) mit einer automatischen Prüfeinrichtung (ATE), die einen ersten Signalgenerator (SG1) umfasst, wobei das Verfahren umfasst: Verbinden einer Kathode (CA) oder einer Anode (AN) einer PIN-Diode (D1) mit einem Leiterzug (W1), der so eingerichtet ist, dass er die automatische Prüfeinrichtung (ATE) mit der zu prüfenden Vorrichtung (DUT) verbindet, wobei der Schritt des Verbindens das Anordnen der Kathode (CA) bzw. der Anode (AN) direkt auf dem Leiterzug (W1) umfasst, sodass die Länge einer Verbindung zwischen dem Leiterzug (W1) und der Anode bzw. Kathode (CA) in Bezug auf eine Signalfrequenz von gleich oder mehr als 5 GHz eines Prüfsignals der automatischen Prüfeinrichtung (ATE) zum Prüfen der zu prüfenden Vorrichtung (DUT) über den Leiterzug (W1) wesentlich kürzer ist als die Wellenlänge der Signalfrequenz des Prüfsignals, sodass die Impedanz des Leiterzuges (W1) nicht beeinflusst wird, Verbinden eines zweiten Signalgenerators (SG2) mit der entsprechenden anderen Seite der PIN-Diode (D1), und Zuführen eines Prüfsignals von dem zweiter Signalgenerator (SG2) durch die PIN-Diode (D1) in den Leiterzug (W1) und/oder Auslesen eines Prüfsignals von dem Leiterzug (W1) durch die PIN-Diode (D1).
  4. Verfahren gemäß Anspruch 3, bei dem das Prüfsignal von dem ersten und/oder dem zweiten Signalgenerator (SG2) zum Vorspannen des Leiterzugs (W1) auf einen bestimmten Gleichspannungspegel verwendet wird.
  5. Verfahren gemäß Anspruch 4, bei dem an die PIN-Diode (D1) ein Spannungsabfall in einem Bereich von +1 V bis -1 V angelegt wird.
DE102007045756.3A 2007-09-25 2007-09-25 Elektronische Leiterplatte und Verfahren für das automatische Prüfen Active DE102007045756B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102007045756.3A DE102007045756B4 (de) 2007-09-25 2007-09-25 Elektronische Leiterplatte und Verfahren für das automatische Prüfen
AT08804611T ATE501440T1 (de) 2007-09-25 2008-09-23 Prüfschaltung für automatische prüfgeräte
DE602008005484T DE602008005484D1 (de) 2007-09-25 2008-09-23 Prüfschaltung für automatische prüfgeräte
PCT/EP2008/062695 WO2009040344A1 (en) 2007-09-25 2008-09-23 A test circuit for automatic test equipment
EP08804611A EP2195674B1 (de) 2007-09-25 2008-09-23 Prüfschaltung für automatische prüfgeräte
US12/237,541 US7863921B2 (en) 2007-09-25 2008-09-25 Circuit board and method for automatic testing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007045756.3A DE102007045756B4 (de) 2007-09-25 2007-09-25 Elektronische Leiterplatte und Verfahren für das automatische Prüfen

Publications (2)

Publication Number Publication Date
DE102007045756A1 DE102007045756A1 (de) 2009-04-09
DE102007045756B4 true DE102007045756B4 (de) 2014-05-15

Family

ID=40417897

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102007045756.3A Active DE102007045756B4 (de) 2007-09-25 2007-09-25 Elektronische Leiterplatte und Verfahren für das automatische Prüfen
DE602008005484T Active DE602008005484D1 (de) 2007-09-25 2008-09-23 Prüfschaltung für automatische prüfgeräte

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE602008005484T Active DE602008005484D1 (de) 2007-09-25 2008-09-23 Prüfschaltung für automatische prüfgeräte

Country Status (5)

Country Link
US (1) US7863921B2 (de)
EP (1) EP2195674B1 (de)
AT (1) ATE501440T1 (de)
DE (2) DE102007045756B4 (de)
WO (1) WO2009040344A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8649811B2 (en) * 2010-07-13 2014-02-11 Shiquan Wu Embryo frequency leakage for personalized wireless communication system
US9813050B1 (en) * 2016-04-13 2017-11-07 Analog Devices, Inc. Comparator circuit with input attenuator
DE102018210051A1 (de) * 2018-06-20 2019-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Messvorrichtung und Verfahren zur Bestimmung zumindest eines respiratorischen Parameters
CN109564264B (zh) 2018-10-31 2021-05-14 深圳市汇顶科技股份有限公司 测试系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020121904A1 (en) * 2001-03-02 2002-09-05 Steven Hauptman Curcuit for improved test and calibration in automated test equipment
EP1600784A1 (de) * 2004-05-03 2005-11-30 Agilent Technologies, Inc. Serielle/parallele Schnittstelle für einen Tester für integrierte Schaltkreise

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2149129B (en) 1983-11-04 1987-10-21 Membrain Ltd Automatic test equipment
US5010297A (en) * 1989-12-01 1991-04-23 Analog Devices, Incorporated Automatic test equipment with active load having high-speed inhibit mode switching
US6629282B1 (en) * 1999-11-05 2003-09-30 Advantest Corp. Module based flexible semiconductor test system
US6690154B2 (en) 2001-03-06 2004-02-10 Joe David Jones High-frequency tester for semiconductor devices
DE60100109T2 (de) * 2001-03-10 2003-10-16 Agilent Technologies, Inc. (N.D.Ges.D.Staates Delaware) Umschaltbare Testschaltung für asymmetrischen und differentiellen Abschluss
US6594599B1 (en) * 2001-05-09 2003-07-15 Alcatel System, work station and method for testing a product and generating a statistical model that predicts the processibility of making like products
JP4498979B2 (ja) 2004-05-28 2010-07-07 モルガン・スタンレー 証券調査部門の顧客にサービスするための該部門のコストを判断するため、および他の目的のためのコンピュータ・ベースのシステム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020121904A1 (en) * 2001-03-02 2002-09-05 Steven Hauptman Curcuit for improved test and calibration in automated test equipment
EP1600784A1 (de) * 2004-05-03 2005-11-30 Agilent Technologies, Inc. Serielle/parallele Schnittstelle für einen Tester für integrierte Schaltkreise

Also Published As

Publication number Publication date
EP2195674B1 (de) 2011-03-09
ATE501440T1 (de) 2011-03-15
WO2009040344A1 (en) 2009-04-02
US7863921B2 (en) 2011-01-04
DE102007045756A1 (de) 2009-04-09
DE602008005484D1 (de) 2011-04-21
EP2195674A1 (de) 2010-06-16
US20090091331A1 (en) 2009-04-09

Similar Documents

Publication Publication Date Title
DE69128189T2 (de) Identifizierung von nichtverbundenen Anschlussstiften durch kapazitive Kopplung durch das Gehäuse der integrierten Schaltung
DE60003312T2 (de) Parallelprüfer für halbleiterschaltungen
DE10393724T5 (de) Prüfkopf für kombinierte Signale
DE4129925C2 (de) Bauelement-Testplatte für eine Halbleiter-Bauelement-Testvorrichtung
DE2744299C2 (de) Verfahren zum elektrischen Prüfen eines Leiterbahnmusters auf einem Substrat
DE2360801A1 (de) Pruefeinrichtung mit kontaktiereinrichtung
DE10355116B4 (de) Ein- und Ausgangsschaltung eines integrierten Schaltkreises, Verfahren zum Testen eines integrierten Schaltkreises sowie integrierter Schaltkreis mit einer solchen Ein- und Ausgangsschaltung
DE112010003907T5 (de) Geräteschnittstellenkarte mit Hohlraum-Rückseite für Ultrahoch-Frequenzanwendungen
DE10044408A1 (de) Pinblockstruktur zur Halterung von Anschlußpins
DE10212617A1 (de) Kallibrierung von Anschlüssen von Testgeräten für integrierte Schaltungen
DE10238305A1 (de) Testvorrichtung und Verfahren zum Testen einer Halbleitervorrichtung
DE112009005186B4 (de) Signalerfassungsvorrichtungen und schaltungsplatinen
DE102007045756B4 (de) Elektronische Leiterplatte und Verfahren für das automatische Prüfen
DE69019436T2 (de) Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen.
DE102006021766A1 (de) Systeme, Verfahren und Computerprogramme zum Kalibrieren eines automatisierten Schaltungstestsystems
EP0250620A1 (de) Verfahren und Vorrichtung zum elektrischen Prüfen von Leiterplatten
DE69021036T2 (de) Test-Anordnungssystem für integrierte Schaltungen unter Verwendung von lateralen Transistoren.
DE102014119185B4 (de) Sondierkarte
DE10326317A1 (de) Testsystem zum Testen von integrierten Bausteinen sowie ein Adapterelement für ein Testsystem
DE10260238B4 (de) Adapter zum Testen einer oder mehrerer Leiteranordnungen und Verfahren
DE10237696B3 (de) Verfahren und Einrichtung zum Melden eines Übertragungsfehlers auf einer Datenleitung
DE10155467A1 (de) Verfahren und Vorrichtung zum Auffinden eines Fehlers in einem Signalpfad auf einer Leiterplatte
DE10341836B4 (de) Testvorrichtung zum Testen von elektrischen Schaltungen sowie Verfahren zum parallelen Testen von elektrischen Schaltungen
DE19714941A1 (de) Meßkarte und Ein/Ausgang-Anschlußtestsystem unter Verwendung derselben
DE69902512T2 (de) System und Verfahren zur Prüfhalterungscharakterisierung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20150217

R082 Change of representative

Representative=s name: ZELLER, ANDREAS, DE