[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102004025925A1 - Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur unter Verwendung einr Opfermaskenschicht - Google Patents

Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur unter Verwendung einr Opfermaskenschicht Download PDF

Info

Publication number
DE102004025925A1
DE102004025925A1 DE102004025925A DE102004025925A DE102004025925A1 DE 102004025925 A1 DE102004025925 A1 DE 102004025925A1 DE 102004025925 A DE102004025925 A DE 102004025925A DE 102004025925 A DE102004025925 A DE 102004025925A DE 102004025925 A1 DE102004025925 A1 DE 102004025925A1
Authority
DE
Germany
Prior art keywords
layer
patterns
mask
pattern
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004025925A
Other languages
English (en)
Other versions
DE102004025925B4 (de
Inventor
Cheol-Ju Yun
Tae-Young Chung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102004025925A1 publication Critical patent/DE102004025925A1/de
Application granted granted Critical
Publication of DE102004025925B4 publication Critical patent/DE102004025925B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Offenbart wird ein Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur unter Verwendung einer Opfermaskenschicht. Das Verfahren enthält ein Ausbilden einer Vielzahl von parallelen Verbindungsmustern auf einem Halbleitersubstrat. Jedes der Verbindungsmuster weist eine Verbindung und ein Maskenmuster auf, welche aufeinanderfolgend geschichtet sind. Zwischenisolationsschichtmuster sind zum Auffüllen von Lückenbereichen zwischen den Verbindungsmustern ausgebildet. Die Maskenmuster werden partiell geätzt, um vertiefte Maskenmuster auszubilden, die Nuten bzw. Vertiefungen zwischen den Zwischenisolationsschichtmustern definieren. Anschließend werden die Vertiefungen mit Opfermaskenmusters aufgefüllt. Ein vorbestimmter Bereich der Zwischenisolationsschichtmuster wird unter Verwendung der Opfermaskenmuster als Ätzmasken geätzt, um ein selbstausgerichtetes Kontaktloch auszubilden, das einen vorbestimmten Bereich des Halbleitersubstrats freilegt. Ein Spacer wird auf einer Seitenwand des selbstausgerichteten Kontaktlochs ausgebildet und ein Plug, der von dem Spacer umgeben ist, wird in dem selbstausgerichteten Kontaktloch ausgebildet.

Description

  • HINTERGRUND DER ANMELDUNG 1. Gebiet der Anmeldung
  • Die Offenbarung betrifft eine Vorrichtung zum Herstellen einer Halbleitervorrichtung und insbesondere ein Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur unter Verwendung einer Opfermaskenschicht.
  • 2. Beschreibung des Standes der Technik
  • Da integrierte Schaltungen immer höher integriert werden, verringert sich die Breite der Verbindungen und der Abstand zwischen den Verbindungen wird immer weiter. Die Technik der selbstausgerichteten Kontakte wird zum Erhöhen der Ausrichtungsspielräume bei Verwendung von Photolithographieverfahren zum Ausbilden von Kontaktlöchern in vorbestimmten Bereichen zwischen den Verbindungen verwendet.
  • 1A bis 1E sind Querschnittsdiagramme, die ein Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur in Übereinstimmung mit einem herkömmlichen Verfahren darstellen.
  • Gemäß 1A wird eine untere Isolationsschicht 20 auf einem Halbleitersubstrat 10 ausgebildet. Als nächstes wird eine untere Leitungsschicht 30 und eine Maskenschicht 40 aufeinanderfolgend auf der gesamten Oberfläche des Halbleitersubstrats 10 mit der darauf ausgebildeten unteren Isolationsschicht 20 ausgebildet. Die Maskenschicht 40 wird typischerweise als eine Siliziumnitridschicht ausgebildet.
  • Gemäß 1B wird aufeinanderfolgend die Maskenschicht 40 und die untere Leitungsschicht 30 der 1A zum Ausbilden von Verbindungsmustern 37 mit Verbindungen 35 und Maskenmustern 45, die aufeinander gestapelt bzw. geschichtet sind, gemustert. Eine Siliziumnitridschicht wird anschließend auf der gesamten Oberfläche des Halbleitersubstrats mit dem Verbindungsmuster 37 ausgebildet. Ein Rückätzverfahren wird auf der gesamten Oberfläche des Halbleitersubstrats mit der Siliziumnitridschicht durchgeführt, so daß Spacer 50 auf den Seitenwänden der Verbindungsmuster 37 ausgebildet werden.
  • Gemäß 1C wird eine Zwischenisolationsschicht 67 auf der gesamten Oberfläche des Halbleitersubstrats mit den Verbindungsmustern 37 und den Spacern 50 ausgebildet. Die Zwischenisolationsschicht 60 füllt Lückenbereiche zwischen den Verbindungsmustern 37 vollständig auf. Die Zwischenisolationsschicht 60 wird aus Siliziumoxid ausgebildet.
  • Gemäß 1D wird ein Photoresistmuster 70 mit Öffnungen, durch welche die Zwischenisolationsschicht 60 selektiv belichtet bzw. freigelegt wird, auf der Zwischenisolationsschicht 60 zum Ausbilden von Kontaktlöchern ausgebildet. Die Verbindungsmuster 37 und die Spacer 50 können teilweise unterhalb der Öffnungen angeordnet sein. Die Zwischenisolationsschicht 60 wird unter Verwendung des Photoresistmusters 70 als eine Ätzmaske geätzt. Die Verbindungsmuster 37 und die Spacer 50, die unterhalb der Öffnungen angeordnet sind, können ebenso als Ätzmaske dienen, so daß selbstausgerichtete Kontaktlöcher 75 ausgebildet werden, die vorbestimmte Bereiche des Halbleitersubstrats 10 freilegen.
  • Während des Ätzverfahrens der Zwischenisolationsschicht 60 wird eine große Menge der oberen Abschnitte der Maskenmuster 45 der Verbindungsmuster 37 und der Spacer 50 weggeätzt, da die Maskenmuster 45 und die Spacer 50 aus einer Siliziumnitridschicht ausgebildet sind. Demgemäß liegen die oberen Ecken der Verbindungen 35 näher an den Kontaktlöchern 75 oder die Verbindungen 35 können sogar durch die Kontaktlöcher 75 freigelegt sein.
  • Gemäß 1E wird das Photoresistmuster 70 der 1D nach dem Ausbilden der Kontaktlöcher 75 weggestrippt. Eine obere Leitungsschicht wird auf der gesamten Oberfläche des Halbleitersubstrates 10 ausgebildet, um die Kontaktlöcher 75 vollständig aufzufüllen. Die obere Leitungsschicht wird anschließend solange planarisiert, bis die obere Oberfläche der Zwischenisolationsschicht 60 freigelegt ist. Im Ergebnis werden so Kontaktplugs 85, die durch die Zwischenisolationsschicht 60 voneinander isoliert sind, in den Kontaktlöchern 75 ausgebildet.
  • Die vorangehende herkömmliche Technik weist eine Vorteil dahingehend auf, daß es möglich ist, ein Aspektverhältnis eines Kontaktlochs, das auf dem Plug auszubilden ist, durch vorheriges Ausbilden derartiger Plugs 85 zu erniedrigen, und dahingehend, daß sie gute bzw, große Verfahrensspielräume aufweist, da selbstausgerichtete Kontaktlöcher ausgebildet werden.
  • Jedoch weist die vorangehend beschriebene herkömmliche Technik ebenso Nachteile auf, wie sie nachstehend beschrieben werden.
    • 1. Wie unter Bezugnahme auf 1D beschrieben, können die oberen Ecken der Verbindungen 35 durch die Kontaktlöcher 75 freigelegt werden, da die Maskenmuster 45 und die Spacer 50 teilweise weggeätzt werden, wenn die selbstausgerichteten Kontaktlöcher 75 ausgebildet werden. Die freigelegten Verbindungen 35 bilden mit den Plugs 85 einen Kurzschluß und können daher Vorrichtungsfehler verursachen. Aber auch wenn die Verbindungen 35 nicht durch die Kontaktlöcher 75 freigelegt werden, verringert sich trotzdem die Durchbruchspannung und ein Vorrichtungsfehler kann verursacht werden, da die Verbindungen 35 und die Kontaktlöcher 75 zu nahe aneinander liegen.
    • 2. Für den Fall, daß die Dicke der Maskenschicht 45 (1A) zum Verhindern der Kurzschlüsse zwischen den Verbindungen 35 und den Plugs 85 erhöht wird, werden ein Photolithographieverfahren und ein Ätzverfahren zum Ausbilden der Maskenschichten 45 schwierig und kompliziert. Ferner wird in solchen Fällen das Aspektverhältnis der Kontaktlöcher 75 vergrößert und die hergestellte Halbleitervorrichtung strukturell geschwächt, da die Gesamthöhe der Vorrichtung erhöht wird.
    • 3. In Übereinstimmung mit der zuvor unter Bezugnahme auf 1B beschriebenen herkömmlichen Technik werden die Spacer 50 durch Ausbilden der Siliziumnitridschicht auf der gesamten Oberfläche des Halbleitersubstrats 10 mit den Verbindungsmustern 35 und durch Zurückätzen der gesamten Oberfläche des Siliziumnitridmusters ausgebildet. Demgemäß bedecken die Spacer 50 die Seitenwände der Verbindungsmuster 37. Nach Auffüllen des verbleibenden Raums mit der Zwischenisolationsschicht 60, werden dielektrische Schichten, die einen Spacer 50, die Zwischenisolationsschicht 60 und einen anderen Spacer erhalten, zwischen den Verbindungen 35 angeordnet, wie in 1C gezeigt. Da in diesem Fall eine Siliziumnitridschicht, die die Spacer 50 ausbildet, eine größere Dielektrizitätskonstante aufweist als die Siliziumoxidschicht, die die Zwischenisolationsschicht 60 ausbildet, wird eine Kopplungskapazität zwischen den Verbindungen 35 groß.
  • Ausführungsformen der Erfindung vermeiden diese und andere Nachteile des Stands der Technik.
  • KURZFASSUNG DER ERFINDUNG
  • Es ist daher eine Aufgabe der Erfindung ein Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur vorzusehen, das in der Lage ist, die Höhe eines Kontaktplugs zu verringern und Ätzbeschädigungen der oberen Oberflächen der Verbindungen ebenso wie Kurzschlüsse oder eine Verringerung der Durchschlagsspannung zwischen den Verbindungen und den Plugs zu verhindern.
  • Diese Aufgabe wird jeweils durch die Merkmale der unabhängigen Ansprüche gelöst. Weitere vorteilhafte Ausgestaltungen und Weiterbildungen dieses Verfahrens bilden den Gegenstand von Unteransprüchen, deren Inhalt hierdurch ausdrücklich zum Bestandteil der Beschreibung gemacht wird, ohne an dieser Stelle ihren Wortlaut zu wiederholen.
  • Weitere Aspekte und Ausführungsformen sehen für das Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur den Vorteil vor, daß Kupplungskapazitäten zwischen den Verbindungen verringert werden können.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die obigen und andere Merkmale und Vorteile der vorliegenden Erfindung werden durch die Beschreibung der detaillierten Ausführungsformen der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen für den Fachmann ohne weiteres ersichtlich. Es zeigt:
  • 1A bis 1E Querschnittsdiagramme, die ein Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur in Übereinstimmung mit einem herkömmlichen Verfahen darstellen.
  • 2A bis 2G Querschnittsdiagramme, die ein Beispiel für ein Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung darstellen.
  • 3A bis 3F Querschnittsdiagramme, die ein Beispiel für ein Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur in Übereinstimmung mit einer anderen Ausführungsform der vorliegenden Erfindung darstellen.
  • 4A bis 4H Querschnittsdiagramme, die ein Beispiel für ein Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur in Übereinstimmung mit einer anderen Ausführungsform der vorliegenden Erfindung darstellen.
  • 5A bis 5G Querschnittsdiagramme, die ein Beispiel für ein Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur in Übereinstimmung mit einer anderen Ausführungsform der vorliegenden Erfindung darstellen.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Im folgenden werden die bevorzugten Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die begleitende Zeichnung eingehend beschrieben. In den Figuren bezeichnen gleiche Bezugszeichen gleiche Elemente.
  • 2A bis 2G sind Quexschnittsdiagramme, die ein Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung darstellen. Gemäß 2A wird eine untere Isolationsschicht 200 auf einem Halbleitersubstrat 100 ausgebildet. Das Halbleitersubstrat 100 kann aktive Bereiche (nicht gezeigt) oder Leitungskontaktstellen bzw. Leitungspads (nicht gezeigt) für elektrische Verbindungen, die damit auszubilden sind, darin aufweisen. Wenn die aktiven Bereiche auf der Oberfläche des Halbleitersubstrats 100 freige legt werden, kann die untere Isolationsschicht 200 als eine Gate-Dielektrikschicht dienen.
  • Die untere Isolationsschicht kann beispielsweise als eine Oxidschicht oder eine Nitridschicht ausgebildet sein. Wenn die untere Isolationsschicht 200 als eine Gate-Dielektrikschicht dient, wird es bevorzugt, daß die untere Isolationsschicht 200 aus einem Material mit einer hohen Dielektrizitätskonstante ausgebildet ist.
  • Falls die Leitungspads (nicht gezeigt) auf der Oberfläche des Halbleitersubstrats 100 freigelegt werden, kann die untere Isolationsschicht 200 derart gemustert sein, daß sie Öffnungen zum Freilegen von Abschnitten der Kontaktpads aufweist.
  • Eine untere Leitungsschicht 300 und eine Maskenschicht 400 werden auf der gesamten Oberfläche des Halbleitersubstrats 100 mit der unteren Isolatiosschicht 200 aufeinanderfolgend ausgebildet. Die untere Leitungsschicht 300 kann als eine einzige Leitungsschicht oder eine Vielzahl von aufeinandergeschichteten Leitungsschichten ausgebildet sein. Vorzugsweise kann die untere Leitungsschicht 300 durch ein sequenzielles Aufeinanderschichten einer Polysiliziumschicht und einer Metallsilizidschicht oder durch sequenzielles Aufeinanderschichten einer Diffusionsbarrierenschicht und einer Metallschicht ausgebildet werden. Die Metallschicht kann beispielsweise eine Wolframschicht sein.
  • Die Maskenschicht 400 wird aus einem Material ausgebildet, das eine niedrige Ätzrate bezüglich eines Ätzmittels für die untere Leitungsschicht 300 aufweist, da die Maskenschicht 400 als eine Ätzmaske verwendet wird, während die untere Leitungsschicht 300 gemustert wird. Vorzugsweise kann die Ätzmaske 400 aus einer Siliziumnitridschicht ausgebildet sein. Ebenso kann die Maskenschicht 400 durch Aufeinanderschichten einer Anzahl von Schichten ausgebildet sein, wie es eingehend unter Bezugnahme auf 3A bis 3F beschrieben wird.
  • Gemäß 2B wird die Maskenschicht 400 der 2A unter Verwendung eines photolithographischen Verfahrens und eines Ätzverfahrens zum Ausbilden von Maskenmustern 450 gemustert. Nach dem Ausbilden der Maskenmustern 450 wird die untere Leitungsschicht 300 der 2A unter Verwendung eines Ätzverfahrens zum Ausbilden von Verbindungen gemustert. Zu diesem Zeitpunkt können die Maskenmuster 450 als Ätzmasken verwendet werden. Im Ergebnis werden Verbindungsmuster 370, die die Verbindungen 350 und die Maskenmuster 450 enthalten, ausgebildet. Die Verbindungen 350 können als Wortleitungen oder als Bitleitungen dienen.
  • Eine Zwischenisolationsschicht wird auf der gesamten Oberfläche des Halbleitersubstrats mit den Verbindungsmustern 370 zum Auffüllen von Lückenbereichen zwischen den Verbindungsmustern 370 ausgebildet. Es wird bevorzugt, daß die Zwischenisolationsschicht als eine dielektrische Schicht mit niedriger Dielektrizitätskonstante (im folgenden Low-k-Dielektrikschicht) die eine niedrige Ätzrate bezüglich eines Ätzmittels der Maskenschicht 400 aufweist, ausgebildet wird. Vorzugsweise kann die Zwischenisolationsschicht aus einer Siliziumoxidschicht ausgebildet sein. Als nächstes wird die Zwischenisolationsschicht solange planarisiert, bis die oberen Oberflächen der Maskenmuster 450 freigelegt sind. Im Ergebnis werden Zwischenisolationsschichtmuster 500, die die Lückenbereiche zwischen den Verbindungsmustern 370 auffüllen, ausgebildet, und die oberen Oberflächen der Maskenmuster 450 werden freigelegt, wie in 2B dargestellt.
  • Bei den herkömmlichen Verfahren wird die Zwischenisolationsschicht nach der Ausbildung der Spacer, die die Seitenwände der Verbindungsmuster 370 bedecken ausgebildet. Da die herkömmlichen Spacer aus einer dielektrischen Schicht mit einer hohen Dielektrizitätskonstante (im folgenden als High-k-Dielektrikschicht bezeichnet) wie etwa einer Siliziumnitridschicht ausgebildet sind, verursacht das herkömmliche Verfahren hohe Kopplungskapazitäten zwischen den Verbindungen. Da andererseits in Übereinstimmung mit den Ausführungsformen der vorliegenden Erfindung die Zwischenisolationsschichtmuster 500 ohne Ausbilden von Spacern, die die Seitenwände der Verbindungsmuster 370 bedecken, ausgebildet werden, können bei Ausführungsformen der vorliegenden Erfindung die Kopplungskapazitäten zwischen den Verbindungen verringert werden.
  • Gemäß 2C werden obere Abschnitte der freigelegten Maskenmuster 450 selektiv zum Ausbilden von vertieften Maskenmustern geätzt. Die Maskenmuster 450 können selektiv unter Verwendung von Nassätz- oder Trockenätzverfahren mit einem Ätzmittel; das eine Ätzselektivität bezüglich der Zwischenisolationsschichtmustern 500 aufweist, selektiv geätzt werden. Im Ergebnis werden Nuten bzw. Vertiefungen 550, die durch die Zwischenisolationsmuster definiert sind, auf der Oberfläche der Maskenmuster 470 ausgebildet.
  • Gemäß 2D wird eine Opfermaskenschicht auf der gesamten Oberfläche des Halbleitersubstrats mit den Vertiefungen 550 ausgebildet. Die Opfermaskenschicht wird aus einer Materialschicht mit einer niedrigen Ätzrate bezüglich der Maskenschicht 400 für eine Ätzrezeptur zum Ätzen der Zwischenisolationsschichtmuster 500 ausgebildet. Vorzugsweise kann die Opfermaskenschicht aus einer Polysiliziumschicht ausgebildet sein.
  • Als nächstes wird die Opfermaskenschicht solange planarisiert, bis Oberflächen der Zwischenisolationsschichtmuster 500 freigelegt sind. Im Ergebnis werden Opfermaskenmuster 600, die die Vertiefungen 550 auffüllen und voneinander durch die Zwischenisolationsschichtmuster 500 getrennt sind, ausgebildet.
  • Gemäß 2E wird ein Photoresistmuster 700 mit Öffnungen zum Freilegen von bestimmten Bereichen der Zwischenisolationsschichtmuster 500 auf dem Halbleitersubstrat mit dem Opfermaskenmustern 600 ausgebildet. Das Photoresistmuster 700 wird derart ausgebildet, daß die Öffnungen, die über den aktiven Bereichen (nicht gezeigt) oder den Leitungspads (nicht gezeigt), die in dem Halbleitersubstrat ausgebildet sind, liegen. Ferner können die Opfermaskenmuster 600 durch die Öffnungen des Photoresistmusters 700 teilweise freigelegt werden.
  • Die Öffnungen des Photoresistmusters 700 können in einer Lochform oder einer Linienform, die kreuzförmig über die Opfermaskenmuster 600 verlaufen, ausgebildet sein.
  • Unter Verwendung des Photoresistmusters 700 und des Opfermaskenmusters 600 als Ätzmasken werden die Zwischenisolationsschichtmuster 500 und die untere Isolationsschicht 200 aufeinanderfolgend geätzt. Im Ergebnis werden somit selbstausgerichtete Kontaktlöcher 750 zum Freilegen der nicht näher dargestellten aktiven Bereiche oder Pads in dem Halbleitersubstrat 100 ausgebildet.
  • Hierbei können die oberen Ecken der Opfermasken 600 weggeätzt werden. Da jedoch die Ätzrate der Opfermaskenmuster 600 niedriger ist als die einer Siliziumnitridschicht, können die selbstausgerichteten Kontaktlöcher 750 unter Verwendung der Maskenmuster dünner als bei den herkömmlichen Maskenmustern ohne dem Freilegen der Oberflächen der Verbindungen 350 ausgebildet werden.
  • Gemäß 2F wird nach dem Ausbilden der Kontaktlöcher 750 das Photoresistmuster 700 entfernt. Als nächstes werden eine Spacerisolationsschicht auf der gesamten Oberfläche des Halbleitersubstrats mit den Kontaktlöchern 750 ausgebildet. Die Spacerisolationsschicht kann aus einer Siliziumoxidschicht oder einer Siliziumnitridschicht ausgebildet sein. Da die Siliziumoxidschicht eine niedrigere Dielektrizitätskonstante als die Siliziumnitridschicht aufweist, verringert sie vorteilhafterweise die Kopplungskapazitäten mehr als die Siliziumnitridschicht.
  • Die Spacerisolationsschicht wird zum Ausbilden von Spacern 650, die die Seitenwände der Kontaktlöcher 750 bedecken, zurückgeätzt. Als nächstes wird eine obere Leitungsschicht 800 auf der gesamten Oberfläche des Halbleitersubstrats mit den Spacern 650 zum Auffüllen der Kontaktlöcher 750 ausgebildet. Die obere Leitungsschicht 800 kann beispielsweise aus einer Polysiliziumschicht oder einer Metallschicht austrebildet sein. Wenn die obere Leitungsschicht 800 als eine Metallschicht ausgebildet wird. wird vor der Ausbildung der Metallschicht vorzugsweise eine Diffusionsbarrierenschicht ausgebildet.
  • Gemäß 2G werden die obere Leitungsschicht 800 und die Opfermaskenmuster 600 solange planarisiert, bis die Oberflächen der vertieften Maskenmuster 470 freigelegt sind. Im Ergebnis werden Leitungsplugs 850 ausgebildet, die mit den aktiven Bereichen elektrisch zu verbinden sind, oder Pads, die an der Oberfläche des Halbleitersubstrats 100 freigelegt sind. Die Plugs 850 sind voneinander durch die vertieften Maskenmuster 470 und die Zwischenisolationsschichtmuster 500 getrennt. Die Plugs 850 sind in der Lage, als Kontaktpads zu dienen und somit kann ein Aspektverhältnis der Kontaktlöcher, die auf den Plugs 850 auszubilden sind, verringert werden.
  • In Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung kann die Gesamthöhe der Plugs 850 verringert werden, da die Opfermaskenmuster 600 vollständig entfernt werden. Ferner werden die Verbindungen 350 durch die Kontaktlöcher 750 kaum freigelegt, und die Durchschlagsspannungen zwischen den Verbindungen 350 und den Plugs 850 vergrößert, da die Opfermaskenmuster 600 mit einer niedrigeren Ätzrate als eine Siliziumnitridschicht bei dem Ätzverfahren zum Ausbilden der Kontaktlöcher 750 verwendet werden. Da die Zwischenisolationsschicht zum Bedecken der Verbindungsmuster 370 ohne Spacer mit einer hohen Dielektrizitätskonstante erfolgt, können auch die Kopplungskapazitäten zwischen den Verbindungen 350 verringert werden. Ferner werden die Kopplungskapazitäten zwischen den Verbindungen 350 und den Plugs 850 für den Fall verringert, daß die Spacer 650, die die Seitenwände der Kontaktlöcher 750 bedecken, aus einer Siliziumoxidschicht ausgebildet sind.
  • 3A bis 3F sind Querschnittsdiagramme, die die Erläuterung des Verfahrens zum Ausbilden einer selbstausgerichteten Kontaktstruktur in Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Erfindung hilfreich sind.
  • Gemäß 3A werden aufeinanderfolgend, wie vorstehend unter Bezugnahme auf 2A bereits beschrieben, eine untere Isolationsschicht 200, eine untere Leitungs schicht 300 und eine Maskenschicht 400 ausgebildet. Die Maskenschicht 400 ist jedoch durch ein Aufeinanderschichten einer ersten Maskenschicht 410, einer Pufferschicht 420 und einer zweiten Maskenschicht 430 sequentiell ausgebildet. Da die zweite Maskenschicht 430 als eine Ätzmaske während eines Ätzverfahrens der unteren Leitungsschicht 300 verwendet wird, sollte sie als eine Isolierschicht mit einer niedrigen Ätzrate für ein Ätzmittel der unteren Leitungsschicht 300 ausgebildet sein. Vorzugsweise kann die zweite Maskenschicht 430 als eine Siliziumnitridschicht ausgebildet sein.
  • Die erste Maskenschicht 410 wird dazu verwendet, die untere Leitungsschicht 300 vor einer Ätzbeschädigung zu schützen, so daß sie als eine Siliziumnitridschicht ausgebildet sein kann. Die Pufferschicht 420 dient als eine Ätzstopschicht, wenn die zweite Maskenschicht 420 naß-geätzt wird. Demgemäß kann die Pufferschicht 420 als eine Isolationsschicht mit einer hohen Ätzselektivität bezüglich der zweiten Maskenschicht 430 ausgebildet werden. D. h., wenn die zweite Maskenschicht 430 als eine Siliziumnitridschicht ausgebildet ist, kann die Pufferschicht 420 als eine Siliziumoxidschicht ausgebildet sein.
  • Gemäß 3B werden, wie zuvor unter Bezugnahme auf 2B beschrieben, die Maskenschicht 400 und die untere Leitungsschicht 300 sequentiell gemustert, um Maskenmuster 450 und Verbindungen 350 auszubilden. Im Ergebnis werden Verbindungsmuster 370, welche die Verbindungen 350 und die Maskenmuster 450, die auf den Verbindungen 350 aufgeschichtet sind, enthalten, ausgebildet.
  • Die Maskenmuster 450 werden durch sequentielles Mustern der zweiten Maskenschicht 430, der Pufferschicht 420 und der ersten Maskenschicht 410 unter Verwendung eines Photolithographieverfahrens und eines Ätzverfahrens ausgebildet. Demgemäß enthalten die Maskenmuster 450 erste Maskenmuster 415, Pufferschichtmuster 425 und zweite Maskenmuster 435, welche sequentiell aufeinander geschichtet sind.
  • Als nächstes wird, wie unter Bezugnahme auf 2B beschrieben, eine Zwischenisolationsschicht auf der gesamten Oberfläche des Halbleitersubstrats mit den Verbindungsmustern 370 ausgebildet und diese solange planarisiert, bis die Oberfläche der Maskenmuster 450 freigelegt ist. Im Ergebnis werden Zwischenisolationsschichtmuster 500, die die Lückenbereiche auffüllen, die durch die Verbindungsmuster 370 definiert sind, ausgebildet und die Oberflächen der zweiten Maskenmuster 435 sind freigelegt.
  • Gemäß 3C werden die freigelegten zweiten Maskenmuster 435 naß-geätzt und selektiv entfernt. Im Ergebnis werden die Oberflächen der Pufferschichtmuster 425 freigelegt und die vertieften Maskenmuster 470 ausgebildet. D. h., Vertiefungen 550, die durch die Zwischenisolationsschichtmuster 500 definiert werden, werden auf den Pufferschichtmustern 425 ausgebildet. Die Pufferschichtmuster 425 dienen als Ätzstopschichten, wenn die zweiten Maskenmuster 435 naß-geätzt werden. Demgemäß kann mit Hilfe der Pufferschichtmuster 425 das Naß-Ätzverfahren für die zweiten Maskenmuster 435 ohne weiteres gesteuert werden.
  • Gemäß 3D wird eine Opfermaskenschicht auf der gesamten Oberfläche des Halbleitersubstrats mit den Vertiefungen 550 ausgebildet, wie unter Bezugnahme auf 2D beschrieben. Die Opfermaskenschicht wird solange planarisiert, bis Oberflächen der Zwischenisolationsschichtmuster 500 freigelegt sind, um die Opfermaskenmuster 600 auszubilden. Die Opfermaskenmuster 600 füllen die Vertiefungen 550 auf und sind durch die Zwischenisolationsschichtmuster 500 getrennt.
  • Gemäß 3E wird ein Photoresistmuster 700 mit Öffnungen, die vorbestimmte Bereiche der Zwischenisolationsschichtmuster 500 freilegen, ausgebildet, wie bereits unter Bezugnahme auf 2E beschrieben. Ebenso werden, wie bereits unter Bezugnahme auf 2E beschrieben, die Zwischenisolationsschichtmuster 500 und die untere Isolationsschicht 200 unter Verwendung des Photoresistmusters 700 und der Opfermaskenmuster 600 als Ätzmasken zum Ausbilden von selbstausgerichteten Kontaktlöchern 750, die vorbestimmte Bereiche des Halbleitersubstrats 100 freilegen, sequentiell geätzt.
  • Gemäß 3F werden, wie zuvor bereits bei 2F und 2G beschrieben, Spacer 650 auf den Seitenwänden der selbstausgerichteten Kontaktlöcher 750 ausgebildet und eine obere Leitungsschicht auf der gesamten Oberfläche des Halbleitersubstrats mit den Spacern 650 zum Auffüllen der selbstausgerichteten Kontaktlöcher 750 ausgebildet. Als nächstes wird die obere Leitungsschicht solange planarisiert, bis die Pufferschichtmuster 425 zum Ausbilden von Plugs 850 in den selbstausgerichteten Kontaktlöchern 750 freigelegt sind. Hierbei können die Pufferschichtmuster 425 während des Planarisationsverfahrens entfernt werden.
  • Ausführungsformen der vorliegenden Erfindung, die vorstehend unter Bezugnahme auf 3A bis 3F erläutert worden sind, weisen den Vorteil auf, daß das Ätzverfahren bei dem Schritt des Ausbildens der vertieften Maskenmuster 470 leicht gesteuert werden kann, da die Pufferschichtmuster 425 als eine Ätzstopschicht dienen.
  • 4A bis 4F sind Querschnittsdiagramme, die zum Erläutern eines Verfahrens zum Ausbilden einer selbstausgerichteten Kontaktstruktur in Übereinstimmung mit anderen Ausführungsformen der vorliegenden Erfindung hilfreich sind.
  • Gemäß 4A bis 4C wird, wie zuvor unter Bezugnahme auf 2A bis 2C beschrieben, eine untere Isolationsschicht 200 auf einem Halbleitersubstrat 100 ausgebildet und Verbindungen 350, Zwischenisolationsschichtmuster 500 und vertiefte Maskenmuster 470 sowie Vertiefungen 550 ausgebildet.
  • Gemäß 4D werden die Zwischenisolationsschichtmuster 500 isotrop geätzt, um vergrößerte Vertiefungen 570 auf den vertieften Maskenmustern 470 auszubilden. Bei diesem Beispiel weisen die vertieften Maskenmuster 470 eine niedrige Ätzrate für ein Ätzmittel der Zwischenisolationsschichtmuster 500 auf, so daß die vertieften Maskenmuster 470 teilweise geätzt werden.
  • Gemäß 4E wird eine Opfermaskenschicht auf der gesamten Oberfläche des Halbleitersubstrats mit den vergrößerten Vertiefungen 570 ausgebildet. Die Opfer maskenschicht, wie zuvor bereits unter Bezugnahme auf 2D beschrieben, wird auf einer Materialschicht mit einer niedrigeren Ätzrate bezüglich der Maskenschicht 400 in 2A für eine Ätzrezeptur zum Ätzen der Zwischenisolationsschichtmuster 500 ausgebildet. Vorzugsweise kann die Opfermaskenschicht aus einer Polysiliziumschicht ausgebildet sein.
  • Die Opfermaskenschicht wird anschließend solange planarisiert, bis die oberen Oberflächen der Zwischenisolationsschichtmuster 500 freigelegt sind, um Opfermaskenmuster 600 auszubilden. Die Opfermaskenmuster 600 füllen die vergrößerten Vertiefungen 570 auf und sind durch die Zwischenisolationsschichtmuster 500 voneinander getrennt.
  • Gemäß 4F wird, wie bereits unter Bezugnahme auf 2E beschrieben, ein Photoresistmuster 700 mit Öffnungen, die vorbestimmte Abschnitte der Zwischenisolationsschichtmuster 500 freilegen, auf dem Halbleitersubstrat einschließlich der Opfermaskenmuster 600 ausgebildet. Das Photoresistmuster 700 weist Öffnungen auf, die über den aktiven Bereichen (nicht gezeigt) oder/und den Leitungspads (nicht gezeigt) liegen, die in dem Halbleitersubstrat 100 ausgebildet sind. Ferner können die Opfermaskenmuster 600 teilweise durch die Öffnungen des Photoresistmusters teilweise freigelegt werden.
  • Die Öffnungen des Photoresistmusters 700 können in einer Lochform oder einer Linienform, die sich kreuzförmig über die Opfermaskenmuster 600 erstrecken, ausgebildet sein.
  • Unter Verwendung des Photoresistmuster 700 und des Opfermaskenmusters 600 als Ätzmasken, werden die Zwischenisolationsschichtmuster 500 und die untere Isolationsschicht 200 geätzt. Im Ergebnis werden selbstausgerichtete Kontaktlöcher 750 ausgebildet, die die aktiven Bereiche (nicht gezeigt) oder die Pads (nicht gezeigt) freilegen.
  • Hierbei verbleiben die Zwischenisolationsschichtmuster 500 teilweise zwischen den Kontaktlöchern 750 und den Seitenwänden der Verbindungsmuster 350, 470, so daß Spacer 650 ausgebildet werden. Die Spacer 650 werden während der Ausbildung der selbstausgerichteten Kontaktlöcher 750 automatisch ausgebildet, so daß kein zusätzliches Spacerausbildungsverfahren notwendig ist.
  • Gemäß 4G wird das Photoresistmuster 700, nach der Ausbildung der selbstausgerichteten Kontaktlöcher 750 entfernt. Eine Leitungsschicht 800 wird anschließend auf der gesamten Oberfläche des Halbleitersubstrats mit den Kontaktlöchern 750 ausgebildet. Wie bereits vorangehend unter Bezugnahme auf 2F beschrieben, kann die obere Leitungsschicht 800 beispielsweise aus einer Polysiliziumschicht oder einer Metallschicht ausgebildet sein. Eine Diffusionsbarrierenschicht kann vor der Ausbildung der Metallschicht ausgebildet werden.
  • Gemäß 4H wird die obere Leitungsschicht 800 und die Opfermaskenmuster 600 solange planarisiert, bis die oberen Oberflächen der vertieften Maskenmuster 470 freigelegt sind. Im Ergebnis werden Plugs 850, die mit den nicht näher dargestellten aktiven Bereichen oder den nicht näher dargestellten Leitungspads, die in dem Halbleitersubstrat 100 ausgebildet sind, elektrisch verbunden sind, ausgebildet. Die Plugs 850 sind voneinander durch die vertieften Maskenmuster 470 und den Zwischenisolationsschichtmustern 500 getrennt.
  • Gemäß einer anderen Ausführungsform der vorliegenden Erfindung und unter Bezugnahme auf 4A bis 4H sind die Opfermaskenmuster 600 breiter als die Verbindungen 350 und die vertieften Maskenmuster 470, so daß Spacer 650 zwischen den Seitenwänden der Verbindungsmuster 350 und 470 und den Kontaktlöchern 750 ohne einen zusätzlichen Spacerausbildungsverfahren ausgebildet werden, wenn die Kontaktlöcher 750 ausgebildet werden. Demgemäß vereinfacht sich das Verfahren zum Ausbilden der Kontaktstruktur. Da ferner die Zwischenisolationsschichtmuster 500 eine niedrige Dielektrizitätskonstante aufweisen, verringern sich Kopplungskapazitäten zwischen den Plugs 850 und den Verbindungen 350.
  • 5A bis 5G sind Querschnittsdiagramme, die zur Erläuterung für ein Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur in Übereinstimmung mit weiteren anderen Ausführungsformen der vorliegenden Erfindung hilfreich sind, wobei die Maskenschicht 400 als eine mehrlagige Struktur ausgebildet wird.
  • Gemäß 5A bis 5C wird, wie bereit zuvor unter Bezugnahme auf 3A und 3C beschrieben, eine untere Isolationsschicht 200 auf einem Halbleitersubstrat 100 ausgebildet und Verbindungsmuster 370, die Verbindungen 350, erste Maskenmuster 415, Pufferschichtmuster 425 und zweite Maskenmuster 435 aufweisen, auf der unteren Isolationsschicht 200 ausgebildet. Als nächstes werden Zwischenisolationsschichtmuster 500 zum Auffüllen der Lückenbereiche zwischen den Verbindungsmustern 370 ausgebildet und die zweiten Maskenmuster 435 werden zum Ausbilden von Vertiefungen, wie bereits unter Bezugnahme auf 3A bis 3C beschrieben, selektiv entfernt.
  • Gemäß 5D werden, wie zuvor bereits unter Bezugnahme auf 4D beschrieben, die Zwischenisolationsschichtmuster 500 isotrop geätzt, um vergrößerte Vertiefungen 570 auszubilden. Hierbei können die Pufferschichtmuster 425 während des isotropen Ätzverfahrens weggeätzt werden. Jedoch können die ersten Maskenmuster 415 nicht entfernt werden, da die ersten Maskenmuster 415 eine niedrige Ätzrate für ein Ätzmittel aufweisen, das während des isotropen Ätzverfahrens verwendet wird. Da ferner die Pufferschichtmuster 425 während des isotropen Ätzverfahrens geätzt werden, sind die geätzten Mengen an Zwischenisolationsschichtmustern 500 entlang der Seitenwände der ersten Maskenmuster 415 verringert.
  • Gemäß 5E werden, wie zuvor bereits unter Bezugnahme auf 4E beschrieben, Opfermaskenmuster 600 derart ausgebildet, daß sie durch die Zwischenisolationsschichtmuster 500 voneinander getrennt sind. Die ersten Maskenmuster 415 sind unterhalb der Opfermaskenmuster 600 angeordnet.
  • Gemäß 5F wird ein Photoresistmuster 700 mit Öffnungen, wie zuvor bereits unter Bezugnahme auf 4F beschrieben, auf dem Halbleitersubstrat mit den Opfermaskenmustern 600 ausgebildet und die Zwischenisolationsschichtmuster 500 werden unter Verwendung des Photoresistmusters 700 und der Opfermaskenmuster 600 als Ätzmasken solange geätzt, bis die Oberflächen des Halbleitersubstrats 100 freigelegt sind, so daß selbstausgerichtete Kontaktlöcher 750, die bis zu der Oberfläche des Halbleitersubstrats 100 reichen, ausgebildet werden. Hierbei werden automatisch Spacer zwischen den Seitenwänden der Verbindungsmuster 350 und 415 und den selbstausgerichteten Kontaktlöchern 750 ohne ein zusätzliches Spacerausbildungsverfahren ausgebildet.
  • Gemäß 5G wird, nachdem das Photoresistmuster 700 entfernt worden ist, wie bereits zuvor unter Bezugnahmen auf 4G und 4H beschrieben, eine obere Leitungsschicht auf der gesamten Oberfläche des Halbleitersubstrats einschließlich der Kontaktlöcher 750 ausgebildet. Als nächstes werden die obere Leitungsschicht und die Opfermaskenmuster 600 solange planarisiert, bis Oberflächen der ersten Maskenmuster 415 freigelegt sind, so daß Plugs 850 in den Kontaktlöchern 750 ausgebildet werden.
  • In Übereinstimmung mit anderen Auführungsformen der vorliegenden Erfindung und unter Bezugnahme auf 5A bis 5G wird das Ätzverfahren der zweiten Maskenmuster 435 leicht steuerbar, da die Pufferschichtmuster 425 selektiv als Ätzstopschichten während des Ätzens der zweiten Maskenmuster 435 dienen. Da die Pufferschichtmuster 425 entfernt werden, wenn die Zwischenisolationsschichtmuster 500 geätzt werden, wird die Vertiefungsgröße der Zwischenisolationsschichtmuster 500 entlang der Seitenwände der zweiten Maskenmuster 415 minimiert.
  • In Übereinstimmung mit einigen Ausführungsformen der Erfindung wird ein Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur unter Verwendung einer Opfermaskenschicht vorgesehen. Das Verfahren enthält ein Ausbilden einer unteren Leitungsschicht und einer Maskenschicht auf einem Halbleitersubstrat. Die Masken schicht und die untere Leitungsschicht werden anschließend kontinuierlich gemustert, um eine Anzahl an parallelen Verbindungsmuster auszubilden. Jedes der Verbindungsmuster weist eine Verbindung und ein Maskenmuster auf, die in dieser Reihenfolge aufeinander geschichtet sind. Die Zwischenisolationsschichtmuster werden zum Auffüllen von Lückenbereichen zwischen den Verbindungsmustern ausgebildet und anschließend werden die Maskenmuster zum Ausbilden von vertieften Maskenmustern teilweise geätzt, um Vertiefungen zwischen den Zwischenisolationsmustern zu definieren. Anschließend werden Opfermaskenmuster zum Auffüllen der Vertiefungen ausgebildet, und anschließend ein vorbestimmter Bereich der Zwischenisolationschichtmuster unter Verwendung der Opfermaskenmuster als Ätzmasken geätzt, um selbstausgerichtete Kontaktlöcher auszubilden, die einen vorbestimmten Bereich des Halbleitersubstrats freilegen. Ein Spacer, der eine Seitenwand des selbstausgerichteten Kontaktlochs bedeckt, wird ausgebildet und eine obere Leitungsschicht wird auf der gesamten Oberfläche des Halbleitersubstrats mit dem Spacer zum Auffüllen des selbstausgerichteten Kontaktlochs ausgebildet. Die obere Leitungsschicht und die Opfermaskenschichten werden anschließend solange planarisiert, bis obere Oberflächen der vertieften Maskenmuster zum Ausbilden eines Plugs, der von dem Spacer umgeben ist, freigelegt sind.
  • Vorzugsweise kann die Maskenschicht durch sequentielles Aufeinanderschichten einer ersten Maskenschicht, einer Pufferschicht und einer zweiten Maskenschicht ausgebildet sein. In diesem Fall werden die Maskenmuster durch aufeinanderfolgendes Mustern der zweiten Maskenschicht, der Pufferschicht und der ersten Maskenschicht zum Ausbilden der ersten Maskenschichtmuster, der Pufferschichtmuster und der zweiten Maskenmuster ausgebildet. Ebenso werden die vertieften Maskenmuster durch selektives Ätzen der zweiten Maskenmuster zum Freilegen der Pufferschichtmuster ausgebildet.
  • In Übereinstimmung mit einer anderen Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur unter Verwendung einer Opfermaskenschicht vorgesehen. Das Verfahren enthält ein aufeinanderfolgendes Ausbilden einer unteren Leitungsschicht und einer Maskenschicht auf einem Halbleitersubstrat. Die Maskenschicht und die untere Leitungsschicht werden kontinuierlich gemustert, um eine Anzahl an parallelen Verbindungsmustern auszubilden. Jedes der Verbindungsmuster weist eine Verbindung und ein Maskenmuster auf, welche in dieser Reihenfolge aufeinander geschichtet sind. Zwischenisolationsschichtmuster werden zum Auffüllen von Lückenbereichen zwischen den Verbindungsmustern ausgebildet und anschließend werden die Maskenmuster zum Ausbilden von vertieften Maskenmustern, die Vertiefungen zwischen den Zwischenisolationsschichtmustern definieren, teilweise geätzt. Anschließend werden die Zwischenisolationsschichtmuster zwischen den Vertiefungen isotrop geätzt, um vergrößerte Vertiefungen auszubilden, die breiter als die vertieften Maskenmuster sind. Als nächstes werden Opfermaskenmuster zum Auffüllen der vergrößerten Vertiefungen ausgebildet und anschließend ein vorbestimmter Bereich der Zwischenisolationsschichtmuster unter Verwendung der Opfermaskenmuster als Ätzmasken anisotrop geätzt, wodurch ein selbstausgerichtetes Kontaktloch ausgebildet wird, das einen vorbestimmten Bereich des Halbleitersubstrats freilegt. Hierbei verbleiben Abschnitte der Zwischenisolationsschichtmuster zwischen den Seitenwänden der Verbindungsmuster und des selbstausgerichteten Kontaktlochs. Als nächstes wird eine obere Leitungsschicht, die das selbstausgerichtete Kontaktloch auffüllt, auf der gesamten Oberfläche des Halbleitersubstrats mit dem selbstausgerichteten Kontaktloch ausgebildet. Die obere Leitungsschicht und die Opfermaskenmuster werden anschließend solange planarisiert, bis die oberen Oberflächen der vertieften Maskenmuster freigelegt sind, wodurch ein Plug ausgebildet wird, der das selbstausgerichtete Kontaktloch auffüllt.
  • Vorzugsweise wird die Maskenschicht durch sequentielles Aufeinanderschichten einer ersten Maskenschicht, einer Pufferschicht und einer zweiten Maskenschicht ausgebildet. In diesem Fall werden die Maskenmuster durch ein aufeinanderfolgendes Mustern der zweiten Maskenschicht, der Pufferschicht und der ersten Maskenschicht zum Ausbilden von ersten Maskenschichtmustern, Pufferschichtmustern und zweiten Maskenschichtmustern ausgebildet. Ebenso werden die vertieften Maskenmuster durch selektives Ätzen der zweiten Maskenmuster zum Freilegen der Pufferschichtmuster ausgebildet.
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung sind hierin offenbart worden und obgleich bestimmte Ausdrücke verwendet wurden sind, sind diese lediglich in einem allgemeinen und beschreibenden Sinn auszulegen und nicht zum Zwecke der Beschränkung. Demgemäß ist es für den Fachmann offensichtlich, daß zahlreiche Änderungen in Form und Detail vorgenommen werden können, ohne von dem Erfindungsgedanken und dem Umfang der vorliegenden Erfindung, wie in den folgenden Ansprüchen dargelegt ist, abzuweichen.

Claims (50)

  1. Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur, das aufweist: Ausbilden einer Vielzahl von parallelen Verbindungsmustern auf einem Halbleitersubstrat, wobei jedes der Verbindungsmuster eine Verbindung und ein Maskenmuster aufweist, die aufeinanderfolgend geschichtet sind; Ausbilden von Zwischenisolationsschichtmustern, die Lückenbereiche zwischen den Verbindungsmustern auffüllen; teilweises Ätzen der Maskenmuster, um vertiefte Maskenmuster auszubilden, die Vertiefungen zwischen den Zwischenisolationsschichtmustern definieren; Ausbilden von Opfermaskenmustern, die die Vertiefungen auffüllen; Ätzen eines vorbestimmten Bereichs von einem der Zwischenisolationsschichtmuster unter Verwendung der Opfermaskenmuster als Ätzmasken, um ein selbstausgerichtetes Kontaktloch auszubilden, das einen vorbestimmten Bereich des Halbleitersubstrats freilegt; Ausbilden eines Spacers, der eine Seitenwand auf dem selbstausgerichteten Kontaktloch bedeckt; Ausbilden einer oberen Leitungsschicht, die das selbstausgerichtete Kontaktloch auffüllt, auf der gesamten Oberfläche des Halbleitersubstrats einschließlich des Spacers; und Planarisieren der oberen Leitungsschicht und der Opfermaskenmuster solange, bis die oberen Oberflächen der vertieften Maskenmuster freigelegt sind, um so einen Plug auszubilden, der von dem Spacer umgeben ist.
  2. Verfahren nach Anspruch 1, wobei ein Ausbilden der Verbindungsmuster aufweist: sequentielles Ausbilden einer unteren Leitungsschicht und einer Maskenschicht auf dem Halbleitersubstrat; und Mustern der Maskenschicht und der unteren Leitungsschicht.
  3. Verfahren nach Anspruch 2, wobei die untere Leitungsschicht durch eine aufeinanderfolgendes Schichten einer Polysiliziumschicht und einer Metallsilizidschicht oder durch aufeinanderfolgende Schichten einer Diffusionsbarrierenschicht und einer Metallschicht ausgebildet wird.
  4. Verfahren nach Anspruch 2, wobei die Maskenschicht als eine Isolationsschicht mit einer niedrigen Ätzrate bezüglich eines Ätzmittels für die untere Leitungsschicht ausgebildet wird.
  5. Verfahren nach Anspruch 4, wobei die Isolationsschicht, die eine niedrige Ätzrate aufweist, als eine Siliziumnitridschicht ausgebildet wird.
  6. Verfahren nach Anspruch 1, wobei die Zwischenisolationsschichtmuster aus einer Low-K-Dielektrikschicht mit einer niedrigen Dielektrizitätskonstante bezüglich einer Siliziumnitridschicht und einer niedrigen Ätzrate bezüglich eines Ätzmittels des Maskenmusters ausgebildet werden.
  7. Verfahren nach Anspruch 6, wobei die Low-K-Dielektrikschicht als eine Siliziumoxidschicht ausgebildet wird.
  8. Verfahren nach Anspruch 1, wobei die Opfermaskenmuster aus einer Materialschicht ausgebildet werden, die eine niedrigere Ätzrate als die der Maskenmuster für eine Ätzrezeptur beim Ätzen der Zwischenisolationsschichtmuster aufweist.
  9. Verfahren nach Anspruch 8, wobei die Materialschicht, die eine niedrigere Ätzrate als die Maskenmuster aufweist, eine als Polysiliziumschicht ausgebildet wird.
  10. Verfahren nach Anspruch 1, wobei der Spacer aus der gleichen Materialschicht wie die Zwischenisolationsschichtmuster ausgebildet wird.
  11. Verfahren nach Anspruch 1, wobei die obere Leitungsschicht als eine Polysiliziumschicht ausgebildet wird.
  12. Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur, das aufweist: Ausbilden einer Vielzahl von parallelen Leitungsmustern auf einem Halbleitersubstrat, wobei jedes von den Verbindungsmustern eine Verbindung, ein erstes Maskenmuster, ein Pufferschichtmuster und ein zweites Maskenmuster aufweisen, welche aufeinanderfolgend geschichtet sind; Ausbilden von Zwischenisolationsschichtmustern, die Lückenbereiche zwischen den Verbindungsmustern auffüllen; Ätzen der zweiten Maskenmuster, um Vertiefungen auszubilden, die die Pufferschichtmuster zwischen den Zwischenisolationsschichtmustern freilegen; Ausbilden von Opfermaskenmustern, die die Vertiefungen auffüllen; Ätzen eines vorbestimmten Bereichs der Zwischenisolationsschichtmuster unter Verwendung der Opfermaskenmuster als Ätzmasken, um ein selbstausgerichtetes Kontaktloch auszubilden, das einen vorbestimmten Bereich des Halbleitersubstrats freilegt; Ausbilden eines Spacers, der eine Seitenwand des selbstausgerichteten Kontaktlochs bedeckt; Ausbilden einer oberen Leitungsschicht, die das selbstausgerichtete Kontaktloch auffüllt, auf der gesamten Oberfläche des Halbleitersubstrats einschließlich des Spacers; und Planarisieren der oberen Leitungsschicht und der Opfermaskenmuster, solange bis die oberen Oberflächen der Pufferschichtmuster freigelegt sind, um einen Plug auszubilden, der von dem Spacer umgeben ist.
  13. Verfahren nach Anspruch 12, wobei ein Ausbilden der Verbindungsmuster aufweist: sequentielles Ausbilden einer unteren Leitungsschicht, einer ersten Maskenschicht, einer Pufferschicht und einer zweiten Maskenschicht auf dem Halbleitersubstrat; und kontinuierliches Mustern der zweiten Maskenschicht, der Pufferschicht, der ersten Maskenschicht und der unteren Leitungsschicht.
  14. Verfahren nach Anspruch 13, wobei die untere Leitungsschicht durch ein Aufeinanderschichten einer Polysiliziumschicht und einer Metallsilizidschicht ausgebildet wird oder durch Aufeinanderschichten einer Diffusionsbarrierenschicht und einer Metallschicht.
  15. Verfahren nach Anspruch 13, wobei die erste Maskenschicht als eine Siliziumnitridschicht ausgebildet wird.
  16. Verfahren nach Anspruch 13, wobei die Pufferschicht als eine Isolationsschicht mit einer Ätzselektivität bezüglich der zweiten Maskenschicht ausgebildet wird.
  17. Verfahren nach Anspruch 13, wobei die zweite Maskenschicht als eine Isolationsschicht mit einer niedrigen Ätzrate bezüglich eines Ätzmittels für die untere Leitungsschicht ausgebildet wird.
  18. Verfahren nach Anspruch 17, wobei die Isolationsschicht, die eine niedrige Ätzrate aufweist, als eine Siliziumnitridschicht ausgebildet wird.
  19. Verfahren nach Anspruch 12, wobei die Zwischenisolationsschichtmuster aus einer Low-K-Dielektrikschicht mit einer niedrigen Dielektrizitätskonstante bezüglich einer Siliziumnitridschicht und einer niedrigen Ätzrate bezüglich eines Ätzmittels des Maskenmusters ausgebildet werden.
  20. Verfahren nach Anspruch 19, wobei die Low-K-Dielektrikschicht als eine Siliziumoxidschicht ausgebildet wird.
  21. Verfahren nach Anspruch 12, wobei die Opfermaskenmuster aus einer Materialschicht ausgebildet sind, die eine niedrigere Ätzrate als das der zweiten Maskenmuster für eine Ätzrezeptur beim Ätzen der Zwischenisolationsschichtmuster aufweist.
  22. Verfahren nach Anspruch 21, wobei die Materialschicht, die eine niedrigere Ätzrate als das zweite Maskenmuster aufweist, als eine Polysiliziumschicht ausgebildet wird.
  23. Verfahren nach Anspruch 12, wobei der Spacer aus der gleichen Materialschicht wie die Zwischenisolationsschichtmuster ausgebildet wird.
  24. Verfahren nach Anspruch 12, wobei die obere Leitungsschicht als eine Polysiliziumschicht ausgebildet wird.
  25. Verfahren nach Anspruch 12, das ferner ein Planarisieren der Pufferschichtenmuster nach dem Planarisieren der oberen Leitungsschicht und der Opfermaskenmuster aufweist, solange bis die oberen Oberflächen der ersten Maskenmuster freigelegt sind,.
  26. Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur, das aufweist: Ausbilden einer Vielzahl von Verbindungsmustern auf einem Halbleitersubstrat, wobei jedes der Verbindungsmuster eine Verbindung und ein Maskenmuster aufweist, die aufeinanderfolgend geschichtet sind; Ausbilden von Zwischenisolationsmustern, die Lückenbereiche zwischen den Verbindungsmustern auffüllen; teilweises Ätzen der Maskenmuster, um vertiefte Maskenmuster auszubilden, die Vertiefungen zwischen den Zwischenisolationsmustern definieren; isotropes Ätzen der Zwischenisolationsschichtmuster zwischen den Vertiefungen, um vergrößerte Vertiefungen auszubilden, die breiter als die vertieften Maskenmuster sind; Ausbilden von Opfermaskenmustern, die die vergrößerten Vertiefungen auffüllen; anisotropes Ätzen eines vorbestimmten Bereichs einer der Zwischenisolationsschichtmuster unter Verwendung der Opfermaskenmuster als Ätzmasken, um ein selbstausgerichtetes Kontaktloch auszubilden, das einen vorbestimmten Bereich des Halbleitersubstrats freilegt, wobei Abschnitte der Zwischenisolationsschichtmuster zwischen den Seitenwänden der Verbindungsmuster und des selbstausgerichteten Kontaktlochs verbleiben; Ausbilden einer oberen Leitungsschicht, die das selbstausgerichtete Kontaktloch ausffüllt, auf der gesamten Oberfläche des Halbleitersubstrats einschließlich des selbstausgerichteten Kontaktlochs; und Planarisieren der oberen Leiterschicht und der Opfermaskenmuster, solange bis die oberen Oberflächen der vertieften Maskenmuster freigelegt sind, wodurch ein Plug ausgebildet wird, der das selbstausgerichtete Kontaktloch auffüllt.
  27. Verfahren nach Anspruch 26, wobei ein Ausbilden der Verbindungsmuster aufweist: sequentielles Ausbilden einer unteren Leitungsschicht und einer Maskenschicht auf dem Halbleitersubstrat; und Mustern der Maskenschicht und der unteren Leitungsschicht.
  28. Verfahren nach Anspruch 27, wobei die untere Leitungsschicht durch ein aufeinanderfolgendes Schichten einer Polysiliziumschicht und einer Metallsiliziumschicht oder durch ein aufeinanderfolgendes Schichten einer Diffusionsbarrierenschicht und einer Metallschicht ausgebildet wird.
  29. Verfahren nach Anspruch 27, wobei die Maskenschicht als eine Isolationsschicht mit einer niedrigen Ätzrate bezüglich eines Ätzmittels für die untere Leitungsschicht ausgebildet wird.
  30. Verfahren nach Anspruch 29, wobei die Isolationsschicht, die eine niedrige Ätzrate aufweist, eine Siliziumnitridschicht ist.
  31. Verfahren nach Anspruch 1, wobei die Zwischenisolationsschichtmuster aus einer Low-K-Dielektrikschicht mit einer niedrigen Dielektrizitätskonstante bezüglich einer Siliziumnitridschicht und einer niedrigen Ätzrate bezüglich eines Ätzmittels des Maskenmusters ausgebildet werden.
  32. Verfahren nach Anspruch 31, wobei die Low-K-Dielektrikschicht als eine Siliziumoxidschicht ausgebildet wird.
  33. Verfahren nach Anspruch 26, wobei die Opfermaskenmuster aus einer Materialschicht ausgebildet sind, die eine niedrigere Ätzrate als die der Maskenmuster für eine Ätzrezeptur beim Ätzen der Zwischenisolationsschichtmuster aufweist.
  34. Verfahren nach Anspruch 33, wobei die Materialschicht, die eine niedrigere Ätzrate als die Maskenmuster aufweist, als eine Polysiliziumschicht ausgebildet wird.
  35. Verfahren nach Anspruch 26, wobei die Abschnitte der Zwischenisolationsschichtmuster zwischen den Seitenwänden der Verbindungsmuster und des selbstausgerichteten Kontaktlochs als Spacer dienen.
  36. Verfahren nach Anspruch 26, wobei die obere Leitungsschicht als eine Polysiliziumschicht ausgebildet wird.
  37. Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur, das aufweist: Ausbilden einer Vielzahl von parallelen Leitungsmustern auf einem Halbleitersubstrat, wobei jedes der Verbindungsmuster eine Verbindung, ein erstes Maskenmuster, ein Pufferschichtmuster und ein zweites Maskenmuster aufweist, welche aufeinanderfolgend geschichtet sind; Ausbilden von Zwischenisolationsschichtmustern, die Lückenbereiche zwischen den Verbindungsmustern auffüllen; Ätzen der zweiten Maskenmuster, um Vertiefungen auszubilden, die die Pufferschichtmuster zwischen den Zwischenisolationsschichtmustern freilegen; isotropes Ätzen der Zwischenisolationsschichtmuster zwischen den Vertiefungen, um vergrößerte Vertiefungen auszubilden, die breiter als die ersten Maskenmuster sind; Ausbilden von Opfermaskenmustern, die die vergrößerten Vertiefungen auffüllen; anisotropes Ätzen eines vorbestimmten Bereichs der Zwischenisolationsschichtmuster unter Verwendung der Opfermaskenmuster als Ätzmasken, um ein selbstausgerichtetes Kontaktloch auszubilden, das einen vorbestimmten Bereich des Halbleitersubstrats freilegt, wobei Abschnitte der Zwischenisolationsschichtmuster zwischen den Verbindungsmustern und den selbstausgerichteten Kontaktloch verbleiben; Ausbilden einer oberen Leitungsschicht, die das selbstausgerichtete Kontaktloch auffüllt, auf der gesamten Oberfläche des Halbleitersubstrats einschließlich des selbstausgerichteten Kontaktlochs; und Planarisieren der oberen Leitungsschicht und der Opfermaskenmuster, solange bis die erste Maskenmuster freigelegt. sind, um einen Plug auszubilden, der das selbstausgerichtete Kontaktloch auffüllt.
  38. Verfahren nach Anspruch 37, wobei ein Ausbilden der Verbindungsmuster aufweist: sequentielles Ausbilden einer unteren Leitungsschicht, einer ersten Maskenschicht, einer Pufferschicht und einer zweiten Maskenschicht auf dem Halbleitersubstrat; und Mustern der zweiten Maskenschicht, der Pufferschicht, der ersten Maskenschicht und der unteren Leitungsschicht.
  39. Verfahren nach Anspruch 38, wobei die untere Leitungsschicht durch ein Aufeinanderschichten einer Polysiliziumschicht und einer Metallsilizidschicht ausgebildet wird oder durch Aufeinanderschichten einer Diffusionsbarrierenschicht und einer Metallschicht.
  40. Verfahren nach Anspruch 38, wobei die erste Maskenschicht aus einer Siliziumnitridschicht ausgebildet ist.
  41. Verfahren nach Anspruch 38, wobei die Pufferschicht als einer Isolationsschicht mit einer Ätzselektivität bezüglich der zweiten Maskenschicht ausgebildet wird.
  42. Verfahren nach Anspruch 38, wobei die zweite Maskenschicht als eine Isolationsschicht mit einer niedrigen Ätzrate bezüglich eines Ätzmittels für die untere Leitungsschicht ausgebildet wird.
  43. Verfahren nach Anspruch 42, wobei die Isolationsschicht, die eine niedrige Ätzrate aufweist, als eine Siliziumnitridschicht ausgebildet wird.
  44. Verfahren nach Anspruch 37, wobei die Zwischenisolationsschichtmuster aus einer Low-K-Dielektrikschicht mit einer niedrigen Dielektrizitätskonstante bezüglich einer Siliziumnitridschicht und einer niedrigen Ätzrate bezüglich eines Ätzmittels des Maskenmusters ausgebildet werden.
  45. Verfahren nach Anspruch 44, wobei die Low-K-Dielektrikschicht als eine Siliziumoxidschicht ausgebildet wird.
  46. Verfahren nach Anspruch 37, wobei die Pufferschichtmuster während der Ausbildung der vergrößerten Vertiefungen weggeätzt werden.
  47. Verfahren nach Anspruch 37, wobei die Opfermaskenmuster aus einer Materialschicht ausgebildet sind, die eine niedrigere Ätzrate als das der zweiten Maskenmuster für eine Ätzrezeptur beim Ätzen der Zwischenisolationsschichtmuster aufweist.
  48. Verfahren nach Anspruch 47, wobei die Materialschicht, die eine niedrigere Ätzrate als das zweite Maskenmuster aufweist, als eine Polysiliziumschicht ausgebildet wird.
  49. Verfahren nach Anspruch 37, wobei die Abschnitte der Zwischenisolationsschichtmuster zwischen den Seitenwänden der Verbindungsmuster und des selbstausgerichteten Kontaktlochs als Spacer dienen.
  50. Verfahren nach Anspruch 37, wobei die obere Leitungsschicht als eine Polysiliziumschicht ausgebildet wird.
DE102004025925A 2003-05-27 2004-05-27 Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur in einem Halbleiterbauelement unter Verwendung einer Opfermaskenschicht Expired - Lifetime DE102004025925B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030033863A KR100541046B1 (ko) 2003-05-27 2003-05-27 희생마스크막을 사용하여 자기정렬 콘택 구조체를형성하는 방법
KR2003/0033863 2003-05-27

Publications (2)

Publication Number Publication Date
DE102004025925A1 true DE102004025925A1 (de) 2005-02-03
DE102004025925B4 DE102004025925B4 (de) 2007-02-08

Family

ID=33448275

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004025925A Expired - Lifetime DE102004025925B4 (de) 2003-05-27 2004-05-27 Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur in einem Halbleiterbauelement unter Verwendung einer Opfermaskenschicht

Country Status (5)

Country Link
US (1) US7205232B2 (de)
JP (1) JP4717374B2 (de)
KR (1) KR100541046B1 (de)
CN (1) CN1319147C (de)
DE (1) DE102004025925B4 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100617048B1 (ko) * 2004-12-21 2006-08-30 동부일렉트로닉스 주식회사 반도체 소자의 콘택 형성방법
KR100625188B1 (ko) * 2005-05-10 2006-09-15 삼성전자주식회사 반도체 소자의 제조방법
US7381343B2 (en) * 2005-07-08 2008-06-03 International Business Machines Corporation Hard mask structure for patterning of materials
EP1764837B1 (de) * 2005-09-14 2009-08-05 STMicroelectronics S.r.l. Verfahren zur Herstellung einer Phasenwechselspeicher-Anordnung mit einheitlicher Heizelementhöhe
KR100691492B1 (ko) * 2005-09-29 2007-03-09 주식회사 하이닉스반도체 플래시 메모리 소자의 금속배선 형성방법
KR100714305B1 (ko) * 2005-12-26 2007-05-02 삼성전자주식회사 자기정렬 이중패턴의 형성방법
KR100733140B1 (ko) * 2006-06-13 2007-06-28 삼성전자주식회사 식각 마스크의 형성 방법
KR100843716B1 (ko) 2007-05-18 2008-07-04 삼성전자주식회사 자기 정렬된 콘택플러그를 갖는 반도체소자의 제조방법 및관련된 소자
US8373239B2 (en) 2010-06-08 2013-02-12 International Business Machines Corporation Structure and method for replacement gate MOSFET with self-aligned contact using sacrificial mandrel dielectric
KR102183038B1 (ko) * 2014-07-16 2020-11-26 삼성전자주식회사 반도체 장치의 제조 방법
KR102174144B1 (ko) 2014-12-03 2020-11-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9613862B2 (en) 2015-09-02 2017-04-04 International Business Machines Corporation Chamferless via structures
US9768070B1 (en) 2016-05-20 2017-09-19 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device
KR102376718B1 (ko) 2018-03-22 2022-03-18 삼성전자주식회사 자기 정렬 컨택을 포함하는 반도체 장치 및 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112008B2 (ja) * 1984-12-26 1995-11-29 富士通株式会社 半導体装置の製造方法
JP3703885B2 (ja) 1995-09-29 2005-10-05 株式会社東芝 半導体記憶装置とその製造方法
DE19548560C5 (de) * 1995-12-23 2010-11-11 Robert Bosch Gmbh Verfahren und Vorrichtung zur Steuerung der Bremsanlage eines Fahrzeugs
JPH1022385A (ja) * 1996-07-04 1998-01-23 Mitsubishi Electric Corp 半導体装置とその製造方法
KR100307287B1 (ko) * 1998-11-20 2001-12-05 윤종용 반도체장치의패드제조방법
US6245625B1 (en) * 1999-06-19 2001-06-12 United Microelectronics Corp. Fabrication method of a self-aligned contact window
CN1148788C (zh) * 1999-12-08 2004-05-05 三星电子株式会社 半导体器件中的自对准接触结构及其形成方法
KR100375218B1 (ko) * 2000-12-07 2003-03-07 삼성전자주식회사 반사 방지막 및 자기정렬 콘택 기술을 사용하는 반도체 소자의 제조 방법 및 그에 의해 제조된 반도체 소자
US6479355B2 (en) * 2001-02-13 2002-11-12 United Microelectronics Corp. Method for forming landing pad
DE10256936B3 (de) 2002-12-05 2004-09-09 Infineon Technologies Ag Verfahren zur Herstellung von selbstjustierten Kontaktierungen auf vergrabenen Bitleitungen

Also Published As

Publication number Publication date
CN1574282A (zh) 2005-02-02
US20040241974A1 (en) 2004-12-02
KR100541046B1 (ko) 2006-01-11
CN1319147C (zh) 2007-05-30
JP4717374B2 (ja) 2011-07-06
KR20040102310A (ko) 2004-12-04
JP2004356628A (ja) 2004-12-16
US7205232B2 (en) 2007-04-17
DE102004025925B4 (de) 2007-02-08

Similar Documents

Publication Publication Date Title
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE102004002659B4 (de) Halbleitervorrichtung mit einem Kontaktmuster und Herstellungsverfahren dafür
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE102004008773B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10310329B4 (de) Verfahren zur Herstellung einer integrierten Schaltungsvorrichtung, nach dem Verfahren hergestellte integrierte Schaltungsvorrichtung und Sicherungsbox
DE102010037093B4 (de) Halbleitervorrichtung mit vergrabenen Wortleitungen
DE69932472T2 (de) Halbleiter-Schmelzsicherung
DE102004021636B4 (de) Halbleitervorrichtung mit selbstausgerichtetem vergrabenem Kontaktpaar und Verfahren zum Ausbilden desselben
DE10206149C1 (de) Verfahren zur Herstellung von Kontakten
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE102004025925B4 (de) Verfahren zum Ausbilden einer selbstausgerichteten Kontaktstruktur in einem Halbleiterbauelement unter Verwendung einer Opfermaskenschicht
DE10296608B4 (de) Verfahren zum Herstellen einer Speicherzelle
DE10107125A1 (de) Verfahren zum Ausbilden von integrierten Schaltungsvorrichtungen durch selektives Ätzen einer Isolationsschicht, um die zu einem Halbleiterbereich benachbarte selbstausrichtende Kontaktfläche zu vergrößern, und dadurch ausgebildete integrierte Schaltungsvorrichtungen
DE4316503C2 (de) Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern
DE102020110366A1 (de) Vertikale Speichervorrichtungen
DE19925657B4 (de) Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE10122976A1 (de) Verfahren zum Ausbilden eines selbstjustierenden Kontakts und Herstellungsverfahren für eine Halbleitervorrichtung mit einem selbstjustierenden Kontakt
DE102004020938B3 (de) Verfahren zum Herstellen einer ersten Kontaktlochebene in einem Speicherbaustein
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE19860884A1 (de) Verfahren zur Herstellung eines Dram-Zellenkondensators
DE4232621C1 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
DE10223748B4 (de) Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung
DE10233195A1 (de) Halbleitervorrichtung mit Grabenisolierung und Verfahren zu deren Herstellung
DE10039185B4 (de) Halbleitervorrichtung mit Potential-Fuse, sowie Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right