DE10160961B4

DE10160961B4 - Verfahren zur Anlagenanpassung für einen Halbleiterherstellungsprozess

Info

Publication number: DE10160961B4
Application number: DE10160961A
Authority: DE
Inventors: Hung-Wen Chiou; Chia-Chun Tso
Original assignee: Promos Technologies Inc
Current assignee: Promos Technologies Inc
Priority date: 2001-07-26
Filing date: 2001-12-12
Publication date: 2007-06-14
Anticipated expiration: 2021-12-13
Also published as: US20030022399A1; US6586265B2; DE10160961A1

Abstract

Verfahren zur Ermittlung eines optimalen Prozessweges aus einer Mehrzahl von unterschiedlichen Prozesswegen für einen Halbleiterherstellungsprozess zur Bearbeitung von Waferlosen, wobei jeder Prozessweg durch die serielle Kombination von Prozessschritten gebildet wird und jeder Prozessschritt mit einer von mehreren möglichen Anlagen zur Waferbearbeitung durchgeführt wird, umfassend:
Bereitstellen eines Sollwerts T;
Ermitteln einer Gruppe von Testergebnissen für jedes Los mit Wafern, die über einen der Prozesswege bearbeitet wurden;
Berechnen eines Mittelwertes und einer Variation für jede Gruppe von Testergebnissen, wobei W(i, j) der Mittelwert und σ(i, j) die Variation eines Loses j der Wafer sind, die über den Prozessweg i bearbeitet wurden;
Bereitstellen von Gewichtswerten für die Waferlose, wobei R(i, j) der Gewichtswert für das Los j ist, das über den Prozessweg i bearbeitet wurde;
Berechnen von Abschätzungen für die Prozesswege, wobei die Abschätzung P(i) des Prozessweges i unter Verwendung der Wafer aus dem M0-ten bis zu dem...

Description

Hintergrund der Erfindung
Gebiet der Erfindung
Die vorliegende Erfindung betrifft ein Verfahren zur Anlagenanpassung für einen Halbleiterherstellungsprozess.
Beschreibung des Stands der Technik
Einer der entscheidendsten Faktoren für das Gelingen einer Massenproduktion ist die Ausbeute, die als das Verhältnis der Anzahl an qualitativ nicht zu beanstandenden Produkten zur Gesamtanzahl der Produkte definiert ist. Bei der Halbleiterherstellung sind die Produkte Wafer oder Chips und die entsprechende Waferausbeute und Chipausbeute ist entscheidend. Eine Verbesserung der Wafer- und Chipausbeute reduziert die Kosten und steigert die Produktionseffizienz, da die meisten Wafer oder Chips dem Qualitätsstandard entsprechen und nur wenige verschwendet werden. Daher trachten die Prozessingenieure danach, die Ausbeute zu verbessern.
Herkömmlicherweise wählen die Ingenieure zur Verbesserung der Ausbeute aus den verfügbaren Anlagen für jeden einzelnen Schritt oder jeden Vorgang im Herstellungsprozess ein Produkt, das sich im besten Zustand befindet. Die Kombination der ausgewählten Anlagen definiert jedoch nur einen möglicherweise aber nicht unbedingt optimalen Weg, da die Anlagen für jeden Schritt einzeln ausgewählt werden und eine Korrelation zwischen den Anlagen ignoriert wird.

In der DE 100 15 286 A1 wird ein Verfahren zum Analysieren von in einem Herstellungsprozess gewonnenen experimentellen Ergebnissen offenbart. Wechselwirkungen zwischen Steuervariablen auf einem gegebenen Prozessweg werden hierbei untersucht.

In der DE 44 46 966 A1 wird ein Informationssystem zur Produktionskontrolle offenbart, in dem Produkt- und Herstellungsdaten erfasst und mitttels einer Anzahl an Testprofilen analysiert werden.

Überblick über die Erfindung

Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Anlagenanpassung für einen Halbleiterherstellungsprozess bereitzustellen, wobei die Korrelation zwischen den Anlagen berücksichtigt wird, so dass ein vollständig optimierter Weg bzw. Prozessweg bereitgestellt wird.

Die vorliegende Erfindung stellt ein Verfahren zur Ermittlung eines optimalen Prozessweges aus einer Mehrzahl von unterschiedlichen Prozesswegen für einen Halbleiterherstellungsprozess zur Bearbeitung von Waferlosen, wobei jeder Prozessweg durch die serielle Kombination von Prozessschritten gebildet wird und jeder Prozessschritt mit einer von mehreren möglichen Anlagen zur Waferbearbeitung durchgeführt wird, umfassend:
Bereitstellen eines Sollwerts T;
Ermitteln einer Gruppe von Testergebnissen für jedes Los mit Wafern, die über einen der Prozesswege bearbeitet wurden;
Berechnen eines Mittelwertes und einer Variation für jede Gruppe von Testergebnissen, wobei W(i, j) der Mittelwert und σ(i, j) die Variation eines Loses j der Wafer sind, die über den Prozessweg i bearbeitet wurden;
Bereitstellen von Gewichtswerten für die Waferlose, wobei R(i, j) der Gewichtswert für das Los j ist, das über den Prozessweg i bearbeitet wurde;
Berechnen von Abschätzungen für die Prozesswege, wobei die Abschätzung P(i) des Prozessweges i unter Verwendung der Wafer aus dem M0-ten bis zu dem Mc-ten Los durch

gegeben ist, wobei k₁ und k₂ Gewichtswerte für die Differenz |W(i, j) – T| bzw. die Variation σ(i, j) sind; und
Auswählen des optimalen Prozesswegs in Abhängigkeit von den Abschätzungen, wobei der Prozessweg als der optimale Prozessweg ermittelt wird, der die kleinste Abschätzung aufweist.

Kurze Beschreibung der Zeichnungen

Die folgende detaillierte Beschreibung, die anhand von Beispielen gestaltet ist und die nicht beabsichtigt, die Erfindung lediglich auf die hierin beschriebenen Ausführungsformen zu beschränken, kann am besten in Verbindung mit den begleitenden Zeichnungen nachvollzogen werden; es zeigen:

1 eine Blockansicht, die eine Vorrichtung zur Anlagenanpassung für einen Halbleiterherstellungsprozess zeigt;

2 ein Flussdiagramm, das ein Verfahren zur Anlagenanpassung für einen Halbleiterherstellungsprozess gemäß einer erfindungsgemäßen Ausführungsform zeigt.

Detaillierte Beschreibung der Erfindung
In der nachfolgend beschriebenen erfindungsgemäßen Ausführungsform umfasst ein Herstellungsprozess vier Schritte S1, S2, S3 und S4. Die verfügbaren Anlagen für die Schritte S1, S2, S3 und S4 sind jeweils TL(1, 1) TL(1, 2) und TL(2, 1), TL(2, 2), TL(2, 3), TL(2, 4) und TL(3, 1), TL(3, 2) und TL(4, 1), TL(4, 2), TL(4, 3). Dies sind 48 (2 × 4 × 2 × 3) verfügbare Prozesswege L.
1 ist eine Blockansicht, die eine Vorrichtung zur Anlagenanpassung für einen Halbleiterherstellungsprozess zeigt.
Ein Waferakzeptanztestgerät 13 führt Waferakzeptanzteste an Losen von Wafern aus, die durch die 48 Prozesswege L bearbeitet sind. Es wird eine Gruppe aus Testergebnissen für jedes Waferlos erhalten. Die Speichereinrichtung 12 speichert die Testergebnisse der Waferlose, die entsprechend den Prozesswegen, durch die die Wafer bearbeitet sind, gekennzeichnet sind.
Eine Verarbeitungseinrichtung 11 erhält die Testergebnisse aus Speichereinrichtung 12 und berechnet einen Mittelwert W und eine Variation σ der Testergebnisse für jedes Waferlos. Ferner wird ein Gewichtswert R durch die Bearbeitungseinrichtung 11 für jedes Los bereitgestellt. Die Gewichtswerte R werden durch eine exponentielle Gewichtung mit aktualisiertem Mittelwert auf der Grundlage der Lose ermittelt. Die Speichereinrichtung 12 speichert ferner jeden Mittelwert W und die Variationen σ.
Es wird ein Sollwert T bereitgestellt und zu der Bearbeitungseinrichtung 11 geleitet. Der Sollwert T ist der erwartete Wert des Testergebnisses des verarbeiteten Wafers.
Anschließend wird eine Abschätzung P für jeden Prozessweg L mittels der Bearbeitungseinrichtung 11 berechnet. Die Abschätzung bzw. der Abschätzwert P(i) des Prozessweges i L(i) ist,
wobei j der Index für die Lose, die durch den Prozessweg L(i) bearbeitet sind, Mc das letzte Los, M0 das erste Los, R(i, j) der Gewichtswert des Loses j, das durch den Prozessweg L(i) bearbeitet ist, W(i, j) der Mittelwert der Testergebnisse des Loses j, das durch den Prozessweg L(i) bearbeitet ist und σ(i, j) die Variation der Testergebnisse des Loses j, das durch den Prozessweg L(i) bearbeitet ist, repräsentiert.
Schließlich werden die Abschätzungen P der Prozesswege L auf der Anzeige 14 dargestellt. Der Ingenieur wählt einen Prozessweg mit der kleinsten Abschätzung aus, der die erste Wahl zur Erreichung des Sollwerts ist.
Ferner führt das Waferakzeptanztestgerät 13 weiterhin die Testvorgänge für die folgenden Waferlose durch, so dass mehrere Testergebnisse in der Speichereinrichtung 12 gespeichert werden und die Abschätzungen P der Prozesswege L ständig aktualisiert werden.
In der Ausführungsform haben die Differenz ⌊|W(i, j) – T|⌋ und die Variation σ(i, j) eine gleiche Gewichtung. Sie können jedoch auch unterschiedliche Gewichtungen k1 und k2 für eine spezielle Abschätzung aufweisen, was bedeutet, dass die Abschätzung P(i) des Prozessweges i L(i) gleich
ist. Ferner ist die Gewichtung R(i, j) ein zeitabhängiger Parameter und steigt mit der Ordnungszahl des Loses an.
2 ist ein Flussdiagramm, das ein Verfahren zur Anlagenanpassung für einen Halbleiterherstellungsprozess gemäß einer erfindungsgemäßen Ausführungsform zeigt.
In der hier beschriebenen erfindungsgemäßen Ausführungsform umfasst ein Herstellungsprozess vier Schritte S1, S2, S3 und S4. Die verfügbaren Anlagen für die Schritte S1, S2, S3 und S4 sind jeweils TL(1, 1), TL(1, 2) und TL(2, 1) TL(2, 2), TL(2, 3), TL(2, 4) und TL(3, 1), TL(3, 2) und TL(4, 1), TL(4, 2), TL(4, 3). Somit sind 48 (2 × 4 × 2 × 3) Prozesswege L verfügbar.
Im Schritt 21 werden Waferakzeptanztestvorgänge der Lose mit Wafern, die durch die 48 Prozesswege L bearbeitet sind, ausgeführt. Eine Gruppe mit Testergebnissen für jedes Waferlos wird ermittelt. Die Testergebnisse der Waferlose, die entsprechend dem Prozessweg gekennzeichnet sind, durch den die Wafer bearbeitet werden, werden gespeichert.
Im Schritt 22 wird ein Mittelwert W und eine Variation σ der Testergebnisse für jedes Waferlos ermittelt. Ferner wird eine Gewichtung R für jedes Los bereitgestellt. Die Gewichtungen R werden durch exponentielles Gewichten mit aktualisiertem Durchschnittswert auf der Grundlage der Lose erhalten. Jeder Mittelwert W und jede Variation _σ werden ebenso gespeichert.
Im Schritt 23 wird ein Sollwert T bereitgestellt, der der erwartete Wert des Testergebnisses des bearbeiteten Wafers ist.
Im Schritt 24 wird eine Abschätzung P für jeden Prozessweg L berechnet. Die Abschätzung P(i) des Prozessweges i L(i) ist
wobei j der Index der Lose, die durch den Pfad L(i) bearbeitet sind, Mc das letzte Los, M0 das erste Los, R(i, j) die Gewichtung des Loses j, das durch den Prozessweg L(i) bearbeitet ist, W(i, j) der Mittelwert der Testergebnisse des Loses j, das durch den Prozessweg L(i) bearbeitet ist, und σ(i, j) die Variation der Testergebnisse des Loses j, das durch den Prozessweg L(i) bearbeitet ist, repräsentiert.
Schließlich werden im Schritt 25 die Abschätzungen P der Prozesswege L aufgeführt. Die Ingenieure wählen einen Prozessweg mit dem kleinsten Abschätzwert bzw. mit der kleinsten Abschätzung aus, der die erste Wahl für das Erreichen des Sollwerts ist.
Ferner werden die Testvorgänge für die folgenden Waferlose ausgeführt, so dass mehrere Testergebnisse erzeugt werden und die Abschätzungen P der Prozesswege L ständig aktualisiert werden.
Zusammenfassend kann gesagt werden, dass die vorliegende Erfindung ein Anlagenanpassverfahren bereitstellt, wobei die Waferakzeptanztestergebnisse in einer ständig aktualisierten Datenbank gespeichert werden, und es wird eine Gewichtung jedem Waferlos zugeordnet und die Leistungsfähigkeit der verfügbaren Prozesswege wird statistisch abgeschätzt bzw. ermittelt, indem die Datenbank verwendet wird. Somit wird eine quantitative Abschätzung für die Anlagenanpassung für einen Halbleiterherstellungsprozess bereitgestellt.
Obwohl die Erfindung anhand von Beispielen und hinsichtlich der bevorzugten Ausführungsform beschrieben worden ist, ist es selbstverständlich, dass die Erfindung nicht auf die offenbarten Ausführungsformen beschränkt ist. Im Gegenteil, es ist beabsichtigt, diverse Modifikationen und ähnliche Ausführungsformen, die für den Fachmann offensichtlich sind, abzudecken. Daher ist der Schutzbereich der angefügten Patentansprüche in der breitestmöglichen Interpretation zu sehen, so dass alle derartigen Modifikationen und ähnlichen Ausführungsformen mit eingeschlossen sind.

Claims

Verfahren zur Ermittlung eines optimalen Prozessweges aus einer Mehrzahl von unterschiedlichen Prozesswegen für einen Halbleiterherstellungsprozess zur Bearbeitung von Waferlosen, wobei jeder Prozessweg durch die serielle Kombination von Prozessschritten gebildet wird und jeder Prozessschritt mit einer von mehreren möglichen Anlagen zur Waferbearbeitung durchgeführt wird, umfassend: Bereitstellen eines Sollwerts T; Ermitteln einer Gruppe von Testergebnissen für jedes Los mit Wafern, die über einen der Prozesswege bearbeitet wurden; Berechnen eines Mittelwertes und einer Variation für jede Gruppe von Testergebnissen, wobei W(i, j) der Mittelwert und σ(i, j) die Variation eines Loses j der Wafer sind, die über den Prozessweg i bearbeitet wurden; Bereitstellen von Gewichtswerten für die Waferlose, wobei R(i, j) der Gewichtswert für das Los j ist, das über den Prozessweg i bearbeitet wurde; Berechnen von Abschätzungen für die Prozesswege, wobei die Abschätzung P(i) des Prozessweges i unter Verwendung der Wafer aus dem M0-ten bis zu dem Mc-ten Los durch
gegeben ist, wobei k₁ und k₂ Gewichtswerte für die Differenz |W(i, j) – T| bzw. die Variation σ(i, j) sind; und Auswählen des optimalen Prozesswegs in Abhängigkeit von den Abschätzungen, wobei der Prozessweg als der optimale Prozessweg ermittelt wird, der die kleinste Abschätzung aufweist.
Verfahren nach Anspruch 1, wobei jedes Testergebnis ein Mittelwert von Ergebnissen ist, die durch Ausführen eines Waferakzeptanztestes eines Waferloses ermittelt werden, das über einen der Prozesswege bearbeitet worden ist.
Verfahren nach Anspruch 2, wobei jede Variation eine Variation von Ergebnissen ist, die durch Ausführen eines Waferakzeptanztestes eines Waferloses erhalten werden, das über einen der Prozesswege bearbeitet worden ist.
Verfahren nach Anspruch 1, wobei k₁ = k₂ = 1.
Verfahren nach Anspruch 1, wobei k₁ ≠ k₂.
Verfahren nach Anspruch 1, wobei die Gewichtswerte R(i, j) mit der Ordnungszahl der Waferlose anwachsen.