[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE10051890A1 - Halbleiterwaferteilungsverfahren - Google Patents

Halbleiterwaferteilungsverfahren

Info

Publication number
DE10051890A1
DE10051890A1 DE10051890A DE10051890A DE10051890A1 DE 10051890 A1 DE10051890 A1 DE 10051890A1 DE 10051890 A DE10051890 A DE 10051890A DE 10051890 A DE10051890 A DE 10051890A DE 10051890 A1 DE10051890 A1 DE 10051890A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
lines
along
wafer
masking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10051890A
Other languages
English (en)
Inventor
Kazuma Sekiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of DE10051890A1 publication Critical patent/DE10051890A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Ein Halbleiterwaferteilungsverfahren zum Teilen eines Halbleiterwafers, an dessen Flächenseite viele rechteckige Bereiche abgegrenzt sind durch die Linien, welche in einem Gittermuster angeordnet sind, entlang der Linien, um jeden der vielen rechteckigen Bereiche in einen Halbleiterchip umzuwandeln. In diesem Verfahren wird ein Abdeckmittel an der Oberseite des Halbleiterwafers ausgebildet. Dann wird das Abdeckmittel physikalisch entfernt in Bereichen, welche sich entlang der Linien erstrecken. Dann wird ein Ätzvorgang auf den Halbleiterwafer angewendet, um den Halbleiterwafer entlang der Linien zu ätzen.

Description

Gebiet der Erfindung
Diese Erfindung bezieht sich auf ein Halbleiterwafer- bzw. -plättchen- bzw. - scheiben- bzw. -chipteilungsverfahren zum Teilen bzw. Aufteilen eines Halbleiterwafers bzw. -plättchens bzw. -scheibe bzw. -chips, insbesondere eines dünnen Halbleiterwafers, in viele Halbleiterchips. Insbesondere bezieht sich die Erfindung auf ein Halbleiterwaferteilungsverfahren zum Teilen eines Halbleiterwafers entlang Linien bzw. Straßen, welche angeordnet sind in einer Gitter- bzw. Rasterform an der Ober- bzw. Flächenseite des Halbleiterwafers, in viele Halbleiterchips.
Beschreibung des Stands der Technik
Wie dem Fachmann wohl bekannt ist, erfordert die Produktion einer Halbleitervorrichtung, daß ein fast scheibenförmiger Halbleiterwafer in viele rechteckige Halbleiterchips geteilt wird. In einem Gittermuster angeordnete Linien bzw. Straßen sind vorhanden an der Ober- bzw. Flächenseite des Halbleiterwafers und diese Linien grenzen viele rechteckige Bereiche ab. In jedem dieser rechteckigen Bereiche ist ein Schaltkreis bzw. Kreis angeordnet. Der Halbleiterwafer wird entlang der Linien geteilt, wodurch jeder der vielen rechteckigen Bereiche in einen Halbleiterchip ausgebildet wird.
Ein typisches Verfahren zum Teilen des Halbleiterwafers entlang der Linien ist die Verwendung eines Plättchenschneiders. Ein Plättchenschneider weist eine scheibenförmige rotierende Klinge bzw. Schneide auf, welche entlang der Linien relativ bewegt wird, um den Halbleiterwafer entlang der Linien zu schneiden. Unlängst wurde oft ein sehr dünner (z. B. 50 µm oder weniger) Halbleiterwafer verwendet. Wenn der Halbleiterwafer dünn ist, beinhaltet das Halbleiterwaferteilungsverfahren, unter Verwendung eines Plättchenschneiders, die folgenden Probleme: Wenn der dünne Halbleiterwafer mit der rotierenden Klinge geschnitten wird, neigt eine winzige Kerbe bzw. Scharte in der geschnittenen Kante bzw. Rand aufzutreten und neigt Spannung bzw. Belastung bzw. Beanspruchung in dem geschnittenen Rand- bzw. Kantenabschnitt zu verbleiben. Solch eine Kerbe und/oder Spannung kann die Stärke des resultierenden Halbleiterchips vermindern. Auch wenn eine externe Kraft oder thermaler Schock, welche auf den Halbleiterchip wirken, relativ klein sind, kann der Halbleiter gebrochen werden.
Ein Verfahren zum Teilen eines Halbleiterwafers durch Ätzen anstatt des Schneidens mit einer rotierenden Klinge wurde ebenfalls vorgeschlagen. Bei diesem Teilungsverfahren wird ein Photolack bzw. -resist an der Flächenseite des Halbleiterwafers ausgebildet. Dann wird der Photolack entlang Linien Licht ausgesetzt und der Photolack wird entlang der Linien entfernt. Dann wird der Halbleiterwafer einem Ätzvorgang unterzogen, wodurch der Halbleiterwafer selektiv entlang der Linien geätzt wird. Die Folge ist, daß der Halbleiterwafer entlang der Linien geteilt wird. Gemäß dieses Verfahrens kann eine winzige Kerbe und/oder Spannung vermieden werden. Jedoch benötigt dieses Verfahren, daß eine Photomaske zum Belichten des Photolacks entlang der Linien bereitgehalten werden muß für jeden der verschiedenen Halbleiterwafer. Aus diesem und anderen Gründen sind die Ausgaben für das Teilen des Halbleiterwafers sehr hoch. Wenn ein Muster, welches aus einer Substanz ausgebildet wird, welche im wesentlichen nicht geätzt werden kann, an die Linien aufgebracht bzw. hergestellt wird, hemmt solch ein Muster das Ätzen entlang der Linien. Dies macht es unmöglich, ein Teilungsverfahren, welches Ätzen verwendet, anzuwenden. In dem Fall, in dem der Halbleiterwafer z. B. aus Silizium hergestellt ist, wenn ein Muster, welches aus einem Metall wie Kupfer oder Aluminium ausgebildet ist, vorhanden ist an den Linien, kann ein Ätzvorgang, welcher exklusiv ist zu Silizium, nicht das Metall, welches das Muster ausbildet, ätzen.
Zusammenfassung der Erfindung
Eine Hauptaufgabe der vorliegenden Erfindung ist es, ein neues und verbessertes Verfahren bereitzustellen, welches einen Halbleiterwafer bzw. -plättchen bzw. - scheibe bzw. -chip produzieren kann durch Teilen eines Halbleiterwafers entlang Linien bzw. Straßen, welches keine winzige Kerbe und/oder Spannung bewirkt, um die Stärke des resultierenden Halbleiterchips zu vermindern, und ohne eine relativ teuere Photomaske zu benötigen.
Eine andere Aufgabe der Erfindung ist es, ein neues und verbessertes Verfahren bereitzustellen, welches einen Halbleiterwafer wie benötigt aufteilen kann, sogar wenn ein Muster, welches ausgebildet wird, aus einer Substanz, die nicht geätzt werden kann, an den Linien vorhanden ist.
Um die Hauptaufgabe zu erfüllen, führt die vorliegende Erfindung einen einzigartigen physikalischen Entfernungsschritt des physikalischen Entfernens eines Lacks bzw. Resists durch, welcher an der Ober- bzw. Flächenseite eines Halbleiterwafers bzw. - plättchens bzw. -scheibe bzw. -chips ausgebildet worden ist, in Bereichen, welche sich entlang Linien bzw. Straßen erstrecken.
Als ein Halbleiterwaferteilungsverfahren zum Erreichen der Hauptaufgabe, stellt die Erfindung ein Halbleiterwafer- bzw. -plättchen- bzw. -scheiben- bzw. - chipteilungsverfahren bereit zum Teilen eines Halbleiterwafers bzw. -plättchens bzw. -scheibe bzw. -chips, an dessen Flächen- bzw. Oberseite viele rechteckige Bereiche abgegrenzt sind durch Linien, welche in einem Raster- bzw. Gittermuster angeordnet sind, entlang der Linien, um jeden der vielen rechteckigen Bereiche in einen Halbleiterchip umzuwandeln, umfassend:
einen Maskierungs- bzw. Abdeckschritt des Ausbildens eines Abdecklacks bzw. Resists bzw. Abdeckmittels an der Oberseite eines Halbleiterwafers;
einen physikalischen Entfernungsschritt des physikalischen Entfernens des Abdeckmittels in Bereichen, welche sich entlang der Linien erstrecken, nach dem Maskierungsschritt; und
einen Ätzschritt des Anwendens eines Ätzverfahrens auf den Halbleiterwafer nach dem physikalischen Entfernungsschritt, um den Halbleiterwafer entlang der Linien zu ätzen.
In dem physikalischen Entfernungsschritt ist es bevorzugt, das Abdeckmittel entlang der Linien zu schneiden durch eine scheibenförmige rotierende Klinge bzw. Schneide. Die verbleibende Aufgabe wird erreicht durch Entfernen nicht nur des Abdeckmittels, sondern ebenfalls eines Musters, welches ausgebildet wird aus einer Substanz, die nicht geätzt werden kann, in den Bereichen, welche sich entlang der Linien erstrecken, in dem physikalischen Entfernungsschritt. In einer bevorzugten Ausführungsform weist der Halbleiterwafer eine Dicke von 50 µm oder weniger auf, und das Abdeckmittel weist eine Dicke von 5 bis 15 µm auf.
Kurze Beschreibung der Zeichnungen
Fig. 1 ist eine perspektivische Ansicht, welche eine Anordnung zeigt, einschließlich eines Halbleiterwafers, welcher durch ein Halbleiterwaferteilungsverfahren in Übereinstimmung mit der vorliegenden Erfindung geteilt werden soll;
Fig. 2 ist eine teilweise Schnittansicht, welche ein Abdeckmittel zeigt, welches an der Oberseite des Halbleiterwafers ausgebildet ist;
Fig. 3 ist eine teilweise Schnittansicht, welche ein Beispiel für ein Verfahren zum physikalischen Entfernen des Abdeckmittels, welches an der Oberseite des Halbleiterwafers ausgebildet worden ist, zeigt in Bereichen, welche sich entlang Linien erstrecken; und
Fig. 4 ist eine teilweise Schnittansicht, welche den Halbleiterwafer zeigt, der durch Ätzen entlang der Linien geteilt wurde.
Detaillierte Beschreibung der bevorzugten Ausführungsformen
Bevorzugte Ausführungsformen des Halbleiterwaferteilungsverfahrens der vorliegenden Erfindung werden detaillierter beschrieben durch Bezugnahme auf die begleitenden Zeichnungen.
Fig. 1 zeigt eine Halbleiterwafer- bzw. -plättchen- bzw. -scheiben- bzw. - chipanordnung 2, welche beinhaltet einen Rahmen 6 und ein Montierband bzw. - Streifen 8 zusammen mit einem Halbleiterwafer bzw. -scheibe bzw. -plättchen bzw. - chip 4, der durch das Teilungsverfahren der Erfindung geteilt werden soll. Der Halbleiterwafer 4 einer wohlbekannten Form an sich ist scheibenförmig als ein Ganzes und seine äußere peripherale Kante bzw. Rand beinhaltet einen bogenförmigen Hauptabschnitt 10 und einen relativ kurzen linearen Abschnitt 12, welcher Orientierungsebene bzw. -flachheit genannt wird. Das Teilungsverfahren der Erfindung kann angewendet werden auf einen beliebigen Halbleiterwafer. Jedoch ist der Halbleiterwafer 4, auf welchen das Teilungsverfahren der Erfindung vorzugsweise angewendet wird, relativ dünn und weist eine Dicke von z. B. 50 µm oder weniger auf. Viele Linien bzw. Straßen 14, welche angeordnet sind in einer Gitter- bzw. Rasterform, sind angeordnet an der Flächenseite des Halbleiterwafers 4 und diese Linien 14 grenzen viele rechteckige Bereiche 16 ab. Ein benötigter Schaltkreis bzw. Kreis (nicht gezeigt) wird ausgebildet in jedem der rechteckigen Bereiche 16. Wie später detailliert beschrieben wird, wird der Halbleiterwafer 4 entlang der Linien 14 geteilt, um jeden der rechteckigen Bereiche 16 in einen Halbleiterchip umzuwandeln. Der Rahmen 6 in der Anordnung 2 wird ausgebildet aus einem Kunststoff- oder metallischen Plattenmaterial und weist eine kreisförmige Montieröffnung 18 mit einem relativ großen Durchmesser in der Mitte davon auf. Das Montierband 8, welches sich über die Montieröffnung 18 des Rahmens 6 erstreckt, ist gebondet an die bzw. verbunden mit der Hinterseite des Rahmens 6 und die Hinterseite des Halbleiterwafers 4 bzw. haftet daran, wodurch der Halbleiterwafer 4 in die Montieröffnung 8 des Rahmens 6 montiert wird. Das Montierband 8 kann ausgebildet sein aus einem geeigneten Kunststoffband.
Fig. 2 bis 4 zeigen schematisch eine bevorzugte Ausführungsform eines Halbleiterwaferteilungsverfahrens gemäß der Erfindung. In dem Halbleiterwaferteilungsverfahren der Erfindung wird als erstes ein Maskier- bzw. Abdeckschritt ausgeführt. In dem Maskierschritt, wie gezeigt in Fig. 2, wird ein Abdecklack bzw. Resist bzw. Abdeckmittel 20 an der Flächen- bzw. Oberseite des Halbleiterwafers 4 in der Halbleiterwaferanordnung 2 ausgebildet. Wichtigerweise weist das Abdeckmittel 20 die Eigenschaft auf, daß er nicht geätzt wird während eines Ätzschritts, welcher später ausgeführt wird. Das Abdeckmittel 20 kann ausgebildet sein aus einem geeigneten polymerischen Material, welches dem Fachmann wohl bekannt ist. Die Dicke des Abdeckmittels 20 ist vorzugsweise etwa 5 bis 15 µm. Solch ein Abdeckmittel 20 kann vorzugsweise ausgebildet werden durch Verwendung einer Schleudergießvorrichtung (engl.: spin coater) (nicht gezeigt), welche an sich wohlbekannt ist. In dem Maskierungsschritt, unter Verwendung der Schleudergießvorrichtung, wird der Halbleiterwafer 4 durch Vakuum an ein rotierendes Spannfutter der Schleudergießvorrichtung angezogen. Während das rotierende Spannfutter bzw. Futter mit einer hohen Geschwindigkeit gedreht wird, wird eine Lösung, welche ein Material für das Abdeckmittel enthält, tropfenweise auf die Flächenseite des Halbleiterwafers 4 aufgetragen, um eine Beschichtung bzw. Überzug der Lösung an der Flächenseite des Halbleiterwafers 4 auszubilden. Anstatt des Schleudergießverfahrens, unter Verwendung der Schleudergießvorrichtung, können andere Verfahren, wie Walzenstreichverfahren zum Beschichten der Lösung durch eine Walze verwendet werden, um das Abdeckmittel 20 auszubilden. In dem Halbleiterwaferteilungsverfahren der Erfindung ist es wichtig, daß ein physikalischer Entfernungsschritt ausgeführt wird nach dem Maskiertritt. In dem physikalischen Entfernungsschritt, wie gezeigt in Fig. 3, wird das Abdeckmittel 20 teilweise entfernt in Bereichen, welche sich entlang der Linien 14, die an der Flächenseite des Halbleiterwafers 4 angeordnet sind, erstrecken. Die Entfernung des Abdeckmittels 20 wird physikalisch durchgeführt. In einem bevorzugten physikalischen Entfernungsverfahren, wird sein Entfernen ausgeführt mit der Verwendung eines an sich wohlbekannten Plättchenschneiders bzw. Schneideinrichtung (engl.: dicer), welcher eine scheibenförmige rotierende Klinge bzw. Schneide 22 aufweist, welche vorzugsweise Diamantenkörner enthält (nur ein Teil der scheibenförmigen rotierenden Klinge 20 des Plättchenschneiders ist in Fig. 3 gezeigt). In dem physikalischen Entfernungsverfahren, welches den Plättchenschneider verwendet, wird ein unteres Ende der rotierenden Klinge 22 positioniert durch eine vorbestimmte Schneidtiefe d unter der Flächenseite des Abdeckmittels 20. Wenn die rotierende Klinge 22 mit einer hohen Geschwindigkeit rotiert wird, werden die rotierende Klinge 22 und der Halbleiterwafer 4 relativ zueinander entlang der Linien 14 bewegt. Somit wird das Abdeckmittel 20 mit der rotierenden Schneidklinge 22 entlang der Linien 14 geschnitten. Die Schneidtiefe d kann gesetzt werden, um im wesentlichen gleich zu sein wie die Dicke des Abdeckmittels 20 (entsprechend wird das Abdeckmittel 20 entlang seiner gesamten Dicke geschnitten, während der Halbleiterwafer 4 selber im wesentlichen nicht geschnitten wird). Alternativ kann die Schneidtiefe d ein wenig größer gesetzt werden als die Dicke des Abdeckmittels 20 (entsprechend wird das Abdeckmittel 20 über seine gesamte Dicke geschnitten und der Halbleiterwafer 4 selber weist ebenfalls einen leichten in seiner Oberfläche ausgebildeten Schnitt auf). Eine Schneidbreite w kann gesetzt werden, um im wesentlichen dieselbe zu sein oder ein wenig kleiner als die Breite der Linie 14.
Wenn ein Muster, welches ausgebildet ist aus einer Substanz, die nicht geätzt werden kann durch einen später beschriebenen Ätzvorgang, z. B. Kupfer oder Aluminium, vorhanden ist an den Linien 14, welche auf der Flächenseite des Halbleiterwafers 4 angeordnet sind, ist es notwendig, während des physikalischen Entfernungsschritts sowohl dieses Muster als auch das Abdeckmittel 20 in Bereichen, welche sich entlang der Linien 14 erstrecken, zu entfernen.
In dem physikalischen Entfernungsschritt besteht keine Notwendigkeit, das Abdeckmittel 20 zu schneiden in den Bereichen, welche sich entlang der Linien 14 erstrecken. Somit ist es wichtig, die rotierende Klinge 22 und die Linien 14 ausreichend präzise auszurichten. Wenn das Abdeckmittel 20 so undurchsichtig bzw. trübe ist, daß die Linie 14 nicht erfaßt werden kann mit einem herkömmlichen optischen System, ist es möglich, die Linie 14 mit einem optischen System zu erfassen, welches infrarote Strahlung verwendet und die rotierende Klinge 22 und die Linie 14 auszurichten.
Nach dem oben beschriebenen physikalischen Entfernungsschritt wird ein Ätzschritt durchgeführt. Während des Ätzschritts wird der Halbleiterwafer 4 geätzt in Bereichen, in denen das Abdeckmittel 20 teilweise entfernt ist entsprechend in Bereichen, welche sich entlang der Linien 14 erstrecken, wie in Fig. 4 gezeigt. Die Ätztiefe des Halbleiterwafers 4 kann im wesentlichen dieselbe sein wie die Dicke des Halbleiterwafers 4 (somit wird der Halbleiterwafer 4 entlang der Linien 14 geteilt), wie gezeigt in Fig. 4. Auch wenn der Halbleiterwafer 4 entlang der Linien 14 geteilt wird, wird die Halbleiterwaferanordnung 2 integral zurückgehalten, da das Montierband 8 an die Hinterseite des Halbleiterwafers 4 angebracht ist. Wenn gewünscht, können anstatt des Ätzens des Halbleiterwafers 4 über seine gesamte Dicke nicht geätzte Regionen übriggelassen werden durch eine geringe Dicke neben bzw. hinter der Hinterseite. In diesem Fall wird eine leichte Biegekraft später auf den Halbleiterwafer 4 bewirkt entlang der Linien 14, um die verbleibenden nicht geätzten Regionen zu brechen. Auf diese Weise kann der Halbleiterwafer 4 geteilt werden.
Gemäß der Erfahrung des Erfinders der vorliegenden Erfindung, wenn ein leichter Schnitt ausgebildet wird in der Flächenseite des Halbleiterwafers 4 selber während des physikalischen Entfernungsschritts, kann einige Spannung bzw. Belastung bewirkt werden auf den Halbleiterwafer 4 aufgrund dieses Schnitts. Jedoch wird solch eine Belastung eliminiert durch Ausführung des Ätzschritts.
Der Ätzschritt kann ausgeführt werden durch ein an sich wohlbekanntes Ätzverfahren. Es kann Naßätzen sein, welches das Auftragen eines Ätzmittels (z. B. eine Mischung von Flußsäure bzw. Fluorwasserstoffsäure und Salpetersäure oder eine Lösung von Kaliumhydroxid für den aus Silizium hergestellten Halbleiterwafer) auf den Halbleiterwafer 4 beinhaltet. Anstelle dieses nassen Verfahrens kann Trockenätzen angenommen werden, wie Plasmaätzen, welches aktive Partikel in einem Plasma verwendet, durch Anwenden eines hochfrequenten elektrischen Feldes auf ein Gas, oder Sputter- bzw. Bestäubungsätzen, wobei beschleunigte Ionen verwendet werden.
Nachdem der Ätzschritt beendet ist, werden die daraus resultierenden individuellen rechteckigen Bereiche 16 des Halbleiterwafers 4 von dem Montierband 8 gelöst. Dann oder vor ihrem Ablösen, wird ein geeignetes Liquid bzw. Flüssigkeit verwendet, um das Abdeckmittel 20, welches vorhanden ist an der Flächen- bzw. Oberseite der einzelnen rechteckigen Bereiche 16 des Halbleiterwafers 4, chemisch oder durch Niedrigtemperaturverbrennung zu entfernen. Auf diese Weise werden viele Halbleiterchips hergestellt.

Claims (5)

1. Halbleiterwafer- bzw. -plättchen- bzw. -scheiben- bzw. -chipteilungsverfahren zum Teilen eines Halbleiterwafers bzw. -plättchens bzw. -scheibe bzw. - chips, an dessen Oberseite viele rechteckige Bereiche begrenzt sind durch Straßen bzw. Linien, welche in einem Gitter- bzw. Rastermuster angeordnet sind, entlang der Linien, um jeden der vielen rechteckigen Bereiche in einen Halbleiterchip umzuwandeln, umfassend:
einen Maskier- bzw. Abdeckschritt des Ausbildens eines Abdecklacks bzw. Resists bzw. Abdeckmittels an der Flächenseite des Halbleiterwafers;
einen physikalischen Entfernungsschritt des physikalischen Entfernens des Abdeckmittels in Bereichen, welche sich entlang der Linien erstrecken, nach dem Maskierschritt; und
einen Ätzschritt des Anwendens eines Ätzverfahrens auf den Halbleiterwafer nach dem physikalischen Entfernungsschritt, um den Halbleiterwafer entlang der Linien zu ätzen.
2. Verfahren gemäß Anspruch 1, wobei: in dem physikalischen Entfernungsschritt das Abdeckmittel entlang der Lini­ en geschnitten wird durch eine scheibenförmige rotierende Klinge bzw. Schneide.
3. Verfahren gemäß Anspruch 1, wobei: ein Muster, welches ausgebildet ist aus einer Substanz, welche im wesentli­ chen nicht geätzt werden kann durch den Ätzvorgang, vorhanden ist an den Linien, und nicht nur das Abdeckmittel aber ebenfalls das Muster entfernt wird in den Bereichen, welche sich entlang der Linien erstrecken, in dem physikalischen Entfernungsschritt.
4. Verfahren gemäß Anspruch 1, wobei: der Halbleiterwafer eine Dicke von 50 µm oder weniger aufweist.
5. Verfahren gemäß Anspruch 1, wobei: das Abdeckmittel eine Dicke von 5 bis 15 µm aufweist.
DE10051890A 1999-10-26 2000-10-19 Halbleiterwaferteilungsverfahren Ceased DE10051890A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30385299A JP4387007B2 (ja) 1999-10-26 1999-10-26 半導体ウェーハの分割方法

Publications (1)

Publication Number Publication Date
DE10051890A1 true DE10051890A1 (de) 2001-07-12

Family

ID=17926082

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10051890A Ceased DE10051890A1 (de) 1999-10-26 2000-10-19 Halbleiterwaferteilungsverfahren

Country Status (6)

Country Link
US (1) US6465158B1 (de)
JP (1) JP4387007B2 (de)
KR (1) KR100588412B1 (de)
DE (1) DE10051890A1 (de)
SG (1) SG106591A1 (de)
TW (1) TW475241B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016219811B4 (de) 2015-10-13 2024-02-15 Disco Corporation Waferbearbeitungsverfahren

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US20060091126A1 (en) * 2001-01-31 2006-05-04 Baird Brian W Ultraviolet laser ablative patterning of microstructures in semiconductors
JP2003197569A (ja) * 2001-12-28 2003-07-11 Disco Abrasive Syst Ltd 半導体チップの製造方法
CN1515025A (zh) * 2002-02-25 2004-07-21 ������������ʽ���� 半导体片的分割方法
JP2003257896A (ja) * 2002-02-28 2003-09-12 Disco Abrasive Syst Ltd 半導体ウェーハの分割方法
WO2003090258A2 (en) * 2002-04-19 2003-10-30 Xsil Technology Limited Laser machining
JP2004098245A (ja) * 2002-09-11 2004-04-02 Tokyo Electron Ltd 基板処理方法
KR100479650B1 (ko) * 2003-04-10 2005-04-07 주식회사 다윈 엇배열 디자인 구조를 갖는 웨이퍼 및 이를 이용한반도체패키지 제조방법
KR20050029645A (ko) * 2003-09-23 2005-03-28 삼성전기주식회사 샌드 블래스트를 이용한 사파이어 웨이퍼의 분할 방법
KR100550857B1 (ko) * 2003-09-23 2006-02-10 삼성전기주식회사 드라이 에칭을 이용한 사파이어 웨이퍼의 분할 방법
US7281535B2 (en) * 2004-02-23 2007-10-16 Towa Intercon Technology, Inc. Saw singulation
US7804043B2 (en) * 2004-06-15 2010-09-28 Laserfacturing Inc. Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser
JP4733934B2 (ja) * 2004-06-22 2011-07-27 株式会社ディスコ ウエーハの加工方法
JP2006173462A (ja) * 2004-12-17 2006-06-29 Disco Abrasive Syst Ltd ウェーハの加工装置
JP2006294807A (ja) * 2005-04-08 2006-10-26 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2006294913A (ja) * 2005-04-12 2006-10-26 Disco Abrasive Syst Ltd ウェーハの分割方法
JP4275095B2 (ja) * 2005-04-14 2009-06-10 パナソニック株式会社 半導体チップの製造方法
US7494900B2 (en) * 2006-05-25 2009-02-24 Electro Scientific Industries, Inc. Back side wafer dicing
JP2008159985A (ja) * 2006-12-26 2008-07-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2008307646A (ja) * 2007-06-15 2008-12-25 Disco Abrasive Syst Ltd 切削装置
US8642448B2 (en) 2010-06-22 2014-02-04 Applied Materials, Inc. Wafer dicing using femtosecond-based laser and plasma etch
US9105705B2 (en) 2011-03-14 2015-08-11 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8946058B2 (en) 2011-03-14 2015-02-03 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8557682B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-layer mask for substrate dicing by laser and plasma etch
US9129904B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Wafer dicing using pulse train laser with multiple-pulse bursts and plasma etch
US8703581B2 (en) 2011-06-15 2014-04-22 Applied Materials, Inc. Water soluble mask for substrate dicing by laser and plasma etch
US9126285B2 (en) 2011-06-15 2015-09-08 Applied Materials, Inc. Laser and plasma etch wafer dicing using physically-removable mask
US8598016B2 (en) 2011-06-15 2013-12-03 Applied Materials, Inc. In-situ deposited mask layer for device singulation by laser scribing and plasma etch
US8557683B2 (en) 2011-06-15 2013-10-15 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8912077B2 (en) 2011-06-15 2014-12-16 Applied Materials, Inc. Hybrid laser and plasma etch wafer dicing using substrate carrier
US9029242B2 (en) 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US8759197B2 (en) 2011-06-15 2014-06-24 Applied Materials, Inc. Multi-step and asymmetrically shaped laser beam scribing
US8507363B2 (en) 2011-06-15 2013-08-13 Applied Materials, Inc. Laser and plasma etch wafer dicing using water-soluble die attach film
US8951819B2 (en) 2011-07-11 2015-02-10 Applied Materials, Inc. Wafer dicing using hybrid split-beam laser scribing process with plasma etch
US8652940B2 (en) 2012-04-10 2014-02-18 Applied Materials, Inc. Wafer dicing used hybrid multi-step laser scribing process with plasma etch
US8946057B2 (en) 2012-04-24 2015-02-03 Applied Materials, Inc. Laser and plasma etch wafer dicing using UV-curable adhesive film
US9266192B2 (en) 2012-05-29 2016-02-23 Electro Scientific Industries, Inc. Method and apparatus for processing workpieces
US8969177B2 (en) 2012-06-29 2015-03-03 Applied Materials, Inc. Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US9048309B2 (en) 2012-07-10 2015-06-02 Applied Materials, Inc. Uniform masking for wafer dicing using laser and plasma etch
US8845854B2 (en) 2012-07-13 2014-09-30 Applied Materials, Inc. Laser, plasma etch, and backside grind process for wafer dicing
US8993414B2 (en) 2012-07-13 2015-03-31 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and clean sidewall
US8940619B2 (en) 2012-07-13 2015-01-27 Applied Materials, Inc. Method of diced wafer transportation
US8859397B2 (en) 2012-07-13 2014-10-14 Applied Materials, Inc. Method of coating water soluble mask for laser scribing and plasma etch
US9159574B2 (en) 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
US9252057B2 (en) 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US8975162B2 (en) 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
JP6219565B2 (ja) * 2012-12-26 2017-10-25 株式会社ディスコ ウエーハの加工方法
US9236305B2 (en) 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US8980726B2 (en) 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
WO2014159464A1 (en) 2013-03-14 2014-10-02 Applied Materials, Inc. Multi-layer mask including non-photodefinable laser energy absorbing layer for substrate dicing by laser and plasma etch
US8883614B1 (en) 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US9105710B2 (en) 2013-08-30 2015-08-11 Applied Materials, Inc. Wafer dicing method for improving die packaging quality
US9224650B2 (en) 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
US9460966B2 (en) 2013-10-10 2016-10-04 Applied Materials, Inc. Method and apparatus for dicing wafers having thick passivation polymer layer
US9041198B2 (en) 2013-10-22 2015-05-26 Applied Materials, Inc. Maskless hybrid laser scribing and plasma etching wafer dicing process
US9312177B2 (en) 2013-12-06 2016-04-12 Applied Materials, Inc. Screen print mask for laser scribe and plasma etch wafer dicing process
US9299614B2 (en) 2013-12-10 2016-03-29 Applied Materials, Inc. Method and carrier for dicing a wafer
US9293304B2 (en) 2013-12-17 2016-03-22 Applied Materials, Inc. Plasma thermal shield for heat dissipation in plasma chamber
US8927393B1 (en) 2014-01-29 2015-01-06 Applied Materials, Inc. Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
US9299611B2 (en) 2014-01-29 2016-03-29 Applied Materials, Inc. Method of wafer dicing using hybrid laser scribing and plasma etch approach with mask plasma treatment for improved mask etch resistance
US9018079B1 (en) 2014-01-29 2015-04-28 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate reactive post mask-opening clean
US9012305B1 (en) 2014-01-29 2015-04-21 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate non-reactive post mask-opening clean
US8991329B1 (en) 2014-01-31 2015-03-31 Applied Materials, Inc. Wafer coating
US9236284B2 (en) 2014-01-31 2016-01-12 Applied Materials, Inc. Cooled tape frame lift and low contact shadow ring for plasma heat isolation
US20150255349A1 (en) 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
US9130030B1 (en) 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
US9275902B2 (en) 2014-03-26 2016-03-01 Applied Materials, Inc. Dicing processes for thin wafers with bumps on wafer backside
US9076860B1 (en) 2014-04-04 2015-07-07 Applied Materials, Inc. Residue removal from singulated die sidewall
JP6260416B2 (ja) * 2014-04-07 2018-01-17 株式会社ディスコ 板状物の加工方法
US8975163B1 (en) 2014-04-10 2015-03-10 Applied Materials, Inc. Laser-dominated laser scribing and plasma etch hybrid wafer dicing
US8932939B1 (en) 2014-04-14 2015-01-13 Applied Materials, Inc. Water soluble mask formation by dry film lamination
US8912078B1 (en) 2014-04-16 2014-12-16 Applied Materials, Inc. Dicing wafers having solder bumps on wafer backside
US8999816B1 (en) 2014-04-18 2015-04-07 Applied Materials, Inc. Pre-patterned dry laminate mask for wafer dicing processes
US9159621B1 (en) 2014-04-29 2015-10-13 Applied Materials, Inc. Dicing tape protection for wafer dicing using laser scribe process
US8912075B1 (en) 2014-04-29 2014-12-16 Applied Materials, Inc. Wafer edge warp supression for thin wafer supported by tape frame
US8980727B1 (en) 2014-05-07 2015-03-17 Applied Materials, Inc. Substrate patterning using hybrid laser scribing and plasma etching processing schemes
US9112050B1 (en) 2014-05-13 2015-08-18 Applied Materials, Inc. Dicing tape thermal management by wafer frame support ring cooling during plasma dicing
US9034771B1 (en) 2014-05-23 2015-05-19 Applied Materials, Inc. Cooling pedestal for dicing tape thermal management during plasma dicing
US9142459B1 (en) 2014-06-30 2015-09-22 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination
US9165832B1 (en) 2014-06-30 2015-10-20 Applied Materials, Inc. Method of die singulation using laser ablation and induction of internal defects with a laser
US9130057B1 (en) 2014-06-30 2015-09-08 Applied Materials, Inc. Hybrid dicing process using a blade and laser
US9093518B1 (en) 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9349648B2 (en) 2014-07-22 2016-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using a rectangular shaped two-dimensional top hat laser beam profile or a linear shaped one-dimensional top hat laser beam profile laser scribing process and plasma etch process
JP6305269B2 (ja) * 2014-08-08 2018-04-04 株式会社ディスコ 加工方法
JP6377449B2 (ja) * 2014-08-12 2018-08-22 株式会社ディスコ ウエーハの分割方法
US9196498B1 (en) 2014-08-12 2015-11-24 Applied Materials, Inc. Stationary actively-cooled shadow ring for heat dissipation in plasma chamber
US9117868B1 (en) 2014-08-12 2015-08-25 Applied Materials, Inc. Bipolar electrostatic chuck for dicing tape thermal management during plasma dicing
US9281244B1 (en) 2014-09-18 2016-03-08 Applied Materials, Inc. Hybrid wafer dicing approach using an adaptive optics-controlled laser scribing process and plasma etch process
US9177861B1 (en) 2014-09-19 2015-11-03 Applied Materials, Inc. Hybrid wafer dicing approach using laser scribing process based on an elliptical laser beam profile or a spatio-temporal controlled laser beam profile
US11195756B2 (en) 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
US9196536B1 (en) 2014-09-25 2015-11-24 Applied Materials, Inc. Hybrid wafer dicing approach using a phase modulated laser beam profile laser scribing process and plasma etch process
US9130056B1 (en) 2014-10-03 2015-09-08 Applied Materials, Inc. Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
CN105514038B (zh) 2014-10-13 2020-08-11 联测总部私人有限公司 切割半导体晶片的方法
US9245803B1 (en) 2014-10-17 2016-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a bessel beam shaper laser scribing process and plasma etch process
US10692765B2 (en) 2014-11-07 2020-06-23 Applied Materials, Inc. Transfer arm for film frame substrate handling during plasma singulation of wafers
US9355907B1 (en) 2015-01-05 2016-05-31 Applied Materials, Inc. Hybrid wafer dicing approach using a line shaped laser beam profile laser scribing process and plasma etch process
US9159624B1 (en) 2015-01-05 2015-10-13 Applied Materials, Inc. Vacuum lamination of polymeric dry films for wafer dicing using hybrid laser scribing and plasma etch approach
US9330977B1 (en) 2015-01-05 2016-05-03 Applied Materials, Inc. Hybrid wafer dicing approach using a galvo scanner and linear stage hybrid motion laser scribing process and plasma etch process
JP6509614B2 (ja) * 2015-04-08 2019-05-08 株式会社ディスコ ウエーハの分割方法
US9601375B2 (en) 2015-04-27 2017-03-21 Applied Materials, Inc. UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach
US9721839B2 (en) 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
US9478455B1 (en) 2015-06-12 2016-10-25 Applied Materials, Inc. Thermal pyrolytic graphite shadow ring assembly for heat dissipation in plasma chamber
US9847258B2 (en) * 2015-09-30 2017-12-19 Nxp B.V. Plasma dicing with blade saw patterned underside mask
US9972575B2 (en) 2016-03-03 2018-05-15 Applied Materials, Inc. Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
US9852997B2 (en) 2016-03-25 2017-12-26 Applied Materials, Inc. Hybrid wafer dicing approach using a rotating beam laser scribing process and plasma etch process
US9793132B1 (en) 2016-05-13 2017-10-17 Applied Materials, Inc. Etch mask for hybrid laser scribing and plasma etch wafer singulation process
JP6822802B2 (ja) 2016-09-05 2021-01-27 株式会社ディスコ ウエーハの加工方法
JP6735653B2 (ja) 2016-10-24 2020-08-05 株式会社ディスコ ウエーハの分割方法
CN108630599A (zh) * 2017-03-22 2018-10-09 东莞新科技术研究开发有限公司 芯片的形成方法
US11158540B2 (en) 2017-05-26 2021-10-26 Applied Materials, Inc. Light-absorbing mask for hybrid laser scribing and plasma etch wafer singulation process
US10363629B2 (en) 2017-06-01 2019-07-30 Applied Materials, Inc. Mitigation of particle contamination for wafer dicing processes
JP2019071333A (ja) 2017-10-06 2019-05-09 株式会社ディスコ ウエーハの加工方法
JP2019096812A (ja) * 2017-11-27 2019-06-20 株式会社ディスコ 被加工物の加工方法
GB201801457D0 (en) 2018-01-30 2018-03-14 Pragmatic Printing Ltd Integrated circuit manufacturing process and apparatus
US10535561B2 (en) 2018-03-12 2020-01-14 Applied Materials, Inc. Hybrid wafer dicing approach using a multiple pass laser scribing process and plasma etch process
JP7214306B2 (ja) 2018-04-27 2023-01-30 株式会社ディスコ 被加工物の加工方法
US11355394B2 (en) 2018-09-13 2022-06-07 Applied Materials, Inc. Wafer dicing using hybrid laser scribing and plasma etch approach with intermediate breakthrough treatment
KR102706426B1 (ko) 2018-09-21 2024-09-12 삼성전자주식회사 기판 쏘잉 방법 및 반도체 칩의 싱귤레이션 방법
US11011424B2 (en) 2019-08-06 2021-05-18 Applied Materials, Inc. Hybrid wafer dicing approach using a spatially multi-focused laser beam laser scribing process and plasma etch process
US11342226B2 (en) 2019-08-13 2022-05-24 Applied Materials, Inc. Hybrid wafer dicing approach using an actively-focused laser beam laser scribing process and plasma etch process
US10903121B1 (en) 2019-08-14 2021-01-26 Applied Materials, Inc. Hybrid wafer dicing approach using a uniform rotating beam laser scribing process and plasma etch process
US11600492B2 (en) 2019-12-10 2023-03-07 Applied Materials, Inc. Electrostatic chuck with reduced current leakage for hybrid laser scribing and plasma etch wafer singulation process
US11211247B2 (en) 2020-01-30 2021-12-28 Applied Materials, Inc. Water soluble organic-inorganic hybrid mask formulations and their applications
JP2024013951A (ja) 2022-07-21 2024-02-01 株式会社ディスコ 被加工物の加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3654000A (en) * 1969-04-18 1972-04-04 Hughes Aircraft Co Separating and maintaining original dice position in a wafer
JPH08279479A (ja) * 1995-04-07 1996-10-22 Hitachi Cable Ltd 発光ダイオードアレイのダイシング方法
US5904546A (en) * 1996-02-12 1999-05-18 Micron Technology, Inc. Method and apparatus for dicing semiconductor wafers
JPH1083976A (ja) * 1996-09-09 1998-03-31 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
JP3724620B2 (ja) * 1998-09-29 2005-12-07 シャープ株式会社 発光ダイオードの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016219811B4 (de) 2015-10-13 2024-02-15 Disco Corporation Waferbearbeitungsverfahren

Also Published As

Publication number Publication date
JP2001127011A (ja) 2001-05-11
JP4387007B2 (ja) 2009-12-16
KR100588412B1 (ko) 2006-06-09
KR20010060165A (ko) 2001-07-06
SG106591A1 (en) 2004-10-29
TW475241B (en) 2002-02-01
US6465158B1 (en) 2002-10-15

Similar Documents

Publication Publication Date Title
DE10051890A1 (de) Halbleiterwaferteilungsverfahren
DE19623070C2 (de) Verfahren zum Herstellen einer Substratsanordnung für eine Flüssigkristallanzeigevorrichtung
DE68921790T2 (de) Halbleiterplättchen und Verfahren zu dessen Verteilung.
DE102006014852A1 (de) Halbleiter-Wafer mit mehrfachen Halbleiterelementen und Verfahren zu ihrem Dicen
DE2164838C3 (de) Verfahren zum Aufbringen von planaren Schichten
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE19613561C2 (de) Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen
DE2429026A1 (de) Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens
DE69216483T2 (de) Verfahren zur Strukturierung einer Schicht unter einem Farbfilter
DE102010040441B4 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE68917003T2 (de) Verfahren zur Herstellung von Halbleiterbauelementen, die gegen Musterverunreinigungen geschützt sind.
DE102006007431A1 (de) Durch Halbleitersilizium-Verfahrenstechnik gebildeter Probenträger
DE1963162B2 (de) Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe
DE4132105A1 (de) Struktur und verfahren zu ihrer herstellung
DE2351943A1 (de) Verfahren zur herstellung integrierter schaltungen
DE102014111977A1 (de) Trennen von Chips auf einem Substrat
DE2332822B2 (de) Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
DE2504500A1 (de) Verfahren zur herstellung eines musters aus einer oder mehreren schichten auf einer unterlage durch oertliche entfernung dieser schicht oder schichten durch sputteraetzen und gegenstaende, insbesondere halbleiteranordnungen, die unter verwendung dieses verfahrens hergestellt sind
DE19604405C2 (de) Verfahren zum Vereinzeln von in einem Körper enthaltenen elektronischen Elementen
DE102013105736B4 (de) Verwendung eines Metallisierungsschemas als Ätzmaske
WO2005083779A1 (de) Rückseitenbeschichteter, dünner halbleiterchip und verfahren zu seiner herstellung
WO2012152307A1 (de) Bauelementträgerverbund mit einer bauelementträgerbereiche abtrennenden grabenstruktur und verfahren zur herstellung einer mehrzahl von bauelementträgerbereichen
DE19741046C1 (de) Verfahren zur Herstellung eines Ein-Chip-Mikrophons
DE19710375C2 (de) Verfahren zum Herstellen von räumlich strukturierten Bauteilen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection