[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6305269B2 - 加工方法 - Google Patents

加工方法 Download PDF

Info

Publication number
JP6305269B2
JP6305269B2 JP2014162183A JP2014162183A JP6305269B2 JP 6305269 B2 JP6305269 B2 JP 6305269B2 JP 2014162183 A JP2014162183 A JP 2014162183A JP 2014162183 A JP2014162183 A JP 2014162183A JP 6305269 B2 JP6305269 B2 JP 6305269B2
Authority
JP
Japan
Prior art keywords
workpiece
street
dielectric constant
low dielectric
constant insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014162183A
Other languages
English (en)
Other versions
JP2016039279A (ja
Inventor
吉輝 西田
吉輝 西田
健志 岡崎
健志 岡崎
宏行 高橋
宏行 高橋
晋 横尾
晋 横尾
智隆 田渕
智隆 田渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Priority to JP2014162183A priority Critical patent/JP6305269B2/ja
Publication of JP2016039279A publication Critical patent/JP2016039279A/ja
Application granted granted Critical
Publication of JP6305269B2 publication Critical patent/JP6305269B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dicing (AREA)

Description

本発明は、板状の被加工物を加工する加工方法に関する。
携帯電話に代表される小型軽量な電子機器では、IC等の電子回路(デバイス)を備えるデバイスチップが必須の構成となっている。デバイスチップは、例えば、シリコン等の材料でなる半導体基板の表面をストリートと呼ばれる複数の分割予定ラインで区画し、各領域にデバイスを形成した後、このストリートに沿って半導体基板を分割することで製造できる。
近年、デバイスの配線間をLow−k膜と呼ばれる低誘電率絶縁膜で絶縁する技術が実用化されている。配線間の絶縁にLow−k膜を用いることで、プロセスの微細化により配線の間隔が狭くなっても、配線間に生じる静電容量を小さく抑え、信号の遅延を抑制できる。これにより、デバイスの処理能力は高く維持される。
上述したLow−k膜は、複数の層を重ねて形成されており、その機械的強度は低い。そのため、例えば、半導体基板を切削ブレードで切削して分割すると、Low−k膜は半導体基板から剥離する。この問題に対し、レーザー光線を照射してLow−k膜の一部を除去した後に半導体基板を切削する加工方法が提案されている(例えば、特許文献1参照)。
この加工方法では、まず、半導体基板の表面側からストリートに沿ってレーザー光線を照射し、Low−k膜の一部をアブレーションで除去する。その後、Low−k膜が除去された領域を切削ブレードで切削すれば、Low−k膜の剥離の可能性を低く抑えながら半導体基板を分割できる。
ところで、半導体基板のストリートには、TEG(Test Elements Group)と呼ばれるテスト用の素子が配置されることがある。この半導体基板の分割に上述の加工方法を適用すると、TEGに含まれる金属パターンでレーザー光線が遮られ、Low−k膜を適切に除去できない。レーザー光線の出力を高めればLow−k膜を除去できるが、その場合、デブリが飛散し易くなってデバイスチップの品質も低下してしまう。
この半導体基板を分割するために、プラズマエッチングを利用した加工方法を採用することも考えられる(例えば、特許文献2,3参照)。しかしながら、シリコン等の材料でなる半導体基板を加工するプラズマエッチングでは、TEGに含まれる金属パターンを適切に除去できない。
特開2003−320466号公報 特開2003−197569号公報 特開2004−172365号公報
本発明はかかる問題点に鑑みてなされたものであり、その目的とするところは、ストリート上の低誘電率絶縁膜及び金属パターンを適切に除去できる加工方法を提供することである。
本発明によれば、半導体基板の表面に複数の低誘電率絶縁膜と金属パターンとが積層されているとともに格子状に形成されたストリートによって区画された複数の領域にデバイスが形成されている被加工物の、該ストリート上の該低誘電率絶縁膜及び該金属パターンを除去する加工方法であって、被加工物に形成された該デバイスの表面を表面保護部材で覆い該ストリートは露出させるマスク工程と、被加工物にウエットエッチング液を供給して該ストリート上に露出した金属パターンを除去するウエットエッチング工程と、該ウエットエッチング工程後の被加工物を洗浄液によって洗浄する洗浄工程と、該洗浄工程後の被加工物を乾燥させる乾燥工程と、該乾燥工程の後、被加工物のストリート上に露出した低誘電率絶縁膜をドライエッチングによって除去するドライエッチング工程と、を備え、該ストリート上の該金属パターンと該低誘電率絶縁膜とが除去されて半導体基板が露出するまで、該ウエットエッチング工程と該洗浄工程と該乾燥工程と該ドライエッチング工程とを順次繰り返すことを特徴とする加工方法が提供される。
本発明において、該ストリート上の該金属パターンと該低誘電率絶縁膜とが除去され半導体基板が露出した被加工物にドライエッチングを施して、被加工物をストリートに沿って個々のデバイスチップに分割する分割工程を更に備えることが好ましい。
本発明に係る加工方法は、ストリート上に露出した金属パターンを除去するウエットエッチング工程と、被加工物を洗浄する洗浄工程と、被加工物を乾燥させる乾燥工程と、ストリート上に露出した低誘電率絶縁膜を除去するドライエッチング工程と、を繰り返し行うので、ストリート上の低誘電率絶縁膜及び金属パターンを適切に除去できる。
図1(A)は、被加工物の構成例を模式的に示す斜視図であり、図1(B)は、被加工物の構成例を模式的に示す断面図である。 図2(A)は、マスク工程後の被加工物を模式的に示す断面図であり、図2(B)は、ウエットエッチング工程後の被加工物を模式的に示す断面図であり、図2(C)は、ドライエッチング工程後の被加工物を模式的に示す断面図である。 図3(A)は、ストリートと重なる領域の低誘電率絶縁膜と金属パターンとを除去した後の被加工物を模式的に示す断面図であり、図3(B)は、分割工程後の被加工物を模式的に示す断面図である。
添付図面を参照して、本発明の実施形態について説明する。本実施形態に係る加工方法は、マスク工程(図2(A)参照)、ウエットエッチング工程(図2(B)参照)、洗浄工程、乾燥工程、ドライエッチング工程(図2(C)参照)、及び分割工程(図3(A)及び図3(B)参照)を含む。
マスク工程では、低誘電率絶縁膜と金属パターンとが積層された被加工物が備えるデバイスの表面を表面保護部材で覆い、ストリートを露出させる。ウエットエッチング工程では、ストリートにおいて露出した金属パターンをウエットエッチングで除去する。
洗浄工程では、ウエットエッチング工程後の被加工物を洗浄液で洗浄する。乾燥工程では、洗浄工程後の被加工物を乾燥させる。ドライエッチング工程では、ストリートにおいて露出した低誘電率絶縁膜をドライエッチングで除去する。なお、ウエットエッチング工程、洗浄工程、乾燥工程、及びドライエッチング工程は、ストリートと重なる領域(ストリート上)の低誘電率絶縁膜及び金属パターンが除去されるまで繰り返される。
分割工程では、ストリートと重なる領域の低誘電率絶縁膜及び金属パターンが除去された被加工物を、ストリートに沿って複数のデバイスチップに分割する。以下、本実施形態に係る加工方法について詳述する。
まず、本実施形態の加工方法で加工される被加工物について説明する。図1(A)は、被加工物の構成例を模式的に示す斜視図であり、図1(B)は、被加工物の構成例を模式的に示す断面図である。
図1(A)及び図1(B)に示すように、本実施形態の被加工物11は、シリコン等の半導体材料でなる円盤状の半導体基板13を含む。半導体基板13の上面(表面)13a側は、中央のデバイス領域と、デバイス領域を囲む外周余剰領域とに分けられている。
デバイス領域は、格子状に配列されたストリート(分割予定ライン)15でさらに複数の領域に区画されており、各領域にはIC等のデバイス17aが形成されている。一方、ストリート15と重なる領域には、図1(B)に示すように、テスト用の素子であるTEG(Test Elements Group)17bが配置されている。
半導体基板13の上面13aには、Low−k膜と呼ばれる複数の低誘電率絶縁膜19と、配線等を構成する複数の金属パターン21とが積層形成されている。この低誘電率絶縁膜19及び金属パターン21は、上述したデバイス17a及びTEG17bの一部を構成している。
本実施形態の加工方法では、まず、デバイス17aの表面をエッチングに耐性のある表面保護部材で覆い、ストリート15を露出させるマスク工程を実施する。図2(A)は、マスク工程後の被加工物を模式的に示す断面図である。
マスク工程では、まず、被加工物11の表面側(半導体基板13の上面13a側)を、後述するウエットエッチング及びドライエッチングに耐性のあるネガ型又はポジ型のフォトレジストで被覆する。
次に、デバイス17aに対応して光を透過する透過パターン、又はデバイス17aに対応して光を遮蔽する遮蔽パターンを備えたフォトマスクを用い、被加工物11の表面側を被覆するフォトレジストを露光、現像して表面保護部材23を形成する。
このように、いわゆるフォトリソグラフィによって、デバイス17aの表面を、ウエットエッチング及びドライエッチングに耐性のある表面保護部材23で覆い、ストリート15を露出させることができる。なお、表面保護部材23の形成方法は任意である。
例えば、デバイス17aに対応する複数の開口を備えたテンプレートを用い、デバイス17aの表面に滴下したレジスト材を硬化させる方法等で表面保護部材23を形成することもできる。
マスク工程の後には、ストリート15において露出した金属パターン21を除去するウエットエッチング工程を実施する。図2(B)は、ウエットエッチング工程後の被加工物11を模式的に示す断面図である。このウエットエッチング工程では、金属パターン21と反応するウエットエッチング液を被加工物11の表面側に供給する。
ウエットエッチング液としては、例えば、フッ酸を含む混合液や、硝酸を含む混合液等を用いることができる。図2(B)に示すように、ストリート15において露出した金属パターン21が除去されると、ウエットエッチング工程は終了する。なお、このウエットエッチング工程では、少なくとも下層の低誘電率絶縁膜19等が露出する程度に金属パターン21を除去できれば良い。
ウエットエッチング工程の後には、被加工物11を洗浄する洗浄工程を実施する。洗浄工程では、所定の洗浄液を被加工物11の表面側に供給し、被加工物11に残存したウエットエッチング液やエッチング残渣を除去する。この洗浄工程の後には、被加工物11を乾燥させる乾燥工程を実施する。
乾燥工程の後には、ストリート15において露出した低誘電率絶縁膜19を除去するドライエッチング工程を実施する。図2(C)は、ドライエッチング工程後の被加工物11を模式的に示す断面図である。
ドライエッチング工程では、まず、真空チャンバ(不図示)の処理空間に被加工物11を搬入する。その後、処理空間を密閉して排気する。この状態で、ドライエッチング用のガスを所定の流量で供給しつつ、真空チャンバ内の一対の電極に所定の高周波電力を供給すると、電極間にラジカルやイオンを含むプラズマが発生し、被加工物11をドライエッチング(プラズマエッチング)できる。
ドライエッチング用のガスとしては、例えば、SF、CF等に代表されるフッ素系のガスを用いることができる。電極に供給される電力やガスの流量等の条件は、低誘電率絶縁膜19を適切に除去できる範囲で設定される。ストリート15において露出した低誘電率絶縁膜19が除去されると、ドライエッチング工程は終了する。なお、このドライエッチング工程では、少なくとも下層の金属パターン21等が露出する程度に低誘電率絶縁膜19を除去できれば良い。
上述のように、本実施形態の被加工物11は、複数の低誘電率絶縁膜19と、複数の金属パターン21とが積層形成されている。そのため、ウエットエッチング工程及びドライエッチング工程をそれぞれ一度実施するだけでは、ストリート15と重なる領域の低誘電率絶縁膜19と金属パターン21とを除去しきれない可能性が高い。
そこで、本実施形態の加工方法では、ストリート15と重なる領域の低誘電率絶縁膜19と金属パターン21とが除去されるまで、ウエットエッチング工程、洗浄工程、乾燥工程、及びドライエッチング工程を繰り返す。図3(A)は、ストリート15と重なる領域の低誘電率絶縁膜19と金属パターン21とを除去した後の被加工物11を模式的に示す断面図である。
図3(A)に示すように、ストリート15と重なる領域の低誘電率絶縁膜19と金属パターン21とを除去し、半導体基板13の上面13aを露出させた後には、ストリート15に沿って被加工物11を分割する分割工程を実施する。図3(B)は、分割工程後の被加工物11を模式的に示す断面図である。
本実施形態の分割工程では、ドライエッチングによって被加工物11を分割する。具体的には、上述したドライエッチング工程と同様に、まず、被加工物11を真空チャンバの処理空間内に搬入する。その後、処理空間を密閉して排気する。
この状態で、ドライエッチング用のガスを所定の流量で供給しつつ、真空チャンバ内に配置された一対の電極に所定の高周波電力を供給すると、電極間にラジカルやイオンを含むプラズマが発生し、ストリート15において露出した半導体基板13をドライエッチングできる。
ドライエッチング用のガスも、上述したドライエッチング工程と同様で良い。電極に供給される電力やガスの流量等の条件は、半導体基板13を適切に加工できる範囲で設定される。図3(B)に示すように、被加工物11がストリート15に沿って複数のデバイスチップに分割されると、分割工程は終了する。なお、分割工程の終了後には、被加工物11(デバイスチップ)の表面側に残存する表面保護部材23をアッシング等の方法で除去すると良い。
以上のように、本実施形態に係る加工方法は、ストリート15上に露出した金属パターン21を除去するウエットエッチング工程と、被加工物11を洗浄する洗浄工程と、被加工物11を乾燥させる乾燥工程と、ストリート15上に露出した低誘電率絶縁膜19を除去するドライエッチング工程と、を繰り返し行うので、ストリート15上の低誘電率絶縁膜19及び金属パターン21を適切に除去できる。
なお、本発明は上記実施形態の記載に限定されず、種々変更して実施可能である。例えば、上記実施形態の分割工程では、ドライエッチングによって被加工物11を分割しているが、切削、レーザーアブレーション等の方法で被加工物11を分割しても良い。
その他、上記実施形態に係る構成、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
11 被加工物
13 半導体基板
13a 上面(表面)
15 ストリート(分割予定ライン)
17a デバイス
17b TEG
19 低誘電率絶縁膜
21 金属パターン
23 表面保護部材

Claims (2)

  1. 半導体基板の表面に複数の低誘電率絶縁膜と金属パターンとが積層されているとともに格子状に形成されたストリートによって区画された複数の領域にデバイスが形成されている被加工物の、該ストリート上の該低誘電率絶縁膜及び該金属パターンを除去する加工方法であって、
    被加工物に形成された該デバイスの表面を表面保護部材で覆い該ストリートは露出させるマスク工程と、
    被加工物にウエットエッチング液を供給して該ストリート上に露出した金属パターンを除去するウエットエッチング工程と、
    該ウエットエッチング工程後の被加工物を洗浄液によって洗浄する洗浄工程と、
    該洗浄工程後の被加工物を乾燥させる乾燥工程と、
    該乾燥工程の後、被加工物のストリート上に露出した低誘電率絶縁膜をドライエッチングによって除去するドライエッチング工程と、を備え、
    該ストリート上の該金属パターンと該低誘電率絶縁膜とが除去されて半導体基板が露出するまで、該ウエットエッチング工程と該洗浄工程と該乾燥工程と該ドライエッチング工程とを順次繰り返すことを特徴とする加工方法。
  2. 該ストリート上の該金属パターンと該低誘電率絶縁膜とが除去され半導体基板が露出した被加工物にドライエッチングを施して、被加工物をストリートに沿って個々のデバイスチップに分割する分割工程を更に備えることを特徴とする請求項1に記載の加工方法。
JP2014162183A 2014-08-08 2014-08-08 加工方法 Active JP6305269B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014162183A JP6305269B2 (ja) 2014-08-08 2014-08-08 加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014162183A JP6305269B2 (ja) 2014-08-08 2014-08-08 加工方法

Publications (2)

Publication Number Publication Date
JP2016039279A JP2016039279A (ja) 2016-03-22
JP6305269B2 true JP6305269B2 (ja) 2018-04-04

Family

ID=55530116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014162183A Active JP6305269B2 (ja) 2014-08-08 2014-08-08 加工方法

Country Status (1)

Country Link
JP (1) JP6305269B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018110156A (ja) 2016-12-28 2018-07-12 キヤノン株式会社 半導体装置、その製造方法およびカメラ
KR102600001B1 (ko) * 2018-10-18 2023-11-08 삼성전자주식회사 스크라이브 레인을 포함하는 반도체 칩

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4387007B2 (ja) * 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
JP2001308036A (ja) * 2000-04-25 2001-11-02 Hitachi Ltd 半導体装置の製造方法
JP2007027324A (ja) * 2005-07-14 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法
JP4840174B2 (ja) * 2007-02-08 2011-12-21 パナソニック株式会社 半導体チップの製造方法
JP4649531B1 (ja) * 2009-12-08 2011-03-09 新光電気工業株式会社 電子装置の切断方法

Also Published As

Publication number Publication date
JP2016039279A (ja) 2016-03-22

Similar Documents

Publication Publication Date Title
TWI660413B (zh) 自單粒化晶粒側壁移除殘留物
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
TWI655684B (zh) 從晶圓背側及前側切割晶圓
TWI552215B (zh) 使用可物理性移除的遮罩之雷射及電漿蝕刻晶圓切割
JP2007019386A (ja) 半導体チップの製造方法
JP5473879B2 (ja) 半導体ウェハのダイシングライン加工方法および半導体チップの製造方法
US10410923B2 (en) Method of processing wafer
US9252022B1 (en) Patterning assist feature to mitigate reactive ion etch microloading effect
US20150132925A1 (en) Wafer processing method
US20120306056A1 (en) Semiconductor wafer and method of producing the same
US11901188B2 (en) Method for improved critical dimension uniformity in a semiconductor device fabrication process
JP6377449B2 (ja) ウエーハの分割方法
JP6305269B2 (ja) 加工方法
JP6315470B2 (ja) 分割方法
CN111834296A (zh) 半导体器件和方法
JP4338650B2 (ja) 半導体チップの製造方法
US9082830B2 (en) Metal layer end-cut flow
JP2019114712A (ja) 素子チップの製造方法
JP2010080769A (ja) 半導体装置の製造方法
JP2016058578A (ja) 分割方法
JP2005285853A (ja) 半導体ウェハ、半導体ウェハの製造方法、および半導体装置の製造方法
JP2016039280A (ja) 加工方法
US9184059B2 (en) Method for increasing pattern density
CN109979879B (zh) 半导体芯片制造方法
JP6062254B2 (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180306

R150 Certificate of patent or registration of utility model

Ref document number: 6305269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250