[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CZ284019B6 - Doplňková deska s automatickým přizpůsobením konfiguraci štěrbinové přípojky - Google Patents

Doplňková deska s automatickým přizpůsobením konfiguraci štěrbinové přípojky Download PDF

Info

Publication number
CZ284019B6
CZ284019B6 CS902917A CS291790A CZ284019B6 CZ 284019 B6 CZ284019 B6 CZ 284019B6 CS 902917 A CS902917 A CS 902917A CS 291790 A CS291790 A CS 291790A CZ 284019 B6 CZ284019 B6 CZ 284019B6
Authority
CZ
Czechia
Prior art keywords
board
connector
connection
contacts
logic
Prior art date
Application number
CS902917A
Other languages
English (en)
Inventor
Andrew Boyce Mcneill
Thomas Harold Newsom
Neal Allen Osborn
Eddie Miller Reid
Original Assignee
International Business Machines Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corporation filed Critical International Business Machines Corporation
Publication of CS9002917A2 publication Critical patent/CS9002917A2/cs
Publication of CZ284019B6 publication Critical patent/CZ284019B6/cs

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/409Mechanical coupling
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S439/00Electrical connectors
    • Y10S439/955Electrical connectors including electronic identifier or coding means

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Bus Control (AREA)

Abstract

Zásuvná doplňková deska (10) pro počítačový systém (30) má speciální obvody, umožňující desce (10) přizpůsobit se zvláštní přípojce (42), do které je deska (10) zasunuta. Počítače pro individuální využití nebo využití v malých sítích obvykle poskytují zasouvací přípojky (42) obsahující konektory (12, 32), které umožňují přidat doplňkovou desku (10) a připojit ji ke sběrnici počítače a tím přidat nové funkce nebo zvýšit kapacitu. Prostřednictvím měnících se elektrických stavů tak, že poskytují signálovou informaci o sběrnicové konfiguraci přípojky (42), dává zvláštní logika, vytvořená na desce (10), možnost určit charakteristiky přípojky (42), ve které je deska uspořádána, a přizpůsobit desku (10) k reakci nebo omezení odezvy v souladu s požadavky pro danou konfiguraci. Prostřednictvím přizpůsobení k přípojce (42) dosahuje deska (10) vyšší použitelnost a zabraňuje určitým systémovým nesprávným funkcím, které mohou nastat, je-li deska (10) zasunuta do přípojky (42) s ŕ

Description

Oblast techniky
Vynález se týká funkční desky pro počítačový systém obsahující konektorovou konfiguraci s první množinou kontaktů a doplňkovou desku s druhou množinou kontaktů, přičemž první množina kontaktů je spínatelná s druhou množinou kontaktů pro vložení doplňkové desky do konektorové konfigurace.
Dosavadní stav techniky
Je známé provedení počítače jako PS/2 společnosti Intemational Business Machines Corporation 15 s přípojkami, které obsahují jeden nebo více sběmicových konektorů, jenž umožňují přepojit doplňkovou desku se sdruženými obvody k počítačové sběrnici a pro uživatele tak umožňují rozšířit schopnosti počítače. Tyto přípojky tvoří fyzickou obsluhu pro doplňkové desky, přičemž sběmicový konektor (konektory) je spojen s konektorem na doplňkové desce, je-li deska zcela zasunuta do přípojky.
V určitých počítačích jako IBM PS/2 Model 80 existují dvě různé velikosti sběmicových konektorů v příslušných přípojkách. Tyto různé konektory jsou důsledkem rozdílu v počtu paralelních bitů, přidělených datům a adresování paměti. Obvykle jsou bity přiděleny v násobcích osmi a v případě Modelu 80 existují přípojky pro 16 paralelních bitů dat a adres, 25 jakož i přípojky pro 32 paralelních bitů. Také je známé vytvoření polohového indikačního bitu, který indikuje, zda instrukce přenášená sběrnicí, je 16 nebo 32-bitová, například log 1 = 32 bitů a log 0=16 bitů, takže deska v 16-bitové přípojce může detekovat instrukce, které jsou vně jejího rozsahu a nepracovat s nimi. To umožňuje 16-bitové desce zabránit situaci, kdy se pokračuje v nesprávné činnosti z důvodu, že byla přečtena pouze část příkazu nebo adresy.
Tento indikační polohový bit nicméně neposkytuje jakoukoli ochranu v případě, že je do 16-bitové přípojky zasunuta 32-bitová deska. V takovém případě bude deska pracovat jako by byla zasunuta v 32-bitové přípojce a nesprávně interpretovat binární signály při chybějících pozicích na sběmicovém konektoru. Je rovněž možné data mezi dvěma datovými sběrnicemi 35 různých velikostí řídit, ovšem takové řízení je obvykle účinné s pevnou logikou rozhraní, které pozná, že sběrnice je na každé straně definována stejně.
Podstata vynálezu
Uvedené nevýhody odstraňuje předložený vynález tím, že vytvoří funkční desku pro počítačový systém obsahující konektorovou konfiguraci s první množinou kontaktů a doplňkovou desku s druhou množinou kontaktů, přičemž první množina kontaktů je spínatelná s druhou množinou kontaktů pro vložení doplňkové desky do konektorové konfigurace, jejíž podstata spočívá v tom, 45 že doplňková deska je opatřena elektrickým převodníkovým obvodem, který je spojen s deskovým konektorem na doplňkové desce, a že pokud první množina kontaktů a druhá množina kontaktů jsou shodné, kontakt konektorové konfigurace je spínatelný s deskovým konektorem doplňkové desky připojeným k převodníkovému obvodu a převodníkovým obvodem je vytvořitelný odpovídající první signál a pokud první a druhá množina kontaktů nejsou shodné, 50 kontakt konektorové konfigurace není spínatelný s deskovým konektorem konektorové konfigurace doplňkové desky připojené k převodníkovému obvodu a převodníkovým obvodem je vytvořitelný druhý příslušný signál.
Podle výhodného provedení předloženého vynálezu elektrický převodníkový obvod obsahuje dělič napětí a první signál je vytvořitelný za přítomnosti elektrického potenciálu.
Předložený vynález má výhody spočívající v tom, že vytváří funkční desku pro počítačový systém, která se sama přizpůsobuje deskové štěrbinové přípojce. Dále vytváří takovou funkční desku, která detekuje při zasunutí do přípojky menší šířku sběrnice desky. Dále předmět vynálezu poskytuje takovou funkční desku, která pozná, když je vložena do přípojky pro menší šířku sběrnice a provádí příkazy, které jsou vhodné pro takovou přípojku.
V souladu s předloženým vynálezem obsahuje funkční deska zvláštní obvody pro detekování stavu, které obyčejně neposkytují stavovou informaci a pak reagují na podmínku, že šířka sběrnice přípojky je indikována binárním signálem. Ve výhodném provedení je zaveden výkonový zdroj stejnosměrného proudu, jenž slouží jako základ pro generování logického signálu, indikujícího šířku sběrnice, deska takto omezuje své odezvy na příkazy, aby zabránila adresování paměti vně adresovaného rozsahu pro sběmicovou konfiguraci přípojky, do které je deska vložena.
Přehled obrázků na výkresech
Vynález je znázorněn na připojených výkresech.
Na obr. 1 je schématicky znázorněno blokové schéma hlavního systému, který je připojen k výhodnému provedení funkční desky, přičemž logika na testování příkazů může být implementována programovatelným místním procesorem.
Na obr. 2 je schématicky znázorněna funkční deska podle vynálezu zasunutá do přípojky, která má konektor s plným obsazením kontaktů, pro které je deska určena.
Obr. 3 schématicky zobrazuje funkční desku podle vynálezu zasunutou do přípojky, která má oblast konektorových kontaktů neobsazenou kontakty konektorového systému.
Na obr. 4 a 5 je zjednodušené schématické vyobrazení 16 a 32-bitových konektorů.
Obr. 6A a 6B schématicky znázorňují systém konektorových vývodů určených pro 16-bitovou šířku mikroprogramové sběrnice Micro Channel používané v počítačích IBM PS/2.
Na obr. 7 je schématicky znázorněn převodník podle vynálezu.
Obr. 8 znázorňuje vývojový diagram příkazů pro doplňkové obvody doplňkové desky podle známého způsobu.
Na obr. 9 je znázorněn vývojový diagram z obr. 8 dále obsahující příkaz testování podle výhodného provedení vynálezu, které slouží k odmítnutí příkazů, jež nemohou být správně vykonány.
Obr. 10 znázorňuje podrobný vývojový diagram ukazující logiku pro provádění s obecným cílem procesoru testovat určitý ty p neproveditelných příkazů, přijímaných z hlavního systému.
Na obr. 11 je znázorněn podrobný vývojový diagram pro další logiku, která identifikuje neproveditelné příkazy přijímané z hlavního procesoru.
Příklady provedení vynálezu
Podle obr. 1 je doplňková deska 10 spojena s hlavním systémem 30 prostřednictvím deskového konektoru 12, který'je sdružen s konektorovou konfigurací 32 pro přijímání signálů a napájení ze 5 systémové sběrnice 34. Hlavní systém 30 obsahuje centrální procesor 36 a paměťový systém 38, spojené se systémovou sběrnicí 34, jak je obvyklé pro takový systém, jakým je IBM Personál System/2.
Signály z deskového konektoru 12 jsou přijímány interfejsovým registrem 14, který je přístupný ío prostřednictvím místního procesoru 16 přes místní sběrnici 18. Paměťový systém 20 a základní budič 22 jsou také připojeny k místní sběrnici 18 a lze je hodnotit spolu s místním procesorem 16 a paměťovým systémem 20 jako část celkových doplňkových obvodů 28. Doplňkový budič 22 může být u každé desky různý a mohl by například ovládat externí zařízení 40, jako diskový budič, který přizpůsobuje systém k rozhraní malých počítačových systémů. Převodník 24 je 15 připojen k deskovému konektoru 12 podle výhodného uspořádání vynálezu a poskytuje signál pro místní sběrnici 18.
Podle obr. 2 doplňková deska 10 obsahuje panel 11 z pevného obvodového deskového materiálu. Jednotlivé kontakty 13 deskového konektoru 12 jsou umístěny na předem určeném místě na 20 jedné straně panelu 11, obrázek ukazuje pro názornost nižší počet kontaktů. Konektorová konfigurace 32 je připevněna k plošné desce 33 a obsahuje neznázoměné kontakty pro zasunutí kontaktů 13 po délce desky 12 a slouží k vymezení přijímací deskové štěrbinové přípojky 14.
Deskový konektor je, jak je naznačeno, vytvořen výhodně jako zásuvka a systémový konektor pak jako zástrčka.
Na rozdíl od obr. 2, obr. 3 zobrazuje ztrácenou konektorovou konfiguraci 32’, jejíž působení vyvolává problém, který má být řešen vynálezem.
Na obr. 4 a 5 jsou naznačeny polohy kontaktů pro typické konektory 32 pro 16-bitové a 3230 bitové operace.
Obr. 6A a 6B ukazují funkci pro kontakty 12 předpokládající systémovou sběrnici 34, viz obr. 1, přizpůsobenou pro mikroprogramovou sběrnici s označením A a D pro pozice adres a dat. Další popis, týkající se takového systému, můžeme nalézt v příručce „Personál System/2 Hardware 35 Interface Technical Reference“.
Na obr. 7 je převodník 24 dle výhodného provedení vynálezu připojen ke zvláštnímu kontaktu 12, označenému A 77 a obr. 6B, který není obsazen 16-bitovým systémem konektorem 32, viz obr. 3, ale může být obsazen 12-voltovým stejnosměrným zdrojem přes 32-bitový konektor 32, 40 viz obr. 2. Odpory 60 a 62 pracují jako napěťový dělič, který vyvíjí logický signál na odbočce
64, ze které je tento signál veden přes místní sběrnici 18 jako kontrolní signál na vstupní bránu procesoru 16, viz obr. 1.
Obvyklá posloupnost operací pro vykonávání příkazu, předloženého hlavním systémem 30. viz 45 obr. 1, je naznačena na obr. 8. Tato logika je realizována především programovatelným procesorem 16, jak ukazuje obr. 1, kterým může být například procesor 8032. Zpočátku je příkaz zpřístupněn logickým blokem 80 z registru 14. Příkaz je pak zpracován podle logiky 82, která může být připravena realizátorem podle funkce konkrétní doplňkové desky 10. Pak může logika 84 dokončit cyklus zpracování a připravit zařízení pro další příkaz.
Obr. 9 naznačuje změny vzhledem k logice z obr. 8 podle výhodného provedení vynálezu. Podle příkazu zpřístupněného logikou 80, jsou všechny paměťové adresy, které příkaz potřebuje na sběrnici 34, viz obr. 1, vybrány a testovány, zda překračují 16 MB limit pro 16-bitové adresování. Jestliže ano, logika 94 testuje signál BIGSLOT, vyslaný převodníkem 24, zda adresa
-3 CZ 284019 B6 překračuje adresové omezení přípojky. Pouze tehdy, jestliže adresa překračuje limit štěrbinové přípojky, v souladu s výhodným provedením vynálezu, je logikou 96 příkaz odmítnut.
Podle obr. 10 začíná logika pro provádění příkazů v řídicím blokovém tvaru přijetím adresy pro přístup do řídicího bloku. Hodnota signálu BIGSLOT je zpřístupněna logikou 104 a logika 106 ji testuje. Jestliže přípojka omezuje adresování, řídicí bloková adresa je testována logikou 108 a jestliže tato překračuje čas přípojky, hlavní systém 30 obdrží z logiky 110 hlášení o chybě. Jinak logiku 112 vyvolává řídicí blok.
Podle obr. 11 je vyžádána přídavná logika pro řídicí blok, vylepšující logiku z obr. 10. Příkaz je přijat logikou 111 paměti 20. Signál BIGSLOT je čten logikou 113 a jestliže indikuje limitovanou přípojku 114 pro adresování, příkaz je testován logikou 116, zda se jedná o příkaz, který má jednu nebo více operací s přístupem do paměti. Jestliže ano, adresy jsou zkontrolovány logikou 118, zda nepřekračují limit přípojky. Jestliže některé adresy překračují limit přípojky, logikou 120 je do hlavního systému 30 vysláno hlášení o chybě, jinak je příkaz vykonán logikou 122.
Zatímco na obrázcích byly ukázány pouze určité výhodné doplňky vynálezu, může být vytvořeno mnoho dalších důmyslných modifikací a změn. Je třeba vzít v úvahu, že předložené nároky 20 chrání všechny takové modifikace a změny, které jsou vytvořeny ve stejném duchu jako vynález.

Claims (2)

  1. PATENTOVÉ NÁROKY
    1. Funkční deska pro počítačový systém obsahující konektorovou konfiguraci (32, 32’) s první množinou kontaktů a doplňkovou desku (10) s druhou množinou kontaktů (13), přičemž první
    30 množina kontaktů je spínatelná s druhou množinou kontaktů (13) pro vložení doplňkové desky (10) do konektorové konfigurace (32, 32’), vyznačující se tím, že doplňková deska (10) je opatřena elektrickým převodníkovým obvodem (24), který je spojen s deskovým konektorem (12) na doplňkové desce (10), a že pokud první množina kontaktů a druhá množina kontaktů jsou shodné, kontakt konektorové konfigurace (32, 32’) je spínatelný s deskovým 35 konektorem (12) doplňkové desky (10) připojeným k převodníkovému obvodu (24) a převodníkovým obvodem (24) je vytvořitelný odpovídající první signál a pokud první a druhá množina kontaktů nejsou shodné, kontakt konektorové konfigurace (32, 32’) není spínatelný s deskovým konektorem (12) konektorové konfigurace (32, 32’) doplňkové desky (10) připojené k převodníkovému obvodu (24) a převodníkovým obvodem (24) je vytvořitelný druhý příslušný 40 signál.
  2. 2. Funkční deska podle nároku 1, vyznačující se tím, že elektrický převodníkový obvod (24) obsahuje dělič (60, 62) napětí a že první signál je vytvořitelný za přítomnosti elektrického potenciálu.
CS902917A 1989-06-12 1990-06-12 Doplňková deska s automatickým přizpůsobením konfiguraci štěrbinové přípojky CZ284019B6 (cs)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/365,269 US5119498A (en) 1989-06-12 1989-06-12 Feature board with automatic adjustment to one of two bus widths based on sensing power level at one connection contact

Publications (2)

Publication Number Publication Date
CS9002917A2 CS9002917A2 (en) 1991-11-12
CZ284019B6 true CZ284019B6 (cs) 1998-07-15

Family

ID=23438162

Family Applications (1)

Application Number Title Priority Date Filing Date
CS902917A CZ284019B6 (cs) 1989-06-12 1990-06-12 Doplňková deska s automatickým přizpůsobením konfiguraci štěrbinové přípojky

Country Status (10)

Country Link
US (1) US5119498A (cs)
EP (1) EP0403117B1 (cs)
JP (1) JPH0324608A (cs)
CA (1) CA2018072C (cs)
CZ (1) CZ284019B6 (cs)
DD (1) DD295039A5 (cs)
DE (2) DE69023701T2 (cs)
HU (1) HUT57921A (cs)
PL (1) PL163268B1 (cs)
RU (1) RU2009539C1 (cs)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329634A (en) * 1991-12-02 1994-07-12 International Business Machines Corp. Computer system with automatic adapter card setup
JPH0821015B2 (ja) * 1992-01-20 1996-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータならびにそのシステム再構成化装置および方法
US5454081A (en) * 1992-08-28 1995-09-26 Compaq Computer Corp. Expansion bus type determination apparatus
US5477860A (en) * 1992-11-05 1995-12-26 Synectics Medical, Inc. Catheter for measuring respiration and respiratory effort
US5810741A (en) * 1992-11-05 1998-09-22 Synectics Medical Ab Method of measuring respiration and respiratory effort using plural catheters
US5438985A (en) * 1993-01-25 1995-08-08 Synectics Medical, Incorporated Ambulatory recording of the presence and activity of substances in gastro-intestinal compartments
US5551425A (en) * 1993-05-13 1996-09-03 Synectics Medical, Inc. Potential difference and perfusion pressure catheter
US5657759A (en) * 1993-05-13 1997-08-19 Synectics Medical, Incorporated Measurement of gastric emptying and gastrointestinal output
JP3483594B2 (ja) * 1993-07-20 2004-01-06 富士通株式会社 半導体装置
US5507289A (en) * 1993-09-16 1996-04-16 Synectics Medical, Inc. System and method to diagnose bacterial growth
US5477854A (en) * 1993-09-16 1995-12-26 Synectics Medical, Inc. System and method to monitor gastrointestinal Helicobacter pylori infection
US5479935A (en) * 1993-10-21 1996-01-02 Synectics Medical, Inc. Ambulatory reflux monitoring system
US5833625A (en) * 1993-10-21 1998-11-10 Synectics Medical Ab Ambulatory reflux monitoring system
US5630099A (en) * 1993-12-10 1997-05-13 Advanced Micro Devices Non-volatile memory array controller capable of controlling memory banks having variable bit widths
US6092139A (en) * 1994-03-11 2000-07-18 Crane, Jr.; Stanford W. Passive backplane capable of being configured to a variable data path width corresponding to a data size of the pluggable CPU board
DE69521685T2 (de) * 1994-03-11 2002-07-04 Silicon Bandwidth, Inc. Modulare bauweise für rechner mit hoher bandbreite
US5680536A (en) * 1994-03-25 1997-10-21 Tyuluman; Samuel A. Dual motherboard computer system
US5577213A (en) * 1994-06-03 1996-11-19 At&T Global Information Solutions Company Multi-device adapter card for computer
EP0685803B1 (en) 1994-06-03 2001-04-18 Hyundai Electronics America Method of producing an electrical device adapter
US5506815A (en) * 1995-01-19 1996-04-09 Etron Technology Inc. Reconfigurable multi-user buffer memory particularly for signal processing system
US5909571A (en) * 1995-05-01 1999-06-01 Apple Computer, Inc. Clock distribution for processor and host cards
AU5722296A (en) * 1995-05-01 1996-11-21 Apple Computer, Inc. A modular system utilizing interchangeable printed circuit b oard processor cards
US5596169A (en) * 1995-05-12 1997-01-21 Iomega Corporation Combined SCSI/parallel port cable
JPH09204243A (ja) * 1996-01-29 1997-08-05 Fujitsu Ltd データ転送方法
US5832244A (en) * 1996-02-20 1998-11-03 Iomega Corporation Multiple interface input/output port for a peripheral device
US5920731A (en) * 1997-02-21 1999-07-06 Vlsi Technology, Inc. Single-housing electrical device self-configurable to connect to PCMCIA compliant or non-PCMCIA compliant host interfaces
EP0887737B1 (en) * 1997-06-26 2003-01-22 Hewlett-Packard Company, A Delaware Corporation Reversible connectors
US5978861A (en) * 1997-09-30 1999-11-02 Iomega Corporation Device and method for continuously polling for communication bus type and termination
WO1999021127A1 (fr) * 1997-10-17 1999-04-29 I-O Data Device Inc. Support sous forme de carte et carte pour ordinateur personnel
US6146150A (en) * 1998-11-24 2000-11-14 International Business Machines Corporation Circuit card with separate interfaces for different bus architectures
US6487715B1 (en) * 1999-04-16 2002-11-26 Sun Microsystems, Inc. Dynamic code motion optimization and path tracing
GB2356715A (en) * 1999-11-25 2001-05-30 Nmi Electronics Ltd Single board computer module
US6640273B1 (en) 2000-01-05 2003-10-28 Tektronix, Inc. Apparatus for data bus expansion between two instrument chassis
US7672747B2 (en) 2000-03-30 2010-03-02 Lam Research Corporation Recipe-and-component control module and methods thereof
US20020063716A1 (en) * 2000-11-30 2002-05-30 Palm, Inc. Control of color depth in a computing device
US6961790B2 (en) * 2001-06-29 2005-11-01 Motorola, Inc. Self-extracting re-configurable interface used in modular electronic architecture
US7362589B2 (en) * 2005-01-18 2008-04-22 Hewlett-Packard Development Company, L.P. Circuit board adapted to couple to different types of add-in cards
US7565220B2 (en) * 2006-09-28 2009-07-21 Lam Research Corporation Targeted data collection architecture
US7814046B2 (en) * 2006-09-29 2010-10-12 Lam Research Corporation Dynamic component-tracking system and methods therefor
US7995050B2 (en) * 2006-12-27 2011-08-09 Hewlett-Packard Development Company, L.P. Power saving display

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4126897A (en) * 1977-07-05 1978-11-21 International Business Machines Corporation Request forwarding system
JPS5454536A (en) * 1977-10-08 1979-04-28 Fujitsu Ltd Data processor
US4447878A (en) * 1978-05-30 1984-05-08 Intel Corporation Apparatus and method for providing byte and word compatible information transfers
US4291370A (en) * 1978-08-23 1981-09-22 Westinghouse Electric Corp. Core memory interface for coupling a processor to a memory having a differing word length
US4309754A (en) * 1979-07-30 1982-01-05 International Business Machines Corp. Data interface mechanism for interfacing bit-parallel data buses of different bit width
US4443864A (en) * 1979-10-09 1984-04-17 Texas Instruments Incorporated Memory system for microprocessor with multiplexed address/data bus
US4306298A (en) * 1979-10-09 1981-12-15 Texas Instruments Incorporated Memory system for microprocessor with multiplexed address/data bus
US4471458A (en) * 1981-06-18 1984-09-11 Allied Corporation Computer interface
GB2101370A (en) * 1981-06-26 1983-01-12 Philips Electronic Associated Digital data apparatus with memory interrogation
US4500933A (en) * 1982-04-02 1985-02-19 Ampex Corporation Universal interface unit
US4667305A (en) * 1982-06-30 1987-05-19 International Business Machines Corporation Circuits for accessing a variable width data bus with a variable width data field
US4751671A (en) * 1983-02-14 1988-06-14 Prime Computer, Inc. Size configurable data storage system
US4675808A (en) * 1983-08-08 1987-06-23 American Telephone And Telegraph Company At&T Bell Laboratories Multiplexed-address interface for addressing memories of various sizes
US4739475A (en) * 1983-09-20 1988-04-19 Mensch Jr William D Topography for sixteen bit CMOS microprocessor with eight bit emulation and abort capability
JPS60204052A (ja) * 1984-03-28 1985-10-15 Fanuc Ltd 入出力ボ−ドのアドレス選択方式
KR900007564B1 (ko) * 1984-06-26 1990-10-15 모토로라 인코포레이티드 동적 버스를 갖는 데이터 처리기
US4716527A (en) * 1984-12-10 1987-12-29 Ing. C. Olivetti Bus converter
US4683534A (en) * 1985-06-17 1987-07-28 Motorola, Inc. Method and apparatus for interfacing buses of different sizes
JPS6219904A (ja) * 1985-07-18 1987-01-28 Diesel Kiki Co Ltd マイクロプロセツサを用いた制御装置
JPH0772886B2 (ja) * 1986-08-01 1995-08-02 インターナショナル・ビジネス・マシーンズ・コーポレーション データ処理システム
US5023823A (en) * 1986-11-07 1991-06-11 Norand Corporation Multiple channel communications system and packaging configuration therefor
US4803623A (en) * 1986-10-31 1989-02-07 Honeywell Bull Inc. Universal peripheral controller self-configuring bootloadable ramware
US4779190A (en) * 1986-12-03 1988-10-18 Ncr Corporation Communication bus interface
JPS6422107A (en) * 1987-07-17 1989-01-25 Oki Electric Ind Co Ltd Voltage level detecting circuit
JPH01180026A (ja) * 1988-01-11 1989-07-18 Nec Corp 汎用入出力インタフェース接続方式
US4991085A (en) * 1988-04-13 1991-02-05 Chips And Technologies, Inc. Personal computer bus interface chip with multi-function address relocation pins
US4885482A (en) * 1988-07-13 1989-12-05 Compaq Computer Corporation Multiple computer interface circuit board

Also Published As

Publication number Publication date
CA2018072A1 (en) 1990-12-12
EP0403117A1 (en) 1990-12-19
US5119498A (en) 1992-06-02
DE69023701T2 (de) 1996-06-20
DE69023701D1 (de) 1996-01-04
DD295039A5 (de) 1991-10-17
CA2018072C (en) 1993-08-24
HUT57921A (en) 1991-12-30
CS9002917A2 (en) 1991-11-12
PL285595A1 (en) 1991-04-08
JPH0580008B2 (cs) 1993-11-05
DE4017902C2 (cs) 1992-03-12
JPH0324608A (ja) 1991-02-01
EP0403117B1 (en) 1995-11-22
HU903801D0 (en) 1990-11-28
RU2009539C1 (ru) 1994-03-15
PL163268B1 (en) 1994-02-28
DE4017902A1 (de) 1990-12-20

Similar Documents

Publication Publication Date Title
CZ284019B6 (cs) Doplňková deska s automatickým přizpůsobením konfiguraci štěrbinové přípojky
CA1335843C (en) Programmable option select
US5038320A (en) Computer system with automatic initialization of pluggable option cards
EP1244973B1 (en) System and method for providing hot swap capability using existing circuits and drivers with minimal changes
US5175536A (en) Apparatus and method for adapting cards designed for a VME bus for use in a VXI bus system
US5274781A (en) Programmable controller module identification by interconnecting the input and output ports of a module in a predefined manner
US7254652B2 (en) Autonomic configuration of port speeds of components connected to an interconnection cable
US6487610B2 (en) Direct processor access via an external multi-purpose interface
US6237048B1 (en) Adapter card with vendor unique differentiation and customization using PCI sideband signals
US6397284B1 (en) Apparatus and method for handling peripheral device interrupts
EP0352683B1 (en) Programmable controller module identification system
US11704269B2 (en) Switch pruning in a switch fabric bus chassis
US6269458B1 (en) Computer system and method for diagnosing and isolating faults
US6523071B1 (en) Process and apparatus for configuring the direct memory access transfer mode of a motherboard or host computer
EP3279796B1 (en) Resource access management component and method therefor
EP1834246B1 (en) Integrated circuit having processor and switch capabilities
CN113468028B (zh) 用于计算设备的设备管理方法、计算设备、装置和介质
US6081861A (en) PCI migration support of ISA adapters
EP0556138B1 (en) A bus for connecting extension cards to a data processing system and test method
US6499071B1 (en) Interconnection system
US20150348651A1 (en) Multiple access test architecture for memory storage devices
JPH01270684A (ja) Lsiテスト方式
CN117725015A (zh) 多cpu主板下挂载多nvme硬盘结构和系统
CN115904024A (zh) 一种多模硬盘背板结构、方法及服务器
US6239714B1 (en) Controller for use in an interconnection system