CN206672033U - 一种复位电路 - Google Patents

Abstract

本实用新型公开了一种复位电路，包括电压检测电路、欠压锁存电路和复位驱动电路，所述电压检测电路的输入端与电源电压连接，所述电压检测电路的输出端与欠压锁存电路的输入端连接，所述欠压锁存电路的输出端与复位驱动电路的输入端连接，所述复位驱动电路的输出端输出复位信号POR。本实用新型涉及电子技术领域，一种复位电路，通过欠压锁存电路对电源电压信号进行锁存，在电源异常的情况下，能保证芯片系统不紊乱，数据不丢失；电源正常后，芯片稳定工作。本实用新型的复位电路结构简单，可靠性高。

Description

一种复位电路

技术领域

本实用新型涉及电子技术领域，尤其涉及一种复位电路。

背景技术

POR：Power On Reset，上电复位。

UVLO：Under voltage lock out,欠压锁存。

在混合信号集成电路中，一般都会内置上电复位电路，在电路电源上电稳定时，发出上电复位信号，使芯片系统完成复位。

相对上电而言，掉电的情况更加复杂，电压开始降低的一段时间内能保证电路的正常工作，随着电压继续降低，此时电路系统进入复位状态，电路不再工作，当电压低到一定程度时，掉电复位电路也可能随之失效。此时芯片电路内部状态紊乱，造成芯片电路系统不稳定，尤其是带有flash、eeprom、otp等存储体的集成电路中，会造成数据丢失或者篡改。

图1是现有技术的一种上电复位电路，包括电阻R0、电容C0、二极管D0、反相器NOT1和反相器NOT2，电阻R0上端连接电源电压VDD，下端通过连接电容CO接电源地，电阻R0与电容C0之间的节点M分别连接二极管D0的正极和反相器NOT1的输入端，二极管D0的负极连接电源电压VDD，反相器NOT1的输出端与反相器NOT2的输入端连接，反相器NOT2的输出端输出复位信号POR。当电源最初施加到电路时，电源电压VDD从零开始逐渐升高，电阻R0中开始有电流产生，并给电容C0充电，开始时，电容C0上的电压VC0低于反相器INV的翻转阈值，反相器NOT1输出高电平，反相器NOT2输出低电平，即复位信号POR为低电平，系统处于复位状态，随着电源电压VDD的升高，电容C0的电压VC0达到反相器NOT1的翻转阈值，反相器NOT1变为输出低电平，反相器NOT2变为输出高电平，即复位信号POR为高电平，系统复位晚上。

然而，在实际应用过程中，电源电压VDD可能会产生波动、不稳定，会出现小故障或者短促下降，持续时间可能为数百微秒，而使集成电路无法正常复位，电路内部出现紊乱的情况。

实用新型内容

为了解决上述技术问题，本实用新型的目的是提供一种结构简单可靠性高的复位电路。

本实用新型所采用的技术方案是：一种复位电路，包括电压检测电路、欠压锁存电路和复位驱动电路，所述电压检测电路的输入端与电源电压连接，所述电压检测电路的输出端与欠压锁存电路的输入端连接，所述欠压锁存电路的输出端与复位驱动电路的输入端连接，所述复位驱动电路的输出端输出复位信号POR。

进一步地，所述电压检测电路包括第一电阻和第二电阻，所述欠压锁存电路包括比较器，所述第一电阻的一端与电源电压连接，所述第一电阻的另一端分别与比较器的正相输入端和第二电阻的一端连接，所述第二电阻的另一端接电源地，所述比较器的反相输入端连接基准电压。

进一步地，所述欠压锁存电路还包括第一反相器，所述比较器的输出端与所述第一反相器的输入端连接，所述第一反相器的输出端作为欠压锁存电路的输出端。

进一步地，所述复位驱动电路包括MOS晶体管、电容、第三电阻和二极管，所述MOS晶体管的栅极连接欠压锁存电路的输出端，所述MOS晶体管的源极分别与电源地和电容的一端连接，所述电容的另一端分别与MOS晶体管的漏极、第三电阻的一端和二极管的正极连接，所述第三电阻的另一端连接电源电压，所述二极管的负极连接电源电压。

进一步地，所述复位驱动电路还包括施密特触发器和整形延时电路，所述施密特触发器为同相施密特触发器，所述整形延时电路包括第二反相器和第三反相器，所述施密特触发器的输入端与所述MOS晶体管的漏极连接，所述施密特触发器的输出端与所述第二反相器的输入端连接，所述第二反相器的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端输出复位信号POR。

进一步地，所述比较器为迟滞比较器。

进一步地，所述欠压锁存电路还包括第四电阻，所述比较器的输出端通过连接第四电阻接电源地。

进一步地，所述复位驱动电路还包括第五电阻，所述第三反相器的输出端通过连接第五电阻接电源地。

本实用新型的有益效果是：

一种复位电路，通过欠压锁存电路对电源电压信号进行锁存，在电源异常的情况下，能保证芯片系统不紊乱，数据不丢失；电源正常后，芯片稳定工作。本实用新型的复位电路结构简单，可靠性高。

附图说明

下面结合附图对本实用新型的具体实施方式作进一步说明：

图1是现有技术的一种上电复位电路；

图2是本实用新型一种复位电路第一具体实施例的电路结构示意图；

图3是图2电路的各信号波形示意图；

图4是本实用新型一种复位电路第二具体实施例的电路结构示意图；

图5是图4电路的各信号波形示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

图2是本实用新型一种复位电路第一具体实施例的电路结构示意图，如图2所示，一种复位电路，包括电压检测电路、欠压锁存电路和复位驱动电路，电压检测电路的输入端与电源电压VDD连接，电压检测电路的输出端与欠压锁存电路的输入端连接，欠压锁存电路的输出端与复位驱动电路的输入端连接，复位驱动电路的输出端输出复位信号POR。

电压检测电路包括第一电阻R1和第二电阻R2，欠压锁存电路包括比较器CMP和第一反相器NOT1，复位驱动电路包括MOS晶体管M1、电容C1、第三电阻R3、二极管D1、施密特触发器SMT1、第二反相器NOT2和第三反相器NOT3，本实施例MOS晶体管M1是NMOS晶体管。本实施例的比较器CMP优选采用迟滞比较器（即双阈值比较器）。本实施例的施密特触发器SMT1优选采用同相施密特触发器。第一电阻R1的一端与电源电压VDD连接，第一电阻R1 另一端分别有比较器CMP的正相输入端和第二电阻R2 的一端连接，第二电阻R2的另一端连接电源地，第一电阻R1和第二电阻R2之间的节点M输出检测电压VM，比较器CMP的反相输入端连接基准电压Vref，比较器CMP的输出端输出欠压锁存信号UVLO，比较器CMP的输出端与第一反相器NOT1的输入端连接，第一反相器NOT1的输出端作为欠压锁存电路的输出端，第一反相器NOT1的输出端与MOS晶体管M1的栅极连接，MOS晶体管M1的源极分别连接电源地和电容C1的一端，电容C1的另一端分别与MOS晶体管M1的漏极、第三电阻R3的一端和二极管D1的正极连接，第三电阻R3的另一端连接电源电压VDD，二极管D1的负极连接电源电压VDD，MOS晶体管M1的漏极还与施密特触发器SMT1的输入端连接，施密特触发器SMT1的输出端与第二反相器NOT2的输入端连接，第二反相器NOT2的输出端与第三反相器NOT3的输入端连接，第三反相器NOT3的输出端输出复位信号POR，本实施例中第二反相器NOT2和第三反相器NOT3构成整形延时电路。

图3是图2电路的各信号波形示意图，结合图2和图3，图3在上电过程中，即检测电压VM从低到高上升过程中，检测电压VM低于比较器CMP的电压高阈值VH，此时，欠压锁存信号UVLO为低电平，MOS晶体管M1导通，将电容C1上的电位拉低，当电容C1上的电压小于施密特触发器SMT1的反向阈值电压时，施密特触发器SMT1输出低电平，信号经过第二反相器NOT2输出高电平，信号再经过第三反相器NOT3输出低电平，即复位信号POR为低电平，此时系统处于复位状态，当检测电压VM上升到高于比较器CMP的电压高阈值VH时，比较器CMP输出高电平，即此时欠压锁存信号UVLO为高电平，MOS晶体管M1截止，电源电压VDD通过第三电阻R3给电容C1充电，当电容C1的电压大于施密特触发器SMT1的正向阈值电压时，施密特触发器SMT1输出高电平，第二反相器NOT2发生翻转输出低电平，信号再经过第三反相器NOT3输出高电平，即复位信号POR为高电平，复位结束。当电源电压VDD由于负载异常增大或者突然掉电过程中，检测电压VM由高变为低，当检测电压VM低于比较器CMP的电压低阈值VL时，比较器CMP输出低电平，即欠压锁存信号UVLO为低电平，MOS晶体管M1导通，电容C1上的电荷迅速放光，当电容C1的电压小于施密特触发器SMT1的反向阈值电压时，施密特触发器SMT1输出低电平，第二反相器NOT2发生翻转输出高电平，信号再经过第三反相器NOT3输出低电平，即复位信号POR为低电平，系统复位。在实际电路中，低电平的欠压锁存信号UVLO会存在被拉高的情况，即毛刺信号，此时电源电压VDD的大小不定，取决于电路所处的温度等条件，毛刺信号的宽度和幅度也不固定，进而使输出的复位信号POR也产生毛刺信号，这会导致系统复位状态错误，造成系统工作紊乱的情况发生。

图4是本实用新型一种复位电路第二具体实施例的电路结构示意图，图4的电路结构是在图2的电路结构基础上增加第四电阻R4和第五电阻R5，即第二具体实施例电路结构是在第一具体实施例电路结构上增加第四电阻R4和第五电阻R5，如图4所示，比较器CMP的输出端通过连接第四电阻R4连接电源地，第三反相器NOT3的输出端通过连接第五电阻R5连接电源地。

图5是图4电路的各信号波形示意图，结合图2、图3、图4和图5，图4电路结构是在图2电路结构上增加两个电阻，在比较器CMP的输出端增加第四电阻R4连接电源地，使得当图3中的欠压锁存信号UVLO的毛刺信号产生时，第四电阻R4起下拉作用，将毛刺信号的电荷泄放掉，欠压锁存信号UVLO仍保持低电平。在第三反相器NOT3的输出端增加第五电阻R5连接电源地，当图3中复位信号POR的毛刺信号产生时，第五电阻R5起下拉作用，将毛刺信号的电荷泄放掉，POR信号仍保持低电平。第四电阻R4和第五电阻R5均起到滤除毛刺信号的作用，使系统工作更加稳定。

一种复位电路，通过欠压锁存电路对电源电压信号进行锁存，在电源异常的情况下，能保证芯片系统不紊乱，数据不丢失；电源正常后，芯片稳定工作。本实用新型的复位电路结构简单，可靠性高。

以上是对本实用新型的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本实用新型精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (8)

1.一种复位电路，其特征在于，包括电压检测电路、欠压锁存电路和复位驱动电路，所述电压检测电路的输入端与电源电压连接，所述电压检测电路的输出端与欠压锁存电路的输入端连接，所述欠压锁存电路的输出端与复位驱动电路的输入端连接，所述复位驱动电路的输出端输出复位信号POR。

2.根据权利要求1所述的一种复位电路，其特征在于，所述电压检测电路包括第一电阻和第二电阻，所述欠压锁存电路包括比较器，所述第一电阻的一端与电源电压连接，所述第一电阻的另一端分别与比较器的正相输入端和第二电阻的一端连接，所述第二电阻的另一端接电源地，所述比较器的反相输入端连接基准电压。

3.根据权利要求2所述的一种复位电路，其特征在于，所述欠压锁存电路还包括第一反相器，所述比较器的输出端与所述第一反相器的输入端连接，所述第一反相器的输出端作为欠压锁存电路的输出端。

4.根据权利要求3所述的一种复位电路，其特征在于，所述复位驱动电路包括MOS晶体管、电容、第三电阻和二极管，所述MOS晶体管的栅极连接欠压锁存电路的输出端，所述MOS晶体管的源极分别与电源地和电容的一端连接，所述电容的另一端分别与MOS晶体管的漏极、第三电阻的一端和二极管的正极连接，所述第三电阻的另一端连接电源电压，所述二极管的负极连接电源电压。

5.根据权利要求4所述的一种复位电路，其特征在于，所述复位驱动电路还包括施密特触发器和整形延时电路，所述施密特触发器为同相施密特触发器，所述整形延时电路包括第二反相器和第三反相器，所述施密特触发器的输入端与所述MOS晶体管的漏极连接，所述施密特触发器的输出端与所述第二反相器的输入端连接，所述第二反相器的输出端与所述第三反相器的输入端连接，所述第三反相器的输出端输出复位信号POR。

6.根据权利要求2所述的一种复位电路，其特征在于，所述比较器为迟滞比较器。

7.根据权利要求2至5任一项所述的一种复位电路，其特征在于，所述欠压锁存电路还包括第四电阻，所述比较器的输出端通过连接第四电阻接电源地。

8.根据权利要求5所述的一种复位电路，其特征在于，所述复位驱动电路还包括第五电阻，所述第三反相器的输出端通过连接第五电阻接电源地。