[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1628370B - 处理碳化硅衬底改善外延沉积的方法与形成的结构和器件 - Google Patents

处理碳化硅衬底改善外延沉积的方法与形成的结构和器件 Download PDF

Info

Publication number
CN1628370B
CN1628370B CN038034689A CN03803468A CN1628370B CN 1628370 B CN1628370 B CN 1628370B CN 038034689 A CN038034689 A CN 038034689A CN 03803468 A CN03803468 A CN 03803468A CN 1628370 B CN1628370 B CN 1628370B
Authority
CN
China
Prior art keywords
injected
silicon carbide
wafer
silicon wafer
conductive carbonized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN038034689A
Other languages
English (en)
Other versions
CN1628370A (zh
Inventor
戴维斯·安德鲁·麦克卢尔
亚历山大·苏沃洛夫
约翰·亚当·埃德蒙
小戴维·比尔兹利·斯莱特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Research Inc filed Critical Cree Research Inc
Publication of CN1628370A publication Critical patent/CN1628370A/zh
Application granted granted Critical
Publication of CN1628370B publication Critical patent/CN1628370B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明公开了一种处理碳化硅衬底的方法，用于改进其外延沉积和作为制造如发光二极管等器件的前体。该方法包括如下步骤：在一种或多种预定掺杂浓度和注入能量下，将第一导电类型的掺杂原子注入到与注入离子有相同的导电类型的导电碳化硅晶片第一表面，形成一种掺杂分布，对注入的晶片退火，在衬底晶片的注入第一表面生长一层外延层。

Description

处理碳化硅衬底改善外延沉积的方法与形成的结构和器件
发明背景
目前，制作适合在紫外、蓝、绿电磁波谱下工作的发光器件或“LED”(包括发光二极管，激光二极管，光探测器等)最成功的材料是III族氮化合物半导体材料，尤其是氮化镓基化合物半导体材料。
然而，氮化镓在制作工作器件中引出了一系列特殊技术问题。主要问题是缺少大体积的氮化镓单晶，相应地意味着氮化镓或其他III族器件必须在其他材料上形成外延层。蓝宝石(即氧化铝或Al2O3)已经普遍用作III族氮化物的衬底。蓝宝石具有与III族材料较好的晶格匹配，热稳定性以及透明性，所有这些在制作发光二极管时通常是非常有用的。然而，作为一种电绝缘材料，蓝宝石也具有其缺点，即经过发光二极管产生光发射的电流不能通过蓝宝石衬底。这样，必须制作其他种类的与LED的连接，例如将器件正负极放在LED芯片同一侧的所谓“平行”结构。一般来说，优选将LED制作在导电衬底上，使得欧姆接触能放在器件相反的两端。这种称为“垂直”的器件由于众多原因而成为优选，包括同平行器件相比，易于制作。
相对于蓝宝石，碳化硅能够进行导电掺杂，因此可以有效地应用于制作垂直III族氮化物LED。另外，碳化硅与氮化镓有相对较小的晶格失配，即可以在上面生长高质量的III族氮材料。碳化硅还具有高热导系数，这对高电流器件如激光二极管的热耗散是重要的。
碳化硅基III族氮化物LED的实例见转让给Cree，Inc.(也是本专利的受让人)的美国专利5523589，6120600和6187606，每一篇在此引用，作为参考。这些器件通常包括一碳化硅衬底，衬底上形成的一缓冲层(区)，以及形成p-n结有源区的多个III族氮化物层。
特别地，美国专利6187606代表了相对于以前技术发展水平的重要进展。该专利’606描述的发明提供了在衬底上形成GaN，InGaN多个分立的晶体部分，亦即“点”，数量足够多的点减小或消除了衬底和缓冲层之间的异质结势垒，因此衬底和有源区之间便可以建立起高导电路径。
LED的一个重要参数是器件在正向偏置工作时，正、负极之间的正向压降(Vf)。尤其是，器件的正向电压(Vf)应尽量低，以降低功率消耗，提高器件的总体效率。尽管专利’606具有其先进性，然而在传统的碳化硅衬底和导电缓冲层界面上仍然存在可测的压降。为了降低器件总的电压Vf，应该降低该界面上的压降。
发明描述
根据本发明实施例的方法包括如下步骤：提供一种具有预定导电类型和第一第二表面的SiC晶片；将预定导电类型的掺杂原子以一种或多种预定的掺杂浓度和注入能量注入到SiC晶片的第一表面，以形成掺杂分布；对注入晶片进行退火；在衬底上的注入第一表面上生长一层外延层。根据本发明实施例的其他方法包括如下步骤：提供一种具有预定导电类型和第一、第二表面的SiC晶片；在晶片的第一表面上形成覆盖层；将预定导电类型的掺杂原子以一种或多种预定的掺杂浓度和注入能量注入到覆盖层和SiC晶片的第一表面，以形成掺杂分布；对注入晶片进行退火；去除掉覆盖层；在衬底上注入第一表面上生长一层外延层。
根据本发明实施例的结构包括一种具有预定导电类型和第一第二表面的碳化硅衬底，在第一表面附近具有预定导电类型注入掺杂剂的第一注入分布，以及生长在第一表面上的外延层。
根据本发明实施例的器件包括一种光发射器件，该器件包括一种预定导电类型和第一第二表面的碳化硅衬底，衬底第一表面上的导电缓冲层，导电缓冲层上的有源区，其中衬底上的第一表面附近具有预定导电类型注入掺杂剂的第一注入分布。
根据本发明请求保护的技术方案，提供一种处理碳化硅衬底的方法，用于改进其外延沉积和作为制造器件的前体，该方法包括：用一种材料在导电碳化硅晶片的第一表面上形成覆盖层，该材料能够被沉积成薄层，能够注入与碳化硅晶片有相同导电性的离子，能够被去除而基本上不损坏晶片下面的表面。在一种或多种预定掺杂浓度和注入能量下，将第一导电类型的掺杂离子注入并穿过覆盖层和与注入离子有相同的导电类型的导电碳化硅晶片的第一表面，形成10-5000埃厚度的被注入区域，注入离子的掺杂分布处于1E19-5E21cm-3的浓度；对注入的晶片退火；去除覆盖层，以及在衬底晶片上的注入第一表面上生长一外延层。
根据本发明的上述方法，进一步包括：在除去覆盖层之后，在注入的碳化硅晶片的第一表面上形成导电缓冲区，并进而在导电缓冲区上生长外延层。
根据本发明的上述方法，其中注入掺杂离子的步骤包括以变化的剂量和能量水平进行多次注入步骤，以便在晶片中至预定的深度得到相对平坦的注入分布。
根据本发明的上述方法，其中注入步骤包括，在注入区域中注入掺杂离子，使其峰值浓度为1E21cm-3，注入到碳化硅晶片中的深度为500埃。
根据本发明的上述方法，其中注入步骤包括，以磷施主离子在第一掺杂浓度2E15cm-2，注入能量25keV，以及第二掺杂浓度3.6E15cm-2，注入能量50keV下，对碳化硅晶片进行注入。
根据本发明的上述方法，其中注入的晶片在1300℃的氩下退火90分钟。
根据本发明的上述方法，包括将选自氮和磷的注入掺杂离子注入进n型碳化硅晶片中。
根据本发明的上述方法，包括将选自硼和铝的注入掺杂离子注入进p型碳化硅晶片中。
根据本发明的上述方法，包括形成氮化硅、或二氧化硅、或金属层的覆盖层。
根据本发明的上述方法，包括在碳化硅晶片上使用等离子增强化学气相沉积的方法沉积覆盖层。
根据本发明的上述方法，包括由二氧化硅形成覆盖层至厚度500埃。
根据本发明的上述方法，包括将氮离子注入和透过二氧化硅层和注入碳化硅晶片，以第一剂量为在注入能量25keV下掺杂浓度4E12-1E15cm-2，第二剂量为在50keV注入能量下注入的掺杂浓度7E12-1.8E15cm-2。
根据本发明的上述方法，其中形成覆盖层的步骤包括化学气相沉积，去除覆盖层的步骤包括化学湿法腐蚀处理。
根据本发明的上述方法，其中生长外延层的步骤进一步包括制造单异质结、或双异质结、或单量子阱、或多量子阱或其组合。
本发明还提供一种碳化硅结构，适合用于作为制作电子器件的衬底，包括：碳化硅晶片，具有第一和第二表面，并具有预定的导电类型以及初始载流子浓度；位于所述碳化硅晶片的第一表面上的覆盖层，由能够沉积成薄层，能够注入与碳化硅晶片有相同导电性的离子，能够被去除而基本上不损坏晶片下面的表面的材料形成；以及10-5000埃厚度的注入掺杂离子区，完全延伸通过所述覆盖层和第一表面，进入所述碳化硅晶片至预定深度，所述区域的载流子浓度比所述晶片剩余部分的初始载流子浓度高，并且处于1E19-5E21cm-3的浓度。
根据本发明的上述碳化硅结构，其中所述碳化硅晶片包括n型6H-碳化硅或n型4H-碳化硅。
根据本发明的上述碳化硅结构，其中所述碳化硅晶片用浓度5E17-3E18cm-2的氮施主离子进行掺杂。
根据本发明的上述碳化硅结构，其中所述注入掺杂离子区包括磷，其浓度1E19-5E21cm-3。
根据本发明的上述碳化硅结构，其中所述注入掺杂离子区包括氮，其浓度1E19-5E21cm-3。
根据本发明的上述碳化硅结构，其中所述注入掺杂离子区包括磷，其浓度1E21cm-3。
根据本发明的上述碳化硅结构，其中所述注入掺杂离子区具有峰值浓度1E21cm-3的注入掺杂离子，且从所述第一表面延伸到所述碳化硅晶片至深度500埃。
根据本发明的上述碳化硅结构，其中在所述注入区的注入离子的峰值浓度出现在所述碳化硅衬底的第一表面或其附近。
根据本发明的上述碳化硅结构，其中所述覆盖层包括氮化硅、或二氧化硅、或金属。
根据本发明的上述碳化硅结构，其中所述覆盖层具有厚度500埃。
本发明还提供一种发光二极管，包括：碳化硅晶片，具有第一和第二表面，并具有预定的导电类型以及初始载流子浓度；10-5000埃厚度的注入掺杂离子区，完全延伸通过所述覆盖层和第一表面，进入所述碳化硅晶片至预定深度，所述区域的载流子浓度比所述晶片剩余部分的初始载流子浓度高，并且处于1E19-5E21cm-3的浓度；在所述导电碳化硅晶片第一表面上的导电缓冲区；在所述的导电缓冲区上的有源区；到所述有源区的第一欧姆接触；以及在所述碳化硅晶片第二表面上的第二欧姆接触。
根据本发明的上述发光二极管，其中所述碳化硅晶片包括n型6H-碳化硅或n型4H-碳化硅。
根据本发明的上述发光二极管，其中所述碳化硅晶片用浓度5E17-3E18cm-2的氮施主离子进行掺杂。
根据本发明的上述发光二极管，其中所述注入掺杂离子区包括磷，其浓度1E19-5E21cm-3。
根据本发明的上述发光二极管，其中所述注入掺杂离子区包括氮，其浓度1E19-5E21cm-3。
根据本发明的上述发光二极管，其中所述注入掺杂离子区包括磷，其浓度1E21cm-3。
根据本发明的上述发光二极管，其中所述注入掺杂离子区具有峰值浓度1E21cm-3的注入掺杂离子，且从所述第一表面延伸到所述碳化硅晶片至深度500埃。
根据本发明的上述发光二极管，其中在所述注入区的注入离子的峰值浓度出现在所述碳化硅衬底的第一表面或其附近。
根据本发明的上述发光二极管，其中所述有源区为单异质结、或双异质结、或单量子阱、或多量子阱、或其组合。
参考图1为根据本发明的碳化硅基LED的简化示意图。器件10包括具有第一导电类型和第一表面12A、第二表面12B的导电碳化硅衬底12。器件10进一步包括在衬底12的表面12A上形成的导电缓冲区14，以及在导电缓冲层14上形成的有源区18。有源区18优选包括p-n结，最优包括单异质结、双异质结、单量子阱、多量子阱等。第一欧姆接触22形成于有源区表面。第二欧姆接触24形成于衬底24表面。作为优选的实施例，衬底12包括n型4H-碳化硅。相应地，在优选的实施例中欧姆接触22包括器件10的正极，而欧姆接触24包括器件10的负极。欧姆接触24可以根据于2001年3月15日申请的美国专利申请号09/787189描述的方法形成，在此引用作为参考。衬底12包括第一注入区20，该区与表面12A相邻并且包括第一导电类型的注入掺杂原子。注入区20的存在导致了衬底12和缓冲区14之间界面上可观测的压降降低，从而导致了器件10总的正向工作电压(Vf)的降低。注入区的注入掺杂原子峰值浓度约1E19-5E21cm-3，厚度约10-5000埃。优选地，注入区的注入掺杂原子峰值浓度约1E21cm-3，厚度约500埃。
图2为根据本发明制作结构的方法，得到的碳化硅衬底12具有第一导电类型以及第一表面12A和第二表面12B。制作如衬底12的掺杂碳化硅衬底在技术上已经众所周知。例如，美国专利RE34861公开了利用可控种子升华方法生长碳化硅梨晶(boules)的过程，从而形成的碳化硅晶体可能呈现许多多型晶体中的一种，例如4H，6H，15R或其他。在生长中将N型掺杂剂，例如氮和/或磷，或者p型掺杂剂例如铝、硼混合进晶体中，以分别得到晶体纯n型或p型的导电性。然后将晶体梨晶切割成晶片，经过化学、机械处理(抛光)后作为生长外延层并在上面制作电学器件的合适衬底。
在一个优选的实施例中，衬底12包括掺杂有氮施主原子的n型4H或6H-碳化硅，净掺杂浓度约5E17-3E18cm-2。形成晶片和抛光后，预定导电类型的掺杂原子30以一种或多种预定的掺杂浓度和注入能量注入到衬底12的表面12A，在衬底12的注入区20形成掺杂分布。优选地，掺杂原子30与衬底12有相同的导电类型。即，如果衬底12为n型，则掺杂剂30包括一种能够在碳化硅中形成n型导电性的掺杂剂，如氮或磷。另一种情况，如果衬底12为p型，则掺杂剂30包括一种能够在碳化硅中形成p型导电性的掺杂剂，如硼或铝。
将掺杂剂30根据预定的注入剂量和能量水平通过表面12A注入到衬底12。注入可以以单剂量和能量水平一步进行，或者以多重剂量和/或能量水平多步进行。在一个优选的实施例中，注入通过多重注入剂量和能量水平进行，以便在衬底12中一种预定的深度下获得相对平坦的注入分布。例如，在一个实施例中，6H-碳化硅衬底以磷原子注入，一次剂量为2E15cm-2，能量25keV，第二次剂量3.6E15cm-2，能量50keV。
根据本实施例形成期望的深度分布见图4中的曲线图。图4的曲线图给出了单位为原子/cm3的注入原子(y-轴)，作为从衬底12的第一表面12A开始的深度(x-轴)，单位为埃的函数分布。如图4所示，注入分布在深度约300埃时增加到约1E21cm-3的最大值。从该处开始直到约800埃的深度处，分布保持相对平坦，然后开始降至背景水平。因此，注入区20可以认为从表面12A延伸至衬底12的深度约800-1000埃。
注入之后，衬底在标准的氩灯退火管中退火，温度1300℃，时间90分钟，以激活注入的掺杂剂。一定范围的温度对退火也是有效的，1300℃是一典型而不是限定温度。
一种导电缓冲层14接着形成于衬底12的表面12A上。
该实施例的一个缺点是掺杂分布在衬底中某一深度处达到最大值，取决于注入剂量和能量，即表面注入浓度小于衬底中的最大浓度。注入掺杂剂浓度一定要小于5E21cm-3，否则注入的原子将导致对衬底12晶格不必要和不可修复的损伤。
为了最大限度地改进压降，应使衬底表面的注入浓度尽可能地高，即衬底表面的注入浓度约1E21cm-3。然而，根据图2的实施例，为了获得这一表面浓度，必须注入一定剂量和能量水平的掺杂原子，而该剂量和能量水平在衬底中产生的掺杂剂浓度能够如上面所述的破坏其衬底。
相应地，如图3所示的本发明的另一个实施例中，在注入掺杂剂之前，一覆盖层32沉积在衬底12的表面12A上。优选地，覆盖层32包括采用等离子增强化学气相沉积(PECVD)法沉积的或热氧化生长的氮化硅层或二氧化硅层，众所周知，二者都是沉积精确厚度和组分的氧化物层的方法。覆盖层32也可以包括任何其他合适的材料，该材料能可控沉积成薄层，易于离子注入，能够去除而不损坏其下面的表面。其他可用于覆盖层32的材料包括金属层或半导体外延层。
覆盖层32的厚度和注入参数(剂量和能量)的选择应使注入步骤产生的最大注入浓度发生在衬底12的表面12A或附近(即在衬底12和覆盖层32界面处或附近)。这样形成的结构在标准的氩灯退火管中退火，温度1300℃，时间90分钟，以激活注入的掺杂剂。覆盖层32用传统的技术去除。例如，如果覆盖层32包括PECVD形成的氧化层，可通过湿法化学腐蚀去除。这样形成的结构理论上包括具有注入区20的衬底12，其中注入区20的注入原子峰值浓度发生在衬底12的表面12A或附近。
根据本实施例形成期望的深度分布见图5中的曲线图。图5的曲线图给出了单位为原子/cm3的注入原子(y-轴)，作为从衬底12的第一表面12A开始的深度(x-轴)，单位为埃的函数分布。如图4所示，注入分布在衬底12表面12A处的值约为1E21cm-3。从该处开始到约500埃的深度处，分布保持相对平坦，然后降至背景水平。
在一个实施例中，厚度约500埃的二氧化硅层32通过PECVD形成于衬底12的表面12A上。氮原子注入氧化层和衬底12，第一次剂量的注入能量25keV，第二次剂量的注入能量50keV。第一次注入的剂量约4E12cm-2-1E15cm-2，而第二次注入的剂量约7E12cm-2-1.8E15cm-2。
衬底/缓冲区界面的界面电压(Vf)与25keV注入剂量对比曲线图如图6所示。为了产生图6所示的数据，采用了样品4H和6H碳化硅晶片，其氮掺杂剂净浓度为3.3E17-2.1E18cm-3。500埃PECVD二氧化硅层形成于晶片表面，晶片以各种可控剂量的氮原子注入，其能量分别为25keV和50keV。每个晶片的注入剂量和能量水平如表1所示。
表1
  晶片   类型   掺杂剂   25KeV剂量(cm-2)   50KeV剂量(cm-2)
  A   4H   28N2+   2.5E14   4.38E14
  B   4H   28N2+   3.0E14   5.25E14
  C   4H   28N2+   3.5E14   6.13E14
  D   4H   28N2+   4.0E14   7.0E14
  E   6H   28N2+   2.5E14   4.38E14
  F   6H   28N2+   3.0E14   5.25E14
  G   6H   28N2+   3.5E14   6.13E14
导电缓冲层于是形成于注入衬底上。界面电压(因衬底/缓冲层界面形成的压降)在晶片的三个位置进行测量并计算出平均值。该平均值与25keV注入剂量关系绘制成图6。如图6所示，衬底/缓冲层界面的界面电压随剂量的增加而降低。

Claims (33)

1.一种处理导电碳化硅晶片的方法，用于改进其外延沉积和作为制造器件的前体，该方法包括：
用一种材料在导电碳化硅晶片的第一表面上形成覆盖层，该材料能够被沉积成薄层，能够被注入与导电碳化硅晶片有相同导电性的离子，能够被去除而基本上不损坏导电碳化硅晶片下面的表面；
在一种或多种预定掺杂浓度和注入能量下，将第一导电类型的掺杂离子注入并穿过覆盖层和与注入离子有相同的导电类型的导电碳化硅晶片的第一表面，形成10-5000埃厚度的被注入区域，被注入离子的掺杂分布处于1E19-5E21cm-3的峰值浓度；
对被注入的导电碳化硅晶片退火；
去除覆盖层，以及
在导电碳化硅晶片上的被注入的第一表面上生长一外延层。
2.根据权利要求1的方法，进一步包括：
在除去覆盖层之后，在被注入的导电碳化硅晶片的第一表面上形成导电缓冲区，并进而在导电缓冲区上生长外延层。
3.根据权利要求1或2的方法，其中注入掺杂离子的步骤包括：以变化的剂量和能量水平进行多次注入步骤，以便在导电碳化硅晶片中至预定的深度得到相对平坦的注入分布。
4.根据权利要求3的方法，其中注入步骤包括：在被注入区域中注入掺杂离子，使其峰值浓度为1E21cm-3，所述预定的深度为500埃。
5.根据权利要求3的方法，其中注入步骤包括：以磷施主离子在第一掺杂浓度2E15cm-2，注入能量25keV，以及第二掺杂浓度3.6E15cm-2，注入能量50keV下，对导电碳化硅晶片进行注入。
6.根据权利要求1或2的方法，其中被注入的导电碳化硅晶片在1300℃的氩下退火90分钟。
7.根据权利要求1或2的方法，包括将选自氮和磷的注入掺杂离子注入进n型导电碳化硅晶片中。
8.根据权利要求1或2的方法，包括将选自硼和铝的注入掺杂离子注入进p型导电碳化硅晶片中。
9.根据权利要求1的方法，包括形成氮化硅、或二氧化硅、或金属层的覆盖层。
10.根据权利要求9的方法，包括在导电碳化硅晶片上使用等离子增强化学气相沉积的方法沉积覆盖层。
11.根据权利要求1的方法，包括由二氧化硅形成覆盖层至厚度500埃。
12.根据权利要求11的方法，包括将氮离子注入和透过二氧化硅层和注入导电碳化硅晶片，以第一剂量为在注入能量25keV下掺杂浓度4E12-1E15cm-2，第二剂量为在50keV注入能量下注入的掺杂浓度7E12-1.8E15cm-2。
13.根据权利要求1的方法，其中形成覆盖层的步骤包括等离子体增强化学气相沉积，去除覆盖层的步骤包括化学湿法腐蚀处理。
14.根据权利要求2的方法，其中生长外延层的步骤进一步包括制造单异质结、或双异质结、或单量子阱、或多量子阱或其组合。
15.一种碳化硅结构，适合用于作为制作电子器件的衬底，包括：
碳化硅晶片，具有第一和第二表面，并具有预定的导电类型以及初始载流子浓度；
位于所述碳化硅晶片的第一表面上的覆盖层，由能够沉积成薄层，能够被注入与碳化硅晶片有相同导电性的离子，能够被去除而基本上不损坏碳化硅晶片下面的表面的材料形成；以及
10-5000埃厚度的被注入掺杂离子区，完全延伸通过所述覆盖层和第一表面，进入所述碳化硅晶片至预定深度，所述被注入掺杂离子区的载流子浓度比所述碳化硅晶片剩余部分的初始载流子浓度高，并且处于1E19-5E21cm-3的峰值浓度。
16.根据权利要求15的碳化硅结构，其中所述碳化硅晶片包括n型6H-碳化硅或n型4H-碳化硅。
17.根据权利要求16的碳化硅结构，其中所述碳化硅晶片用浓度5E17-3E18cm-2的氮施主离子进行掺杂。
18.根据权利要求15的碳化硅结构，其中所述被注入掺杂离子区包括磷，其峰值浓度1E19-5E21cm-3。
19.根据权利要求15的碳化硅结构，其中所述被注入掺杂离子区包括氮，其峰值浓度1E19-5E21cm-3。
20.根据权利要求18的碳化硅结构，其中所述被注入掺杂离子区包括磷，其峰值浓度1E21cm-3。
21.根据权利要求15的碳化硅结构，其中所述被注入掺杂离子区具有峰值浓度1E21cm-3的注入掺杂离子，且从所述第一表面延伸到所述碳化硅晶片至深度500埃。
22.根据权利要求15的碳化硅结构，其中在所述被注入掺杂离子区的注入离子的峰值浓度出现在所述碳化硅晶片的第一表面或其附近。
23.根据权利要求15的碳化硅结构，其中所述覆盖层包括氮化硅、或二氧化硅、或金属。
24.根据权利要求23的碳化硅结构，其中所述覆盖层具有厚度500埃。
25.一种发光二极管，包括：
导电碳化硅晶片，具有第一和第二表面，并具有预定的导电类型以及初始载流子浓度；
10-5000埃厚度的被注入掺杂离子区，延伸通过所述第一表面，进入所述导电碳化硅晶片至预定深度，所述被注入掺杂离子区的载流子浓度比所述导电碳化硅晶片剩余部分的初始载流子浓度高，并且处于1E19-5E21cm-3的峰值浓度；
在所述导电碳化硅晶片第一表面上的导电缓冲区；
在所述的导电缓冲区上的有源区；
到所述有源区的第一欧姆接触；以及
在所述导电碳化硅晶片第二表面上的第二欧姆接触。
26.根据权利要求25的发光二极管，其中所述导电碳化硅晶片包括n型6H-碳化硅或n型4H-碳化硅。
27.根据权利要求26的发光二极管，其中所述导电碳化硅晶片用浓度5E17-3E18cm-2的氮施主离子进行掺杂。
28.根据权利要求25的发光二极管，其中所述被注入掺杂离子区包括磷，其峰值浓度1E19-5E21cm-3。
29.根据权利要求25的发光二极管，其中所述被注入掺杂离子区包括氮，其峰值浓度1E19-5E21cm-3。
30.根据权利要求28的发光二极管，其中所述被注入掺杂离子区包括磷，其峰值浓度1E21cm-3。
31.根据权利要求25的发光二极管，其中所述被注入掺杂离子区具有峰值浓度1E21cm-3的注入掺杂离子，且从所述第一表面延伸到所述导电碳化硅晶片至深度500埃。
32.根据权利要求25的发光二极管，其中在所述被注入掺杂离子区的注入离子的峰值浓度出现在所述导电碳化硅晶片的第一表面或其附近。
33.根据权利要求25的发光二极管，其中所述有源区为单异质结、或双异质结、或单量子阱、或多量子阱、或其组合。
CN038034689A 2002-02-08 2003-02-07 处理碳化硅衬底改善外延沉积的方法与形成的结构和器件 Expired - Lifetime CN1628370B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US35503402P 2002-02-08 2002-02-08
US60/355,034 2002-02-08
PCT/US2003/003602 WO2003067637A2 (en) 2002-02-08 2003-02-07 Methods of treating a silicon carbide substrate for improved epitaxial deposition

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110068455.3A Division CN102163664B (zh) 2002-02-08 2003-02-07 处理碳化硅衬底改善外延沉积的方法与形成的结构和器件

Publications (2)

Publication Number Publication Date
CN1628370A CN1628370A (zh) 2005-06-15
CN1628370B true CN1628370B (zh) 2011-05-18

Family

ID=27734454

Family Applications (2)

Application Number Title Priority Date Filing Date
CN038034689A Expired - Lifetime CN1628370B (zh) 2002-02-08 2003-02-07 处理碳化硅衬底改善外延沉积的方法与形成的结构和器件
CN201110068455.3A Expired - Lifetime CN102163664B (zh) 2002-02-08 2003-02-07 处理碳化硅衬底改善外延沉积的方法与形成的结构和器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110068455.3A Expired - Lifetime CN102163664B (zh) 2002-02-08 2003-02-07 处理碳化硅衬底改善外延沉积的方法与形成的结构和器件

Country Status (7)

Country Link
EP (1) EP1488450B1 (zh)
JP (2) JP4846981B2 (zh)
KR (1) KR20040093712A (zh)
CN (2) CN1628370B (zh)
AU (1) AU2003210882A1 (zh)
CA (1) CA2474883A1 (zh)
WO (1) WO2003067637A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673673B (zh) * 2009-09-22 2013-02-27 上海宏力半导体制造有限公司 外延片形成方法及使用该方法形成的外延片
JP5717674B2 (ja) * 2012-03-02 2015-05-13 株式会社東芝 半導体装置の製造方法
KR101926694B1 (ko) * 2012-05-30 2018-12-07 엘지이노텍 주식회사 탄화규소 에피 웨이퍼 및 이의 제조 방법
DE102016107557A1 (de) * 2016-04-22 2017-10-26 Nexwafe Gmbh Siliziumwafer für ein elektronisches Bauelement und Verfahren zu dessen Herstellung
CN110006727A (zh) * 2019-04-10 2019-07-12 深圳市锐骏半导体股份有限公司 一种离子注入机稳定性的监控方法
CN112522781B (zh) * 2021-02-18 2021-04-23 中芯集成电路制造(绍兴)有限公司 碳化硅衬底上的缓冲层及其形成方法
EP4324961A1 (en) * 2022-08-17 2024-02-21 SiCrystal GmbH Method for producing a bulk sic single crystal with improved quality using a sic seed crystal with a temporary protective oxide layer, and sic seed crystal with protective oxide layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US6187606B1 (en) * 1997-10-07 2001-02-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlayer structure
DE19944144A1 (de) * 1999-09-15 2001-04-12 Rossendorf Forschzent Verfahren zur Herstellung von Kontakten und Leitbahnen in oder auf kristallinen Siliziumkarbid-Halbleitersubstraten

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63104324A (ja) * 1986-10-20 1988-05-09 Fujitsu Ltd 半導体結晶の成長方法
JPH02240988A (ja) * 1989-03-15 1990-09-25 Hitachi Ltd 半導体レーザ
JPH07326793A (ja) * 1994-05-31 1995-12-12 Showa Denko Kk 化合物半導体発光ダイオード
JPH08222812A (ja) * 1995-02-17 1996-08-30 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH08288500A (ja) * 1995-04-20 1996-11-01 Hitachi Ltd 炭化珪素半導体素子とその製造法及び用途
JPH098353A (ja) * 1995-06-14 1997-01-10 Hitachi Cable Ltd エピタキシャルウェハ及びその製造方法並びに発光ダイオード
JP4166885B2 (ja) * 1998-05-18 2008-10-15 富士通株式会社 光半導体装置およびその製造方法
JP3956487B2 (ja) * 1998-06-22 2007-08-08 富士電機デバイステクノロジー株式会社 炭化けい素半導体素子の製造方法
US6459100B1 (en) * 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
US6329088B1 (en) * 1999-06-24 2001-12-11 Advanced Technology Materials, Inc. Silicon carbide epitaxial layers grown on substrates offcut towards <1{overscore (1)}00>
JP2001237248A (ja) * 2000-02-21 2001-08-31 Mitsubishi Heavy Ind Ltd 半導体装置及びその製造方法
JP3889910B2 (ja) * 2000-03-10 2007-03-07 三菱化学株式会社 半導体発光装置およびその製造方法
JP4403629B2 (ja) * 2000-04-06 2010-01-27 株式会社デンソー 半導体発光装置
JP2001332508A (ja) * 2000-05-23 2001-11-30 Matsushita Electric Ind Co Ltd 半導体素子の製造方法
JP2002016013A (ja) * 2000-06-27 2002-01-18 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
KR100522758B1 (ko) * 2000-06-28 2005-10-21 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2002223040A (ja) * 2001-01-29 2002-08-09 Ricoh Co Ltd 半導体発光素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523589A (en) * 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
US6187606B1 (en) * 1997-10-07 2001-02-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlayer structure
DE19944144A1 (de) * 1999-09-15 2001-04-12 Rossendorf Forschzent Verfahren zur Herstellung von Kontakten und Leitbahnen in oder auf kristallinen Siliziumkarbid-Halbleitersubstraten

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
CAMPOS F J ET AL.CONFOCAL MICRO-RAMAN CHARACTERIZATIONOFLATTICE DAMAGE IN HIGH ENERGYALUMINUMIMPLANTED 6H-SIC.JOURNAL OF APPLIED PHYSICS85 1.1999,85(1),99-104.
CAMPOS F J ET AL.CONFOCAL MICRO-RAMAN CHARACTERIZATIONOFLATTICE DAMAGE IN HIGH ENERGYALUMINUMIMPLANTED 6H-SIC.JOURNAL OF APPLIED PHYSICS85 1.1999,85(1),99-104. *
DUNCAN W M ET AL.A SINGLE STEP SELECTIVE IMPLANTATIONTECHNOLOGY FOR MULTIPLE DOPED LAYERS USINGPROXIMITY ANNEALING.IEEE ELECTRON DEVICE LETTERS1 12.1981,1(12),309-311.
DUNCAN W M ET AL.A SINGLE STEP SELECTIVE IMPLANTATIONTECHNOLOGY FOR MULTIPLE DOPED LAYERS USINGPROXIMITY ANNEALING.IEEE ELECTRON DEVICE LETTERS1 12.1981,1(12),309-311. *
HOVEL H J.IMPLANT PROFILE ADJUSTMENT WITH GAALAS CAPS.IBM TECHNICAL DISCLOSURE BULLETIN27 9.1985,27(9),5360-5361.
HOVEL H J.IMPLANT PROFILE ADJUSTMENT WITH GAALAS CAPS.IBM TECHNICAL DISCLOSURE BULLETIN27 9.1985,27(9),5360-5361. *
SCOTT M B ET AL.HIGH TEMPERATURE IMPLANTATION STUDY OF P+ANDN+ IMPLANTED EPITAXIAL N-TYPE 4H-SIC.PROCEEDINGS OF THE 25TH INTERNATIONAL SYMPOSIUM ON COMPOUND SEMICONDUCTORS162.1998,162763-768. *

Also Published As

Publication number Publication date
AU2003210882A1 (en) 2003-09-02
CN102163664B (zh) 2014-07-23
CN1628370A (zh) 2005-06-15
EP1488450B1 (en) 2015-04-08
CN102163664A (zh) 2011-08-24
JP2005517296A (ja) 2005-06-09
EP1488450A2 (en) 2004-12-22
WO2003067637A2 (en) 2003-08-14
AU2003210882A8 (en) 2003-09-02
CA2474883A1 (en) 2003-08-14
WO2003067637A3 (en) 2004-01-15
JP2010118672A (ja) 2010-05-27
JP5528120B2 (ja) 2014-06-25
KR20040093712A (ko) 2004-11-08
JP4846981B2 (ja) 2011-12-28

Similar Documents

Publication Publication Date Title
US8822315B2 (en) Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices
CN102185062B (zh) 一种iii族氮化物发光二极管及其制作方法
JP5528120B2 (ja) 改良エピタキシャル堆積のために炭化珪素基板を処理する方法、及びその方法によって得られる構造とデバイス
CN108987256B (zh) p型AlGaN半导体材料生长方法
CN109616561B (zh) 深紫外led芯片、深紫外led外延片及其制备方法
CN102386246A (zh) 一种p型导电氧化锌薄膜材料及制备方法
KR20100055187A (ko) 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
KR100694681B1 (ko) 수직형 소자용 후면 옴 접촉부의 저온 형성 방법
CN100483738C (zh) 基于自支撑SiC的GaN器件及制作方法
CN101236895A (zh) 利用一个或多个半导体衬底制造材料的独立式厚度的方法
JP4852786B2 (ja) Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体素子
CN108281514A (zh) 一种发光二极管外延片的制备方法
CN109686821B (zh) 一种发光二极管的外延片的制备方法
CN103081062A (zh) 化合物半导体的制造方法
CN116190215A (zh) 一种金刚石半导体器件的制备方法
CN204809246U (zh) GaN基LED外延结构
CN112086361A (zh) 一种SiC沟槽MOSFET及其制造工艺
US6281037B1 (en) Method for the targeted production of N-type conductive areas in diamond layers by means of ion implantation
CN104037285B (zh) 一种生长在Si衬底上的GaN薄膜及其制备方法和应用
CN113990918B (zh) 一种具有阶梯屏蔽环的垂直型ⅲ族氮化物功率半导体器件及其制备方法
CN116190518A (zh) 一种高载流子浓度的PGaN外延片、制备方法及应用
CN114220871A (zh) 一种具有沟槽隔离层的垂直型ⅲ族氮化物功率半导体器件结构及其制备方法
CN116190512A (zh) 一种改善电流输运能力的发光二极管外延结构及其制备方法
Shen et al. Rapid thermal annealing of Mg+ and P+ dually implanted InP
Mills Boston MRS: Part 2—Nitride electronics

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20110518