CN1627535A - 金刚石半导体器件及其制造方法 - Google Patents

Abstract

一种金刚石半导体器件，包括：大致由单晶金刚石制成的基片；第一金刚石层，其局部放置在基片上，含有杂质；第二金刚石层，其含有杂质，所述第二金刚石层局部放置在基片上，且与第一金刚石层隔开；以及第三金刚石层，其杂质含量小于第一和第二金刚石层，充当沟道区，且电荷通过其从第一金刚石层传递到第二金刚石层。第一和第二金刚石层分别具有彼此面对的第一和第二端部，第二端部和第一端部之间形成一空间。第一和第二端部分别具有根据基片取向外延形成的相应倾斜面。第三金刚石层在所述倾斜面和位于空间下面的基片的部分上。

Description

金刚石半导体器件及其制造方法

技术领域

本发明涉及适用于场效应晶体管、发光二极管和各种传感器的金刚石半导体器件，也涉及制造这种器件的方法。

背景技术

金刚石具有例如高导热性、宽带隙、高饱和电子速度等优良性能。因此，希望金刚石适合于在例如高温条件或辐射暴露条件等恶劣条件下工作的大功率器件、高频器件以及半导体器件，因为这些器件必须具有优良的性能。

包含金刚石薄膜的已知场效应晶体管(FET)的实例包括金属绝缘体半导体场效应晶体管(MISFET)，所述MISFET包括栅电极、充当功能层的沟道层和置于其间的绝缘层(例如，参看日本未审专利申请出版物No.1-158774)。在日本未审专利申请出版物No.1-158774中披露的MISFET包括绝缘单晶金刚石基片、设置在基片上的半导体金刚石层和局部(locally)放置在半导体金刚石层上的绝缘层。MISFET还包括金属源极、金属漏极和放置在绝缘层上的金属栅电极，所述金属源极和金属漏极设置在半导体金刚石层上，所述绝缘层放置在金属源极和金属漏极之间。另一方面，日本专利No.3273985披露了FET，所述FET具有这样的结构，其中高电阻金刚石层放置在绝缘单晶金刚石基片和半导体金刚石层之间，所述结构在下文中称为pip结构。

制造这种晶体管的方法的实例包括这样的步骤，其中利用蚀刻工艺将金刚石区分成源区和漏区；暴露用于形成沟道区的金刚石部分；以及在金刚石部分上形成绝缘层、栅电极等，如日本未审专利申请出版物No.2000-114523中所描述的。日本未审专利申请出版物No.2002-57167披露了这样的步骤，其中利用蚀刻工艺、外延生长工艺、选择性离子注入工艺或其他工艺将金刚石区分成源区和漏区，然后使薄膜外延生长以便覆盖周围的间隙和区域，形成沟道区。并且，日本未审专利申请出版物No.2002-76369披露了这样的步骤，其中利用蚀刻工艺将金刚石区分成源区和漏区，然后通过使被蚀刻的部分上的金刚石薄膜外延生长，形成沟道区。

蚀刻金刚石片的工艺的实例包括等离子蚀刻工艺或其他蚀刻工艺，其中掩模在金刚石片上形成，然后暴露于由含氧原子的气体形成的等离子体(例如，参看USPNo.5,344,526和日本未审专利申请出版物No.2002-75960)。

上述的已知步骤和工艺具有以下问题。在日本未审专利申请出版物No.2000-114523和2002-57167中披露的步骤中，由于垂直于金刚石表面进行蚀刻，所以通过蚀刻形成的源区和漏区具有大致垂直于器件表面的端面。存在这样一问题，即由于当源区和漏区的端面垂直于器件表面时，利用绝缘层与门区绝缘的源区和漏区之间的电场集中在这些区域的拐角处，所以介质击穿发生在绝缘层和沟道区处。

并且，存在这样的问题，绝缘层中的不连续造成短路，且栅电极中的不连续导致性能变差。对于日本未审专利申请出版物No.2000-114523中描述的晶体管，当绝缘层通过气相淀积工艺或溅射工艺在间隙区上形成时，绝缘层在朝向淀积源或溅射靶的面上产生，而几乎不在平行于淀积源或溅射靶的面即源区和漏区的端面上产生；因此，在其端面上的绝缘层的部分厚度很小。如果以使基片稍微倾斜的方式放置用于形成所述基片的基片，则源区和漏区的一些端面从淀积源或溅射靶隐藏(hide from)；因此，绝缘层几乎不在其端面上产生。特别是，由于源区及漏区的端面垂直于被蚀刻的区域的底部，所以所述底部和所述端面之间的边界区从淀积源或溅射靶隐藏；因此，绝缘层几乎不在边界区上产生。在形成绝缘层中的这种失败导致绝缘失效和短路，从而造成器件可靠性降低和产量减少。

期望通过倾斜源区和漏区的端面解决上述问题，然而，实质上不可能通过任何现有的具有高再现性的工艺处理所述端面，以使所述端面具有受控的形状。同时，长度为1μm或更小的倾斜面(slope)几乎不可能通过任何机械抛光工艺在金刚石片上形成。如果将来可能，则由于机械抛光可能造成严重的内部缺陷，所以这种工艺不适于制造半导体器件。

当槽或孔通过蚀刻工艺形成时，槽或孔的壁与上述的槽或孔的底部大致垂直，或槽的壁和底部之间的边界或孔的壁和底部之间的边界为半圆形，即其横截面大体为圆形。在后一实例中，在利用蚀刻工艺形成的凹处的底部上形成绝缘层不会造成任何问题；然而，由于壁垂直于底部，所以绝缘层的厚度不均匀。由于壁与绝缘层的表面形成大致为直角的锐角，所以电场集中在其壁和表面之间的边界上，从而造成介质击穿等。

在一些制造硅半导体器件的方法中，使用蚀刻速度取决于晶面的各向异性蚀刻工艺。在此工艺中，例如，通过使用适于恶劣条件的蚀刻剂，允许蚀刻{111}表面的速度小于蚀刻{100}表面的速度。因此，如果包括二氧化硅层的掩模在{100}表面的一个必须防止被蚀刻的区域(其中)上形成，然后将其未被覆盖的区域暴露于蚀刻剂，则具有{111}表面的倾斜面在未被覆盖的区域的端部处形成，从而可形成平行于厚度方向的横截面为反梯形的凹入部分。

由于金刚石与硅相比具有非常高的耐化学性，所以不存在用于蚀刻金刚石的蚀刻剂。设想可通过使用含氧的等离子体选择适当的条件，执行垂直蚀刻和取决于晶体取向的各向异性蚀刻。然而，如果执行垂直蚀刻，则几乎不能形成倾斜的侧面。

对于取决于晶体取向的各向异性蚀刻，由于当待蚀刻的材料具有例如位错等内部缺陷时形成蚀刻坑，导致被蚀刻的面具有不规则性和/或梯级，所以几乎不能形成平坦的蚀刻面。在如上所述的蚀刻{111}表面的速度小于蚀刻{100}表面的速度的情形下，如果{100}表面仅具有小的{111}表面部分，则由于蚀刻所述部分的速度很低，所以可将此部分蚀刻成锥体。而且，如果在蚀刻操作开始时{100}表面稍微倾斜，则由于{111}表面出现在操作的早期，则几乎不能形成平坦的蚀刻面。这种现象也在使用等离子体蚀刻工艺时发生。

当具有理想形状的部分通过等离子体蚀刻工艺形成时，在暴露于等离子体的被蚀刻区域的内部和表面中不可避免地形成由于离子碰撞和杂质吸收而造成的缺陷。这样的缺陷造成电荷迁移率(charge mobility)减小和电荷迁移率增大，因此是不理想的。

由于上述问题，通过利用蚀刻工艺在源区和漏区的端部形成倾斜面，实质上不可能提高例如晶体管等半导体元件的性能。

发明内容

为了解决上述问题，作出了本发明。本发明的一个目的是提供一种金刚石半导体器件以及制造这种金刚石半导体器件的方法。所述金刚石半导体器件包括沟道区和防止电场集中于其上的门绝缘层。门绝缘层具有均匀厚度和高介电强度。在沟道区和门绝缘层之间的分界面处大体上没有缺陷。

根据本发明的金刚石半导体器件包括：大致由单晶金刚石制成的基片；第一金刚石层，局部放置在基片上，含有杂质；第二金刚石层，含有杂质，局部放置在基片上，且与第一金刚石层隔开；以及第三金刚石层，其杂质含量小于第一和第二金刚石层，充当位于第一和第二金刚石层之间的沟道区，且电荷通过其从第一金刚石层传递到第二金刚石层。第一金刚石层具有第一端部，且第二金刚石层具有面对第一端部的第二端部，第二端部和第一端部之间形成一空间。第一和第二端部分别具有根据基片取向外延形成的相应倾斜面。第三金刚石层位于第一和第二端部的倾斜面和位于空间下面的基片的部分上。

这里，术语“大体由单晶金刚石制成的基片”是指由全单晶金刚石制成的基片或包括多个取向彼此稍有不同且具有与单晶基片大体相同的性能的结合晶金刚石(bond diamond crystal)的基片制成的基片。

在本发明中，第一和第二端部具有外延形成的倾斜面和端面，垂直于基片表面，并具有较小高度；因此，第三金刚石层和/或放置在第一和第二金刚石层上的绝缘层具有均匀的厚度。因此，可放置电场集中于位于第一和第二金刚石层和落在沟道区上的绝缘层之间的沟道区上，从而提高这些部分的介电强度。这导致起到晶体管、存储器等作用的金刚石半导体器件性能提高。

第一和第二金刚石层的倾斜面优选相对于基片表面倾斜32至58度。这种构造在防止缺陷和变形在第三金刚石层中形成以提高电荷传递速度中是有效的，从而可获得能用于高速和高频的高性能半导体器件。而且，所述构造在防止第一或第二金刚石层的串联电阻增加中是有效的。

第一和第二金刚石层可具有平行于基片表面的面，且第一和第二金刚石层的倾斜面可具有位于其间的弯曲的或平坦的面部分，且其倾角小于倾斜面的倾角。这样的构造在防止杂质在其中分离是有效的，在防止缺陷在放置在第三金刚石层中的绝缘层中形成是有效的，并且在防止绝缘层的介电强度由于电场集中而变差中是有效的。

第一和第二金刚石层的倾斜面的至少一个可具有{111}表面、{100}表面、位于基片表面和{111}之间的中间表面、或位于基片表面和{100}之间的中间表面。这里，术语“中间表面”是指定向介于定向彼此不同的两个表面的定向之间的表面。

优选的是基片具有{110}表面，基片表面和第一和第二金刚石层之间的边界在<110>方向上延伸，且第一和第二金刚石层的倾斜面都具有{111}表面。优选的是，基片具有{110}表面，基片表面和第一和第二金刚石层之间的边界在<100>方向上延伸，且第一和第二金刚石层的倾斜面都具有{100}表面。优选的是，基片具有{100}表面，基片表面和第一和第二金刚石层之间的边界在<110>方向上延伸，且第一和第二金刚石层的倾斜面都具有{111}表面。

由于斜面的其中之一的朝向和与具有{111}或{100}表面的倾斜面正交的线的分向量的方向一致，所述向量平行于基片表面，所以第一和第二端部具有非常直的边缘。这使得第一和第二端部的边缘非常平行。因此，当电压施加在第一和第二金刚石层之间时，产生均匀电场；因此，可得到稳定操作。当基片定向和基片表面和第一和第二金刚石层之间的边界延伸的方向并非如上所述时，第一和第二端部具有在很多实例中形成大于58度角的面，且第一和第二端部的边缘几乎不能保持笔直；因此，堆垛层错的数量很高，而介电强度很低。当电压施加在第一和第二金刚石层中时，产生不均匀的电场；因此，起晶体管等作用的金刚石半导体器件的性能很差。

第一和第二金刚石层的倾斜面优选具有1nm或更小的平均粗糙度，且第三金刚石层优选具有位于基片上的部分，其平均粗糙度为5nm或更小。这种构造在使得在沟道区中移动的电荷速度不变中是有效的。术语“平均粗糙度”是指在JIS B0601-2001中指定的算术平均粗糙度Ra。

在金刚石半导体器件中，第一和第二金刚石层可设置在无掺杂的单晶金刚石层上。

制造根据本发明的金刚石半导体器件的方法包括：通过外延生长工艺在基片上局部形成第一金刚石层和第二金刚石层的步骤，其中第一金刚石层和第二金刚石层均包含杂质，这些层充当源区或漏区；以及形成第三金刚石层的步骤，所述第三金刚石层的杂质含量小于第一和第二金刚石层的杂质含量的杂质含量，并充当位于第一和第二金刚石层之间的沟道区。第一金刚石层具有第一端部，第二金刚石层具有面对第一端部的第二端部。第一和第二端部具有外延形成的倾斜面。

为了解决上述问题，发明人进行了深入细致的研究，然后研制出一种不是利用蚀刻工艺而是利用外延生长工艺形成源区和漏区之间的部分即沟道区的技术。如果金刚石薄膜通过调整条件下的均相外延举例来说形成在金刚石{100}基片上，则薄膜的端部在某些情形下具有{111}平面，即倾斜面。用于生成具有带有理想表面的端面的薄膜的工艺是已知的。然而，对利用由这样的生长工艺形成的倾斜面提高例如发射器等半导体器件的性能没有研究。

在本发明中，第一和第二金刚石层通过外延生长工艺形成，从而使第一和第二金刚石层的倾斜面外延生长。这允许形成没有蚀刻坑的非常平坦的沟道区。

在此制造方法中，局部形成第一和第二金刚石层的步骤利用厚度大于或等于第一和第二金刚石层的最厚部分的厚度的二分之一的掩模。如果厚度小于第一和第二金刚石层的厚度的二分之一的掩模用于形成第一和第二金刚石层，则这些层在薄的掩模顶部上生长和延伸，以形成顶盖(canopy)。在这种顶盖下很难形成绝缘层，因此不是优选的。如果此处所用的掩模厚度等于第一和第二金刚石层的厚度的二分之一，则这些层没有在掩模顶部上形成。这是因为当将第一和第二金刚石层形成为具有倾斜面时，第一和第二金刚石层的端面的高度等于第一和第二金刚石层的不同于倾斜面的部分的厚度的二分之一。

所述制造方法还可包括在垂直于基片表面的方向上蚀刻第一和第二金刚石层的步骤，所述蚀刻步骤在形成第三层的步骤之前。由于倾斜面通过外延生长工艺形成，所以与掩模侧面接触的第一和第二端部具有陡壁。因此，在第一和第二金刚石层通过使用所述掩模的外延生长工艺形成后，使用所述掩模在垂直于基片表面的方向上深蚀刻这些层，以使其厚度减小等于陡壁的高度的量，从而从沟道区消除陡壁。如果陡壁不能被完全消除，而是能被部分消除，则可防止因陡壁造成的变形在第三金刚石层中形成。

在所述制造方法中，第一和第二端部具有垂直于基片表面的面，且第三金刚石层位于第一和第二金刚石层的倾斜面之上，并优选具有大于垂直面的高度的厚度。这允许第三金刚石层不具有垂直于基片表面的面。

根据本发明，充当源区或漏区的分别具有彼此面对的第一和第二端部的第一和第二金刚石层通过外延生长工艺形成，以便分别具有位于第一和第二端部处的倾斜面。这种构造在防止缺陷在沟道区和门绝缘层之间的分界面处形成是有效的，在允许绝缘层具有均匀厚度中是有效的，且在防止电场集中在沟道区和门绝缘层上是有效的。因此，可防止介质击穿。

附图说明

图1A至1D以各个步骤的顺序示出制造根据本发明的第一实施例的金刚石半导体器件的步骤的截面图；

图2A至2C以各个步骤的顺序示出制造金刚石半导体器件的步骤的截面图，图2A至2C中所示的步骤在图1A至1D中所示的步骤之后；

图3A至3F以各个步骤的顺序示出制造根据本发明的第二实施例的金刚石半导体器件的步骤的截面图，

图4示出根据本发明的第三实施例的金刚石半导体器件的构造的截面图；

图5示出为第三实施例的金刚石半导体器件的修改的金刚石半导体器件的构造的截面图；

图6是透射电子显微镜(TEM)照片，以300,000x的放大倍数部分示出实例1的晶体管的横截面；

图7是TEM照片，以350,000x的放大倍数部分示出实例2的晶体管的横截面；以及

图8是TEM照片，以350,000x的放大倍数部分示出实例3的晶体管的横截面。

具体实施方式

现在将参看附图详细描述根据本发明的金刚石半导体器件。首先，下面描述根据本发明的第一实施例的金刚石半导体器件。图2C示出本实施例的金刚石半导体器件的构造的截面图。所述金刚石半导体器件包括单晶金刚石基片1，所述基片1具有{110}表面、充当源区的第一大量掺硼的金刚石层3a和充当漏区的第二大量掺硼的金刚石层3b，这些层局部放置在金刚石基片1的第一面上。以下边界，即金刚石基片1的第一面和第一大量掺硼的金刚石层3a之间的边界以及其第一面和第二大量掺硼的金刚石层3b之间的边界，具有50至200μm的长度。第一大量掺硼的金刚石层3a具有第一端部，第二大量掺硼的金刚石层3b具有面对第一端部的第二端部。第一和第二端部垂直于图2C的平面延伸，并具有50至200μm的长度。第一和第二端部垂直于图2C的平面延伸的方向以下称之为第一和第二端部的纵向。对于第一和第二大量掺硼的金刚石层3a和3b，第一和第二端部的纵向相应于金刚石基片1的表面的<110>方向或<100>方向。

无掺杂的金刚石层5位于第一和第二端部之上，且其间具有空间。源电极7放置在第一大量掺硼的金刚石层3a的部分上，所述部分未被无掺杂的金刚石层5覆盖。漏电级8放置在第二大量掺硼的金刚石层3b的部分上，所述部分未被无掺杂的金刚石层5覆盖。源电极7的端部朝向漏电级8的端部，且绝缘层9位于源电极7和漏电级8的面对的端部以及无掺杂的金刚石层5上。即，绝缘层9放置在栅电极10和无掺杂的金刚石层5之间。无掺杂的金刚石层5的部分的至少一部分充当沟道区，所述部分位于第一和第二大量掺硼的金刚石层3a和3b之间。所述金刚石半导体器件包括：第一和第二大量掺硼的金刚石层3a和3b，充当半导体金刚石层；以及无掺杂的金刚石层5，放置在金刚石层3a和3b之间，充当上面所述的高电阻金刚石层，因此称之为pip FET。

在金刚石半导体器件中，靠近第二大量掺硼的金刚石层3b的第一大量掺硼的金刚石层3a的第一端部具有厚度向外部逐渐减小的倾斜子部，且第一大量掺硼的金刚石层3a的第二大量掺硼的金刚石层3b的第二端部具有厚度向外部逐渐减小的倾斜子部。即，第一和第二端部分别具有相应的倾斜面。第一和第二大量掺硼的金刚石层3a和3b垂直于金刚石基片1的第一面的面数因而减小；因此，无掺杂的金刚石层5和放置在第一和第二大量掺硼的金刚石层3a和3b上的绝缘层9具有均匀的厚度。沟道区和放置在其上的绝缘层9垂直于金刚石基片1的第一面的面数也减小。这可防止电场集中在沟道区和绝缘层9上，从而允许沟道区和绝缘层9具有高介电强度来提高晶体管性能。

现在将描述制造第一实施例的金刚石半导体器件的方法。图1A至1D和2A至2C以步骤顺序示出制造金刚石半导体器件的步骤的截面图。参看图1A，第一掩模2在具有{110}表面的单晶金刚石基片1的第一面的一个区域上形成，放置所述区域被金刚石层覆盖。第一掩模2举例来说包括铝层，且举例来说具有180nm的厚度。

使用频率为2.45GHz的微波，以微波等离子体工艺在金刚石基片1的第一面上形成厚度举例来说为45nm的大量掺硼的金刚石层。在此操作中，使用了由国家无机材料研究院开发的包含石英反应器的系统；使用含氢、体积百分比为0.3％到0.5％的甲烷、和0.01％到0.05％的乙硼烷的反应气体；反应压力为6.67kPa(50托)；以及基片温度为750℃到800℃。这允许大量掺硼的金刚石仅在金刚石基片1的第一面的区域上产生(外延生长工艺)，所述区域暴露于第一掩模2，由此第一和第二大量掺硼的金刚石层3a和3b在第一掩模2周围形成，如图1B中所示。第一和第二大量掺硼的金刚石层3a和3b的第一和第二端部分别具有与第一掩模2接触的相应面。所述接触面具有约为10nm的高度，并从金刚石基片1的第一面垂直延伸。所述第一和第二端部具有大于10nm的厚度，且分别具有相应的倾斜面。当第一和第二端部的纵向平行于<110>方向时，所述倾斜面的其中之一以相对于金刚石基片1的第一面成35度角倾斜，且具有{111}表面。当第一和第二端部的纵向平行于<100>方向时，另一倾斜面以相对于金刚石基片1的第一面成45度角倾斜，且具有{100}表面。

参看图1C，在以使用磷酸和氢氟酸的蚀刻工艺完全去除第一掩模2后，包含铝层的第二掩模4以使得第一和第二端部暴露于第二掩模4的方式分别在相应的第一和第二大量掺硼的金刚石层3a和3b上形成。使用频率为2.45GHz的微波，以微波等离子体工艺在第一和第二端部上形成举例来说厚度为30nm的无掺杂的金刚石层5。在此操作中，使用了由国家无机材料研究院开发的包含石英反应器的系统；使用含氢、体积百分比为0.5％到1.0％的甲烷、和0.25％到1.00％的氧的反应气体；反应压力为6.67kPa(50托)；以及基片温度为750℃到800℃。然后以与去除第一掩模2的方式相同的方式去除第二掩模4。

参看图1D，此步骤允许无掺杂的金刚石层5在金刚石基片1的暴露部分1a以及第一和第二端部上形成。如果用于形成无掺杂的金刚石层5的条件适当，则无掺杂的金刚石层5具有倾斜面，所述倾斜面具有与第一和第二大量掺硼的金刚石层3a和3b的倾斜面的晶面相同的晶面。无掺杂的金刚石层5的倾斜面的其中之一位于第一端部的倾斜面上，并具有大致均匀的厚度，且另一倾斜面位于第二端部的倾斜面上，且具有大致均匀的厚度。这种构造在防止缺陷和变形在无掺杂的金刚石层5中形成是有效的。这造成电荷传递速度提高；因此，金刚石半导体器件提供了高性能，并可用于高速和高频。无掺杂的金刚石层5的表面在晶格参数等级上非常平坦。例如，位于第一和第二大量掺硼的金刚石层3a和3b的倾斜面上的无掺杂的金刚石层5的倾斜面具有1nm或更小的平均粗糙度Ra，且位于暴露部分1a上的无掺杂的金刚石层5的部分具有3nm或更小的平均粗糙度Ra。

参看图2A，使用抗蚀剂掩模(未示出)，在第一大量掺硼的金刚石层3a上形成源电极7，在第二大量掺硼的金刚石层3b上形成漏电级8，以使源电极7和漏电级8不与无掺杂的金刚石层5接触。参看图2B，使用抗蚀剂掩模(未示出)，在靠近源电极7的漏电级8的端面和端部上、源电极7和漏电级8之间的空间、和靠近漏电级8的源电极7的端面和端部上形成绝缘层9。绝缘层9举例来说具有37nm的厚度，且举例来说含有铝。参看图2C，接着，使用抗蚀剂掩模(未示出)在绝缘层9上形成栅电极10。栅电极10含有金。

当充当源区和漏区的第一和第二大量掺硼的金刚石层3a和3b分别通过外延生长工艺形成时，有效的方法是在用于形成第一和第二大量掺硼的金刚石层3a和3b的区域之间的空间上形成掩模，以形成金刚石膜。以此方式，金刚石膜没有在掩模上形成，而是以使得金刚石膜的端面与掩模侧面接触的方式形成；因此，掩模侧面的倾角影响金刚石膜端面的倾角。因此，当掩模侧面垂直于金刚石基片1的第一面时，在某些情形下接触掩模侧面的金刚石膜的端面可垂直于金刚石基片1的第一面。由于杂质和变形造成的缺陷6可能在垂直的端面中形成。缺陷6没有到达无掺杂的金刚石层5的表面，并且在无掺杂的金刚石层5中终止。

在制造根据此实施例的金刚石半导体器件的方法中，由于第一和第二大量掺硼的金刚石层3a和3b通过外延生长工艺形成，所以可易于形成第一和第二端部的倾斜面，以便使其具有预定的晶向，且可易于形成没有蚀刻坑并非常平坦的沟道区。这增强了沟道区和利用绝缘层9与无掺杂的金刚石层5分开的栅电极10之间的绝缘，减少了界面态(reduce interface state)，并防止缺陷形成；因此，充当场效应晶体管的金刚石半导体器件具有令人满意的跨导、优良的频率特性和高的介电强度，并能用于大功率。除了金刚石半导体器件外，这种技术还可应用于能易于选择晶面的晶体材料。

在本实施例的金刚石半导体器件中，第一和第二大量掺硼的金刚石层3a和3b的倾斜面相对于金刚石基片1的第一面成35或45度角。本发明不限于这种构造，且第一和第二大量掺硼的金刚石层3a和3b的倾斜面可相对于金刚石基片1的第一面成32至58度角。第一和第二大量掺硼的金刚石层3a和3b不必具有完全相同的角度。以这样的角度倾斜并具有{111}或{100}表面的倾斜面可通过外延生长工艺获得。为了允许绝缘层9具有均匀厚度，且为了防止电场集中于绝缘层9上，倾斜面的倾角优选较小。为了允许第一和第二大量掺硼的金刚石层3a和3b具有相同厚度，倾角的减小增加了厚度逐渐减小的倾斜面的面积。这使得第一和第二大量掺硼的金刚石层3a和3b的串联电阻增大。因此，倾斜面的倾角相对于金刚石基片1的第一面优选成32至58度角。

在金刚石半导体器件中，倾斜面具有{111}或{100}表面。本发明不限于这种构造。所述倾斜面举例来说可具有位于{111}和{100}之间的中间表面。而且，金刚石基片1优选具有{111}或{100}表面。这使得倾斜面的倾角易于被调整。为了减小倾斜面的缺陷程度的密度，所述倾斜面具有低指数表面。然而，即使所述倾斜面具有高指数表面，所述高指数表面是位于低指数表面之间的中间表面，也可防止电场集中在倾斜面上，且可使介电强度保持较高。

当金刚石基片1具有{110}表面时，平行于金刚石基片1的第一面的第一和第二大量掺硼的金刚石层3a和3b的面具有{110}表面，且第一和第二大量掺硼的金刚石层3a和3b的倾斜面具有{111}或{100}表面。另一方面，当所述第一面具有{100}表面时，平行于金刚石基片1的第一面的第一和第二大量掺硼的金刚石层3a和3b的面具有{100}表面，且第一和第二大量掺硼的金刚石层3a和3b的倾斜面具有{111}表面。因此，可易于通过外延生长工艺形成具有预定倾角的倾斜面。当倾斜面具有{111}或{100}表面时，倾斜面关于所述第一面成35或45度角。

当平行于金刚石基片1的第一面的第一和第二大量掺硼的金刚石层3a和3b的面具有{111}表面时，第一和第二大量掺硼的金刚石层3a和3b的倾斜面的其中之一具有{100}表面。与另一倾斜面正交的直线的分向量相对于平行于基片表面并垂直于第一和第二大量掺硼的金刚石层3a和3b的纵向的方向倾斜成±60度角，所述分向量平行于基片表面。如果将第一和第二大量掺硼的金刚石层3a和3b中倾斜面具有{100}表面的的金刚石层用作漏区，另一倾斜面具有{111}表面的金刚石层用作源区，则源区具有锯齿形端面。由于源区和漏区之间的电场集中在锯齿尖端上，且阈电压降低，所以这种构造优选用于阈电压必须较低的情形下。然而，这种构造电场集中的部分形成在无掺杂的金刚石层5中、或沟道区和绝缘层9中。这造成介电强度变差。而且，源区端面的锯齿形自然形成；因此，不能控制锯齿的大小。这造成操作不稳定；因此，所述构造总体上不是优选的。

曲面或缓坡优选分别位于第一和第二大量掺硼的金刚石层3a和3b的倾斜面和平行于金刚石基片1的第一面的第一和第二大量掺硼的金刚石层3a和3b的面之间的相应边界区处，所述缓坡的倾角比所述倾斜面的倾角小。这减少了倾斜面和与倾斜面接触的曲面或缓坡中间的角度变化，由此可有效地防止电场的集中，且可防止由于位错造成的缺陷和变形在无掺杂的金刚石层5中形成。

在本实施例的金刚石半导体器件中，无掺杂的金刚石层5的倾斜面具有1nm或更小的平均粗糙度Ra，且无掺杂的金刚石层5的底部区域具有3nm或更小的平均粗糙度Ra。本发明不限于这种构造。第一和第二大量掺硼的金刚石层3a和3b的倾斜面可具有1nm或更小的平均粗糙度Ra，且无掺杂的金刚石层5的底部区域具有5nm或更小的平均粗糙度Ra。这使得在沟道区中移动的电荷的速度不变。

如果沟道区通过取决于晶向的各向同性蚀刻工艺或各向异性蚀刻工艺形成，则形成不可控制的蚀刻坑；因此，沟道区具有大的粗糙度。在本实施例的金刚石半导体器件中，沟道区不是通过所述工艺而是通过金刚石的外延生长形成。因此，充当沟道区的无掺杂的金刚石层5具有5nm或更小的平均粗糙度Ra；从而获得高的平坦度。根据放置在沟道区周围的每个金刚石层的平坦度，可识别金刚石层通过何种工艺形成。

在制造本实施例的金刚石半导体器件的方法中，第一掩模2的厚度大于第一和第二大量掺硼的金刚石层3a和3b的厚度，且其厚度可大于或等于第一和第二大量掺硼的金刚石层3a和3b的厚度的二分之一。如果厚度小于第一和第二大量掺硼的金刚石层3a和3b的厚度的二分之一的掩模用于通过外延生长工艺形成第一和第二大量掺硼的金刚石层3a和3b，则这些层在掩模顶部上生长和延伸，以形成顶盖。绝缘层9在这种顶盖下几乎不能形成，从而不是优选的。第一和第二大量掺硼的金刚石层3a和3b的倾斜面的端面的厚度约等于第一和第二大量掺硼的金刚石层3a和3b的中央区域的厚度的二分之一，所述倾斜面不包含在所述中央区域中。因此，当第一掩模2的厚度大于或等于第一和第二大量掺硼的金刚石层3a和3b的厚度的二分之一，可防止这些层在第一掩模2的顶部上延伸。如果第一掩模2的厚度在形成第一和第二大量掺硼的金刚石层3a和3b期间减小，则第一掩模2的厚度可大于减小的厚度和第一和第二大量掺硼的金刚石层3a和3b的厚度的二分之一的总和。

现在将描述根据本发明的第二实施例的金刚石半导体器件。图3A至3F以步骤顺序示出制造本实施例的金刚石半导体器件的步骤的截面图。通过与第一实施例中描述的步骤大体相同的步骤，在与第一实施例中描述的条件大体相同的条件下形成所述金刚石半导体器件。参看图3A，铝掩模22在金刚石基片21上形成，然后第一和第二大量掺硼的金刚石层23a和23b在金刚石基片21上形成。参看图3B，第一和第二大量掺硼的金刚石层23a和23b通过日本未审专利申请出版物No.2002-75960中披露的步骤被蚀刻，使得铝掩模22保留在其上。即，第一和第二大量掺硼的金刚石层23a和23b被深蚀刻。这允许垂直于金刚石基片1的上表面蚀刻第一和第二大量掺硼的金刚石层23a和23b。所述深蚀刻步骤将第一和第二大量掺硼的金刚石层23a和23b的厚度减小约10nm，等于垂直于金刚石基片1的上表面的那些层的面的高度。这使得不改变第一和第二大量掺硼的金刚石层23a和23b的倾斜面的角度和宽度，就能消除位于沟道区11a的两侧上且垂直于所述上表面的面。

然后，使用磷酸和氢氟酸，以蚀刻工艺完全去除铝掩模22。参看图3C至3F，通过与第一实施例中描述的步骤大体相同的步骤，在与第一实施例中描述的条件大体相同的条件下形成无掺杂的金刚石层25、源电极27、漏电级28、绝缘层29、和栅电极30，由此获得称之为pip-FET的金刚石半导体器件。

当一些倾斜面通过外延生长工艺形成时，与掩模侧面接触的金刚石层的端部通常具有陡壁。在制造本实施例的金刚石半导体器件的方法中，在使用铝掩模22以外延生长工艺形成第一和第二大量掺硼的金刚石层23a和23b后，使用铝掩模22垂直深蚀刻这些层，以使其厚度减小等于垂直面的高度的量，从而消除垂直面。如果垂直面不能完全消除，而是可被部分消除，则可防止由于垂直面造成的缺陷和变形在随后步骤中形成的无掺杂的金刚石层25中形成。

现在将描述根据本发明的第三实施例的金刚石半导体器件。图4示出本实施例的金刚石半导体器件的构造的截面图。图5示出修改的金刚石半导体器件的构造的截面图，所述修改的金刚石半导体器件是对本实施例的金刚石半导体器件的修改。在第一或第二实施例的金刚石半导体器件中，将第一和第二大量掺硼的金刚石层放置在基片上，并将充当第三金刚石层的无掺杂的金刚石层放置在这些层和基片上。本发明不限于这样的构造。如图4中所示，本实施例的金刚石半导体器件举例来说可包括金刚石基片41、放置在其上的无掺杂的金刚石层42、充当源区的第一大量掺硼的金刚石层43a、以及充当漏区的第二大量掺硼的金刚石层43b，所述第一和第二大量掺硼的金刚石层43a和43b局部放置在无掺杂的金刚石层42上。

在本实施例的金刚石半导体器件中，将源电极47放置在第一大量掺硼的金刚石层43a上，将漏电级48放置在第二大量掺硼的金刚石层43b上。源电极47具有第一端部，且漏电级48具有面对第一端部的第二端部。绝缘层49在第一和第二端部、第一和第二大量掺硼的金刚石层43a和43b、和无掺杂的金刚石层42上延伸。栅电极50放置在设置在无掺杂的金刚石层42上的绝缘层49上。本实施例的金刚石半导体器件包括：无掺杂的金刚石层42，充当高电阻金刚石层；以及第一和第二大量掺硼的金刚石层43a和43b，局部放置在无掺杂的金刚石层42上，充当如上所述的半导体金刚石层，因此称之为pip-FET。在本实施例的金刚石半导体器件中，无掺杂的金刚石层42的部分的至少一部分充当沟道区，所述部分位于第一和第二大量掺硼的金刚石层43a和43b之间，即所述部分暴露于第一和第二大量掺硼的金刚石层43a和43b。

图5中所示修改的金刚石半导体器件可包括金刚石基片41、放置在其上的第一无掺杂的金刚石层42、具有第一端部的第一大量掺硼的金刚石层43a、具有面对第一端部的第二端部的第二大量掺硼的金刚石层43b、以及位于第一和第二端部之上的第二无掺杂的金刚石层45。第一和第二大量掺硼的金刚石层43a和43b分别充当源区和漏区，且局部放置在第一无掺杂的金刚石层42上。在修改的金刚石半导体器件中，源电极47放置在第一大量掺硼的金刚石层43a上，漏电级48放置在第二大量掺硼的金刚石层43b上。源电极47具有第三端部，漏电级48具有面对第三端部的第四端部。绝缘层49位于第三和第四端部以及第二无掺杂的金刚石层45之上。将栅电极50放置在位于无掺杂的金刚石层45上的第二绝缘层49上。在修改的金刚石半导体器件以及上述第一实施例的金刚石半导体器件中，缺陷46可在无掺杂的金刚石层5的部分中形成，在某些情形下，所述部分位于第一和第二大量掺硼的金刚石层43a和43b之间。缺陷46没有到达第二无掺杂的金刚石层45的表面，而是在第二无掺杂的金刚石层45中终止。

如上所述，修改的金刚石半导体器件包括充当高电阻金刚石层的第一无掺杂的金刚石层42；第一和第二大量掺硼的金刚石层43a和43b，局部放置在无掺杂的金刚石层42上，充当半导体金刚石层；以及第二无掺杂的金刚石层45，其部分放置在第一和第二大量掺硼的金刚石层43a和43b之间，并充当高电阻金刚石层。这种器件因此称为pip-FET。在具有这种构造的器件中，以下部分的至少一部分充当沟道区：放置在第一和第二大量掺硼的金刚石层43a和43b之间的第二无掺杂的金刚石层45的部分或放置在第一和第二大量掺硼的金刚石层43a和43b之间的第一无掺杂的金刚石层42的部分。

在第三实施例的金刚石半导体器件及其修改以及第一和第二实施例的金刚石半导体器件中，在调整的条件下，在无掺杂的金刚石层42上外延形成第一和第二大量掺硼的金刚石层43a和43b，由此倾斜面分别在第一和第二大量掺硼的金刚石层43a和43b的第一和第二端部处形成。这减小了第一和第二大量掺硼的金刚石层43a和43b的端面的尺寸，所述端面垂直于金刚石基片41。因此，可防止电场集中在沟道区和放置在其上的绝缘层49上，从而使得沟道区和绝缘层具有高介电强度，从而提高晶体管性能。

第一至第三实施例的金刚石半导体器件分别包括充当上述第三金刚石层的相应的无掺杂的金刚石层。本发明不限于这样的构造。例如，可将充当源区或漏区的大量掺硼的金刚石层放置在半导体基片上。在此构造中，充当第三金刚石层的无掺杂的金刚石层不是必要的，因为电荷通过半导体基片传递。

实例

现在使用包括金刚石薄膜的场效应晶体管描述本发明的实例。为了进行比较，也将描述比较实例。

实例1

下面描述本实例的pip-FET(以下称之为“晶体管”)。图6是透射电子显微镜(TEM)照片，部分示出晶体管的横截面。以与第一实施例中所述大致相同的步骤和在与第一实施例中所述大致相同的条件下，制备晶体管。对于图6中所示的晶体管，大量掺硼的金刚石层3a在具有{110}表面的金刚石基片1上形成，然后无掺杂的金刚石层5在大量掺硼的金刚石层3a上形成。绝缘层9和栅电极10以此顺序在无掺杂的金刚石层5上形成。在晶体管中，大量掺硼的金刚石层3a的端部的纵向平行于<110>方向。无掺杂的金刚石层5具有倾斜面5b，倾角约为35度；底面5c；以及缓坡5d，位于倾斜面和底面之间，倾角约为16度。大量掺硼的金刚石层3a具有与无掺杂的金刚石层5接触的垂直端面31a，且其中具有缺陷6。在晶体管的电极之间施加电压表明，晶体管具有令人满意的绝缘特性和操作特征。

比较实例1

【40】为了与实例1的晶体管进行比较，不是通过外延生长工艺而是通过在日本未审专利申请出版物No.2002-57167中描述的蚀刻工艺，形成充当源区或漏区的大量掺硼的金刚石层，使其具有垂直于基片的端面，从而制备晶体管。在此比较实例中，除了这些层的厚度和形状外，其它因素与实例1的晶体管相同。在本比较实例的晶体管和实例1的晶体管之间进行比较，与此比较实例的晶体管相比，实例1的晶体管具有约为4倍的介电强度、约为20倍的跨导、约为80倍的输出、以及约为20倍的截止频率。

实例2

下面描述本实例的pip-FET(以下称之为“晶体管”)。图7是TEM照片，部分示出晶体管的横截面。使用具有{100}表面的金刚石基片11，以与实例1中所述大致相同的步骤，使其包括厚度均为55nm的大量掺硼的金刚石层，所述金刚石层分别具有彼此面对的相应端部，从而制备晶体管。端部的纵向平行于<100>方向。在图7中所示的晶体管中，面对的端部具有垂直面32a，所述垂直面32a从金刚石基片11垂直延伸，且高度为20nm。通过在端部上形成无掺杂的金刚石层15而消除垂直面32a。与垂直面32a接触的无掺杂的金刚石层15具有深度为5nm的凹部(hollow)16a。这是因为金刚石层在垂直面32a周围相对缓慢地形成，且凹部16a保留在其中。无掺杂的金刚石层15具有：倾斜面15a，以约为45度角倾斜，具有{100}表面；以及缓坡15c，以约为33度角倾斜，位于倾斜面15a和无掺杂的金刚石层15的底面之间。在晶体管的电极之间施加电压表明，晶体管具有令人满意的绝缘特性和操作特征。

比较实例2

为了与实例2的晶体管进行比较，不是通过外延生长工艺而是通过在日本未审专利申请出版物No.2002-57167中描述的蚀刻工艺，形成充当源区或漏区的大量掺硼的金刚石层，使其具有不带有倾斜面的端面，从而制备晶体管。在此比较实例中，除了这些层的厚度和形状外，其它因素与上述实例2的晶体管相同。在本比较实例的晶体管和实例2的晶体管之间进行比较，与此比较实例的晶体管相比，实例2的晶体管具有约为3倍的介电强度、约为10倍的跨导、约为40倍的输出、以及约为10倍的截止频率。

实例3

下面描述本实例的pip-FET(以下称之为“晶体管”)。图8是TEM照片，部分示出晶体管的横截面。使用具有{100}表面的金刚石基片11，以与实例1或2中所述大致相同的步骤，使其包括大量掺硼的金刚石层，所述金刚石层具有彼此面对的端部，从而制备晶体管。端部的纵向平行于<100>方向。晶体管包括：无掺杂的金刚石层25，具有上部25a；倾斜面25b，具有约为45度的倾角；第一缓坡25d，位于上部25a和倾斜面25b之间，具有约为29度的倾角；底面25c；以及第二缓坡25e，位于底面和倾斜面25b之间，具有约为16度的倾角。倾斜面25b具有{100}表面。无掺杂的金刚石层25没有缺陷。在晶体管的电极之间施加电压表明，晶体管具有令人满意的绝缘特性和操作特征。

比较实例3

为了与实例3的晶体管进行比较，不是通过外延生长工艺而是通过在日本未审专利申请出版物No.2002-57167中描述的蚀刻工艺，形成充当源区或漏区的大量掺硼的金刚石层，使其具有不带有倾斜面的端面，从而制备晶体管。在此比较实例中，除了这些层的厚度和形状外，其它因素与上述实例3的晶体管相同。在本比较实例的晶体管和实例3的晶体管之间进行比较，与此比较实例的晶体管相比，实例1的晶体管具有约为4倍的介电强度、约为40倍的跨导、约为160倍的输出、以及约为40倍的截止频率。

Claims (17)

1.一种金刚石半导体器件，包括：

大体由单晶金刚石制成的基片；

第一金刚石层，其局部放置在基片上，含有杂质；

第二金刚石层，其含有杂质，所述第二金刚石层局部放置在基片上，并与第一金刚石层隔开；以及

第三金刚石层，其杂质含量小于第一和第二金刚石层的杂质含量，充当位于第一和第二金刚石层之间的沟道区，且电荷通过其从第一金刚石层传递到第二金刚石层，

其中第一金刚石层具有第一端部，第二金刚石层具有面对第一端部的第二端部，第二端部和第一端部之间形成空间，第一和第二端部分别具有根据基片取向外延形成的相应倾斜面，且第三金刚石层位于第一和第二端部的倾斜面和位于空间下面的基片的部分上。

2.根据权利要求1所述的金刚石半导体器件，其中所述第三金刚石层具有均匀厚度。

3.根据权利要求1所述的金刚石半导体器件，其中所述第三金刚石层具有分别位于第一或第二金刚石层的倾斜面上的部分，且所述部分的晶面与所述第一或第二金刚石层的倾斜面的晶面相同。

4.根据权利要求1所述的金刚石半导体器件，其中所述第一和第二金刚石层的倾斜面相对于基片表面倾斜成32到58度的角。

5.根据权利要求1所述的金刚石半导体器件，其中所述第一和第二金刚石层具有平行于所述基片表面的面，且所述第一或第二金刚石层的面和倾斜面之间具有弯曲或平坦的面部分，所述面部分的倾角小于所述倾斜面的倾角。

6.根据权利要求1所述的金刚石半导体器件，其中所述第一和第二金刚石层的倾斜面的至少一个具有{111}表面、{100}表面、位于基片表面和{111}之间的中间表面、或位于基片表面和{100}之间的中间表面。

7.根据权利要求6所述的金刚石半导体器件，其中所述基片具有{110}表面，基片表面和第一和第二金刚石层之间的边界在<110>方向上延伸，且第一和第二金刚石层的倾斜面都具有{111}表面。

8.根据权利要求6所述的金刚石半导体器件，其中所述基片具有{110}表面，基片表面和第一和第二金刚石层之间的边界在<100>方向上延伸，且第一和第二金刚石层的倾斜面都具有{100}表面。

9.根据权利要求6所述的金刚石半导体器件，其中所述基片具有{100}表面，基片表面和第一和第二金刚石层之间的边界在<110>方向上延伸，且第一和第二金刚石层的倾斜面都具有{111}表面。

10.根据权利要求2所述的金刚石半导体器件，其中所述第一至第三金刚石层的倾斜面具有1nm或更小的平均粗糙度，且第三金刚石层具有位于基片上的部分，其平均粗糙度为5nm或更小。

11.一种制造金刚石半导体器件的方法，包括：

通过外延生长工艺在基片上局部形成第一金刚石层和第二金刚石层的步骤，其中第一金刚石层和第二金刚石层均包含杂质，这些层充当源区或漏区，以及

形成第三金刚石层的步骤，所述第三金刚石层的杂质含量小于第一和第二金刚石层的杂质含量，并充当位于第一和第二金刚石层之间的沟道区，

其中第一金刚石层具有第一端部，第二金刚石层具有面对第一端部的第二端部，第一和第二端部具有外延形成的倾斜面。

12.根据权利要求11所述的制造方法，其中局部形成第一和第二金刚石层的步骤利用厚度大于或等于第一和第二金刚石层的最厚部分的厚度的二分之一的掩模。

13.根据权利要求11所述的制造方法，还包括在垂直于基片表面的方向上蚀刻第一和第二金刚石层的步骤，所述蚀刻步骤在形成第三层的步骤之前。

14.根据权利要求11所述的制造方法，其中所述第一和第二端部具有垂直于基片表面的面，且第三金刚石层位于第一和第二金刚石层的倾斜面之上，并具有大于垂直面的高度的厚度。

15.一种制造金刚石半导体器件的方法，包括：

通过外延生长工艺在半导体基片上局部形成第一金刚石层和第二金刚石层的步骤，这些层充当源区或漏区，

其中所述第一金刚石层具有第一端部，所述第二金刚石层具有面对所述第一端部的第二端部，所述第一和第二端部具有外延形成的倾斜面。

16.根据权利要求15所述的制造方法，其中形成第一和第二金刚石层的步骤利用厚度大于或等于第一和第二金刚石层的最厚部分的厚度的二分之一的掩模。

17.根据权利要求15所述的制造方法，还包括在垂直于基片表面的方向上蚀刻第一和第二金刚石层的步骤。

Images