[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1499589A - 覆晶封装制程及其装置 - Google Patents

覆晶封装制程及其装置 Download PDF

Info

Publication number
CN1499589A
CN1499589A CNA021467234A CN02146723A CN1499589A CN 1499589 A CN1499589 A CN 1499589A CN A021467234 A CNA021467234 A CN A021467234A CN 02146723 A CN02146723 A CN 02146723A CN 1499589 A CN1499589 A CN 1499589A
Authority
CN
China
Prior art keywords
substrate
wafer
assembly process
flip chip
chip assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA021467234A
Other languages
English (en)
Other versions
CN1255866C (zh
Inventor
谢翰坤
林蔚峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Integrated Systems Corp
Original Assignee
Silicon Integrated Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Integrated Systems Corp filed Critical Silicon Integrated Systems Corp
Priority to CNB021467234A priority Critical patent/CN1255866C/zh
Publication of CN1499589A publication Critical patent/CN1499589A/zh
Application granted granted Critical
Publication of CN1255866C publication Critical patent/CN1255866C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种覆晶封装制程及其装置,适用于一填底胶的方法,包括下列步骤:提供具有主动表面的晶片,主动表面具有多数个间隔排列的金属凸块;提供表面具有一晶片接合区的基板,晶片接合区具有多数个间隔排列且已完成预上锡膏的焊垫;使用一印刷网版以网版印刷法,于晶片接合区内的焊垫之间形成一填胶材料;将金属凸块与焊垫接合,使晶片粘着于基板上。适用于覆晶封装制程中的覆晶封装装置,以网版印刷将一填胶材料经由印刷区块形成于基板上,印刷网版包含有印刷区块及其它区域,印刷区域包含有多数个开孔区及多数个屏蔽部,多数个连接线作为屏蔽部与印刷网版其它区域的连结及屏蔽部之间的连结。具有增加覆晶封装中填底胶的产出、提升覆晶封装制程的优良率及提升覆晶封装产品的可靠度与使用寿命的功效。

Description

覆晶封装制程及其装置
技术领域
本发明是有关于一种覆晶封装制程及其装置,特别是一种以网版印刷将一填胶材料形成于一基板上的制程及其装置。
背景技术
随着高密度、高功率的电子构装的迫切需求,覆晶(Flip Chip)封装技术渐渐成为各界注意的焦点。所谓覆晶封装是将裸晶(bar die)以表面朝下的方式与基板(substrate)进行接合的技术。当使用有机基板(organic substrate)的情况下,由于有机基板的热膨胀系数(CTE;coefficient of thermalexpansion)约为14-17ppm/℃与硅晶片的CTE(约为4ppm/℃)差距过大,于热胀冷缩之际,CTE不匹配所引发的应力很容易导致接点损坏。
因此,为了可靠性的考虑,通常需要在基板与晶片的间隙内填入底胶(underfill),以将应力分散至胶体,以降低接点所受到的应力,如此便可减少接点破裂(crack),抑制破裂的延伸,及延长接点的疲劳寿命。此外,所述底胶是绝缘物质,亦可防止接点间有杂质造成漏电流的传递。数据显示,有填底胶的结构较无填底胶者,可靠性(reliability)高5-10倍。由于底胶可有效地提升接合的可靠性,因此在覆晶封装制程中,填底胶为一不可忽略的制程。然而,填胶制程最大问题在于其充填与硬化(curng)时间过长,导致组装生产的瓶颈大部份均发生在填胶制程。
目前底胶大都以液态封胶材料利用点胶(dispensing)方式填入,其制程首先将低粘性液态胶体点在己粘附在封装基板上的晶片旁边,利用液体在晶片与封装基板间微细孔隙所形成的毛细压力(capillary pressure)作为驱动力,加以渗透,并填满接点间的间隙。此一制程的主要缺点有:
(1)充填缓慢,在毛细压力的驱动下,充填时间约与距离的平方成正比,例如对一个7mm2的晶片,视液胶温度而定充填需时间为多数分钟至几十分钟;
(2)因驱动压力有限,充填完成后,封填体内容易残存气泡,界面上的接着性亦不足,气泡很可能在后续的热制程中,造成封装体的爆米花效应(popcorn),使封装体失效,或在封装体在承受应力时,因应力集中,而加速破坏而失效,这些都会直接影响覆晶封装优良率或产品可靠度与使用寿命;
(3)一组底胶填充设备一次只能对单一个封装体做点胶,如果要同时对二个(含)以上的封装体做点胶,势必要准备多组设备,增加成本的负担;
(4)填充底胶之前,必须先将封装基板作成形,分离成单颗的封装单元基板或封装体,对后续的制程,例如:Flip Chip BGA封装体的植球(ballplacement)制程的产出(throughput)有不利的影响。
发明内容
本发明的主要目的是提供一种覆晶封装制程及其装置,可以在较短的时间完成填底胶的制程,以改善传统的制程充填缓慢的问题,达到增加覆晶封装中填底胶的产出的目的。
本发明的第二目的是提供一种覆晶封装制程及其装置,可避免底胶残存气泡的问题,达到提升覆晶封装制程的优良率及提升覆晶封装产品的可靠度与使用寿命的目的。
本发明的第三目的是提供一种覆晶封装制程及其装置,同时对一个或多数个封装单元基板或封装体进行填底胶的制程,达到更进一步增加覆晶封装中填底胶的产出的目的。
本发明的第四目的是提供一种覆晶封装制程及其装置,在不需对封装基板作成形,或分离成单一的封装单元基板或封装体的情况下,同时对具有一个或多数个封装单元或封装体的一个或多数个封装基板进行填底胶的制程,不但可增加覆晶封装中填底胶的产出,更可以帮助后制程增加其产出,更进一步增加整体覆晶封装中填底胶的产出的目的。
本发明的目的是这样实现的:一种覆晶封装制程,适用于一填底胶的方法,它包括下列步骤:
提供一具有一主动表面的晶片,所述主动表面具有多数个间隔排列的金属凸块;提供一基板,所述基板的一表面具有一晶片接合区,所述晶片接合区具有多数个间隔排列,且已完成预上锡膏的焊垫;提供一印刷网版,使用所述印刷网版以网版印刷法,于所述晶片接合区内的所述焊垫之间,形成一填胶材料;以及将所述些金属凸块与所述焊垫接合,使所述晶片粘着于所述基板上。它尚包含有使该金属凸块与焊垫焊合的回焊制程。
本发明并提供一种覆晶封装装置,适用于覆晶封装制程中,以网版印刷将一填胶材料经由该印刷区块形成于一基板上,所使用的印刷网版包含有一印刷区块以及其它区域,其中所述印刷区块包含有多数个开孔区及多数个屏蔽部,以及多数个连接线作为所述屏蔽部与所述印刷网版其它区域的连结以及所述屏蔽部之间的连结。
下面结合较佳实施例配合附图详细说明。
附图说明
图1-图5是本发明实施例1的覆晶封装制程方法的流程剖面示意图。
图6-图7是本发明实施例2的覆晶封装装置的示意图。
具体实施方式
实施例1
参阅图1-图5所示,本发明的覆晶封装制程方法可快速地完成覆晶封装中填底胶的制程,以增加覆晶封装中填底胶的方法的产出;并且可以避免底胶残存气泡的问题,以提升覆晶封装制程的优良率,提升覆晶封装产品的可靠度与使用寿命。
本发明的覆晶封装制程方法包括下列步骤:
参阅图1所示,覆晶封装基板100的表面具有一防焊层102(solder mask),亦称「绿漆」,用以保护覆晶封装基板100的内部线路(未绘示于图面),避免在焊接制程中,所述的内部线路因受到焊料的污染,而发生短路的现象。
在位于同表面上的晶片接合区150范围内,防焊层102具有多数个以一特定方式排列的开孔106,以将焊垫104曝露出来,其排列方式是与所要接合的IC晶片300的主动表面310上覆晶凸块310(如图4所示)具有相同的排列方式;其中焊垫104是与所述覆晶封装基板100的内部线路连接,在后制程与IC晶片300(绘示于图4)连接之后,使覆晶封装基板100的内部线路与IC晶片300导通,各焊垫104之间的间隔距离较好为不小于180μm;而在焊垫104上已完成一预上锡膏(solder paste)的制程,分别有一锡膏110形成于其上,而锡膏110的主要成分为一金属粉末与一助焊剂(未绘示于图面),用以帮助覆晶凸块310(绘示于图4)与焊垫104的接合。
参阅图2所示,将覆晶封装基板100与一印刷网版200对准(或将一印刷网版200与覆晶封装基版100对准),使焊垫104上的锡膏110与印刷网版200的屏蔽部230对准,晶片接合区150范围内各焊垫开口106以外的区域与印刷网版200的开孔区220对准;将一填胶材料120置于印刷网版200上,再以网版印刷以一刮刀210(squeegee)以一方向将填胶材料120经由印刷网版200的开孔区220形成于晶片接合区150范围内各焊垫开口106以外的区域。
参阅图3所示,是填胶材料120已形成于晶片接合区150范围内各焊垫开口106以外的区域;
接下来,参阅图4所示,将一IC晶片300的多数个覆晶凸块310与覆晶封装基板100上相对应的焊垫104对准,其中覆晶凸块310的材质可为金、铜、铜基合金(Cu based alloy)、锡铅合金或含锡的合金。
参阅图5所示,将已对准的IC晶片300与覆晶封装基板100接合,成为一封装体400。
之后包括如下制程:
(1)可以不高于锡膏110的金属粉末熔点或不高于覆晶凸块310熔点的温度加热封装体400,使填胶材料120硬化之后,再以一不低于锡膏110的金属粉末熔点或不低于覆晶凸块310熔点的温度加热封装体400,使覆晶凸块310与焊垫104焊合;
(2)或是以一不低于锡膏110的金属粉末熔点或不低于覆晶凸块310熔点的温度加热封装体400,使覆晶凸块310与焊垫104焊合,并使填胶材料120硬化。它尚包含有使该覆晶凸块310与焊垫104焊合的回焊制程。
实施例2
参阅图6-图7所示,本发明的覆晶封装装置适用于覆晶封装制程中,是以网版印刷将一填胶材料形成于一基板上。本发明可快速地完成覆晶封装中填底胶的制程,以增加覆晶封装中填底胶的方法的产出;并且更可以避免底胶残存气泡的问题,以提升覆晶封装制程的优良率,提升覆晶封装产品的可靠度与使用寿命。
另外本发明尚可以通过不同的网版设计方式,同时对一个或多数个封装单元基板或封装体进行填底胶的制程,更进一步增加覆晶封装中填底胶的方法的产出;
本发明更可以通过不同的网版设计方式,在不先对封装基板作成形分离成单一的封装单元基板或封装体的情况下,同时对具有一个或多数个封装单元或封装体的一个或多数个封装基板进行填底胶的制程,不但可增加覆晶封装中填底胶的方法的产出,更可以帮助后制程增加其产出,更进一步增加整体覆晶封装中填底胶的方法的产出。
参阅图6所示,本发明的印刷网版500具有9个印刷区块510,可同时对9组已成型的覆晶封装基板进行填胶制程;亦可以同时对1组或多数组,共具有9个封装单元的封装基板进行填底胶的方法,视制程需求而定。
请注意:本发明的印刷网版的设计方式可依照封装基板的设计方式、封装体的尺寸、印刷机台(未绘示于图面)的能力、制程需求或是其它条件来作变更,可同时对具有一个或多数个封装单元或封装体的一个或多数个封装基板进行填底胶的制程,并不限于在图6中所举的例子。
参阅图7所示,是图6中一印刷区块510中由一区域A的放大图。通过图6-图7可知:印刷区块510是由多数个开孔区512、屏蔽部514与连接线516所组成。其中开孔区512是用以在网版印刷时,将一填胶材料(未绘示于图面)形成于一覆晶封装基板(未绘示于图面)上;屏蔽部514是用以在网版印刷时,将所述覆晶封装基板上不需形成所述填胶材料的区域(例如焊垫或其它区域)予以屏蔽,以避免所述填胶材料形成于不需形成填胶材料的区域;连接线516是用以个别的屏蔽部514之间的连结,或是个别的屏蔽部514与印刷网版500其它区域的连结。
请注意:开孔区512、屏蔽部514与连接线516的排列方式与尺寸,是依照所对应的覆晶封装基板(未绘示于图面)的设计方式不同,而可以有所调整,并不限于在图7中所举的例子;且屏蔽部514之间的间隔距离较佳为不小于180μm。
而印刷网版500的材质可以是金属或是有机聚合物包覆金属的复合材料;另外为了防止印刷网版500的表面粘附填胶材料等其它物质,及防止印刷网版500的表面受到腐蚀,或是防止印刷网版500的表面受到刮伤,而影响到印刷网版500的使用寿命,或对填底胶的方法有所防碍,可以在所述印刷网版500表面上,加上一表面涂层或一表面镀层。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此4支艺者,在不脱离本发明的精神和范围内,所作些许的更动与润饰,都属于本发明的保护范围之内。

Claims (10)

1、一种覆晶封装制程,适用于填底胶的方法,其特征是:它包括下列步骤:
(1)提供一具有主动表面的晶片,该主动表面具有多数个间隔排列的金属凸块;
(2)提供一表面具有晶片接合区的基板,该晶片接合区具有多数个间隔排列,且已完成预上锡膏的焊垫;
(3)使用一印刷网版以网版印刷法,于该晶片接合区内的焊垫以外的区域,形成一填胶材料;
(4)将该金属凸块与焊垫接合,使该晶片粘着于该基板上。
2、根据权利要求1所述的覆晶封装制程,其特征是:该印刷网版具有一印刷区块,该印刷区具有多数个开孔区、多数个屏蔽部及多数个连接线,该开孔区是相对于该晶片接合区内的焊垫之间的区域,经由该开孔区使该填胶材料形成于该基板上;该屏蔽部是相对于该晶片接合区内的焊垫,避免该填胶材料形成于该些焊垫上;该连接线是作为该屏蔽部与印刷网版其它区域的连结以及该些屏蔽部之间的连结。
3、根据权利要求1所述的覆晶封装制程,其特征是:该印刷网版的材质为金属或金属与有机聚合物的复合材料。
4、根据权利要求1所述的覆晶封装制程,其特征是:它还包含有使该填胶材料硬化的烘烤制程。
5、根据权利要求1所述的覆晶封装制程,其特征是:它尚包含有使该金属凸块与焊垫焊合的回焊制程。
6、根据权利要求1所述的覆晶封装制程,其特征是:它尚包含有使该金属凸块与焊垫焊合,并使该填胶材料硬化的回焊制程。
7、根据权利要求1所述的覆晶封装制程,其特征是:该间隔排列的金属凸块中,个别的金属凸块之间的间隔距离为不小于180μm。
8、根据权利要求1所述的覆晶封装制程,其特征是:该间隔排列的焊垫中,个别的焊垫之间的间隔距离为不小于180μm。
9、根据权利要求1所述的覆晶封装制程,其特征是:该屏蔽部中,个别的屏蔽部之间的间隔距离为不小于180μm。
10、一种覆晶封装装置,适用于覆晶封装制程中,以网版印刷将一填胶材料形成于一基板上,其特征是:它至少包含有印刷区块,该印刷区块是由多数个开孔区、多数个屏蔽部与多数个连接线所组成,该连接线是用以该屏蔽部与印刷网版其它区域的连结及该屏蔽部之间的连结,该连接线同时分割该开孔区。
CNB021467234A 2002-11-04 2002-11-04 倒装芯片封装工艺及其装置 Expired - Fee Related CN1255866C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021467234A CN1255866C (zh) 2002-11-04 2002-11-04 倒装芯片封装工艺及其装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021467234A CN1255866C (zh) 2002-11-04 2002-11-04 倒装芯片封装工艺及其装置

Publications (2)

Publication Number Publication Date
CN1499589A true CN1499589A (zh) 2004-05-26
CN1255866C CN1255866C (zh) 2006-05-10

Family

ID=34232856

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021467234A Expired - Fee Related CN1255866C (zh) 2002-11-04 2002-11-04 倒装芯片封装工艺及其装置

Country Status (1)

Country Link
CN (1) CN1255866C (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431030B (zh) * 2007-11-07 2010-08-11 联测科技股份有限公司 半导体装置的制造方法
CN102254869A (zh) * 2010-05-20 2011-11-23 台湾积体电路制造股份有限公司 集成电路装置
CN103035604A (zh) * 2012-12-17 2013-04-10 矽力杰半导体技术(杭州)有限公司 一种倒装芯片封装结构及其制作工艺
CN101990365B (zh) * 2009-08-04 2013-04-24 东莞信浓马达有限公司 印锡钢网及印刷锡膏的方法
CN103794515A (zh) * 2012-10-30 2014-05-14 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法
US9373567B2 (en) 2013-08-14 2016-06-21 Silergy Semiconductor Technology (Hangzhou) Ltd Lead frame, manufacture method and package structure thereof
CN109727877A (zh) * 2018-12-20 2019-05-07 通富微电子股份有限公司 一种半导体封装方法及半导体封装器件
CN111730963A (zh) * 2020-06-30 2020-10-02 福建华佳彩有限公司 一种网版结构及网印方法
US11563157B2 (en) 2020-06-10 2023-01-24 Au Optronics Corporation Light-emitting device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431030B (zh) * 2007-11-07 2010-08-11 联测科技股份有限公司 半导体装置的制造方法
CN101990365B (zh) * 2009-08-04 2013-04-24 东莞信浓马达有限公司 印锡钢网及印刷锡膏的方法
CN102254869A (zh) * 2010-05-20 2011-11-23 台湾积体电路制造股份有限公司 集成电路装置
CN103794515B (zh) * 2012-10-30 2016-12-21 碁鼎科技秦皇岛有限公司 芯片封装基板和结构及其制作方法
CN103794515A (zh) * 2012-10-30 2014-05-14 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法
US9735122B2 (en) 2012-12-17 2017-08-15 Silergy Semiconductor Technology (Hangzhou) Ltd Flip chip package structure and fabrication process thereof
CN103035604B (zh) * 2012-12-17 2014-07-16 矽力杰半导体技术(杭州)有限公司 一种倒装芯片封装结构及其制作工艺
US9653355B2 (en) 2012-12-17 2017-05-16 Silergy Semiconductor Technology (Hangzhou) Ltd Flip chip package structure and fabrication process thereof
CN103035604A (zh) * 2012-12-17 2013-04-10 矽力杰半导体技术(杭州)有限公司 一种倒装芯片封装结构及其制作工艺
US9373567B2 (en) 2013-08-14 2016-06-21 Silergy Semiconductor Technology (Hangzhou) Ltd Lead frame, manufacture method and package structure thereof
CN109727877A (zh) * 2018-12-20 2019-05-07 通富微电子股份有限公司 一种半导体封装方法及半导体封装器件
US11563157B2 (en) 2020-06-10 2023-01-24 Au Optronics Corporation Light-emitting device
CN111730963A (zh) * 2020-06-30 2020-10-02 福建华佳彩有限公司 一种网版结构及网印方法

Also Published As

Publication number Publication date
CN1255866C (zh) 2006-05-10

Similar Documents

Publication Publication Date Title
US6610559B2 (en) Integrated void-free process for assembling a solder bumped chip
CN100539129C (zh) 半导体封装体及其制造方法
US5844320A (en) Semiconductor unit with semiconductor device mounted with conductive adhesive
US6046910A (en) Microelectronic assembly having slidable contacts and method for manufacturing the assembly
US6046074A (en) Hermetic thin film metallized sealband for SCM and MCM-D modules
US6537854B1 (en) Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
US7319275B2 (en) Adhesion by plasma conditioning of semiconductor chip
US7037756B1 (en) Stacked microelectronic devices and methods of fabricating same
JPH08255965A (ja) マイクロチップモジュール組立体
KR100784743B1 (ko) 반도체 장치 및 그 제조 방법
CN1738039A (zh) 半导体器件及其制造方法
CN1255866C (zh) 倒装芯片封装工艺及其装置
CN1165979C (zh) 集成电路封装方法
US20130181041A1 (en) Manufacturing method of solder transfer substrate, solder precoating method, and solder transfer substrate
CN101030546B (zh) 电容安装方法
CN101853835B (zh) 倒装芯片封装的制造方法
KR20030090481A (ko) 비도전성 접착제로 ic 칩을 기판에 본딩하는 방법과형성된 조립물
US10764989B1 (en) Thermal enhancement of exposed die-down package
CN1250056C (zh) 一种加工印制电路板的方法
JP2004282042A (ja) 半導体デバイスのアセンブリ法
CN1171296C (zh) 不满填充受控折叠芯片连接(c4)集成电路封装的生产流水线
JPH1187424A (ja) 半導体装置およびその製造方法
JP2005502187A (ja) 電子部品組立体の熱機械的信頼性を向上するためにパッケージレベルで予め塗布されるアンダーフィル
WO2023279485A1 (zh) 一种封装方法及其封装结构
CN211507677U (zh) 一种rgb芯片倒装封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060510

Termination date: 20161104