[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN103794515A - 芯片封装基板和结构及其制作方法 - Google Patents

芯片封装基板和结构及其制作方法 Download PDF

Info

Publication number
CN103794515A
CN103794515A CN201210422734.XA CN201210422734A CN103794515A CN 103794515 A CN103794515 A CN 103794515A CN 201210422734 A CN201210422734 A CN 201210422734A CN 103794515 A CN103794515 A CN 103794515A
Authority
CN
China
Prior art keywords
chip
layer
base plate
package base
conducting wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210422734.XA
Other languages
English (en)
Other versions
CN103794515B (zh
Inventor
禹龙夏
周鄂东
罗文伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liding Semiconductor Technology Qinhuangdao Co ltd
Liding Semiconductor Technology Shenzhen Co ltd
Zhen Ding Technology Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Zhending Technology Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN201210422734.XA priority Critical patent/CN103794515B/zh
Priority to TW101140907A priority patent/TWI495026B/zh
Priority to US13/968,409 priority patent/US9165790B2/en
Publication of CN103794515A publication Critical patent/CN103794515A/zh
Application granted granted Critical
Publication of CN103794515B publication Critical patent/CN103794515B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明涉及一种芯片封装基板，包括基底层、第一导电线路层、第二导电线路层、第一防焊层、第二防焊层及多个铜柱凸块。第一导电线路层和第二导电线路层分别形成于基底层的第一表面和第二表面。该第一防焊层覆盖第一表面并部分覆盖第一导电线路层，从该第一防焊层露出的第一导电线路层构成多个第一电性接触垫。该第二防焊层覆盖第二表面并部分覆盖该第二导电线路层，从该第二防焊层露出的第二导电线路层构成多个第二电性接触垫。该多个铜柱凸块分别凸出形成于该多个第二电性接触垫上，且该多个铜柱凸块凸出于该第二防焊层的远离该基底层的表面，该多个铜柱凸块的形状为锥形或柱状。本发明还涉及芯片封装基板的制作方法、芯片封装结构及其制作方法。

Description

芯片封装基板和结构及其制作方法
技术领域
本发明涉及电路板制作领域，尤其涉及一种芯片封装基板和芯片封装结构及该芯片封装基板和芯片封装结构的制作方法。
背景技术
芯片封装基板可为芯片提供电连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。
随着覆晶互连的发展，I/O数量不断增加，必然导致芯片封装基板的焊料凸块间距的减小，在焊料凸块间距较小的情况下，要控制芯片封装基板电性连接垫的焊料量，不仅难度高而且会导致芯片封装基板与芯片的组装良率下降。
发明内容
因此，有必要提供一种制程良率高的芯片封装基板和芯片封装结构及其制作方法。
一种芯片封装基板的制作方法，包括步骤：提供线路板，该线路板包括基底层及分别设置于该基底层相对的两个表面的第一导电线路层和第二导电线路层；在第一导电线路层和第二导电线路层上分别形成第一防焊层和第二防焊层；在第一防焊层上开设多个第一开孔，从该多个第一开孔露出的第一导电线路层构成多个第一电性接触垫；在该第一防焊层的表面、该第一开孔的内壁以及该第一电性接触垫上形成一层连续的薄金属层，该薄金属层与第二导电线路层相导通形成通路；在该薄金属层的表面形成第一抗蚀层及在该第二防焊层表面形成第二抗蚀层；在该第二抗蚀层形成多个穿透该第二抗蚀层和第二防焊层的第二开孔，从该多个第二开孔露出的部分第二导电线路层构成第二电性接触垫，每个第二开孔均为一次性穿透该第二抗蚀层和第二防焊层形成；在该多个第二电性接触垫上电镀形成多个铜柱凸块，其中该薄金属层与电源负极相连，该多个铜柱凸块凸出于该第二防焊层远离该第二电性接触垫的表面；及去除该第一抗蚀层、第二抗蚀层及薄金属层，得到芯片封装基板。
一种芯片封装基板，包括基底层、第一导电线路层、第二导电线路层、第一防焊层、第二防焊层及多个铜柱凸块。该基底层包括相对的第一表面及第二表面，第一导电线路层和第二导电线路层分别形成于该第一表面和第二表面。该第一防焊层覆盖从该第一导电线路层露出的第一表面并部分覆盖该第一导电线路层，从该第一防焊层露出的第一导电线路层构成多个第一电性接触垫。该第二防焊层覆盖从该第二导电线路层露出的第二表面并部分覆盖该第二导电线路层，从该第二防焊层露出的第二导电线路层构成多个第二电性接触垫。该多个铜柱凸块分别凸出形成于该多个第二电性接触垫上，且该多个铜柱凸块凸出于该第二防焊层的远离该基底层的表面，该多个铜柱凸块的形状为横截面积沿远离该第一电性接触垫的方向逐渐增大的锥形或横截面积在两端之间的各处相同的柱状。
一种芯片封装结构的制作方法，包括步骤：提供如上所述的芯片封装基板；提供覆晶芯片，该覆晶芯片包括芯片本体及形成于该芯片本体上并与该芯片本体电连接的多个第一焊球，该第一焊球的数量及位置与该铜柱凸块的数量及位置相对应；及将该覆晶芯片连接固定于该芯片封装基板上，并使该覆晶芯片的多个第一焊球分别对应连接于该多个铜柱凸块，从而使该覆晶芯片与该芯片封装基板相固定并电连接，形成芯片封装结构。
一种芯片封装结构，包括如上所述的芯片封装基板及覆晶芯片，该覆晶芯片包括芯片本体，该芯片本体通过多个第二焊球分别包覆该芯片封装基板的多个铜柱凸块以电连接并固定于该芯片封装基板。
相对于现有技术，本发明实施例提供的芯片封装基板由于采用了铜柱凸块作为覆晶芯片与芯片封装基板之间焊接焊料即第二焊球的内芯，则第二焊球采用很少量的焊料量即可达到覆晶芯片与芯片封装基板之间的焊接，使芯片封装基板与芯片的组装难度降低，提升组装良率。
附图说明
图1是本发明实施例提供的线路板的剖视图。
图2是在图1的线路板上形成第一防焊层和第二防焊层后的剖视图。
图3是在图2中的第一防焊层上形成多个第一开孔以露出第一电性接触垫后的剖视图。
图4是在图3的第一防焊层及从第一开孔露出的第一电性接触垫上形成薄金属层后的剖视图。
图5是在图4中的薄金属层上形成第一干膜层及第二防焊层上形成第二干膜层后的剖视图。
图6是通过激光蚀孔的方法形成多个穿透图5中的第二光致抗蚀剂层和第二防焊层的第二开孔以露出第二电性接触垫后的剖视图。
图7是在图6中的多个第二开孔内的第二电性接触垫上分别电镀形成铜柱凸块并在铜柱凸块顶端形成焊料凸块后的剖视图。
图8是去除图7中的第一光致抗蚀剂层、薄金属层及第二光致抗蚀剂层后形成的芯片封装基板的剖视图。
图9是本发明实施例提供的芯片的剖视图。
图10是将图9的芯片固定于图9中的芯片封装基板后的剖视图。
图11是在图9中的芯片与芯片封装基板之间填充底部填充剂后的剖视图。
图12是在图11中的芯片封装基板的第一电性接触垫上形成第三焊球后形成的芯片封装结构的剖视图。
主要元件符号说明
线路板 10
基底层 11
第一导电线路层 12
第二导电线路层 13
第一防焊层 14
第二防焊层 15
第一表面 111
第二表面 112
第一开孔 142
第一电性接触垫 122
薄金属层 16
铜柱凸块 19
第一抗蚀层 17
第二抗蚀层 18
第二开孔 182
第二电性接触垫 132
多层基板 20
焊料凸块 21
芯片封装基板 30
覆晶芯片 40
第一焊球 42
芯片本体 41
第二焊球 22
第二焊球 23
底部填充剂 43
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参阅图1至12，本发明实施例提供一种芯片封装结构的制作方法，包括如下步骤：
第一步，请参阅图1，提供线路板10，该线路板10包括基底层11、分别设置于该基底层11相对的两个表面的第一导电线路层12和第二导电线路层13。
该基底层11为多层基板，包括交替排列的多层树脂层与多层导电线路图形（图未示）。该基底层11包括相对的第一表面111及第二表面112，该第一导电线路层12设置于该基底层11的第一表面111上，该第二导电线路层13设置于该基底层11的第二表面112上。第一导电线路层12和第二导电线路层13可以通过影像转移工艺及蚀刻工艺形成。该基底层11的多层导电线路图形之间及该基底层11的多层导电线路图形与该第一导电线路层12和第二导电线路层13分别通过导电孔（图未示）电连接。
第二步，请参阅图2，分别在该第一导电线路层12和第二导电线路层13上形成第一防焊层14和第二防焊层15。该第一防焊层14完全覆盖该第一导电线路层12及从该第一导电线路层12露出的第一表面111，该第二防焊层15完全覆盖该第二导电线路层13及从该第二导电线路层13露出的第二表面112。
第三步，请参阅图3，在该第一防焊层14形成多个第一开孔142，部分第一导电线路层12从该多个第一开孔142露出，构成多个第一电性接触垫122。该多个第一开孔142可通过激光蚀孔工艺或者定深机械钻孔工艺形成。
第四步，请参阅图4，在该第一防焊层14的表面、该第一开孔142的内壁以及该第一电性接触垫122上通过化学镀或溅镀的方法形成一层连续的薄金属层16。该薄金属层16位于该第一电性接触垫122上的部分与该第一电性接触垫122紧密结合，从而使该薄金属层16与该第一导电线路层12相导通，进而与该第二导电线路层13相导通。
该薄金属层16与第二导电线路层13相导通的作用为在后续步骤中进行电镀形成铜柱凸块19（如图7所示）时形成通路。
第五步，请参阅图5，在该薄金属层16的表面形成第一抗蚀层17及在该第二防焊层15表面形成第二抗蚀层18。本实施例中，该第一抗蚀层17和第二抗蚀层18为干膜。
在该薄金属层16上形成第一抗蚀层17的作用为保护该薄金属层16，以防止该薄金属层16被电镀药水侵蚀、污染以及防止该薄金属层16上形成电镀铜。当第一抗蚀层17和第二抗蚀层18为干膜时，一般需对该第一抗蚀层17和第二抗蚀层18分别整面曝光从而使干膜发生交联聚合，以更好抵御药水之侵蚀。当然，该第一抗蚀层17和第二抗蚀层18也可通过覆盖防镀膜、防镀胶带或印刷可剥蓝胶等方法形成，并不以本实施例为限。
第六步，请参阅图6，在该第二抗蚀层18形成多个穿透该第二抗蚀层18和第二防焊层15的第二开孔182，部分该第二导电线路层13从该多个第二开孔182露出，构成第二电性接触垫132，从而形成一多层基板20。
本实施例中，该多个第二开孔182通过激光蚀孔的方法形成。该第二开孔182的形状均为锥形孔，且该第二开孔182的横截面积沿远离该第二电性接触垫132的方向逐渐增大，本实施例中，该第二开孔182圆锥孔。可以理解，该第二开孔182也可以为其它形状，如多棱锥孔等，当然，该第二开孔182也可以为截面积在两端之间的各处相同的柱孔如圆柱孔或多棱柱孔等，并不限于本实施例。
可以理解，第三步至第六步的步骤顺序也可以作如下调整：先在第二防焊层15表面形成第二抗蚀层18；再于第二抗蚀层18和第二防焊层15中形成第二开孔182，并在第一防焊层14形成第一开孔142；然后在第一开孔142的内壁以及该第一电性接触垫122上形成薄金属层16，以及在薄金属层16表面形成第一抗蚀层17。当然，实际生产中也可以适当作其它调整，并不限于本实施例。
第七步，请参阅图7，通过电镀方式在每个该第二开孔182内的第二电性接触垫132上均形成铜柱凸块19，并在该多个铜柱凸块19的顶端分别形成焊料凸块21，该铜柱凸块19凸出于该第二防焊层15远离该基底层11的表面。
本步骤中的电镀制程中，将该多层基板20设置于一电镀槽（图未示）中，该电镀槽内盛装有铜电镀液，该薄金属层16与第二导电线路层13相导通形成通路，将该薄金属层16与一电源负极相连通，从而使由部分第二导电线路层13构成的第二电性接触垫132上电镀形成铜柱凸块19。
该焊料凸块21可通过印刷锡膏形成。可以理解，该焊料凸块21也可以省略，并不以本实施例为限。由于该第二开孔182由激光蚀孔的方法一次形成，因此该第二开孔182的尺寸可以形成得较小，则该铜柱凸块19的横截面直径可以形成得较小，则铜柱凸块19的间距也可以形成得较小。该铜柱凸块19的形状与该第二开孔182的形状相似。
第八步，请参阅图8，去除该第一抗蚀层17和第二抗蚀层18，并去除该薄金属层16，露出该多个第一电性接触垫122及该多个铜柱凸块19，从而形成芯片封装基板30。
该第一抗蚀层17和第二抗蚀层18分别可利用剥膜工艺去除。该薄金属层16可通过蚀刻液去除，通过蚀刻液去除该薄金属层16时，多层基板20在蚀刻液中不能停留太长时间，以防止该第一电性接触垫122被侵蚀。
为防止去除薄金属层16时蚀刻液对铜柱凸块19的影响，去除第一抗蚀层17、第二抗蚀层18及薄金属层16的可按照以下顺序：先剥离去除该第一抗蚀层17，然后蚀刻去除该薄金属层16，最后剥离去除该第二抗蚀层18。
如图8所示，该芯片封装基板30包括基底层11、第一导电线路层12、第二导电线路层13、第一防焊层14、第二防焊层15及多个铜柱凸块19。该基底层11为多层基板，包括交替排列的多层树脂层与多层导电线路图形。该基底层11包括相对的第一表面111及第二表面112，该第一导电线路层12设置于该基底层11的第一表面111上，该第二导电线路层13设置于该基底层11的第二表面112上。该基底层11的多层导电线路图形之间及该基底层11的多层导电线路图形与该第一导电线路层12和第二导电线路层13分别通过导电孔电连接。该第一防焊层14覆盖从该第一导电线路层12露出的第一表面111并部分覆盖该第一导电线路层12，从该第一防焊层14露出的第一导电线路层12构成多个第一电性接触垫122；该第二防焊层15覆盖从该第二导电线路层13露出的第二表面112并部分覆盖该第二导电线路层13，从该第二防焊层15露出的第二导电线路层13构成多个第二电性接触垫132。该多个铜柱凸块19分别凸出形成于该多个第二电性接触垫132上，且该多个铜柱凸块19凸出于该第二防焊层15的远离该基底层11的表面。该铜柱凸块19的形状为锥形或柱形，当该铜柱凸块19为锥形时，该铜柱凸块19的横截面积沿远离该第二电性接触垫132的方向逐渐增大。该芯片封装基板30还可进一步包括与该铜柱凸块19对应的多个焊料凸块21，分别形成于对应的铜柱凸块19的顶端。
第九步，请参阅图9，提供覆晶芯片40，该覆晶芯片40包括芯片本体41及形成于该芯片本体41上并与该芯片本体41电连接的多个第一焊球42，该第一焊球42的数量及位置与该铜柱凸块19的数量及位置相对应。该第一焊球42的材料一般主要为锡。
第十步，请参阅图10，将该覆晶芯片40连接固定于该芯片封装基板30上，并使该覆晶芯片40的多个第一焊球42分别对应连接于该多个铜柱凸块19，从而使该覆晶芯片40与该芯片封装基板30相固定并电连接。
该多个第一焊球42与对应的多个铜柱凸块19的连接可采用如下方法：首先，将覆晶芯片40放置于芯片封装基板30上，并使该多个第一焊球42分别与对应的铜柱凸块19表面的焊料凸块21相接触；然后，将该覆晶芯片40和芯片封装基板30一起经过回焊炉，使多个第一焊球42与对应焊料凸块21熔融结合后形成多个第二焊球23并冷却固化，该第二焊球23包覆该铜柱凸块19，从而使该覆晶芯片40与该芯片封装基板30通过该多个第二焊球23与对应的铜柱凸块19相连接并电导通。当该芯片封装基板30未设置该焊料凸块21时，该第一焊球42熔融后包覆对应的铜柱凸块19。
第十一步，请参阅图11，将底部填充剂43填充于该覆晶芯片40的芯片本体41与芯片封装基板30之间的缝隙内，从而将该覆晶芯片40与芯片封装基板30封装固定。
该底部填充剂43的填充是通过毛细作用，将液态的底部填充剂43的材料从覆晶芯片40的芯片本体41的边缘渗透至该覆晶芯片40与芯片封装基板30之间的内部区域，该底部填充剂43粘接该芯片本体41的表面和芯片封装基板30的第二防焊层15的表面，从而将覆晶芯片40与芯片封装基板30相互封装固定。该底部填充剂43一般采种环氧树脂，如底部填充剂材料Loctite 3536。
第十二步，请参阅图12，在该多个第一电性接触垫122上分别形成第三焊球22，从而得到芯片封装结构50。该第一焊球22用于将该芯片封装基板30与其它电子装置如印刷电路板电导通。
实际生产中，第八步中所形成的芯片封装基板30常包括多个连接在一起的芯片封装基板单元。在第九步至第十二步的制程中，将该芯片封装基板30的多个芯片封装基板单元形成多个芯片封装结构单元后，再进行切割制程，形成多个分离的芯片封装结构。本实施例中为便于描述，芯片封装基板30仅绘出其中一个芯片封装基板单元。
如图12所示，该芯片封装结构50包括芯片封装基板30、覆晶芯片40及底部填充剂43。该覆晶芯片40包括芯片本体41，该芯片本体41通过多个第二焊球23分别包覆该芯片封装基板30的多个铜柱凸块19电连接于该芯片封装基板30。该覆晶芯片40与该芯片封装基板30的第二防焊层15之间填充有底部填充剂43，该底部填充剂43粘接该覆晶芯片40的表面及该第二防焊层15的表面，以使该覆晶芯片40与该芯片封装基板30牢固结合，增强芯片封装结构50的信赖度。
相对于现有技术，本发明实施例提供的芯片封装基板30由于采用了铜柱凸块19作为覆晶芯片40与芯片封装基板30之间焊接焊料即第二焊球23的内芯，则第二焊球23采用很少量的焊料量即可达到覆晶芯片40与芯片封装基板30之间的焊接，使芯片封装基板与芯片的组装难度降低，提升组装良率；另外，由于第二开孔182由激光蚀孔的方法一次形成，其尺寸可以形成得较小，符合芯片小型化及焊接密度不断增大的发展趋势。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (14)

1.一种芯片封装基板的制作方法，包括步骤：
提供线路板，该线路板包括基底层及分别设置于该基底层相对的两个表面的第一导电线路层和第二导电线路层，该第一导电线路层与第二导电线路层相互电导通；
在第一导电线路层和第二导电线路层上分别形成第一防焊层和第二防焊层；
在第一防焊层上开设多个第一开孔，从该多个第一开孔露出的第一导电线路层构成多个第一电性接触垫；
在该第一防焊层的表面、该第一开孔的内壁以及该第一电性接触垫上形成一层连续的薄金属层，该薄金属层与第二导电线路层相导通形成通路；
在该薄金属层的表面形成第一抗蚀层及在该第二防焊层表面形成第二抗蚀层；
在该第二抗蚀层形成多个穿透该第二抗蚀层和第二防焊层的第二开孔，从该多个第二开孔露出的部分第二导电线路层构成第二电性接触垫，每个第二开孔均为一次性穿透该第二抗蚀层和第二防焊层形成；
在该多个第二电性接触垫上电镀形成多个铜柱凸块，其中该薄金属层与电源负极相连，该多个铜柱凸块凸出于该第二防焊层远离该第二电性接触垫的表面；及
去除该第一抗蚀层、第二抗蚀层及薄金属层，得到芯片封装基板。
2.如权利要求1所述的芯片封装基板的制作方法，其特征在于，该基底层包括交替排列的多层树脂层与多层导电线路图形。
3.如权利要求1所述的芯片封装基板的制作方法，其特征在于，该第一开孔通过激光蚀孔工艺或者定深机械钻孔工艺形成。
4.如权利要求1所述的芯片封装基板的制作方法，其特征在于，该多个第二开孔通过激光蚀孔的方法形成。
5.如权利要求4所述的芯片封装基板的制作方法，其特征在于，该第二开孔为锥形孔，且该第二开孔的横截面积沿远离该第二电性接触垫的方向逐渐增大。
6.如权利要求1所述的芯片封装基板的制作方法，其特征在于，在该多个第二电性接触垫上电镀形成多个铜柱凸块后，在该多个铜柱凸块的顶端分别形成焊料凸块。
7.如权利要求1所述的芯片封装基板的制作方法，其特征在于，该薄金属层通过化学镀或溅镀工艺形成。
8.一种芯片封装基板，包括：
基底层，包括相对的第一表面及第二表面；
第一导电线路层和第二导电线路层，分别形成于该第一表面和第二表面；
第一防焊层，覆盖从该第一导电线路层露出的第一表面并部分覆盖该第一导电线路层，从该第一防焊层露出的第一导电线路层构成多个第一电性接触垫；
第二防焊层，覆盖从该第二导电线路层露出的第二表面并部分覆盖该第二导电线路层，从该第二防焊层露出的第二导电线路层构成多个第二电性接触垫；及
多个铜柱凸块分别凸出形成于该多个第二电性接触垫上，且该多个铜柱凸块凸出于该第二防焊层的远离该基底层的表面，该多个铜柱凸块的形状为横截面积沿远离该第二电性接触垫的方向逐渐增大的锥形或横截面积在两端之间的各处相同的柱状。
9.如权利要求8所述的芯片封装基板，其特征在于，该芯片封装基板进一步包括多个焊料凸块，分别形成于该多个铜柱凸块的顶端。
10.一种芯片封装结构的制作方法，包括步骤：
提供如权利要求8所述的芯片封装基板；
提供覆晶芯片，该覆晶芯片包括芯片本体及形成于该芯片本体上并与该芯片本体电连接的多个第一焊球，该第一焊球的数量及位置与该铜柱凸块的数量及位置相对应；及
将该覆晶芯片连接固定于该芯片封装基板上，并使该覆晶芯片的多个第一焊球分别对应连接于该多个铜柱凸块，从而使该覆晶芯片与该芯片封装基板相固定并电连接，形成芯片封装结构。
11.如权利要求10所述的芯片封装结构的制作方法，其特征在于，该多个第二焊球与对应的多个铜柱凸块的连接采用如下方法：将覆晶芯片放置于该芯片封装基板上，并使该多个第一焊球分别与对应的铜柱凸块相接触；然后，将该覆晶芯片和芯片封装基板一起经过回焊炉，使多个第一焊球熔融后包覆该铜柱凸块并冷却固化，从而使该覆晶芯片与该芯片封装基板通过该多个第一焊球与对应的铜柱凸块相连接并电导通。
12.如权利要求10所述的芯片封装结构的制作方法，其特征在于，进一步包括步骤：将底部填充剂填充于该覆晶芯片与芯片封装基板之间的缝隙内，从而将该覆晶芯片与芯片封装基板封装固定。
13.一种芯片封装结构，包括如权利要求8所述的芯片封装基板及覆晶芯片，该覆晶芯片包括芯片本体，该芯片本体通过多个第二焊球分别包覆该芯片封装基板的多个铜柱凸块以电连接并固定于该芯片封装基板。
14.如权利要求13所述的芯片封装结构，其特征在于，该芯片封装结构进一步包括填充于该覆晶芯片与该芯片封装基板的第二防焊层之间的底部填充剂，该底部填充剂粘接该覆晶芯片的表面及该第二防焊层的表面。
CN201210422734.XA 2012-10-30 2012-10-30 芯片封装基板和结构及其制作方法 Active CN103794515B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210422734.XA CN103794515B (zh) 2012-10-30 2012-10-30 芯片封装基板和结构及其制作方法
TW101140907A TWI495026B (zh) 2012-10-30 2012-11-02 晶片封裝基板和結構及其製作方法
US13/968,409 US9165790B2 (en) 2012-10-30 2013-08-15 Packaging substrate, method for manufacturing same, and chip packaging body having same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210422734.XA CN103794515B (zh) 2012-10-30 2012-10-30 芯片封装基板和结构及其制作方法

Publications (2)

Publication Number Publication Date
CN103794515A true CN103794515A (zh) 2014-05-14
CN103794515B CN103794515B (zh) 2016-12-21

Family

ID=50546295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210422734.XA Active CN103794515B (zh) 2012-10-30 2012-10-30 芯片封装基板和结构及其制作方法

Country Status (3)

Country Link
US (1) US9165790B2 (zh)
CN (1) CN103794515B (zh)
TW (1) TWI495026B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101764144B1 (ko) * 2015-10-06 2017-08-03 주식회사 에스에프에이반도체 재배선층을 이용한 반도체 패키지 제조방법
CN108321136A (zh) * 2017-01-18 2018-07-24 南茂科技股份有限公司 半导体封装结构及其制作方法
CN109526139A (zh) * 2017-09-19 2019-03-26 南亚电路板股份有限公司 印刷电路板结构及其形成方法
CN111354845A (zh) * 2018-12-20 2020-06-30 同泰电子科技股份有限公司 预设有导电凸块的发光二极管载板
CN112349599A (zh) * 2020-11-10 2021-02-09 南方电网科学研究院有限责任公司 一种芯片基板的制作方法
CN114430615A (zh) * 2022-01-20 2022-05-03 重庆惠科金渝光电科技有限公司 电路板的制作方法、电路板及存储介质

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11049801B2 (en) 2018-03-30 2021-06-29 Intel Corporation Encapsulated vertical interconnects for high-speed applications and methods of assembling same
CN103579128B (zh) * 2012-07-26 2016-12-21 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及其制作方法
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
US10854556B2 (en) * 2016-10-12 2020-12-01 Advanced Semiconductor Engineering Korea, Inc. Semiconductor package device and method of manufacturing the same
US10700029B2 (en) * 2018-10-25 2020-06-30 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6295200B1 (en) * 2000-02-23 2001-09-25 Motorola, Inc. Carrier assembly and method
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
CN1396641A (zh) * 2002-08-13 2003-02-12 威盛电子股份有限公司 覆晶接合结构与形成方法
CN1499589A (zh) * 2002-11-04 2004-05-26 矽统科技股份有限公司 覆晶封装制程及其装置
CN101383335A (zh) * 2007-09-04 2009-03-11 全懋精密科技股份有限公司 半导体封装基板及其制作方法
CN102194703A (zh) * 2010-03-16 2011-09-21 旭德科技股份有限公司 线路基板及其制作方法
CN102254871A (zh) * 2010-05-20 2011-11-23 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN102751248A (zh) * 2011-04-22 2012-10-24 欣兴电子股份有限公司 嵌埋穿孔芯片的封装结构及其制法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452820B1 (ko) * 2002-07-12 2004-10-15 삼성전기주식회사 회로소자의 전극형성 방법, 그를 이용한 칩 패키지 및 다층기판
US20080302564A1 (en) * 2007-06-11 2008-12-11 Ppg Industries Ohio, Inc. Circuit assembly including a metal core substrate and process for preparing the same
JP5428667B2 (ja) * 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6295200B1 (en) * 2000-02-23 2001-09-25 Motorola, Inc. Carrier assembly and method
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
CN1396641A (zh) * 2002-08-13 2003-02-12 威盛电子股份有限公司 覆晶接合结构与形成方法
CN1499589A (zh) * 2002-11-04 2004-05-26 矽统科技股份有限公司 覆晶封装制程及其装置
CN101383335A (zh) * 2007-09-04 2009-03-11 全懋精密科技股份有限公司 半导体封装基板及其制作方法
CN102194703A (zh) * 2010-03-16 2011-09-21 旭德科技股份有限公司 线路基板及其制作方法
CN102254871A (zh) * 2010-05-20 2011-11-23 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN102751248A (zh) * 2011-04-22 2012-10-24 欣兴电子股份有限公司 嵌埋穿孔芯片的封装结构及其制法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101764144B1 (ko) * 2015-10-06 2017-08-03 주식회사 에스에프에이반도체 재배선층을 이용한 반도체 패키지 제조방법
CN108321136A (zh) * 2017-01-18 2018-07-24 南茂科技股份有限公司 半导体封装结构及其制作方法
CN109526139A (zh) * 2017-09-19 2019-03-26 南亚电路板股份有限公司 印刷电路板结构及其形成方法
CN109526139B (zh) * 2017-09-19 2020-10-23 南亚电路板股份有限公司 印刷电路板结构及其形成方法
CN111354845A (zh) * 2018-12-20 2020-06-30 同泰电子科技股份有限公司 预设有导电凸块的发光二极管载板
CN112349599A (zh) * 2020-11-10 2021-02-09 南方电网科学研究院有限责任公司 一种芯片基板的制作方法
CN114430615A (zh) * 2022-01-20 2022-05-03 重庆惠科金渝光电科技有限公司 电路板的制作方法、电路板及存储介质

Also Published As

Publication number Publication date
TWI495026B (zh) 2015-08-01
TW201417196A (zh) 2014-05-01
US20140117553A1 (en) 2014-05-01
CN103794515B (zh) 2016-12-21
US9165790B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
CN103794515B (zh) 芯片封装基板和结构及其制作方法
CN103579128B (zh) 芯片封装基板、芯片封装结构及其制作方法
EP2954760B1 (en) Fusion bonded liquid crystal polymer circuit structure
EP1356520B1 (en) Microelectronic substrate with integrated devices
EP2798675B1 (en) Method for a substrate core layer
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
US20150357277A1 (en) Wiring substrate
US8383950B1 (en) Metal etch stop fabrication method and structure
CN100452342C (zh) 制造内置器件的基板的方法
US8785255B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP2013030593A (ja) 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
CN103178043A (zh) 布线基板及其制造方法
JP2011249759A (ja) 電子素子内蔵印刷回路基板及びその製造方法
CN107393899B (zh) 芯片封装基板
CN107770947A (zh) 印刷布线板和印刷布线板的制造方法
TW201427522A (zh) 承載電路板、承載電路板的製作方法及封裝結構
JP2018032660A (ja) プリント配線板およびプリント配線板の製造方法
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
JP2004104048A (ja) チップ型固体電解コンデンサ
US20120247822A1 (en) Coreless layer laminated chip carrier having system in package structure
US20170231093A1 (en) Reduced-dimension via-land structure and method of making the same
CN107770946B (zh) 印刷布线板及其制造方法
JP2008177619A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP2014192177A (ja) 配線基板
CN108305864B (zh) 端子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
C41 Transfer of patent application or patent right or utility model
GR01 Patent grant
TA01 Transfer of patent application right

Effective date of registration: 20161128

Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China

Applicant after: Qi Ding Technology Qinhuangdao Co.,Ltd.

Applicant after: Zhen Ding Technology Co.,Ltd.

Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18

Applicant before: HONGQISHENG PRECISION ELECTRONICS (QINHUANGDAO) Co.,Ltd.

Applicant before: Zhen Ding Technology Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20220706

Address after: Area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province

Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd.

Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee after: Zhen Ding Technology Co.,Ltd.

Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240204

Address after: SL11, No. 8 Langdong Road, Yanchuan Community, Yanluo Street, Bao'an District, Shenzhen City, Guangdong Province, 518105

Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd.

Country or region after: China

Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Patentee after: Zhen Ding Technology Co.,Ltd.

Country or region after: Taiwan, China

Address before: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province

Patentee before: Liding semiconductor technology (Shenzhen) Co.,Ltd.

Country or region before: China

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.

Country or region before: Taiwan, China

TR01 Transfer of patent right