CN1467821A - 半导体器件的制造方法和半导体器件 - Google Patents
半导体器件的制造方法和半导体器件 Download PDFInfo
- Publication number
- CN1467821A CN1467821A CNA031408192A CN03140819A CN1467821A CN 1467821 A CN1467821 A CN 1467821A CN A031408192 A CNA031408192 A CN A031408192A CN 03140819 A CN03140819 A CN 03140819A CN 1467821 A CN1467821 A CN 1467821A
- Authority
- CN
- China
- Prior art keywords
- mentioned
- film
- low
- dielectric film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000005036 potential barrier Methods 0.000 claims description 17
- 238000004380 ashing Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 14
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract 6
- 239000010410 layer Substances 0.000 description 120
- 230000008569 process Effects 0.000 description 15
- 230000009977 dual effect Effects 0.000 description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000009832 plasma treatment Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000010306 acid treatment Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 210000000713 mesentery Anatomy 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- -1 polysiloxanes Polymers 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 150000004760 silicates Chemical class 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 239000004811 fluoropolymer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 235000014347 soups Nutrition 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
半导体器件的制造方法，包括：在半导体衬底上形成第1低介电系数绝缘膜，在上述第1低介电系数绝缘膜上形成光刻胶图形，用上述光刻胶图形，刻蚀上述第1低介电系数绝缘膜，在上述第1低介电系数绝缘膜上形成凹部，在除去了上述光刻胶图形后，向上述凹部内埋入导电膜，在埋入了上述导电膜后，在除去上述光刻胶图形时，除去在上述第1低介电系数绝缘膜的凹部的侧壁上形成的变质层，使得把归因于上述变质层的除去而产生的上述凹部侧壁的间隙填埋起来那样地形成第2低介电系数绝缘膜。
Description
技术领域
本发明涉及使用具有低介电系数的绝缘膜的半导体器件的制造方法和半导体器件。
背景技术
随着半导体器件的高集成密度化和高速动作化，强烈地要求减小布线间电容。为了减小这样的寄生电容，就必须开发减小金属布线层的电阻和减小层间绝缘膜的介电系数的技术。
在这里，对减小后者的层间绝缘膜的介电系数的技术，说明其存在的问题。作为层间绝缘膜，人们知道用等离子体CVD法得到的SiO2膜或FSG(Fluorinated Silicate Glass，氟化硅酸盐玻璃)膜。但是，这些绝缘膜，从膜质的稳定性的观点来看，降低其介电系数存在着一个界限。具体地说，只能使相对介电系数(k)下降到3.3左右。
为了使相对介电系数减小到3.0以下，人们正在探讨使用被叫做low-k膜(低k膜)的绝缘膜。作为这样的low-k膜，人们知道含有CH3的有机硅氧化膜或CF系膜。
但是，在这种low-k膜中却存在着以下那样的问题。图4A-4C是用来说明上述问题的工序剖面图。该问题会在双金属镶嵌工艺中的光刻胶图形的剥离工序中产生。
在图4A中，在已形成了半导体元件或Cu布线等的硅衬底81上，作为将成为层间绝缘膜的low-k膜形成例如含有CH3的有机硅氧化膜(low-k膜)82，然后，在其上形成覆盖层83。覆盖层83，例如，可以用SiO2膜或SiN膜等的绝缘膜形成。
如图4B所示，在覆盖层83上形成了光刻胶图形84之后，以该光刻胶图形84为掩模刻蚀low-k膜82，形成布线沟85。
然后，如图4C所示，借助于使用氧等离子体处理的灰化技术，剥离光刻胶图形84。
这时，归因于等离子体中的氧自由基，本身为low-k膜82的露出表面的布线沟85的内壁发生变质，形成变质层86。具体地说，从在布线沟85的内壁(底面和侧面)上露出来的有机硅氧化膜中抽出CH3，布线沟85的内壁就变质为硅氧化膜(变质层86)。变质层86的存在，会使low-k膜82的实质性的k值变化。
通常的硅氧化膜的k值处于4前后，但是因布线沟85的内壁变质而产生的硅氧化膜(变质层86)，已变成为多孔质硅氧化膜。多孔质硅氧化膜的k值，比通常的硅氧化膜的k值更低。
但是，实际上由于多孔质硅氧化膜吸收水分，故当产生了变质层86时，low-k膜82的k值实质上将增加，作为其结果要降低层间绝缘膜的介电系数就会变得很困难。
作为这样的问题的解决方法，虽然人们尝试过除去本身为变质层86的多孔质硅氧化膜中的水分的方法，但是，在现状下除去水分是困难的，故不能说是有效的解决方法。
于是，虽然进行了灰化条件的重新估价，以使low-k膜82的变质层86变成为最小，但是，由于即便是如此变质层86仍然会残留下约20nm左右，故不能抑制low-k膜82的实质性的k值的增加。这样的k值的增加，随着元件的微细化的进展，布线间会因集成度变高而变窄，因而将成为一个大问题。就是说，如图5所示，当变质层86的介电系数变大，而且，布线间例如变窄到0.1微米左右时，相邻的导体87间的寄生电容C就变成为不能忽视。
发明内容
根据本发明的第1方面，半导体器件的制造方法，包括：在半导体衬底上形成第1低介电系数绝缘膜，在上述第1低介电系数绝缘膜上形成光刻胶图形，用上述光刻胶图形，刻蚀上述第1低介电系数绝缘膜，在上述第1低介电系数绝缘膜上形成凹部，在除去了上述光刻胶图形后，向上述凹部内埋入导电膜，在埋入了上述导电膜后，在除去上述光刻胶图形时，除去在上述第1低介电系数绝缘膜的凹部的侧壁上形成的变质层，使得把归因于上述变质层的除去而产生的上述凹部侧壁的间隙填埋起来那样地形成第2低介电系数绝缘膜。
此外，根据本发明的第2方面，半导体器件的制造方法，包括：在半导体衬底上形成第1低介电系数绝缘膜，用第1光刻胶图形，使得贯通上述第1低介电系数绝缘膜那样地刻蚀上述第1低介电系数绝缘膜，在上述第1低介电系数绝缘膜上形成具有第1开口宽度的第1开口部分，除去上述第1光刻胶图形，用第2光刻胶图形，刻蚀上述第1低介电系数绝缘膜，在上述第1低介电系数绝缘膜上，形成具有比上述第1开口宽度还大的第2开口宽度，比上述第1开口部分还浅的第2开口部分，除去上述第2光刻胶图形，向上述第1和第2开口部分已连通起来的凹部内埋入导电膜，在埋入了上述导电膜后，在除去上述第2光刻胶图形时，除去在上述第2开口部分的侧壁上形成的变质层，使得把归因于上述变质层的除去而产生的上述第2开口部分侧壁的间隙填埋起来那样地形成第2低介电系数绝缘膜。
根据本发明的第3方面，半导体器件具备设置在半导体衬底上的具有凹部的第1低介电系数绝缘膜；在上述凹部内埋入形成的导电膜；被形成为存在于上述导电膜的侧壁和上述第1低介电系数绝缘膜之间的第2低介电系数绝缘膜。
附图说明
图1A-1G的一连串的工序剖面图示出了实施例1的金属镶嵌工艺。
图2A-2H的剖面图示出了形成实施例2的双金属镶嵌布线层的一连串的工序。
图3A-3H的剖面图示出了形成实施例3的双金属镶嵌布线层的一连串的工序。
图4A-4C的一连串的工序剖面图示出了现有的金属镶嵌工艺。
图5的剖面图示出了现有技术的布线间电容。
具体实施方式
以下，参看附图说明实施例。
图1A-1G的一连串的工序剖面图示出了实施例1的Cu金属镶嵌工艺。
首先，如图1A所示，向已形成了未画出来的半导体元件或Cu布线层的硅衬底1上涂敷或用CVD法形成low-k膜2，然后再在其上形成改性层3。
在这里，作为low-k膜2使用有机硅氧化膜。作为有机硅氧化膜例如可以举出聚硅氧烷、苯并环丁烯(BCB)等。
此外，改性层3，一般地说，是对机械强度小的low-k膜2的表面实施了例如等离子体照射或O2-RIE、UV-处理等的表面改性处理的改性层，在这里使用的是O2等离子体处理。在该情况下，改性层3将变成为机械强度更大的硅氧化膜。此外，即使在作为low-k膜2使用含有有机硅氧化膜以外的Si的膜的情况下，改性层3也将变成为硅氧化膜。
如图1B所示，在改性层3上形成了光刻胶图形4之后，以该光刻胶图形4为掩模刻蚀low-k膜2，形成布线沟5。在low-k膜2的刻蚀中，使用例如RIE(反应性离子刻蚀)。
另外，在图中，在low-k膜2上虽然示出了1个布线沟5，但是，还可以从上述布线沟5离开例如0.1微米地形成别的布线沟。
如图1C所示，借助于使用氧等离子体处理的灰化剥离光刻胶图形4。上述灰化用RIE型的灰化装置进行。这时，low-k膜2的已露出来的部分因等离子体中的氧自由基而变质，在布线沟5的侧壁和底部上形成厚度20nm以上的变质层。
如图1D所示，在向整个面上按照顺序淀积上将变成为势垒金属膜7的TaN膜(含钽导电膜)、将变成为Cu布线层8的Cu膜，使之埋入到布线沟5内之后，用CMP(化学机械抛光)法除去布线沟5的外部的不需要的TaN膜、Cu膜，在布线沟5的内部埋入形成势垒金属膜7、Cu布线8。这时，采用在low-k膜2的上表面上形成机械强度更大的改性层3的办法，对于机械强度小的low-k膜2，就可以保护其不产生裂纹等，充分提高抗CMP性。到此为止，与现有的Cu金属镶嵌工艺是相同的。
接着，如图1E所示，借助于稀氢氟酸处理(HF系湿法处理)选择性地除去本身为硅氧化膜的变质层6和改性层3。就是说，改性层3和变质层6由于都是借助于low-k膜的表面改性处理形成的同等的硅氧化膜，故借助于该稀氢氟酸处理从改性层3到沿着布线沟5的侧壁的变质层6为止都可以除去。在该情况下，要对处理条件进行控制，使得在势垒金属膜7的下部变质层6原样残存下来。另外，在这里。由于改性层3是硅氧化膜，故虽然作为湿法处理所使用的是稀氢氟酸处理，但是，湿法处理将取决于改性层3的材料而适当变更。
如图1F所示，向整个面上淀积low-k膜9，使之把因除去变质层6而产生的布线沟5的侧壁的间隙填埋起来。作为low-k膜9的材料，通常，使用与low-k膜2相同的材料，但是，也可以根据需要使用不同的材料。
如上所述，在使用不同的材料的情况下，要埋入布线层的绝缘膜除去在布线层的底部上残存的变质层6，实质上变成为种类不同的2个绝缘膜。此外，相当于low-k膜9的绝缘膜，并非一定要把布线沟5侧壁的间隙完全地填埋起来，例如，也可以把相当于low-k膜9的绝缘膜形成为使得在布线沟5侧壁的间隙中形成空洞。
最后，如图1G所示，一直到Cu布线层8的表面露出来为止，用CMP研磨low-k膜9，结束Cu金属镶嵌工艺。
倘采用本实施例，由于可以用图1E的工序从布线沟5的侧壁上除去变质层6，故在寄生电容的增大最成为问题的布线间，low-k膜2实质性的k值不会增加。为此，可以减小布线间电容。此外，在布线沟5的底部上残存的变质层6，由于是归因于与图1A中的low-k膜2的表面的改性层3同样的O2等离子体处理low-k膜2改性而形成的变质层，故与被low-k膜2、9围起来的构造比较，可以期待势垒金属膜7的周围整个面都将参与半导体器件的机械强度的提高。
接着，说明用low-k膜形成双金属镶嵌布线层的实施例2。图2A-2H是形成这些布线层的工序剖面图。
首先，如图2A所示，在已形成了未画出来的半导体元件或Cu布线层的硅衬底11上形成low-k膜12，与实施例1同样，再在其上形成改性层13。在改性层13上形成了第1光刻胶图形14后，以该光刻胶图形14为掩模，使得贯通low-k膜12那样地用RIE法选择性地除去low-k膜12，形成第1开口部分15。
如图2B所示，借助于使用氧等离子体处理的灰化技术除去第1光刻胶图形14。在进行该灰化处理时，归因于等离子体中的氧自由基，low-k膜12的已露出来的部分发生变质，在第1开口部分15的侧壁上形成变质层(硅氧化膜)16。
如图2C所示，在残存的改性层13上形成第2光刻胶图形17，一直到其厚度方向的一半为止选择性地除去low-k膜12。借助于此，在low-k膜12上使其一部分重叠到第1开口部分15上地形成比其宽度还大的第2开口部分18。与此同时，与第2开口部分18邻近地在low-k膜12中形成埋入布线用的布线沟19。
如图2D所示，借助于同样的灰化技术，除去第2光刻胶图形17。在进行该灰化处理时，归因于等离子体中的氧自由基，low-k膜12的已露出来的部分发生变质，在第2开口部分18的侧壁及底部上形成变质层20及21。同时，在布线沟19的侧壁及底部上形成变质层22及23。
如图2E所示，在向整个面上按照顺序淀积上将变成为势垒金属膜24的TaN膜和将变成为Cu布线层25的Cu膜，使之埋入到第1和第2开口部分15、18以及布线沟19内之后，用CMP法除去这些开口部分15、18和布线沟19的外部的不需要的TaN膜、Cu膜，在开口部分15、18和布线沟19的内部埋入形成势垒金属膜24和Cu布线层25。
如图2F所示，借助于湿法处理，选择性地除去本身为硅氧化膜的已露出来的改性层13和变质层20、22，在势垒金属膜24的上部与low-k膜12之间，形成间隙26。就是说，借助于湿法处理，与改性层13一起，沿着第2开口部分18的侧壁除去变质层20。同时，沿着布线沟19的侧壁，除去变质层22。在该情况下，对处理条件进行控制，使得在势垒金属膜24的下部上，原样地残存下开口部分15、18的变质层21、16和布线沟19的变质层23。
如图2G所示，向整个面上淀积low-k膜27，使得把开口部分18和布线沟19的侧壁的间隙26填埋起来。作为low-k膜27的材料，使用与low-k膜12同样的材料。
最后，如图2H所示，一直到Cu布线层25的表面露出来为止，用CMP研磨low-k膜27，结束Cu金属镶嵌工艺。
在本实施例中，与上述实施例1同样，由于从第2开口部分18的侧壁上除去变质层20，同时，从布线沟19的侧壁上除去变质层22，并用low-k膜27把这些间隙26填埋起来，故可以在寄生电容的增大最成为问题的布线间，减小布线间电容，而low-k膜的实质性的k值不会增加。此外，由于与布线层的底部邻接地残存下变质层21、23，故可以期待半导体器件的机械强度的提高。
此外，说明用2层的low-k膜形成双金属镶嵌布线层的第3实施例。图3A-3H是形成这些布线层的工序剖面图。
首先，如图3A所示，在已形成了未画出来的半导体元件或Cu布线层的硅衬底31上，淀积具有所希望的厚度的第1 low-k膜32，从SiO2膜、SiN膜和SiC膜中选择的1个绝缘膜33和第2 low-k膜34，与实施例2同样，再在第2 low-k膜34上形成改性层35。在这里，第1、第2 low-k膜32、34，既可以使用彼此相同的材料，也可以使用彼此不同的材料。在改性层35上形成了第1光刻胶图形36之后，以该光刻胶图形36为掩模，使得硅衬底31露出来那样地用RIE法选择性地除去改性层35、第2 low-k膜34、绝缘膜33和第1 low-k32，形成第1开口部分37。
如图3B所示，用使用氧等离子体处理的灰化，除去第1光刻胶图形36。借助于该灰化处理，借助于等离子体中的氧自由基，第2和第1 low-k膜34、32的已露出来的部分发生变质，在第1开口部分37的侧壁上形成硅氧化膜的变质层38。
如图3C所示，在残存的改性层35上形成第2光刻胶图形39，选择性地除去第2 low-k膜34。借助于此，在第2 low-k膜34上使其一部分重叠到第1开口部分37上地形成比其宽度还大的第2开口部分40。与此同时，在第2 low-k膜34中与第2开口部分40邻近地形成埋入布线用的布线沟41。
如图3D所示，借助于同样的灰化，除去第2光刻胶图形39。在进行该灰化处理时，归因于等离子体中的氧自由基，第2 low-k膜34的已露出来的部分发生变质，在第2开口部分40的侧壁上形成变质层42。同时，在布线沟41的侧壁上形成变质层43。
如图3E所示，在向整个面上按照顺序淀积上将变成为势垒金属膜44的TaN膜和将变成为Cu布线层45的Cu膜，使之埋入到第1和第2开口部37、40以及布线沟41内之后，用CMP法除去这些开口部分37、40和布线沟41的外部的不需要的TaN膜、Cu膜，在开口部分37、40和布线沟41的内部埋入形成势垒金属膜44和Cu布线层45。
如图3F所示，借助于湿法处理，选择性地除去本身为硅氧化膜的已露出来的改性层35，在第2开口部分40的侧壁上形成的变质层42和在布线沟41的侧壁上形成变质层43，在势垒金属膜44的上部与第2 low-k膜34之间，形成间隙46。就是说，借助于该湿法处理，与改性层35一起，沿着第2开口部分40的侧壁除去变质层42。同时，沿着布线沟41的侧壁除去变质层43。这时，绝缘膜33变成为阻挡层，在势垒金属膜44的下部上，原样地残存下绝缘膜33和第1开口部分37的变质层38。
如图3G所示，向整个面上淀积第3 low-k膜47，使得把第2开口部分40和布线沟41的侧壁的间隙46填埋起来。作为第3 low-k膜47的材料，使用与第1 low-k膜32同样的材料。
最后，如图3H所示，一直到Cu布线层45的表面露出来为止，用CMP研磨第3 low-k膜47，结束Cu金属镶嵌工艺。
在本实施例中，也和上述实施例2同样，由于已从第2开口部分40和布线沟41的侧壁上除去了变质层42和43，并用low-k膜47把这些间隙46填埋起来，故可以减小布线间电容，而不会增加low-k膜的实质性的k值。此外，在第1 low-k膜32上，已形成了从SiO2膜、SiN膜和SiC膜中选择的1个膜33，故在形成第2开口部分40和布线沟41时，以及在除去第2开口部分40和布线沟41的侧壁上形成的变质层42、43时，刻蚀量的控制就会变得容易起来。此外，即便是用CMP法去研磨第3 low-k膜47，至少第1 low-k膜32也不会受到不希望的损伤。
另外，本发明并不限定于上述实施例。在上述实施例中，虽然说明的是作为布线材料使用Cu的情况，但是在使用Ag、Al、W等其它的布线材料的情况下也可以应用。此外，作为势垒金属膜，除去TaN以外，也可以使Ta、Ti、W、Nb或它们的氮化物等1种或2种以上叠层起来形成。在这些情况下，要适当变更在湿法处理中使用的药液，使得可以有选择地除去变质层和改性层。
此外，在上述实施例中，虽然说明的是在布线沟的底部整个面上都残存下变质层的情况，但是，在进行湿法处理时，也可以多少地除去布线沟的底部的变质层。
此外，在上述实施例中，虽然说明的是作为low-k膜使用有机硅氧化膜的情况，但是，也可以使用k值为3.0以下的其它的绝缘膜。例如，可以举出氢倍半硅氧烷那样的无机硅氧化膜、或聚亚芳基醚、聚对亚苯基二甲基、聚酰亚胺含氟聚合物等的CF系膜等。
再有，在上述实施例中，虽然说明的是形成所谓的埋入布线层和双金属镶嵌布线层的情况，但是对于导电性插针等也可以应用。就是说，对于低介电系数绝缘膜形成的开口部分，只要至少是不贯通低介电系数绝缘膜的凹部和贯通低介电系数绝缘膜的凹部中的一方即可，例如，可以举出金属镶嵌布线层的布线沟、要埋入插针的连接孔、连通双金属镶嵌布线的布线沟和连接孔，在是双金属镶嵌布线的布线沟和连接孔的情况下，其开口顺序没有什么特别限定。
此外，在上述实施例中，虽然是low-k膜上形成了改性层，但是，这并不是非要形成不可的。
对于那些本专业的熟练的技术人员来说还存在着另外一些优点和变形。因此，本发明就其更为广阔的形态来说并不限于上述发明详述和实施例。此外，就如所附技术方案及其等同物所限定的那样，还可以有许多变形而不偏离总的发明的宗旨。
Claims (17)
1.一种半导体器件的制造方法，包括：
在半导体衬底上形成第1低介电系数绝缘膜，
在上述第1低介电系数绝缘膜上形成光刻胶图形，
用上述光刻胶图形，刻蚀上述第1低介电系数绝缘膜，在上述第1低介电系数绝缘膜上形成凹部，
在除去了上述光刻胶图形后，向上述凹部内埋入导电膜，
在埋入了上述导电膜后，在除去上述光刻胶图形时，除去在上述第1低介电系数绝缘膜的凹部的侧壁上形成的变质层，
使得把归因于上述变质层的除去而产生的上述凹部侧壁的间隙填埋起来那样地形成第2低介电系数绝缘膜。
2.根据权利要求1所述的半导体器件的制造方法，其中上述导电膜包括Cu膜。
3.根据权利要求1所述的半导体器件的制造方法，其中上述导电膜，具备被覆上述凹部的内面的势垒金属膜，和介由该势垒金属膜地埋入到上述凹部的内部的Cu膜。
4.根据权利要求1所述的半导体器件的制造方法，其中通过使用了氧等离子体的灰化处理除去上述光刻胶图形。
5.根据权利要求1所述的半导体器件的制造方法，其中上述第1和第2低介电系数绝缘膜，用彼此不同的材料形成。
6.根据权利要求1所述的半导体器件的制造方法，其中上述第1和第2低介电系数绝缘膜的相对介电系数在3.0或3.0以下。
7.根据权利要求1所述的半导体器件的制造方法，其中还具备在形成上述光刻胶图形之前，在上述第1低介电系数绝缘膜的表面上形成改性层者。
8.一种半导体器件的制造方法，包括：
在半导体衬底上形成第1低介电系数绝缘膜，
用第1光刻胶图形，使得贯通上述第1低介电系数绝缘膜那样地刻蚀上述第1低介电系数绝缘膜，在上述第1低介电系数绝缘膜上形成具有第1开口宽度的第1开口部分，
除去上述第1光刻胶图形，用第2光刻胶图形，刻蚀上述第1低介电系数绝缘膜，在上述第1低介电系数绝缘膜上，形成具有比上述第1开口宽度还大的第2开口宽度，比上述第1开口部分还浅的第2开口部分，
除去上述第2光刻胶图形，向上述第1和第2开口部分已连通起来的凹部内埋入导电膜，
在埋入了上述导电膜后，在除去上述第2光刻胶图形时，除去在上述第2开口部分的侧壁上形成的变质层，
使得把归因于上述变质层的除去而产生的上述第2开口部分侧壁的间隙填埋起来那样地形成第2低介电系数绝缘膜。
9.根据权利要求8所述的半导体器件的制造方法，其中上述导电膜，具备被覆上述第1和第2开口部分的内面的势垒金属膜，和介由该势垒金属膜地埋入到上述第1和第2开口部分的内部的Cu膜。
10.根据权利要求8所述的半导体器件的制造方法，其中通过使用了氧等离子体的灰化处理除去上述第1和第2光刻胶图形。
11.根据权利要求1或8所述的半导体器件的制造方法，其中用湿法处理除去上述变质层。
12.根据权利要求11所述的半导体器件的制造方法，其中通过使用了氟化氢的湿法处理除去上述变质层。
13.根据权利要求1或8所述的半导体器件的制造方法，其中上述第1和第2低介电系数绝缘膜，是有机硅氧化膜。
14.一种半导体器件，具备：
设置在半导体衬底上的具有凹部的第1低介电系数绝缘膜；
在上述凹部内埋入形成的导电膜；
和被形成为存在于上述导电膜的侧壁与上述第1低介电系数绝缘膜之间的第2低介电系数绝缘膜。
15.根据权利要求14所述的半导体器件，其中上述第1和第2低介电系数绝缘膜的相对介电系数在3.0或3.0以下。
16.根据权利要求14所述的半导体器件，其中与上述导电膜的底部相接地形成上述第1低介电系数绝缘膜的变质层。
17.根据权利要求14所述的半导体器件，其中与上述导电膜的底部相接地形成与上述第1和第2低介电系数绝缘膜不同的绝缘膜。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP168472/2002 | 2002-06-10 | ||
| JP2002168472 | 2002-06-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1467821A true CN1467821A (zh) | 2004-01-14 |
| CN1278409C CN1278409C (zh) | 2006-10-04 |
Family
ID=29996437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN03140819.2A Expired - Fee Related CN1278409C (zh) | 2002-06-10 | 2003-06-06 | 半导体器件的制造方法和半导体器件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6887802B2 (zh) |
| CN (1) | CN1278409C (zh) |
| TW (1) | TWI232481B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101355051B (zh) * | 2007-07-25 | 2011-02-16 | 东部高科股份有限公司 | 具有铜金属布线的半导体器件及其形成方法 |
| CN102270571A (zh) * | 2011-08-26 | 2011-12-07 | 上海宏力半导体制造有限公司 | 半导体器件的制作方法 |
| CN103094097A (zh) * | 2011-10-28 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN114981933A (zh) * | 2020-01-30 | 2022-08-30 | 索尼半导体解决方案公司 | 半导体装置及蚀刻方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035955A (ja) * | 2005-07-27 | 2007-02-08 | Toshiba Corp | 半導体装置およびその製造方法 |
| US20070072412A1 (en) * | 2005-09-27 | 2007-03-29 | International Business Machines Corporation | Preventing damage to interlevel dielectric |
| US7906426B2 (en) * | 2007-04-23 | 2011-03-15 | Globalfoundries Singapore Pte. Ltd. | Method of controlled low-k via etch for Cu interconnections |
| ES2932986T3 (es) | 2009-03-19 | 2023-01-30 | Emd Millipore Corp | Eliminación de microorganismos de muestras líquidas mediante el uso de medios de nanofibra para la filtración |
| CN105413480B (zh) | 2011-04-01 | 2019-03-29 | Emd密理博公司 | 含有纳米纤维的复合材料结构 |
| KR20210115050A (ko) | 2014-06-26 | 2021-09-24 | 이엠디 밀리포어 코포레이션 | 개선된 먼지 포집 능력을 갖는 필터 구조 |
| JP2016018879A (ja) * | 2014-07-08 | 2016-02-01 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| JP6786519B2 (ja) | 2015-04-17 | 2020-11-18 | イー・エム・デイー・ミリポア・コーポレイシヨン | 接線流濾過モードで作動するナノファイバー限外濾過膜を用いた、試料中の目的の生物学的物質を精製する方法 |
| US10535558B2 (en) * | 2016-02-09 | 2020-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming trenches |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9105943D0 (en) * | 1991-03-20 | 1991-05-08 | Philips Nv | A method of manufacturing a semiconductor device |
| JPH10284600A (ja) | 1997-03-31 | 1998-10-23 | Sony Corp | 半導体装置及びその製造方法 |
| US6114259A (en) * | 1999-07-27 | 2000-09-05 | Lsi Logic Corporation | Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage |
| JP2002009149A (ja) | 2000-06-20 | 2002-01-11 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2003
- 2003-06-06 CN CN03140819.2A patent/CN1278409C/zh not_active Expired - Fee Related
- 2003-06-09 US US10/456,906 patent/US6887802B2/en not_active Expired - Fee Related
- 2003-06-09 TW TW092115542A patent/TWI232481B/zh not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101355051B (zh) * | 2007-07-25 | 2011-02-16 | 东部高科股份有限公司 | 具有铜金属布线的半导体器件及其形成方法 |
| CN102270571A (zh) * | 2011-08-26 | 2011-12-07 | 上海宏力半导体制造有限公司 | 半导体器件的制作方法 |
| CN102270571B (zh) * | 2011-08-26 | 2016-03-30 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制作方法 |
| CN103094097A (zh) * | 2011-10-28 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN114981933A (zh) * | 2020-01-30 | 2022-08-30 | 索尼半导体解决方案公司 | 半导体装置及蚀刻方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200409172A (en) | 2004-06-01 |
| US20040017011A1 (en) | 2004-01-29 |
| US6887802B2 (en) | 2005-05-03 |
| CN1278409C (zh) | 2006-10-04 |
| TWI232481B (en) | 2005-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1167107C (zh) | 一种制造低介电常数中间层的集成电路结构的方法 | |
| US6051508A (en) | Manufacturing method of semiconductor device | |
| US20100055898A1 (en) | Method for fabricating an integrated circuit | |
| CN1278409C (zh) | 半导体器件的制造方法和半导体器件 | |
| US6383913B1 (en) | Method for improving surface wettability of low k material | |
| US20100051578A1 (en) | Method for fabricating an integrated circuit | |
| JP5263482B2 (ja) | 多層配線構造および多層配線の製造方法 | |
| CN100403517C (zh) | 双镶嵌结构、内连结构及其制造方法 | |
| CN1959976A (zh) | 后端金属化结构及其制造方法 | |
| CN1812074A (zh) | 形成互连结构和半导体器件的方法 | |
| CN1828845A (zh) | 镶嵌结构与其形成方法 | |
| CN1835206A (zh) | 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法 | |
| CN1815711A (zh) | 内连线结构及其形成方法 | |
| TW201810591A (zh) | 半導體裝置與其形成方法 | |
| CN1913124A (zh) | 互连气腔的集成控制和可靠性提高 | |
| CN1638089A (zh) | 用于低k介电材料的包括回蚀的镶嵌互连结构 | |
| CN1649126A (zh) | 用于在半导体器件中形成互连线的方法及互连线结构 | |
| CN100350592C (zh) | 制造在互连孔的下部侧壁处具有斜面的半导体器件的方法 | |
| US20080179750A1 (en) | Interconnections of an integrated electronic circuit | |
| CN1411049A (zh) | 包含多孔绝缘材料的半导体器件及其制造方法 | |
| CN1677643A (zh) | 具有含气隙的镶嵌结构的半导体器件的制造方法 | |
| CN1115725C (zh) | 形成多级互连结构的方法 | |
| CN101055421A (zh) | 双镶嵌结构的形成方法 | |
| US7351653B2 (en) | Method for damascene process | |
| US20060115981A1 (en) | Forming a dual damascene structure without ashing-damaged ultra-low-k intermetal dielectric |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061004 Termination date: 20130606 |