CN101055421A - 双镶嵌结构的形成方法 - Google Patents
双镶嵌结构的形成方法 Download PDFInfo
- Publication number
- CN101055421A CN101055421A CN 200610025649 CN200610025649A CN101055421A CN 101055421 A CN101055421 A CN 101055421A CN 200610025649 CN200610025649 CN 200610025649 CN 200610025649 A CN200610025649 A CN 200610025649A CN 101055421 A CN101055421 A CN 101055421A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- photoresist layer
- dielectric layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种双镶嵌结构的形成方法，包括：提供一表面具有导电结构的半导体衬底，在衬底上形成内层介电层；在所述内层介电层上形成具有接触孔图形的第一光刻胶层；在所述第一光刻胶层上形成具有沟槽开口图形的第二光刻胶层；刻蚀所述第一光刻胶层和第二光刻胶层的所述图形，直至露出所述导电结构为止；填充金属材料形成双镶嵌结构。本发明的双镶嵌结构的形成方法省去了形成抗反射层的步骤，将现有技术中两到三次刻蚀清洗工艺改进为仅经过一次刻蚀清洗便形成双镶嵌结构。本发明的双镶嵌结构的形成方法能够形成良好的双镶嵌结构，并简化了制造工艺，降低了生产成本。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种双镶嵌结构(dualdamascene structure)的形成方法。
背景技术
随着半导体器件制造业的飞速发展，半导体器件CMOS已经具有深亚微米结构，半导体集成电路IC中包含巨大数量的半导体元件。在这种大规模集成电路中，元件之间的高性能、高密度的连接不仅在单个互连层中互连，而且要在多层之间进行互连。因此，通常提供多层互连结构，其中多个互连层互相堆叠，并且层间绝缘膜置于其间，用于连接半导体元件。特别是利用双镶嵌(dual-damascene)工艺形成多层互连结构时，预先在层间绝缘膜中形成互联沟槽和连接孔，然后用导电材料例如铜(Cu)填充所述互联沟槽和连接孔。
双镶嵌工艺是一种能同时形成金属导线和插塞(plug)的上下堆叠结构的方法，以用来连接半导体晶片中各层间的不同元件和导线，并利用其周围的内层介电材料(inter-layer dielectrics ILD)与其它元件相隔离。双镶嵌工艺的主要技术重点在于蚀刻填充导体金属用的沟槽的刻蚀技术，在双镶嵌工艺的前段蚀刻工艺中，目前存在两种方法制作双镶嵌构造的沟槽，第一种方法是先在介电层的上部定义出导线沟槽，之后利用另一光刻胶层定义介层窗开口，该方法由于导线沟槽的密度相当高，使得用于定义介层窗开口的光刻胶层的表面不平整，严重影响了曝光显影工艺的分辫率。
另一种方法是首先在介电层中定义出完全穿透介电层的介层窗开口，然后利用另一光刻胶层定义导线沟槽，在涂布光刻胶层之前，会先涂布一层抗反射层，以提高曝光显影工艺的分辫率。图1至图5为先形成介质窗口的双镶嵌前段蚀刻工艺示意图。如图1所示，在一具有金属导线层10的衬底上，其中用于形成金属导线层10的材质可为铜，以下是以铜导线层10为例进行说明。然后，在该铜导线层10上形成一覆盖层12，用以避免铜导线层10暴露于氧气中或其它腐蚀性化学工艺中，履盖层11的材质可为氮化硅，其形成方法可为等离子增强化学气相淀积法(PECVD)，其厚度约为300-1000左右。接着，在覆盖层11上形成一内层介电层(ILD)12，其材质可为氧化硅、含氟氧化硅或碳氧化硅，其厚度约为4000-12000左右。在ILD层12上形成一抗反射层13，其材质可为SiON、TiN、TaN或其它材质，其厚度约为200-900左右。接着在抗反射层13上形成一层光刻胶层14，其中具有介质层窗口的图案。如图2所示，以光刻胶层14为蚀刻掩膜，将光刻胶层14的介质层窗口图案转移到抗反射层13和ILD层12中。所形成的介质层窗口完全穿透ILD层12，且露出其下方的覆盖层11的表面，即ILD层12中具有完整的介质层窗口，然后移除光刻胶层14。如图3所示，在抗反射层13上再覆盖一层光刻胶，此光刻胶有可能填入介质层窗口中，经曝光显影后，形成具有导线沟槽的图案的光刻胶层20。此时，部分抗反射层13的表面暴露出来，而部分光刻胶层20仍填于介质层窗口中。如图4所示，进行蚀刻工艺，将光刻胶层20中的导线沟槽图案转移至抗反射层13和ILD层12的上部，以形成具有导线沟槽和介质层窗口22的双镶嵌图案。但是由于抗反射材质和光刻胶材质会填入之前形成的介质层窗口中，而且在介质层窗口侧壁的抗反封材质会与介电层刻蚀剂反应，在介质层窗口22的侧壁上生成有机材料的附着物。在后续的反应离子刻蚀(RIE)工艺去除光刻胶层20时，这种附着物会阻碍对周围介电质的刻蚀，在刻蚀掉光刻胶层20后，会形成所谓的栅栏(fence)24，如图5所示。
此fence会阻碍金属材质的填入，而容易于双镶嵌图案中形成金属导线的不规则形状。此外，fence的存在会造成电流于导线和介电层窗口插塞(plug)流动的障碍，而易形成电子迁移孔洞而降低可靠性。这些问题均会严重影响多层导线和介电层窗口插塞的品质。
发明内容
因此，本发明的目的在于提供一种双镶嵌结构的形成方法，去掉了抗反射层的形成步骤，通过一次刻蚀形成双镶嵌结构，以解决现有技术中存在的问题。
为达到上述目的，本发明的双镶嵌结构的形成方法包括：
提供一表面具有导电结构的半导体衬底，在衬底上形成内层介电层；
在所述内层介电层上形成具有接触孔图形的第一光刻胶层；
在所述第一光刻胶层上形成具有沟槽开口图形的第二光刻胶层；
刻蚀所述第一光刻胶层和第二光刻胶层的所述图形，直至露出所述导电结构为止；
填充金属材料形成双镶嵌结构。
所述方法还包括在所述衬底表面和所述内层介电层之间形成覆盖层的步骤。
所述第一光刻胶层为负性光刻胶，所述第二光刻胶层为正性光刻胶。
所述第一光刻胶层为正性光刻胶，所述第二光刻胶层为负性光刻胶。
所述第一光刻胶层的厚度为1000-8000。
所述第二光刻胶层的厚度为1000-8000。
所述内层介电层为黑钻石(black diamond)、二氧化硅(SiO2)或氟化硅玻璃(FSG)。
所述内层介电层的厚度为2000-12000。
所述覆盖层为氮化硅(Si3N4)或氮氧化硅(SiON)，或氮碳化硅(SiCN)厚度为200-1200。
所述刻蚀的工艺为反应离子刻蚀(RIE)工艺。
与现有技术相比，本发明具有以下优点：
本发明的双镶嵌结构的形成方法首先在形成有导电结构的半导体衬底上形成一层覆盖层和内层介电层，然后涂覆一层对应导电结构连接通孔开口的负性光刻胶，再于该负性光刻胶上形成一层对应通孔开口导电沟槽的正性光刻胶。随后，利用一次反应离子刻蚀工艺刻蚀负性光刻胶和正性光刻胶，将负性光刻胶和正性光刻胶的图形转移到内层介电层中，继续刻蚀上述覆盖层，露出金属导电结构，最后在通孔和沟槽中填充金属材料，从而形成互连双镶嵌结构。本发明的双镶嵌结构的形成方法省去了形成抗反射层的步骤，将现有技术中两到三次刻蚀清洗工艺改进为仅经过一次刻蚀清洗便形成双镶嵌结构。本发明的双镶嵌结构的形成方法能够形成良好的双镶嵌结构，并简化了制造工艺，降低了生产成本。
附图说明
图1至图5为先形成介质窗口的双镶嵌前段蚀刻工艺示意图；
图6至图13为说明本发明双镶嵌结构形成方法的工艺剖面图；
图14为本发明双镶嵌结构形成方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
图6至图10为说明本发明双镶嵌结构形成方法的工艺剖面图。如图6所示，在半导体基底200表面利用化学汽相淀积(CVD)方法形成介电层202，介电层的材料可为氧化硅化合物。在介电层202中通过光刻、刻蚀工艺形成例如铜导线构成的导电结构203。利用化学机械研磨(CMP)工艺将介电层202和铜导电结构203表面磨平；然后，利用CVD工艺，在上述介电层202和铜导电结构203表面淀积由氮化硅组成的覆盖层204，覆盖层为氮化硅(Si3N4)或氮氧化硅(SiON)，或氮碳化硅(SiCN)厚度为200-1200。上述覆盖层204亦在后续步骤被当作蚀刻停止层。接着，在上述覆盖层204表面淀积形成厚度2000-12000的内层介电层206。上述沉积内层介电层206最好是由化学气相沉积法构成的无机硅基质层(Inorganic silicon based layer)，例如是黑钻石(black diamond)、二氧化硅(SiO2)或氟化硅玻璃(FSG)。请注意，本发明没有在内层介电层206表面形成抗反射层。
在接下来的工艺步骤中，如图7所示，利用传统的光刻工艺(包括光刻胶涂布、光刻胶曝光、显影步骤)在上述内层介电层206表面形成具有接触孔开口210图案的光刻胶层208。上述光刻胶为负性光刻胶，厚度约1000-8000。然后，如图8所示，利用传统的光刻工艺在上述光刻胶图案208的表面再形成具有沟槽开口216图案的光刻胶层212。光刻胶图案212层的光刻胶为正性光刻胶，其厚度为1000-8000。当然也可利用正性光刻胶先在内层介电层206表面形成具有接触孔开口210图案的光刻胶层208，然后再于光刻胶图案208的表面用负性光刻胶形成具有沟槽开口216图案的光刻胶层212。采用这种正性光刻胶和负性光刻胶交叠形成接触孔开口图案和沟槽开口图案的工艺方法主要目的是减少接触孔开口图案和沟槽开口图案在曝光和清洗时的相互干扰，使图形更加清晰，便于后续的刻蚀工艺达到好的刻蚀效果。
继续参照图8，接下来，利用反应性离子刻蚀工艺(reactive ion etching；RIE)，利用光刻胶层208和212作为掩膜，经由光刻胶层208限定的接触孔开口图形210刻蚀内层介电层206。在刻蚀内层介电层206的过程中，由于光刻胶层212的掩膜作用，RIE也同时刻蚀光刻胶层208。当然，RIE在内层介电层206和光刻胶层208中的刻蚀速率稍有差异。当光刻胶层208被刻蚀到内层介电层206的表面时，RIE经接触孔开口图形210已经在内层介电层206中刻蚀出了深度基本上为光刻胶层208厚度的接触孔218，如图9所示。接着，继续以光刻胶层212作为掩膜，利用RIE工艺在内层介电层206中刻蚀接触孔218。此时，在继续刻蚀接触孔218的同时，由于没有被光刻胶层212遮挡的光刻胶层208已经被刻蚀，因此，经光刻胶层212的沟槽开口图形216，RIE开始在内层介电层206中刻蚀沟槽开口219。RIE继续在内层介电层206中同时刻蚀接触孔218和沟槽开口219，直至接触孔218已被刻蚀到覆盖层204的表面，如图10所示。此时，光刻胶层208接触孔图形210和光刻胶层212的沟槽开口图形216已经完全被转移到内层介电层206中，形成接触孔218和开口219。
在接下来的工艺步骤中，利用化学清洗工艺，例如灰化工艺(ashing)去除光刻胶层208和212，得到了具有接触孔218和沟槽开口219的双镶嵌图形，如图11所示。然后沿接触孔218向下刻蚀覆盖层204，直至露出金属导电层203，如图12所示。
本发明的方法也可在光刻胶层208和212被去除之前，沿接触孔218继续向下刻蚀覆盖层204，直至露出金属导电层203为止。然后再将光刻胶层208和212移除。
最后，向接触孔218和沟槽开口219中填充金属材料，如铜(Cu)、氮化钽(TaN)或钽(Ta)等，便形成了与导电层203相连的金属互连双镶嵌结构220，如图13所示。
图14为本发明双镶嵌结构形成方法的流程图。如图14所示，本发明的双镶嵌结构的形成方法，包括：提供一表面具有介质层的半导体衬底，在所述介质层中形成金属导电结构(S101)；平坦化所述介质层和所述导电结构(S102)；在所述介质层和所述导电结构层表面形成由氮化硅(Si3N4)或氮氧化硅(SiON)或氮碳化硅(SiCN)组成的覆盖层，厚度为200-1200。在所述覆盖层上形成内层介电层(S103)，内层介电层可由黑钻石(black diamond)、二氧化硅(SiO2)或氟化硅玻璃(FSG)组成，内层介电层的厚度为2000-12000。在所述内层介电层上形成具有接触孔图形的第一光刻胶层(S104)；在所述第一光刻胶层上形成具有沟槽开口图形的第二光刻胶层(S105)；利用反应离子刻蚀工艺刻蚀所述第一光刻胶层和第二光刻胶层的所述图形，直至露出所述覆盖层(S106)；去除所述光刻胶和所述覆盖层，直至露出所述导电结构(S107)；填充金属材料如铜(Cu)、氮化钽(TaN)或钽(Ta)形成双镶嵌结构(S108)。第一光刻胶层为负性光刻胶或正性光刻胶。第二光刻胶层为正性光刻胶或负性光刻胶。其中第一光刻胶层的厚度为1000-8000，第二光刻胶层的厚度为1000-8000。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1、一种双镶嵌结构的形成方法，包括：
提供一表面具有导电结构的半导体衬底，在衬底上形成内层介电层；
在所述内层介电层上形成具有接触孔图形的第一光刻胶层；
在所述第一光刻胶层上形成具有沟槽开口图形的第二光刻胶层；
刻蚀所述第一光刻胶层和第二光刻胶层的所述图形，直至露出所述导电结构为止；
填充金属材料形成双镶嵌结构。
2、如权利要求1所述的方法，其特征在于：所述方法还包括在所述衬底表面和所述内层介电层之间形成覆盖层的步骤。
3、如权利要求1所述的方法，其特征在于：所述第一光刻胶层为负性光刻胶，所述第二光刻胶层为正性光刻胶。
4、如权利要求1所述的方法，其特征在于：所述第一光刻胶层为正性光刻胶，所述第二光刻胶层为负性光刻胶。
5、如权利要求3或4所述的方法，其特征在于：所述第一光刻胶层的厚度为1000-8000。
6、如权利要求3或4所述的方法，其特征在于：所述第二光刻胶层的厚度为1000-8000。
7、如权利要求1所述的方法，其特征在于：所述内层介电层为黑钻石(black diamond)、二氧化硅(SiO2)或氟化硅玻璃(FSG)。
8、如权利要求7所述的方法，其特征在于：所述内层介电层的厚度为2000-12000。
9、如权利要求2所述的方法，其特征在于：所述覆盖层为氮化硅(Si3N4)或氮氧化硅(SiON)，或氮碳化硅(SiCN)厚度为200-1200。
10、如权利要求1所述的方法，其特征在于：所述刻蚀的工艺为反应离子刻蚀(RIE)工艺。
11、一种双镶嵌结构的形成方法，包括：
提供一表面具有介质层的半导体衬底，在所述介质层中形成金属导电结构；
平坦化所述介质层和所述导电结构；
在所述介质层和所述导电结构层表面形成覆盖层，在所述覆盖层上形成内层介电层；
在所述内层介电层上形成具有接触孔图形的第一光刻胶层；
在所述第一光刻胶层上形成具有沟槽开口图形的第二光刻胶层；
刻蚀所述第一光刻胶层和第二光刻胶层的所述图形，直至露出所述覆盖层；
去除所述光刻胶和所述覆盖层，直至露出所述导电结构；
填充金属材料形成双镶嵌结构。
12、如权利要求11所述的方法，其特征在于：所述第一光刻胶层为负性光刻胶或正性光刻胶。
13、如权利要求11所述的方法，其特征在于：所述第二光刻胶层为正性光刻胶或负性光刻胶。
14、如权利要求12或13所述的方法，其特征在于：所述第一光刻胶层的厚度为1000-8000。
15、如权利要求12或13所述的方法，其特征在于：所述第二光刻胶层的厚度为1000-8000。
16、如权利要求11所述的方法，其特征在于：所述内层介电层为黑钻石(black diamond)、二氧化硅(SiO2)或氟化硅玻璃(FSG)。
17、如权利要求16所述的方法，其特征在于：所述内层介电层的厚度为2000-12000。
18、如权利要求11所述的方法，其特征在于：所述覆盖层为氮化硅(Si3N4)或氮氧化硅(SiON)，或氮碳化硅(SiCN)厚度为200-1200。
19、如权利要求11所述的方法，其特征在于：所述刻蚀的工艺为反应离子刻蚀(RIE)工艺。
20、如权利要求11所述的方法，其特征在于：所述所述填充的金属为铜(Cu)、氮化钽(TaN)或钽(Ta)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610025649 CN101055421A (zh) | 2006-04-12 | 2006-04-12 | 双镶嵌结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610025649 CN101055421A (zh) | 2006-04-12 | 2006-04-12 | 双镶嵌结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101055421A true CN101055421A (zh) | 2007-10-17 |
Family
ID=38795317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610025649 Pending CN101055421A (zh) | 2006-04-12 | 2006-04-12 | 双镶嵌结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101055421A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097361A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法 |
| CN102299097A (zh) * | 2010-06-28 | 2011-12-28 | 中芯国际集成电路制造(上海)有限公司 | 一种金属连线刻蚀方法 |
| CN102314077A (zh) * | 2010-07-08 | 2012-01-11 | 上海华虹Nec电子有限公司 | 一种对地形进行平坦化光刻工艺的方法 |
| CN103515299A (zh) * | 2012-06-28 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 一种低介电常数金属间介质层刻蚀方法 |
| CN106032265A (zh) * | 2015-03-12 | 2016-10-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN106158726A (zh) * | 2015-03-27 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN107359113A (zh) * | 2017-07-28 | 2017-11-17 | 武汉光谷量子技术有限公司 | 一种使用RIE设备刻蚀InP材料的方法及刻蚀InP材料 |
-
2006
- 2006-04-12 CN CN 200610025649 patent/CN101055421A/zh active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097361A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 双镶嵌结构的形成方法 |
| CN102299097A (zh) * | 2010-06-28 | 2011-12-28 | 中芯国际集成电路制造(上海)有限公司 | 一种金属连线刻蚀方法 |
| CN102299097B (zh) * | 2010-06-28 | 2014-05-21 | 中芯国际集成电路制造(上海)有限公司 | 一种金属连线刻蚀方法 |
| CN102314077A (zh) * | 2010-07-08 | 2012-01-11 | 上海华虹Nec电子有限公司 | 一种对地形进行平坦化光刻工艺的方法 |
| CN103515299A (zh) * | 2012-06-28 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 一种低介电常数金属间介质层刻蚀方法 |
| CN103515299B (zh) * | 2012-06-28 | 2016-08-31 | 中芯国际集成电路制造(上海)有限公司 | 一种低介电常数金属间介质层刻蚀方法 |
| CN106032265A (zh) * | 2015-03-12 | 2016-10-19 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN106158726A (zh) * | 2015-03-27 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN106158726B (zh) * | 2015-03-27 | 2019-05-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
| CN107359113A (zh) * | 2017-07-28 | 2017-11-17 | 武汉光谷量子技术有限公司 | 一种使用RIE设备刻蚀InP材料的方法及刻蚀InP材料 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100403517C (zh) | 双镶嵌结构、内连结构及其制造方法 | |
| US20100040982A1 (en) | Method for forming an opening | |
| CN101055421A (zh) | 双镶嵌结构的形成方法 | |
| CN100561729C (zh) | 双镶嵌结构的制造方法 | |
| CN101364565A (zh) | 半导体器件的制造方法 | |
| CN100561706C (zh) | 双镶嵌结构的形成方法 | |
| CN1238892C (zh) | 双重镶嵌结构的制造方法 | |
| CN101295669A (zh) | 双镶嵌结构的制作方法 | |
| US7217663B2 (en) | Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof | |
| JP2008010824A (ja) | 半導体メモリ素子の製造方法 | |
| KR100778869B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| CN1421915A (zh) | 双重镶嵌结构的制造方法 | |
| KR100889547B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20030001356A (ko) | 유기 폴리머층 및 저유전율층을 포함하는 이층으로 형성된영역에 상부 배선 및 접속 배선을 배치한 이중 다마신회로 | |
| KR100645422B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2003086679A (ja) | 集積回路装置およびその製造方法 | |
| CN101740474B (zh) | 半导体器件、双镶嵌结构的制作方法 | |
| KR100791688B1 (ko) | 반도체 제조 공정에서의 듀얼 다마신 패턴 형성 방법 | |
| US7901976B1 (en) | Method of forming borderless contacts | |
| KR100439111B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100497776B1 (ko) | 반도체 소자의 다층배선 구조 제조방법 | |
| KR20090055772A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR101181271B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20030002119A (ko) | 듀얼 다마신 공정에 의한 비아홀 형성 방법 | |
| JP2004072107A (ja) | 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20071017 |