CN1230023A - 带有保护电路的半导体器件 - Google Patents

Abstract

一种在其输入/输出端口包括保护电路的半导体器件,其中保护电路包括多个保护MOS晶体管。扩散区设置在n型源/漏区与形成于p阱中且用于包围保护晶体管的源/漏区的保护环之间。扩散区是轻掺杂p型或n型并增加与保护晶体管一起形成的寄生双极晶体管的电阻。电阻的增加有助于保护器件防止半导体器件内部电路的ESD失效的保护功能。

Description

带有保护电路的半导体器件

本发明涉及带有保护电路的半导体器件，特别涉及能够保护半导体器件内部电路防止其静电击穿的保护晶体管的结构。

通常，在制造或检验工序期间，或在电子设备上安装半导体器件的阶段中，当静电电荷进入半导体器件中时，半导体器件的内部电路趋于断路(breaking)。因此，一般在半导体器件的输入/输出端口提供保护晶体管，内部电路通过该保护晶体管连接到外部电路。

图1A和1B表示典型半导体器件的多个输入/输出电路部分中的两个。这些输入/输出电路部分配置在半导体器件芯片的周边部分以便包围内部电路。各输入/输出电路部分由成对的nMOSFET 31和pMOSFET 32构成。如图1A和1B所示，通过叠加在衬底上的互连，选择性地制造输入/输出电路部分作为保护电路或输出缓冲器。或者，将输入/输出电路部分的一部分制备为保护电路，将其余部分形成为输出缓冲器。将参照nMOSFET 31说明这种晶体管的结构。在本实例中，各nMOSFET 31包括四个保护晶体管。通常将漏区14n连接到一对栅极15n上。同样，通常将形成的源区16n连接到一对栅极15n上。通孔13在叠加互连层与下漏区14n或源区16n之间提供相互连接。形成各保护环18n，使其包围漏区14n和源区16n，并将其连接至地线GND(在nMOSFET 31的情况下)。围绕晶体管的保护环18n固定阱或衬底的电位。在nMOSFET 31的情况下，用N⁺扩散层形成漏区14n和源区16n，用P⁺扩散层形成保护环18n，和阱11n是P导电型的。作为对比，在pMOSFET 32情况下，用P⁺扩散层形成漏区14p和源区16p，用N⁺扩散层形成保护环18p，和阱11p是N导电型的。保护环18p与电源线VDD相连接。

图1A是在输入保护电路的情况下输入/输出电路部分的顶视图，图2A是图1A的输入/输出电路部分的等效电路图。nMOSFET 31的漏区14n和pMOSFET 32的漏区14p通过上互连14a一起连接到焊盘22和未示出的内部电路输入缓冲器上。nMOSFET 31的源区16n通过通孔13连接到栅极15n和地线GND上。pMOSFET 32的源区16p通过通孔13连接到栅极15p和电源线VDD上。通过这些连接，输入/输出电路部分起输入保护电路的作用。

图1B是在输出缓冲器的情况下输入/输出电路部分的顶视图，图2B是图1B的输入/输出电路部分的等效电路图。nMOSFET 31的漏区14n和pMOSFET 32的漏区14p通过互连14a连接到另一焊盘22上。栅极15n和15p连接到未示出的内部电路输入缓冲器上。当输出预缓冲器具有互补输出线对时，栅极15n和15p通过信号线对连接到输出预缓冲器上。当输出预缓冲器只有一个输出端时，栅极15n和15p通过该单信号线(未示出)连接到输出预缓冲器上。nMOSFET 31的源区16n通过通孔13连接到地线GND上，pMOSFET 32的源区16p通过通孔13连接到电源线VDD上。利用这些连接，输入/输出电路部分起反相器的作用和起保护电路的作用。

图2C是输入/输出电路部分的等效电路图，其中的一部分形成为输入保护电路，其余的部分被形成为输出缓冲器。在这种情况下，在各pMOSFET 32和nMOSFET 31的四个晶体管中，两个晶体管用于形成输入保护电路，其余的晶体管用于形成输出缓冲器。与上述情况类似地完成用于形成输入保护电路的连接和用于形成输出缓冲器的连接。也就是说，nMOSFET 31的漏区14n和pMOSFET 32的漏区14p通过互连层14a一起连接到焊盘22上。构成输入保护电路的nMOSFET 31的源区16n通过通孔13连接到其栅极15n和地线GND上。pMOSFET 32的源区16p通过通孔13连接到其栅极15p和电源线VDD上。构成输出缓冲器的晶体管的栅极15n和15p被连接于未示出的内部电路输出预缓冲器上。nMOSFET 31的源区16n通过通孔13连接到地线GND上，pMOSFET 32的源区16p通过通孔13连接到电源线VDD上。利用这些连接，输入/输出电路部分起输入保护电路的作用和输出缓冲器的作用。

下面，参照图3A和3B说明由输入/输出电路部分形成的输入保护电路的工作。图3A是nMOSFET 31的保护环18n和与其相邻的保护晶体管的剖面图。图3B是表示保护晶体管的输入/输出特性的曲线图。图3A中，由于用N⁺扩散层形成漏区14n和源区16n，并且P阱11位于栅极15n之下的部分是P导电型的，因而在栅极15n下形成NPN寄生晶体管12。特别是，漏14n相应于集电极14c，P阱11相应于基极11c，和源16n相应于寄生晶体管12的发射极16c。集电极14c连接于焊盘22上，和发射极16c和保护环18n一起接地。在基极11c与保护环18n之间形成寄生电阻17。在普通状态下，由于没有电压施加于基极11c上，因而寄生电阻17处于断路状态。

下面，参照图3B说明保护晶体管的工作原理。横坐标表示发射极-集电极电压(源-漏电压)，纵坐标表示集电极电流。假设因静电荷，正电源电压从焊盘22进入，在集电极14c与发射极16c之间产生强电场，结果在栅极15n附近的漏区14n中(在图3B中的BVDS③)开始击穿。由于这种击穿，小击穿电流从焊盘22流到P阱11并且经寄生电阻17和保护环18n流入大地(图3A中通路①)当小击穿电流流过寄生电阻17时，在寄生电阻17上产生电压，于是基极11c的电位增加。当基极11c的电位相对于发射极16c超过0.6-0.7V(即寄生电阻的阈值电压VBE)时，寄生电阻17导通，结果电流开始从集电极14c通过图3A中的路径②流到发射极16c。在此时的集电极电压将被称为初始击穿电压V1，在此时的集电极电流将被称为集电极电流I1(图3B中的点④)。当寄生晶体管12导通时，发射极-集电极电压骤然下降到快回(snap-back)电压Vsnp，快回电压由寄生晶体管12在图3B中点⑤处的性能决定。

当电流因ESD电涌而进一步增大时，电流开始通过寄生晶体管12和寄生电阻17经过图3A中的通路①和②流到地中。可是，由于寄生晶体管12的内阻，如图3B中的快回区所示，发射极-集电极电压随集电极电流增加。当发射极-集电极电压超过寄生晶体管12的耐压时，在图3B中所示的状态⑥寄生晶体管12被毁。图3B中，用Vmax表示寄生晶体管12损坏时的发射极-集电极电压，用Imax表示寄生晶体管12损坏时的-集电极电流。

尽管pMOSFET 32的工作与nMOSFET 31的情况相似，但pMOSFET 32的工作与nMOSFET 31的不同之处在于，pMOSFET 32对负电涌电压提供保护，这是因为在pMOSFET 32中形成了PNP寄生晶体管。按这种方式，即使当数量级达几万伏的ESD电涌施加到焊盘22上时，通过包括nMOSFET 31和pMOSFET 32的保护电路，也可将漏14n的电压抑制到几十伏那样低。因此，由于ESD电涌而产生的极高电压不能传输到内部电路，从而可防止内部电路的击穿。

在保护电路中，根据寄生电阻17的电阻，初始击穿电压V1改变。为了保护内部电路，电压V1最好尽可能地减小。可是，如果寄生晶体管12响应于普通信号工作，那么内部电路将不起作用。因此，初始击穿电压V1必须比普通信号电压大好几倍。为了保护预定的初始击穿电压V1，必须将P阱11的寄生电阻17的电阻设定为特定值。根据构成内部电路的晶体管性能和其它因素，决定P阱11的杂质浓度，因此，通过改变P阱11的杂质浓度，决定寄生电阻17的电阻值。如果要改变P阱11的杂质浓度，必须提供用于形成内部电路和输入/输出电路部分的不同阱的分离的工艺处理。这增加了工序数，结果增加了半导体器件的成本。因此，该方法不是优选的。

为了将寄生电阻17的电阻设定为特定值，就必须将源14n和保护环18n之间的距离20设定为预定值。顺便提及，按照降低成本和增加半导体器件工作速度的要求，构成内部电路的晶体管元件逐年被减小。为了减小半导体器件尺寸，按照按比例缩减规则，必须增加衬底的杂质浓度。由于随杂质浓度增加，衬底电阻率减小，因而对于较大的电阻应该增大保护环与源之间的距离。在所举例的情况下，衬底的杂质浓度为2.0×10¹⁷cm^-3，因此保护环与源之间的距离应设为10μm。可是，该较大的距离增加了保护晶体管所占据的区域，阻碍集成度的增加。

鉴于此，本发明的目的是提供适于使半导体器件最小化的保护晶体管的结构。

在本发明的实施例中，提供一种半导体器件，它包括带有第一导电型或与第一导电型相反的第二导电型的衬底区的半导体衬底；第一导电型的阱区，所述阱区形成在半导体衬底表面区上且具有第一杂质浓度；设置于半导体衬底表面区上且在阱区内的第一导电型的保护环；具有第二导电型且被阱区包围的源/漏区的MOS晶体管；和设置在MOS晶体管的源/漏区与保护环之间的扩散区，扩散区是第一导电型的且具有低于第二导电型的第一杂质浓度的第二杂质浓度。

按照如上所述的本发明半导体器件的实施例，由于在保护晶体管的源与保护环之间提供第一或第二导电型的衬底区，因而可减小寄生双极晶体管的寄生电阻，导致源与保护环之间的距离不要求大，于是，可获得用于半导体器件的小芯片尺寸。

根据下列参照附图的说明，将更明了本发明的以上和其它目的、特征和优点。

图1A和1B是常规半导体器件的顶视图，其中图1A表示制备为输入保护电路的输入/输出电路部分，图1B表示制备为输出缓冲器的输入/输出电路部分；

图2A-2C是输入/输出电路部分的电路图，其中图2A和2B是图1A和1B的输入/输出电路部分的电路图，和2C是输入/输出电路部分的电路图，其被制备为输出缓冲器的一部分；

图3A是常规半导体器件的剖面图，图3B是表示图3A中保护晶体管的工作曲线图；

图4A是本发明第一实施例的半导体器件的顶视图，图4B是沿图4A中A-A’线截取的剖面图，和图4C是其等效电路图；

图5A是本发明第二实施例的半导体器件的顶视图，和图5B是沿图5A中A-A’线截取的剖面图；

图6A是本发明第三实施例的半导体器件的顶视图，和图6B是沿图6A中A-A’线截取的剖面图；

图7A是本发明第四实施例的半导体器件的顶视图，和图7B是沿图7A中A-A’线截取的剖面图；

图8A是本发明第五实施例的半导体器件的顶视图，和图8B是沿图8A中A-A’线截取的剖面图；

图9A是本发明第六实施例的半导体器件的顶视图，和图9B是沿图9A中A-A’线截取的剖面图；

图10A是本发明第七实施例的半导体器件的顶视图，和图10B是沿图10A中A-A’线截取的剖面图；

图11A是本发明第八实施例的半导体器件的顶视图，和图11B是沿图11A中A-A’线截取的剖面图；

图12A是本发明第九实施例的半导体器件的顶视图，和图12B是表示图12A中保护晶体管的工作曲线图。

通常，本发明半导体器件的输入/输出电路部分包括成对的MOSFET，MOSFET包括nMOSFET和pMOSFET，正如在相关技术部分中所述的常规输入/输出电路部分的情况。借助形成于衬底之上的上互连，选择性地将输入/输出电路部分制备为保护电路或输出缓冲器。或者，将一部分输入/输出电路部分制备为保护电路，将其余部分形成为输出缓冲器。由于在本发明半导体器件中用于输入/输出电路部分中的互连与常规输入/输出电路部分中的互连类似，因而省略其说明。此外，在下面的描述中，因除极性之外，pMOSFET的结构与nMOSFET的结构相同，因此仅详细说明nMOSFET的结构。第一实施例：

参照图4A-4C，图4A-4C表示本实施例中用于保护电路的nMOSFET的示意性结构，在P导电型(以下简单地称为P型)衬底10上形成其中包括四个晶体管33和34的第一P阱11a。并且，形成环形第二P阱11b，使其包围第一P阱11a同时在它们之间有预定距离。在第二P阱11b中配置形成为P⁺扩散层区的保护环18n，使保护环18n包围晶体管33和34。与保护环18n的内周边相邻地配置其杂质浓度低于P阱11的杂质浓度的轻掺杂P型区10a，作为下层(underlying)场氧化膜19。在四个晶体管33和34中，与保护环18n相邻的晶体管在下文中被称为第一晶体管33，位于第一晶体管33之间的晶体管被称为第二晶体管34。第一晶体管33和第二晶体管34的漏14n通过互连14a连接到焊盘22和内部电路上，第一晶体管33和第二晶体管34的源16n和栅极15n通过互连16a接地。在本实施例中，各第一P阱11a和第二P阱11b有3μm的深度和1×10¹⁷cm^-3的浓度。第一P阱11a和第二P阱11b之间的距离确定为0.75μm。保护环18n的宽度为1μm，并且所有晶体管有相同的沟道尺寸W＝100μm和L＝0.4μm。用半导体衬底10的表面区形成轻掺杂P型区10a，其杂质浓度为1×10^-3cm^-3。

下面，参照图4B说明其工作。正如常规技术那样，NPN寄生晶体管12形成于与保护环18n相邻且相应于第一晶体管33的位置处，漏14n用作集电极，源16n用作发射极，第一P阱11a用作基极。寄生电阻17a形成于基极与保护环18n之间。当静电荷产生的电涌电压施加于焊盘22上时，电涌电流通过互连14a流向漏，结果在漏区14n与第一P阱11a之间的界面发生击穿。因击穿，电涌电流从焊盘22通过寄生电阻17a流向保护环；即通过第一P阱11a、轻掺杂的P型区10a和第二P阱11b后流入地中。当电涌电流流过寄生电阻17a时，在寄生电阻17a上产生电压降。当寄生晶体管12的基极电压超过阈值电压VBE时，电流流过寄生晶体管12，结果将集电极电压抑制到预定值以下。按这种方式，保护电路防止ESD电涌被输送到内部电路，从而保护内部电路。

如上所述，本实施例中的寄生电阻17a形成于第一P阱11a、轻掺杂P型区10a和第二P阱11b中。由于轻掺杂P型区10a的杂质浓度比第一P阱11a和第二P阱11b的杂质浓度低两个数量级，因此轻掺杂P型区10a的电阻较大。所以，即使寄生电阻17a的长度短于常规由P阱11形成的寄生电阻17的长度，也可使寄生电阻17a的电阻等于常规寄生电阻17的电阻。按照惯例，保护环18n和与其相邻的第一晶体管33的源区16n之间的距离在10μm的数量级。相反，即使距离减小到约3μm，也可获得类似的寄生电阻。因此，可减小nMOSFET 31的尺寸，从而可使半导体器件的芯片尺寸减小。并且，因在内部电路中通过改进用于阱的掩模图形可形成在第一P阱11a和第二P阱11b之间的轻掺杂P型区10a，因而可形成P型区10a而不需要附加的制造工序。第二实施例：

参照图5A和5B，本实施例的半导体器件与第一实施例的相同，只是仅在保护环18n和与其相邻的保护晶体管的源16n之间配置P型衬底区10b，作为P型或第一导电型的轻掺杂区。特别是，在各第一晶体管33与保护环18n沿平行于栅极15的纵向方向延伸的相应侧之间形成P型衬底区10b，而不将其形成于各第一晶体管33和第二晶体管34与保护环18n沿垂直于栅极15的纵向方向延伸的相应侧之间。如图5B所示，在场氧化膜19之下形成第一晶体管33和保护环18n之间的各P型衬底区10b。正如第一实施例那样，由第一P阱11a、轻掺杂P型区10b和第二P阱11b形成本实施例的寄生电阻17b。在最近的半导体器件中，输入/输出接线端数有时达到几百根。此外，如上所述，输入/输出电路部分被设置于构成半导体器件的芯片的周边部分。因此，除非各输入/输出电路部分的尺寸在平行于芯片较长边的方向(在图5A中为向左/右方向)较小，否则不能配设大量的输入/输出电路部分。相反，在垂直于芯片较长边的方向上，因在垂直于芯片较长边的方向(在图5A中为垂直方向)上有足够的空间，因而晶体管与保护环18n之间的距离可维持在常规值水平。所以，通过提供轻掺杂P型区10b，在图5A中向右/左方向上可保证等于常规寄生电阻的电阻。尽管第一P阱11a和第二P阱11b在图5A的垂直方向上连接在一起，但仍可使保护环18n与源之间在垂直方向上的距离等于常规距离，从而可在垂直方向上保证其电阻等于常规寄生电阻的电阻。轻掺杂P型区10a的宽度设定为例如约3μm，保护环与源之间在垂直方向上的距离设定为例如约10μm。结果，可使输入保护电路的击穿电压等于常规输入保护电路的击穿电压的一半。并且，由于通过改进用于阱的掩模图形可形成第一P阱11a与第二P阱11b之间的轻掺杂P型区10b，因而可在不附加任何特殊制造工序的情况下形成轻掺杂P型区10b。第三实施例：

参照图6A和6B，本实施例的半导体器件与第一实施例的相同，只是在第一阱区11a与第二阱区11b之间设置用于形成第二导电型区的N阱25。由于N阱25的导电型与第一阱区11a与第二阱区11b的导电型相反，因而，当正ESD电涌电流进入第一阱区11a时，由电涌电流载运的电荷可移到N阱25但不能从N阱25移向第二P阱11b。因此，电涌电流通过P型衬底10和第二阱区11b流向保护环18n，然后流入地中。所以，由第一阱区11a、P型衬底10和第二阱区11b形成寄生电阻17c。正如第一实施例那样，由于在沿其上形成有寄生电阻17c的通路上设置P型轻掺杂区10，因而可在比仅由P阱11形成寄生电阻17c的情况下的该距离小的距离内，形成有预定电阻的寄生电阻17c。

通常，在保护环18n和与其相邻的第一晶体管33的源区16n之间的距离约为10μm。相反，即使距离减小到约10μm，也可获得与常规寄生电阻的电阻相同的电阻。因此，可减小nMOSFET 31的尺寸，从而可减小半导体器件芯片尺寸。并且，由于设置于第一P阱11a与第二P阱11b之间的N阱25可用在内部电路中形成N阱的普通制造步骤来形成，因而通过改进掩模图形就可形成N阱25，而不附加任何特殊制造工序。第四实施例：

参照图7A和7B，本实施例的半导体器件与第三实施例的相同，只是仅在保护环18n和与其相邻的各保护晶体管的源16n之间形成作为第二导电型区的N阱26。特别是，在各第一晶体管33与保护环18n沿平行于栅极15n的纵向方向延伸的相应侧之间形成N阱26，而不将其形成于各第一晶体管33和第二晶体管34与保护环18n沿垂直于栅极15n的纵向方向延伸的相应侧之间。如图7B所示，在场氧化膜19之下形成第一晶体管33和保护环18n之间的各N阱26。在本实施例中，沿在图7A的水平方向延伸的通路，由第一P阱11a、轻掺杂P型衬底10b和第二P阱11b形成寄生电阻17b。寄生电阻17d也可仅由沿图7A的垂直方向延伸的通路上的第一P阱11a形成。正如第二实施例那样，在水平和垂直两个方向上，确定保护环18n与源16n之间的距离，使寄生电阻17c有预定电阻。并且，正如第三实施例那样，可不增加制造步骤数量。第五实施例：

参照图8A和8B，本实施例的半导体器件与第三实施例的相同，只是由第二导电型区形成的N阱27位于场氧化膜19下且与保护环18n的内周边相邻，以使N阱27的内边缘突进源区16n 0.5μm，并且源区16n和N阱27接地。可在扩散工艺中制备的最小阱宽度由半导体器件的制造工艺决定。因此，当按第一至第四实施例中那样设置阱时，在保护环与源区之间的距离受最小阱宽度限制。在本实施例中，因N阱27在源区1 6n下突出，因此可减小保护环18n与源区16n之间的距离。第六实施例：

参照图9A和9B，本实施例的半导体器件与第五实施例的相同，只是仅在保护环18n和与其相邻的各第一保护晶体管33的源16n之间形成由第二导电型区构成的N阱28。第七实施例：

参照图10A和10B，本实施例中，与保护环18n相邻地设置的各第一保护晶体管33的栅极15n和源16n接地。并且，在与保护环18n相邻地设置的第一保护晶体管33的漏区14n之下形成由第二导电型区构成且其宽度为4μm的N阱29。在本实施例中，由于被N阱29包围的第二保护晶体管34因较小击穿电流的流动而进入快回工作，因此在与保护环18n相邻地设置的第一保护晶体管33之前，被N阱29包围的第二保护晶体管34进入用于保护的快回工作。在这种构成中，各第二保护晶体管34有高于与保护环18n相邻地设置的第一保护晶体管33的保护性能，可制备有高保护性能的缓冲器。第八实施例：

参照图11A和11B，本实施例的半导体器件与第七实施例的相同，只是仅在与保护环18n相邻的各第一保护晶体管的漏14n下形成由第二导电型区构成的N阱30。

本发明注意到这样的事实：为了在第二保护晶体管的快回工作之前，启动与保护环相邻地设置的第一保护晶体管的快回工作，寄生双极晶体管需要高于常规保护电路的基极电位。就这一点而言，在第一、第三、第五、第七和第九实施例的每一个中，已说明了在不增加保护环与保护晶体管之间的距离的情况下，可增加形成于与保护环相邻地设置的第一保护晶体管33的击穿电流通路中的寄生电阻的电阻的技术。

在第二、第四、第六和第八实施例的每一个中，在各相应附图的右侧和左侧部分提供第一或第二导电型的衬底区。因此，可实现可快速发生快回工作且在工作期间有增强的抗闭锁和噪声电阻的半导体器件。当漏区和保护环之间的电阻低时，保护环提供增强的防止闭锁的作用，从而减小在电流源与由其抵抗衬底电流的点之间的电流通路的衬底电阻。第九实施例：

参照图12A，本实施例中，与保护环18n相邻的第一保护晶体管33的源16n和栅极15n连接于地线GND，第二保护晶体管34的栅极15n连接到输出预缓冲器的输出上。在本实施例中，由于与保护环18n相邻的第一保护晶体管33沟道区固定于接近地电位的电位，因而在该部分的寄生电阻有增加的电阻。这样，即使第一保护晶体管33与保护环18n之间的距离较小，保护晶体管33也可容易进入快回工作。

下面参照图12B说明本实施例的工作。特别是，在其中输出晶体管的栅极连接到预缓冲器上的半导体器件中，当电涌电流进入器件中时，通过电容耦合栅极电位增加，结果沟道电流从漏流到源。因此，发生电流的集中，并在P阱的寄生电阻较低时，击穿电流和沟道电流在保护晶体管进入快回工作之前就都流入保护晶体管中，从而引起保护晶体管的击穿(图12B中的点⑦)。

在本实施例中，由于用作输出级预缓冲器的输出晶体管的栅极被选择地接地，因而选择的输出缓冲晶体管的电阻增加，从而与第一保护晶体管33相比，第二保护晶体管34需要较高电压以进入双极工作。结果，与第一保护晶体管33相比，第二保护晶体管34不太容易进入快回工作，这样在缓冲区中的第一保护晶体管33引起快回工作。这种结构允许第二保护晶体管可靠地进入用于保护由静电荷引起的电涌电压的快回工作。按照本实施例的半导体器件是用实验方法制造的并测其ESD耐压。测试表明，ESD耐压从1000V的常规电平(MIL标准)增加到4000V，可获得显著的效果。

由于以上仅仅以实施例为例进行了说明，因而本发明并不限于以上实施例，所属技术领域的技术人员可以容易地进行各种改变或交换，而不会脱离本发明的范围。

Claims (8)

1.一种半导体器件，包括：带有第一导电型或与所述第一导电型相反的第二导电型的衬底区的半导体衬底；第一导电型的阱区，所述阱区形成在所述半导体衬底表面区上且具有第一杂质浓度；设置于所述半导体衬底表面区上且在所述阱区内的所述第一导电型的保护环；具有所述第二导电型且被所述阱区包围的源/漏区的MOS晶体管；和设置在所述MOS晶体管的所述源/漏区与所述保护环之间的扩散区，所述扩散区是所述第一导电型的且具有低于所述第二导电型的所述第一杂质浓度的第二杂质浓度。

2.根据权利要求1所述的半导体器件，其特征在于，所述扩散区是所述第一导电型的并由所述衬底区的一部分形成。

3.根据权利要求1所述的半导体器件，其特征在于，所述扩散区包围所述MOS晶体管的所述源/漏区。

4.根据权利要求3所述的半导体器件，其特征在于，所述MOS晶体管包括多个保护晶体管，所述扩散区设置于所述多个保护晶体管的一个保护晶体管的所述源区与所述保护环之间。

5.根据权利要求4所述的半导体器件，其特征在于，维持所述扩散区的电位，使其等于与所述保护环相邻地设置的所述多个保护晶体管的所述一个保护晶体管的所述源区电位。

6.根据权利要求1所述的半导体器件，其特征在于，所述扩散区位于形成在所述半导体衬底上的场氧化膜之下。

7.一种半导体器件，包括：带有第一导电型或与所述第一导电型相反的第二导电型的衬底区的半导体衬底；第一导电型的阱区，所述阱区形成在所述半导体衬底表面区上且具有第一杂质浓度；设置于所述半导体衬底表面区上且在所述阱区内的所述第一导电型的保护环；多个保护晶体管，各保护晶体管有所述第二导电型的且被所述阱区包围的源/漏区，与所述保护环相邻的其中一个所述保护晶体管的栅极和源区连接在一起，不是与所述保护环相邻的另一个所述保护晶体管被连接到所述半导体器件的内部电路中的预缓冲器的输出上。

8.根据权利要求7所述的半导体器件，其特征在于还包括：设置在所述保护晶体管的其中一个所述漏区下且为所述第二导电型的扩散区，所述扩散区的杂质浓度低于所述漏区的杂质浓度。

Images