[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1264199C - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1264199C
CN1264199C CNB008192278A CN00819227A CN1264199C CN 1264199 C CN1264199 C CN 1264199C CN B008192278 A CNB008192278 A CN B008192278A CN 00819227 A CN00819227 A CN 00819227A CN 1264199 C CN1264199 C CN 1264199C
Authority
CN
China
Prior art keywords
film
semiconductor film
tft
nonmetalloid
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008192278A
Other languages
English (en)
Other versions
CN1437761A (zh
Inventor
中村理
胜村学
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1437761A publication Critical patent/CN1437761A/zh
Application granted granted Critical
Publication of CN1264199C publication Critical patent/CN1264199C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种吸杂效率优异的半导体器件制造方法。当借助于将磷加入到多晶硅膜中，该膜通过加入金属已被结晶，然后热处理得到的多晶硅膜而进行吸杂时，它在用于注入磷的多晶硅膜上提供了新颖设计的小岛状绝缘膜形状。由此，加入了磷的区域与未加入磷的区域之间的边界表面的面积被增大，从而提高了吸杂效率。

Description

半导体器件的制造方法
技术领域
本发明的技术涉及到利用包含硅作为主要成分的结晶半导体薄膜来制造半导体器件的方法。更具体地说，本发明涉及到利用绝缘衬底上具有包含硅作为主要成分的结晶半导体薄膜的衬底来制造薄膜晶体管(以下称为TFT)的方法。
在整个本说明书中，半导体器件通常指的是利用半导体来起作用的器件。于是，诸如运算处理器件、存储处理器件、或电光器件以及诸如TFT的单个元件之类的安装于其上的电子器件，都被包含在半导体器件的范畴中。
背景技术
有源矩阵液晶显示器件是一种单片显示器件，其中象素矩阵电路和驱动电路被提供在同一个衬底上。在单片显示器件中，其主流是采用薄膜晶体管(TFT)。在薄膜晶体管中，非晶硅膜被制作在诸如玻璃衬底或石英衬底之类的绝缘衬底上以获得有源层。其中组合诸如采用TFT的存储电路和时钟发生电路的逻辑电路的平板上系统的开发，一直在进展之中。
这种驱动电路和逻辑电路被要求高速运行，因此，制作非晶硅膜作为石英衬底或玻璃衬底上的有源层来获得元件是不适当的。为此，在本发明中，制造了多晶硅膜作为有源层的TFT。
提供了一些技术，其中在石英衬底或玻璃衬底上淀积非晶硅膜之后，通过晶化得到多晶硅膜。这些技术中有一种熟知的技术，其中将催化金属元素加入到薄膜以便用热处理方法进行晶化，利用此催化金属元素，当制作元件时得到了优异的元件电学特性，并促进了非晶硅膜的晶化。以下将更详细地描述此技术。
用LPCVD或PECVD方法，在诸如石英衬底或玻璃衬底之类的绝缘衬底上，制作厚度约为50-100nm的具有包含硅作为主要成分的非晶结构的半导体薄膜。金属被加入到具有上述非晶结构的半导体薄膜的表面或半导体薄膜内部，以进行热处理，从而使具有上述非晶结构的半导体薄膜固相晶化。具有上述非晶结构的半导体薄膜被固相晶化，致使形成包含硅作为主要成分的结晶的半导体薄膜。本发明的发明人则证实了金属的加入促进了固相晶化，因而认为金属在固相晶化过程中起催化剂的作用。在本说明书中，此金属被称为催化金属。
至于具有上述非晶结构的半导体薄膜被用金属作为催化剂的热处理晶化的现象，已经被大量报道为金属诱导横向晶化(MILC)。诸如镍(Ni)、钴(Co)、钯(Pd)、铂(Pt)和铜(Cu)之类的过渡金属元素是典型的催化金属。在具有上述非晶结构的半导体薄膜被固相晶化所要求的温度和时间方面，与不加入催化金属的情况相比，催化金属的存在更为有利。结果，Ni元素显然显示出优异的催化金属性质。以下的描述将假设Ni元素被用作催化金属。
利用电炉等，在400-700℃下，对具有上述非晶结构的半导体薄膜执行几个小时的固相晶化所需的热处理。
在本说明书中，具有包含硅作为主要成分的非晶结构的半导体薄膜，包括具有非晶结构的SiGe薄膜，其中Ge的组分比小于50％。
发明的公开
诸如镍(Ni)、钴(Co)、钯(Pd)、铂(Pt)和铜(Cu)之类的过渡金属元素，被用作催化金属，用来促进具有上述非晶结构的半导体薄膜的晶化。如通常众所周知的那样，诸如Ni的金属若出现在结晶硅中，则形成深能级，对元件的电学特性和可靠性有不良的影响。因此，需要从制作元件并用于形成元件的区域(元件的有源区)清除Ni元素之类的金属。上述结晶的半导体薄膜也被关注由于催化金属而对元件特性有不良影响。
因此，需要从元件有源区将Ni元素之类的金属清除到不对电学性质有不良影响的程度。从结晶硅的元件有源区清除Ni元素之类的金属，通常被称为吸杂。以下描述本发明的发明人已经证实了的吸杂方法。
在上述结晶的半导体薄膜上制作绝缘膜。用CVD装置或溅射装置，利用氧化硅膜、氮化硅膜等制作绝缘膜。然后，将绝缘膜制作成小岛状形状。可以利用半导体工艺中普通的光刻和腐蚀方法来形成绝缘膜的小岛状结构。
以绝缘膜作为掩模，将非金属元素或非金属元素的离子加入到结晶的半导体薄膜，非金属元素或非金属元素的离子被加入其中的区域，就形成在结晶的半导体薄膜上。亦即，非金属元素或非金属元素的离子不被加入到结晶半导体薄膜上存在绝缘膜小岛状结构的区域，而被加入到不存在绝缘膜小岛状结构的区域。利用从气相的热扩散方法或利用离子注入装置，非金属元素或非金属元素的离子被加入其中。
非金属元素或非金属元素的离子是选自由硼(B)、硅(Si)、磷(P)、砷(As)、氦(He)、氖(Ne)、氩(Ar)、氪(Kr)和氙(Xe)组成的组中的一种或多种。
在单晶硅中吸杂过渡族金属元素的机制和现象得到了积极的研究，结果，其重要部分变清楚了。虽然多晶硅中的某些吸杂未详细清楚，但可以参考单晶硅的情况。在多晶硅中，离子注入方法引起的损伤也成为有效的吸杂。离子注入撞击原子所产生的伤痕局部变成非晶，且当用后续热处理使此非晶部分重新结晶时，就产生高密度的晶体缺陷等。因此，任何由离子注入加入到其中的非金属元素或非金属元素的离子，在吸杂过程中都是可利用的，只要离子注入可能即可，由于其扩散系数比被吸除的金属小，故即使热处理也难以扩散到元件有源区，从而由于电学上不活泼而对元件特性没有影响。
至于满足上述条件的元素，有选自由B、Si、P、As、He、Ne、Ar、Kr和Xe组成的组中的一种或多种。但可以想象的是，诸如晶粒边界、微孪晶、堆垛层错、位错环以及位错网络之类的损伤的产生情况，根据离子种类、剂量、加速能量等而不同。此外，若磷(P)等被加入到结晶硅，即使当从气相扩散时，则形成不匹配过渡，成为吸杂源。本发明人证实，对上述结晶半导体薄膜加入磷(P)，能够有效地吸杂上述催化金属。
接着，在等于或高于400℃和等于或低于1000℃的温度下，对结晶半导体薄膜进行热处理，使金属被吸除到已经加入了非金属元素或非金属元素的离子的区域。本发明的发明人根据实验证实特别是磷(P)具有明显的吸杂作用。
通常，吸杂作用在元件有源区外面形成吸杂位置，金属被热处理分凝到吸杂位置。虽然在包括形成上述薄膜的半导体元件的制作技术中，热处理对其很重要，但希望供热量＝温度×时间尽可能小。若供热量被减小，则经济上变得有利，致使时间缩短。此外，能够减小半导体衬底的弯曲或收缩，还能够防止在元件有源区附近产生诸如过量应力之类。此外，在完成吸杂工艺之后，元件有源区中无法被吸除的残留金属越少越好。
具有包含硅作为主要成分的非晶结构的半导体薄膜10102，被制作在玻璃衬底或石英衬底10101上。然后将金属加入到具有非晶结构的半导体薄膜102。虽然镍(Ni)、钴(Co)、钯(Pd)、铂(Pt)、铜(Cu)之类可以作为上述金属，在解决问题的方法中采用了Ni，但也可以对其使用乙酸镍溶液10103。
借助于在等于或高于400℃和等于或低于700℃的温度下，以金属作为催化剂进行热处理，具有非晶结构的半导体薄膜10102被固相晶化，以便得到包含硅作为主要成分的结晶半导体薄膜(参照图1A)。本发明的发明人根据实验证实，在促进固相晶化方面，Ni是一种有效的金属。
在结晶半导体薄膜10107上淀积绝缘膜之后，绝缘膜被精细图形化成小岛状结构10104。然后，以绝缘膜的小岛状结构10104作为掩模，将非金属元素或非金属元素的离子加入到结晶半导体薄膜(参照图1B)。在解决问题的方法中，假设磷(P)被用作非金属元素。
可以设想，除了磷(P)之外，B、Si、As、He、Ne、Ar、Kr、Xe等对于吸杂也是有效的。这些元素中的每一种都是能够借助于离子注入和后续的热处理将损伤引入到多晶硅膜的，比将被吸除的金属更难以扩散的，或非活性的因而对元件特性没有影响的元素。
已经加入了非金属元素或非金属元素的离子的区域10106和10109，被形成在结晶半导体薄膜上。在等于或高于400℃和等于或低于1000℃的温度下，对结晶半导体薄膜进行热处理，以便将金属吸除到已经加入了非金属元素或非金属元素的离子的区域(参照图1C)。在图1C中，参考号10110表示Ni的运动方向。
本发明的一个特点是具有将非金属元素或非金属元素的离子加入到结晶半导体薄膜以形成吸杂位置的工艺以及进行热处理的工艺，致使包含在结晶半导体薄膜中的金属被热处理移动，被捕获在吸杂位置(已经加入了非金属元素或非金属元素的离子的区域)，结果，金属被从除吸杂位置外的结晶半导体薄膜被清除或减少。
本发明的主要结构是，其表面平行于结晶半导体薄膜10206的表面10203的小岛状绝缘膜形状10301和10201是具有n(n＞20)个顶点的多角形和具有m(m＞8)个顶点的多角形，其中这些顶点的内角等于或大于180度。
如上所述，已经加入了非金属元素或非金属元素的离子的区域10106和10109与没有加入了非金属元素或非金属元素的离子的区域之间的边界表面10108的面积增大，从而至少改善了吸杂效率和吸杂作用之一。
通常，吸杂的过程包括下列步骤：从元件有源区释放金属、扩散、以及将金属捕获在吸杂位置。其间的边界表面的面积被增大，金属的扩散现象被促进，等等，从而增强吸杂效率或吸杂作用。
根据本发明，提供一种制造半导体器件的方法，它包含下列步骤：
制作具有包含硅作为主要成分的非晶结构的半导体薄膜的过程；
将金属加入到所述具有非晶结构的半导体薄膜的步骤；
利用第一热处理，将所述具有非晶结构的半导体薄膜转变成包含硅作为主要成分的结晶半导体薄膜的过程；
形成小岛状绝缘膜的过程；
以所述小岛状绝缘膜作为掩模，将非金属元素或非金属元素的离子加入到所述结晶半导体薄膜，以形成其中非金属元素或非金属元素的离子已经被加入到所述结晶半导体薄膜的区域的过程；以及
对所述结晶半导体薄膜进行第二热处理，以便将所述金属吸杂到已经加入了所述非金属元素或所述非金属元素的离子的区域的过程，
其中表面平行于所述结晶半导体薄膜表面的所述小岛状绝缘膜的形状是具有n(n＞20)个顶点的多角形，也是具有m(m＞8)个其中每个的内角大于180度的顶点的多角形。
根据本发明，提供一种制造半导体器件的方法，它包含下列步骤：
制作具有包含硅作为主要成分的非晶结构的半导体薄膜的过程；
将金属加入到所述具有非晶结构的半导体薄膜的步骤；
利用第一热处理，将所述具有非晶结构的半导体薄膜转变成包含硅作为主要成分的结晶半导体薄膜的过程；
形成小岛状绝缘膜的过程；
以所述小岛状绝缘膜作为掩模，将氩加入到所述结晶半导体薄膜，以形成其中所述氩已经被加入到所述结晶半导体薄膜的区域的过程；以及
对所述结晶半导体薄膜进行第二热处理，以便对已经加入了氩的区域吸杂所述金属。
附图的简要描述
图1是示意图，示出了本发明的半导体薄膜的晶化和吸杂。
图2是示意图，示出了本发明吸杂过程中形成的半导体薄膜和氧化硅膜的小岛状结构。
图3是示意图，示出了本发明吸杂过程中形成的半导体薄膜和氧化硅膜的小岛状结构。
图4是剖面图，示出了象素TFT和驱动电路TFT的制造方法的各个步骤。
图5是剖面图，示出了象素TFT和驱动电路TFT的制造方法的各个步骤。
图6是剖面图，示出了象素TFT和驱动电路TFT的制造方法的各个步骤。
图7是剖面图，示出了象素TFT和驱动电路TFT的制造方法的各个步骤。
图8是俯视图，示出了驱动电路TFT和象素TFT的结构。
图9是剖面图，示出了驱动电路TFT和象素TFT的结构。
图10是剖面图，示出了象素TFT和驱动电路TFT的制造方法的各个步骤。
图11是剖面图，示出了象素TFT和驱动电路TFT的制造方法的各个步骤。
图12是剖面图，示出了有源矩阵液晶显示器件的制造方法的各个步骤。
图13是剖面图，示出了有源矩阵液晶显示器件的结构。
图14是俯视图，解释了液晶显示器件的输入端子、布线、电路、间隔、以及密封剂的安排。
图15是斜视图，解释了液晶显示器件的结构。
图16是俯视图，示出了象素部分的一个象素。
图17是EL显示器件的俯视图和剖面图。
图18是剖面图，示出了EL显示器件的一个象素部分。
图19是俯视图和电路图，示出了EL显示器件的一个象素部分。
图20是EL显示器件的一个象素部分的电路图的例子。
图21是示意图，示出了半导体器件的例子。
图22是示意图，示出了半导体器件的例子。
图23是示意图，示出了投影仪的例子。
图24是图解表示，示出了完成吸杂之后通过FPM工艺观察到的腐蚀坑密度。
图25是示意图，示出了完成吸杂之后通过FPM工艺观察到的腐蚀坑密度。
本发明的最佳实施模式
利用LPCVD装置，在石英衬底10101上淀积厚度约为50nm的非晶硅膜(α-Si膜)10102。
然后利用甩涂方法将乙酸镍溶液10103滴于其上。乙酸镍溶液的Ni浓度约为10ppm重量比。在滴落乙酸镍溶液之前，需要用紫外光在氧气氛等中形成超薄的氧化硅膜(SiO2膜)，以便使乙酸镍溶液容易浸润在α-Si膜上。
至于加入镍之类金属的方法，除了从固相进行加入的方法之外，已知有利用离子注入系统的方法、利用蒸发在α-Si膜上淀积金属的方法等。
在氮气气氛中，于600℃下，对石英衬底(具有α-si膜)进行几个小时或更长时间的加热。已经证实，借助于加入镍元素，整个α-Si膜在比不加入镍的情况短得多的时间内被固相晶化。作为固相晶化的结果，就得到了多晶硅膜。本发明人则证实镍与α-Si膜中何时产生初始核以及整个α-Si膜何时被晶化有关。
α-Si膜的晶化借助于将催化金属加入其中而得到促进的现象，经常被报道为金属诱导的横向晶化(MILC)。诸如镍(Ni)、钴(Co)、钯(Pd)、铂(Pt)或铜(Cu)之类的过渡族金属元素则是所知的催化金属。本发明的发明人在实验中已经发现镍元素显示出优异的催化金属性质。
如通常众所周知的那样，诸如Ni的金属若出现在结晶硅中，则形成深能级，对元件的电学特性或可靠性有不良的影响。因此，需要从制作元件和用作元件的区域(元件的有源区)清除Ni之类的金属。已经借助于催化金属而被晶化的多晶硅膜也担心由于催化金属而对元件特性有不良影响。
因此，需要从元件有源区将Ni元素之类的金属清除到不影响电学性质的程度。从结晶硅的元件有源区清除Ni元素之类的金属，通常被称为吸杂。
厚度约为150nm的氧化硅膜被淀积在多晶硅膜上。此氧化硅膜是LTO(低温氧化物)膜。除了氧化硅膜之外，氮化硅膜等也可以被用作绝缘膜，并利用PCVD装置、LPCVD装置、溅射系统等来实现其淀积方法。
利用光刻和腐蚀方法将淀积的多晶硅膜精细图形化成小岛状形状10104。
然后考虑当上述小岛状结构被平行于多晶硅膜表面10203的表面10202切割时得到的剖面形状10208。本发明的主要结构是剖面形状是具有n(n＞20)个顶点的多角形和具有m(m＞8)个顶点的多角形，其中这些顶点的内角等于或大于180度。在实施方案1中，参照Koch曲线，具有小岛状形状的剖面形状被做成图2B所示的形状。Koch曲线是分形几何图形中的著名曲线。
利用等离子体掺杂装置，以氧化硅膜的小岛状结构作为掩模，将磷(P)离子加入到多晶硅膜(参照图1B)。然后在10kV的加速电压下，以每平方厘米1×1015原子的剂量将磷离子加入其中。此处，考虑到氧化硅的厚度，加速电压和离子剂量应该被选择成使磷离子不穿透氧化硅膜的小岛状结构10104。除了磷(P)之外，B、Si、He、As、Ne、Ar、Kr、Xe等也被认为能够吸杂。这些元素中的每一种都是能够借助于离子注入和后续热处理而将损伤引入到多晶硅膜中且比被吸除的金属更难以扩散，或非活性的，因而不影响元件特性的元素。
等离子体掺杂系统与用于LSI制造中的离子注入系统的不同之处是它不配备注入离子时用来进行质量分离的机构。为此，等离子体掺杂系统在剂量和掺杂深度的控制精度方面劣于离子注入系统。但由于等离子体掺杂系统能够有效地进行大面积掺杂，故常常被用于TFT制造中。
在完成磷(P)离子注入之后，在氮气气氛中，于600℃下执行大约5小时热处理，以便在多晶硅膜中已经加入了磷(P)的区域10106和10109中吸除被用作晶化过程中的催化金属的镍。本发明人证实，在磷(P)已经被加入其中之后，显示出明显的吸杂效应。在等于或高于400℃和等于或低于1000℃的温度下，执行吸杂过程中的热处理。
氧化硅膜的小岛状结构的形状被做成上述复杂的多角形10208的理由是为了增大多晶硅膜中加入了磷(P)的区域与未加入磷的区域彼此接触的表面10108的面积。形成复杂的多角形是为了借助于增大磷加入的区域与磷未加入的区域之间的接触面积而提高吸杂效率或作用，以便促进金属的扩散现象。
执行吸杂，以便将元件有源区中要被吸杂的金属的浓度降低到不影响元件特性的程度。
在完成α-Si膜的固相晶化和吸杂之后，执行TFT阵列衬底的通常制造。进一步制造液晶器件或有机EL器件。
[实施方案1]
在实施方案1中，示出了显示器件的制造工艺，并根据图4-6的工艺来详细地解释同时制造象素区的象素TFT和存储电容器以及排列在显示区域外围的驱动电路TFT的方法。
在图4A中，除了诸如钡硼硅酸盐玻璃或铝硼硅酸盐玻璃，典型为Corning#7059玻璃和#1737玻璃之类的玻璃衬底之外，诸如聚乙烯对苯二酸盐(PET)、聚萘二甲酸乙二醇酯(polyethylenenaphthalate)(PEN)、聚醚砜(PES)等之类的不具有光学各向异性的塑料衬底，也能够被用作衬底101。当采用玻璃衬底时，衬底可以预先在低于玻璃应变点大约10-20℃的温度下被热处理。在衬底101的表面上制作诸如氧化硅膜、氮化硅膜、或氮氧化硅膜之类的绝缘膜组成的其上要制作TFT的基底膜102，以便防止杂质从衬底101扩散。例如，利用等离子体CVD方法，从SiH4、NH3、以及N2O制作厚度为10-200nm(最好是50-100nm)的氮氧化硅膜102a，并相似地从SiH4和N2O制作厚度为50-200nm(最好是100-150nm)的氢化氮氧化硅膜102b使之成为叠层。
利用平行板型等离子体CVD方法，制作氮氧化硅膜。借助于将10sccm的SiH4、100sccm的NH3、以及20sccm的N2O引入到反应工作室中，在衬底温度为325℃、反应压力为40Pa、放电功率密度为每平方厘米0.41W、以及放电频率为60MHz的条件下，制作氮氧化硅膜102a。另一方面，借助于将5sccm的SiH4、120sccm的N2O、以及125sccm的H2引入到反应工作室中，在衬底温度为400℃、反应压力为20Pa、放电功率密度为每平方厘米0.41W、以及放电频率为60MHz的条件下，制作氮氧化硅膜102b。只要改变衬底温度和转换反应气体，就能够连续地制作这些膜。
上述条件下制作的氮氧化硅膜102a具有每立方厘米9.28×1022的密度，在包含7.13％氢氟酸铵(NH4HF2)和15.4％的氟酸铵(NH4F)的混合溶液(Stella Chemifa公司的产品“LAL500”)中具有约为63nm/min的低腐蚀速率，且此膜致密而坚硬。当这种膜被用作基底膜时，能够有效地防止碱金属元素从玻璃衬底扩散进入其上形成的半导体膜中。
接着，用诸如等离子体CVD或溅射之类的熟知的方法，制作厚度为25-80nm(最好是30-60nm)的具有非晶结构的半导体膜103a。例如，用等离子体CVD方法，制作厚度为55nm的非晶硅膜。具有这种非晶结构的半导体膜包括非晶半导体膜和微晶半导体膜，也可以使用具有非晶结构的化合物半导体膜，例如非晶硅锗膜。有可能连续地形成基底膜102和非晶半导体膜103a。例如，如上所述，在用CVD方法连续地制作氮氧化硅膜102a和氢化氮氧化硅膜102b之后，借助于将反应气体从SiH4、N2O、H2转换到SiH4和H2，或转换到只有SiH4，而不使膜暴露于外界气氛，就能够连续地进行膜的制作。结果，能够防止氢化氮氧化硅膜102b表面的沾污，并能够减小待要制造的TFT的特性的变化和阈值电压的起伏。
以相同于本说明书实施方案模式1的方法，执行采用金属催化剂的晶化和金属的吸除。用湿法腐蚀方法清除被用于吸杂的小岛状氧化硅膜。
然后，如图4C所示，利用采用光掩模1(PM1)的光刻方法，在结晶半导体膜103b上形成抗蚀剂图形。用干法腐蚀方法将结晶半导体膜分成小岛状形状，从而形成小岛状半导体膜104-108。CF4和O2的混合气体被用于干法腐蚀。然后用等离子体CVD或溅射方法，从厚度为50-100nm的氧化硅膜形成掩模层194。
可以将浓度约为每立方厘米1×1016-5×1017原子的提供p型的杂质元素加入到这种状态的小岛状半导体膜的整个表面，以便控制TFT的阈值电压(Vth)。周期表的XIII族元素，例如硼(B)、铝(Al)或镓(Ga)是熟知的提供p型半导体的杂质元素。离子注入或离子掺杂是熟知的引入这些元素的方法，且离子掺杂适合于处理大面积的衬底。根据此离子掺杂方法，双硼烷(B2H6)被用作源气体来加入硼(B)。但这种杂质元素的注入不总是必须的而可以略去，这是能够被用来使特别是n沟道TFT的阈值电压保持在预定范围内的方法。
为了形成驱动电路的n沟道TFT的LDD区，提供n型的杂质元素被选择性地掺入到小岛状半导体膜105和107。为此而预先形成抗蚀剂掩模195a-195e。采用磷(P)或砷(As)作为提供n型的杂质元素是恰当的。采用磷烷(PH3)的离子掺杂方法，此处被用来掺磷(P)。这样形成的杂质区是低浓度n型杂质区196和197，其中磷(P)的浓度范围可以是每立方厘米2×1016-5×1019原子。注意，在整个本说明书中，包含在此处形成的杂质区196和197中的提供n型的杂质元素的浓度，由(n-)表示。此外，杂质区198是用来形成象素矩阵电路的存储电容器的半导体膜，这一区域也被相同浓度的磷(P)掺杂。(见图4D)
然后，执行激活掺杂的杂质元素的步骤。可以采用实施方案模式7所述的使用激光的热处理方法来执行激活。热处理条件的例子如下：激光脉冲振荡频率为1kHz，而激光能量密度为每平方厘米100-300mJ(典型为每平方厘米150-250mJ)。然后，线性束被辐照到衬底的整个表面，此时线性束的重叠率为80-99％(最好是95-99％)。
用等离子体CVD或溅射方法，从厚度为40-150nm的包含硅的绝缘膜，形成栅绝缘膜109。例如，从厚度为120nm的氮氧化硅膜形成栅绝缘膜是恰当的。此外，由都掺有O2的SiH4和N2O制成的氮氧化硅膜由于固定的电荷密度已经被减小而成为一种有利的材料。栅绝缘膜当然不局限于这种氮氧化硅膜。也可以采用其它包含硅的绝缘膜的单层或叠层。(见图4E)
然后，如图4E所示，制作用来在栅绝缘膜109上形成栅电极的抗热导电层。抗热导电层可以被制作成单层，如有需要，也可以具有由多个层例如二层或三层组成的叠层结构。利用这种抗热导电材料，例如由导电的金属氮化物膜形成的导电层(A)110和由金属膜形成的导电层(B)111的叠层结构，是恰当的。导电层(B)111可以由选自由钽(Ta)、钛(Ti)、钼(Mo)、钨(W)组成的组中的元素，或以上述元素作为其主要组分的合金，或上述元素组合而成的合金膜(典型为Mo-W合金膜和Mo-Ta合金膜)形成。导电层(A)110由诸如氮化钽(TaN)、氮化钨(WN)、氮化钛(TiN)、以及氮化钼(MoN)之类的元素形成。此外，硅化钨、硅化钛、以及硅化钼也可以用来形成导电层(A)110。为了降低导电层(B)111的电阻，降低其中包含的杂质元素的浓度是有利的，确切地说，希望的氧浓度为30ppm或更低。例如，当钨(W)的氧浓度为30ppm或更低时，能够实现20微欧姆厘米或更低的电阻率。
形成厚度为10-50nm(最好是20-30nm)的导电层(A)110和厚度为200-400nm(最好是250-350nm)的导电层(B)111是恰当的。在采用W作为栅电极的情况下，用溅射方法，以W作为靶，引入氩气(Ar)和氮气(N2)，制作了厚度为50nm的由氮化钨(WN)组成的导电层(A)111和厚度为250nm的由W组成的导电层(B)110。作为另一种方法，也可以用使用六氟化钨(WF6)的热CVD方法来形成W膜。无论在哪种情况下，必须降低用作栅电极的W膜的电阻，所希望的W膜电阻率为20微欧姆厘米或更低。在W膜中生长更大的晶粒能够降低电阻率。但当诸如氧的杂质元素大量存在于W膜中时，晶化受到阻碍，W膜的电阻率变高。因此，纯度为99.9999％的W靶被用于溅射情况，并必须充分考虑防止淀积膜的过程中杂质从气相混入到膜中。从而能够实现9-20微欧姆厘米的电阻率。
相反，对于采用TaN膜作为导电层(A)110和采用Ta膜作为导电层(B)111的情况，同样能够用溅射方法制作二者。利用氩气和氮气的混合气体作为溅射气体，以Ta作为靶，制作TaN膜，而仅仅利用氩气作为Ta膜的溅射气体。而且，可以借助于将适当数量的Xe或Kr加入到这些膜的溅射气体中，可以减轻待要形成的膜的内应力，从而防止膜发生剥离。α相Ta膜的电阻率约为20微欧姆厘米，因此能够被用作栅电极。与此相反，β相Ta膜的电阻率约为180微欧姆厘米，因此不适合于用作栅电极。由于TaN膜的晶体结构接近α相，故借助于在TaN膜上形成Ta膜，能够容易地获得α相Ta膜。虽然在图中未示出，但可以在导电层(A)110下方形成厚度为2-20nm的掺磷(P)的硅膜。藉此能够改善形成在硅膜上的导电膜的粘合性并避免被氧化，还防止了包含在导电层(A)110或导电层(B)111中的极少量碱金属元素扩散进入到栅绝缘膜109中。尽管如此，导电层(B)111最好被制作成电阻率在10-50微欧姆厘米的范围内。
接着，利用光掩模2(PM2)，用光刻技术形成抗蚀剂掩模112-117。然后一起腐蚀导电层(A)110和导电层(B)111，以便形成栅电极118-122以及电容器布线123。栅电极118-122以及电容器布线123由导电层(A)组成的层118a-122a以及导电层(B)组成的层118b-122b集成制作。(见图5A)
腐蚀导电层(A)和导电层(B)的方法可以由操作人员适当地选择。如上所述，若导电层由以W作为主要成分的材料组成，则希望用采用高密度等离子体的干法腐蚀方法来实现稳定而精确的腐蚀。作为一种获得高密度等离子体的方法，采用ICP(感应耦合等离子体)腐蚀装置是恰当的。在采用ICP腐蚀装置的W腐蚀方法中，CF4和Cl2二种气体被引入到反应工作室中作为腐蚀气体，压力被设定为0.5-1.5Pa(最好是1Pa)，并将200-1000W的高频电功率(13.56MHz)施加到感应耦合部分。此时，20W高频电功率被施加到其中安置衬底的平台。由于自偏压的负电位充电，故正离子被加速，从而执行各向异性腐蚀。利用ICP腐蚀装置，即使在诸如W之类的硬金属膜中，也能够达到每秒2-5nm的腐蚀速度。为了执行腐蚀而不留下任何残留物，可以增加大约10-20％的腐蚀时间，以便进行过腐蚀。但此时必须注意对基底的腐蚀选择比。例如，被氧化的氮化硅膜(栅绝缘膜109)对W膜的选择比为2.5-3。由于这一过腐蚀处理，被氧化的氮化硅膜的暴露表面被腐蚀大约20-50nm，明显地减薄了此膜。
接着执行掺入提供n型的杂质元素的步骤(n--掺杂步骤)，以便在象素TFT的n沟道TFT中形成LDD区。用栅电极118-122作为掩模，利用离子掺杂方法，以自对准方式掺入提供n型的杂质元素。作为提供n型的杂质元素的磷(P)的浓度被掺杂到浓度为每立方厘米1×1016-5×1019原子。于是如图5B所示，在小岛状半导体膜中就形成低浓度n型杂质区124-129。
然后，执行形成高浓度n型杂质区以便用作n沟道TFT中的源区或漏区的步骤(n+掺杂步骤)。首先，利用光掩模3(PM3)形成抗蚀剂掩模130-134，然后掺入提供n型的杂质元素，从而形成高浓度n型杂质区135-140。磷(P)被用作提供n型的杂质元素。执行采用磷烷(PH3)的离子掺杂，使磷的浓度为每立方厘米1×1020-1×1021原子。(图5C)
接着，在形成p沟道TFT的小岛状半导体膜104和106中，形成作为源区和漏区的高浓度p型杂质区144和145。用栅电极118和120作为掩模，掺入提供p型的杂质元素，从而以自对准方式形成高浓度p型杂质区。此时，形成n沟道TFT的小岛状半导体膜105、107、108覆盖着用光掩模4(PM4)形成的抗蚀剂掩模141-143的整个表面。利用离子掺杂方法，用双硼烷(B2H6)形成高浓度p型杂质区144和145。此区中的硼(B)浓度被设定为每立方厘米3×1020-3×1021原子。(见图5D)
在前面的步骤中，磷已经被掺入到高浓度p型杂质区144和145中。因此，高浓度p型杂质区144a和145a的浓度为每立方厘米1×1020-1×1021原子，而高浓度p型杂质区144b和145b的浓度为每立方厘米1×1016-5×1019原子。借助于在此步骤中掺入1.5-3倍于磷的浓度的硼(B)，作为p沟道TFT的源区和漏区是没有问题的。
然后，如图6A所示，在栅电极和栅绝缘膜上面形成保护性绝缘膜146。保护性绝缘膜可以包含氧化硅膜、氮氧化硅膜、氮化硅膜、或这些膜组合而成的叠层膜。无论在哪种情况下，保护性绝缘膜146都由无机绝缘材料组成。保护性绝缘膜146的厚度为100-200nm。当采用氧化硅膜时，可以用等离子体CVD方法，将原硅酸四乙酯(TEOS)与O2混合，并设定反应压力为40Pa，衬底温度为300-400℃，在每平方厘米0.5-0.8W的高频(13.56MHz)电功率下放电，来形成此膜。当采用氮氧化硅膜时，可以用等离子体CVD方法从SiH4、N2O、和NH3形成氮氧化硅膜，或用等离子体CVD方法从SiH4和N2O形成氮氧化硅膜。此时的淀积条件是：反应压力为20-200Pa，衬底温度为300-400℃，高频(60MHz)电功率为每平方厘米0.1-1.0W。也可以采用由SiH4、N2O、和H2形成的氢化氮氧化硅膜。同样可以用等离子体CVD方法从SiH4和NH3形成氮化硅膜。
然后，进行激活以各自浓度加入的提供n型或p型的杂质元素的步骤。此步骤利用炉子退火的热退火方法进行。此外，可以采用激光热退火方法来激活杂质元素。此时的热退火条件与上述相同。在采用热退火的情况下，是在包含浓度为1ppm或更低，最好是0.1ppm或更低的氧的氮气气氛中，于400-700℃下，典型为500-600℃下进行的。在本实施方案中，在550℃下进行4小时热处理。当抗热温度低的塑料衬底被用作衬底101时，最好采用本发明的使用激光的热处理方法(图6B)。
在热处理之后，在包含3-100％的氢的气氛中，于300-450℃下，进行1-12小时的另一个热处理，以便使小岛状半导体膜氢化。这一工艺步骤是用热激发的氢来终止小岛状半导体膜中每立方厘米1016-1018的悬挂键。等离子体氢化(利用等离子体激发的氢)可以被用作另一种氢化方法。
在组合本发明的采用激光的热处理方法与等离子体氢化处理的情况下，可以采用具有图3所示结构的装置。具体地说，在处理工作室818中执行采用激光的热处理，然后通过传送装置820将衬底移到处理工作室816以执行等离子体氢化。借助于将氢气或氨气引入到处理工作室816中，能够促进等离子体氢化。以这种方式，衬底被保持在装置内部被连续地处理而不被暴露于空气，从而防止了衬底表面的沾污并改进了产率。
接着，制作平均厚度为1.0-2.0μm的由有机绝缘材料组成的层间绝缘膜147。有机树脂材料的例子包括聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、BCB(苯并环丁烯)等。当涂敷到衬底之后被热聚合的这种类型的聚酰亚胺被采用时，此材料在清洁的炉子中于300℃下被烘焙。当采用丙烯酸时，二个组分类型被采用。在主要试剂和固化剂被混合之后，用甩涂机将混合物涂敷到衬底的整个表面。然后用电炉在80℃下进行60秒钟预热，然后在清洁的炉子中于250℃下进行60分钟烘焙。
借助于形成由有机绝缘材料组成的层间绝缘膜，其表面能够被满意地整平。有机树脂材料通常具有低的介电常数，从而能够减小寄生电容。但由于它们是吸湿的，故不适合于用作保护膜。因此，有机树脂材料必须与如本实施方案那样制作成保护绝缘膜146的氧化硅膜、氮氧化硅膜、或氮化硅膜组合使用。
然后，利用光掩模5(PM5)，制作具有规定图形的抗蚀剂掩模，并形成达及各个小岛状半导体膜的源区或漏区的接触孔。用干法腐蚀方法来形成接触孔。在此情况下，CF4、O2和He的混合气体被用作腐蚀气体，以便首先腐蚀由有机树脂材料组成的层间绝缘膜。然后用CF4和O2的腐蚀气体腐蚀保护性绝缘膜146。借助于将腐蚀气体进一步转换成CHF3以改善对小岛状半导体膜的选择比，栅绝缘膜被腐蚀，从而能够满意地形成接触孔。
用溅射或真空淀积方法，形成导电金属膜。然后利用光掩模6(PM6)形成抗蚀剂掩模图形。用腐蚀方法形成源布线148-152以及漏布线153-157。此处，漏布线157用作象素电极。图中未示出，在本实施方案中，此电极由厚度为50-150nm的Ti膜制成，与形成小岛状半导体膜中的源区和漏区的半导体膜形成接触，并与Ti膜重叠制作厚度为300-400nm的铝(Al)，以形成此布线。
当在这种状态下进行氢化处理时，能够得到有利于改善TFT性能的结果。例如，最好在包含3-100％的氢的气氛中，于300-450℃下进行1-12小时的热处理。利用等离子体氢化方法能够得到相似的效果。这一热处理能够使存在于保护性绝缘膜146和基底膜102中的氢扩散到小岛状半导体膜104-108中，并能够使这些膜氢化。无论在哪种情况下，最好将小岛状半导体膜104-108中的缺陷密度降低到每立方厘米1016或以下，且为此目的，可以加入数量约0.01-约0.1原子百分比的氢(图6C)。
于是，能够用7种光掩模来完成在同一个衬底上具有驱动电路的TFT和象素区的象素TFT的衬底。第一p沟道TFT 200、第一n沟道TFT 201、第二p沟道TFT 202、以及第二n沟道TFT 203，被制作在驱动电路中。象素TFT 204和存储电容器205，被制作在象素区中。在本说明书中，为了方便起见，这种衬底被称为有源矩阵衬底。
驱动电路中的第一p沟道TFT 200具有单漏结构，在小岛状半导体膜104中具有：沟道形成区206；以及各包含高浓度p型杂质区的源区207a和207b以及漏区208a和208b。第一n沟道TFT 201在小岛状半导体膜105中具有：沟道形成区209；与栅电极119重叠的LDD区210；以及源区212和漏区211。重叠栅电极119的LDD在此处被称为Lov，且此区沿沟道长度方向的长度为0.5-3.0μm，最好是1.0-2.0μm。由于n-沟道TFT中LDD区的长度以这种方式被确定，故能够降低漏区附近产生的高电场，并能够防止热载流子和TFT的退化。驱动电路中的第二p沟道TFT 202同样具有单漏结构，包括小岛状半导体膜106中的沟道形成区213、包含高浓度p型杂质区的源区214a和214b以及漏区215a和215b。沟道形成区216、部分地重叠栅电极121的LDD区217和218、以及源区220和漏区219，被形成在第二n沟道TFT 203的小岛状半导体膜107中。重叠此TFT栅电极的Lov的长度也被设定为0.5-3.0μm，最好是1.0-2.0μm。而且，不重叠栅电极的LDD区被称为Loff区，其沿沟道长度方向的长度为0.5-4.0μm，最好是1.0-2.0μm。象素TFT 204在小岛状半导体膜108中具有沟道形成区221-222、LDD区223-225、以及源区或漏区226-228。LDD区(Loff)沿沟道长度方向的长度为0.5-4.0μm，最好是1.5-2.5μm。而且，存储电容器205包含电容器布线123、由相同于栅绝缘膜的材料组成的绝缘膜、以及连接到象素TFT 204的漏区228的半导体膜229。在图6C中，象素TFT 204被示为具有双栅结构。但也可以具有单栅结构或具有多个栅电极的多栅结构。
图16示出了俯视图，说明了对应于象素区中一个象素的基本上整个区域。图6C所示的象素区的剖面图是沿图16中A-A’线取得的。象素TFT 204的栅电极122通过栅绝缘膜(未示出)跨过下方的小岛状半导体膜108。而且，栅电极122不通过接触孔而接触由小岛状半导体膜108外面的诸如Al、Cu之类形成的低阻导电材料制成的栅布线900。虽然未示出，但在小岛状半导体膜108中，提供了源区、漏区、和LDD区。此外，参考号256表示源布线152与源区226之间的接触部分，而257表示漏布线157与漏区228之间的接触部分。存储电容器205被制作在从象素TFT 204的漏区228延伸的半导体膜229通过栅绝缘膜重叠电容器布线123的区域中。在上述结构中，没有用来控制价电子的杂质元素被加入到半导体膜229中。
上述结构使得各个TFT的结构能够根据象素TFT和驱动电路所要求的指标而被优化，还使得半导体器件的工作性能和可靠性能够得以改善。而且，借助于用具有抗热能力的导电材料来形成栅电极，能够容易地执行LDD区或源/漏区的激活。为了制造其上提供TFT的有源矩阵衬底，本发明的采用激光的热处理方法和激光器件被采用，从而能够制造特性良好的TFT，并能够改进产率。利用这种有源矩阵衬底，能够制造液晶显示器件和EL显示器件。
[实施方案2]
在实施方案1中，示出了采用诸如W和Ta之类的抗热导电材料作为TFT栅电极材料的例子。采用这些材料的理由是由于必须在制作栅电极之后借助于400-700℃下的热退火来激活被掺入到半导体膜中的杂质元素以达到控制价电子的目的，防止电迁移并改善抗腐蚀性等各种因素。但这种抗热导电材料具有大约10欧姆的薄层电阻率，因而不总是适合于屏幕尺寸为4英寸或更大的液晶显示器件或EL显示器件。这是因为，若待要连接到栅电极的栅布线由相同的材料制成，则衬底上的引线长度不可避免地变长。于是无法忽略布线电阻引起的时间延迟问题。
例如，当象素密度为VGA时，制作480个栅布线和640个源布线，而在XGA情况下制作768个栅布线和1024个源布线。对于13英寸对角线长度的情况，显示区的屏幕尺寸成为340mm，而对于18英寸情况，屏幕尺寸成为460mm。在本实施方案中，作为一种实现这种液晶显示器件的方法，将利用图7来解释由诸如Al和铜(Cu)之类的低阻导电材料制作栅布线的方法。
首先，相似于实施方案1，执行图4A-5D的各个步骤。然后对被掺入到各个小岛状半导体膜中的杂质元素执行激活步骤，以便控制价电子。采用激光的热处理方法最适合于激活处理。而且，在包含3-100％的氢的气氛中，于300-450℃下进行1-12小时热处理，以便使小岛状半导体膜氢化。此工艺步骤由于热激发的氢而终止了半导体膜的悬挂键。等离子体氢化(利用等离子体激发的氢)可以被用作另一种氢化方法。(图7A)
在完成激活和氢化之后，由低阻导电材料形成栅布线。低阻导电材料由包含铝(Al)或铜(Cu)作为主要成分的导电层(D)组成。例如，在整个表面上制作包含0.1-2％重量比的钛(Ti)的铝膜作为导电层(D)(未示出)。导电层(D)145可以被制作成厚度为200-400nm(最好是250-350nm)。然后，用光掩模形成预定的抗蚀剂图形，腐蚀导电层以形成栅布线163和164以及电容器布线165。用使用磷酸基腐蚀溶液的湿法腐蚀方法清除导电层(D)，能够形成栅布线，同时保持对基底的选择性。制作保护性绝缘膜146。(见图7B)
然后，相似于实施方案1，借助于形成由有机绝缘材料组成的层间绝缘膜147、源布线148-151和167、以及漏布线153-156和168，就能够完成有源矩阵衬底。图8A和8B示出了此时的俯视图，沿图8A中B-B’线和图8B中C-C’线的剖面图，分别对应于图7C中的A-A’和C-C’剖面。虽然栅绝缘膜、保护性绝缘膜、以及层间绝缘膜从图8A和8B被略去了，但图中未示出的小岛状半导体膜104、105、和108的源区和漏区通过接触孔被连接到源布线148、149和167以及漏布线153、154和168。而且，沿图8A的D-D’线和8B的E-E’线的剖面，分别被示于图9A和9B中。栅布线163被制作成重叠栅电极118和119，而栅布线164被制作成重叠小岛状半导体膜104、105和108外面的栅电极122。于是，导电层(C)与导电层(D)就处于紧密的电接触中。借助于以这种方式由低阻导电材料形成栅布线，能够充分降低电阻。因此，本发明能够被应用于象素区(屏幕尺寸)为4英寸或以上的液晶显示器件或EL显示器件。
[实施方案3]
实施方案1中制造的有源矩阵衬底可原封不动地应用于反射型液晶显示器件。另一方面，在被应用于透射型液晶显示器件的情况下，制作提供在显示区各个象素中的具有透明电极的象素电极是恰当的。在实施方案3中，参照图10来解释对应于透射型液晶显示器件的有源矩阵衬底的制造方法。
以相同于实施方案1的方式制造有源矩阵衬底。在图11A中，用溅射或真空蒸发方法形成导电金属膜，以便形成源布线和漏布线。形成厚度为50-150nm的Ti膜，然后在小岛状半导体膜中形成与构成源区或漏区的半导体膜的接触。接着，厚度为300-400nm的铝(Al)膜被制作成重叠在Ti膜上。再形成厚度为100-200nm的Ti膜或氮化钛(TiN)膜，从而形成三层结构。然后在整个表面上制作透明导电膜。利用光掩模，借助于图形化处理和腐蚀处理来制作象素电极171。象素电极171被制作在层间绝缘膜147上，并保留一部分用以与象素TFT204的漏布线169重叠，以便形成连接结构。
图11B是一个例子，其中首先在层间绝缘膜147上形成透明导电膜，执行图形化处理和腐蚀处理以形成象素电极171，然后用重叠象素电极171的部分形成漏布线169。借助于形成厚度为50-150nm的Ti膜、在小岛状半导体膜中形成与构成源区或漏区的半导体膜的接触、然后形成厚度为300-400nm的重叠在Ti膜上的铝(Al)，提供了漏布线169。利用此结构，象素电极171仅仅与构成漏布线169的Ti膜接触。因此，完全能够防止透明导电膜材料与Al直接接触而发生反应。
诸如用溅射或真空蒸发方法制作的氧化铟(In2O3)或氧化铟/氧化锡合金(In2O3-SnO2即ITO)，可以被用作透明导电膜材料。这些材料的腐蚀处理用氢氟酸溶液来进行。但特别是ITO的腐蚀容易产生残留物。因此，为了改进腐蚀可操作性，可以采用氧化铟/氧化锌合金(In2O3-ZnO)。氧化铟/氧化锌合金具有优异的平坦而平滑的表面性质，还具有比ITO优异的热稳定性。因此，能够在与Al接触的漏布线169边沿表面处防止与Al发生侵蚀反应。同样，氧化锌(ZnO)也是一种适当的材料。为了进一步改进可见光的透射率和电导率，可以采用掺镓(Ga)的氧化锌(ZnO:Ga)。
以这种方式，能够完成对应于透射型液晶显示器件的有源矩阵衬底。虽然本实施方案所述的各个步骤相似于实施方案1的，但这种结构也能够被应用于实施方案2所示的有源矩阵衬底。
[实施方案4]
此处在实施方案4中，将解释用实施方案1制造的有源矩阵衬底来制造有源矩阵液晶显示器件的工艺。如图12A所示，首先在图6C状态下的有源矩阵衬底上，形成由柱状间隔组成的间隔。可以用喷涂几微米颗粒的方法来提供间隔。此处在本实施方案中采用借助于在衬底整个表面上形成树脂膜之后进行图形化来形成间隔的方法。这种间隔的材料不受限制。例如，采用JSR产品NN700，在用甩涂机涂敷到衬底之后，用曝光和显影处理方法形成预定的图形。而且，借助于在清洁的炉子中于150-200℃下，对其进行固化。根据曝光和显影处理的条件，以这种方式制作的间隔的形状可以不同。柱状间隔173成为具有平坦顶部的柱状，由于在反衬底被键合到此衬底时，能够确保液晶显示平版的机械强度，故这是一种优选的形状。诸如圆锥形状或棱锥形状不特别局限于此。例如，当间隔为圆锥形状时，其具体测量如下：高度被设定为1.2-5μm，平均半径被设定为5-7μm，而平均半径与底部半径的比率被设定为1-1.5。此时的侧表面锥角为±15度或更小。
可以任意确定柱状间隔的安排，但最好在象素区中适当地形成与漏布线161(象素电极)的接触区235重叠的柱状间隔168，以便如图12A所示覆盖此重叠部分。在接触区235的平整度被破坏了的部分内，液晶无法平稳取向。因此，柱状间隔168被制作成以用于间隔的树脂填充接触区235，从而能够防止旋错等。
然后形成定向膜174。通常采用聚酰亚胺树脂作为液晶显示器件元件的定向膜。在制作定向膜之后，进行摩擦处理，致使各个液晶分子以某个固定的预倾斜角定向。执行摩擦处理，使沿摩擦方向离提供在象素区中的柱状间隔173的边沿部分2μm或更近的区域不被摩擦。而且，由于摩擦处理产生静电常常是个问题，故借助于形成形成在驱动电路TFT上的间隔172，能够得到保护TFT免受静电影响的作用。
光屏蔽膜176、透明导电膜177、以及定向膜178，被制作在反衬底175上。光屏蔽膜176由诸如Ti膜、Cr膜、和Al膜之类的膜制作成厚度为150-300nm。然后，用密封剂179将其上制作象素区和驱动电路的有源矩阵衬底与反衬底连接到一起。填充剂180被混合到密封剂179中，二个衬底被填充剂180以及间隔172和173以均匀的间距连接到一起。接着，将液晶材料606注入到二个衬底之间，并用密封剂(图中未示出)完全密封。已知的液晶材料可以被用作液晶材料。以这种方式，完成了图12B所示的有源矩阵型液晶显示器件。
图12示出了一个例子，其中的间隔172被制作在驱动电路TFT的整个表面上。但如图13所示，间隔可以被分成多个区段间隔172a-172e。被置于驱动电路形成部分的间隔，可以被制作成至少覆盖驱动电路的源布线和漏布线。根据这种构造，驱动电路的各个TFT被保护性绝缘膜146、层间绝缘膜147、以及间隔172或间隔172a-172e完全覆盖。
图14是其上制作间隔和密封材料的有源矩阵衬底的俯视图。此俯视图示出了象素区、驱动电路部分、间隔、以及密封剂之间的位置关系。扫描信号驱动电路185和图象信号驱动电路186在象素区188外围被排列成驱动电路。还可以增加诸如CPU和存储器之类的信号处理电路187。这些驱动电路被连接布线183连接到外部输入/输出端子182。在象素区188中，从扫描信号驱动电路185延伸的一组栅布线189和从图象信号驱动电路186延伸的一组源布线190，彼此相交成矩阵形式。为每个象素提供一个象素TFT 204和一个存储电容器205。
可以为所有的象素提供排列在象素区中的柱状间隔173，并可以为排列成矩阵形式的每几个或几十个象素提供。换言之，间隔数目对构成象素区的象素的数目的比例最好是20-100％。提供给驱动电路部分的间隔172、172’、172”可以被排列成覆盖驱动电路部分的整个表面，或可以被分成几个区段，与TFT的源布线和漏布线的位置匹配如图13所示。密封剂179被涂敷在衬底101上的象素区188、扫描信号驱动电路185、图象信号驱动电路186、以及其它信号处理电路187外侧，但在外部输入/输出端子182的内侧。
下面参照透视图15来解释这种有源矩阵液晶显示器件的构造。在图15中，有源矩阵衬底包含制作在剥离衬底101上的象素区188、扫描信号驱动电路185、图象信号驱动电路186、以及其它信号处理电路187。象素TFT 204和存储电容器205被提供给象素区188。排列在象素区外围的驱动电路包含作为基本电路的CMOS电路。扫描信号驱动电路185和图象信号驱动电路186被栅布线122和源布线152连接到象素TFT 204。柔性印刷电路(FPC)192被连接到外部输入端子182，并被用来输入图象信号等。他被连接布线183连接到各个驱动电路。未示出的遮挡膜和透明电极被排列在反衬底175上。
利用实施方案1-3所示的有源矩阵衬底，能够制造具有这种结构的液晶显示器件。当采用实施方案1和2中任何一个的有源矩阵衬底时，能够得到反射型液晶显示器件。当采用实施方案3所示的有源矩阵衬底时，能够得到透射型液晶显示器件。
[实施方案5]
在本实施方案中，将描述一个例子，其中利用根据实施方案1的有源矩阵衬底来制作由EL(电致发光)材料组成的自发光型显示板(以下描述为EL显示器件)。而且，此发光包括荧光发光和磷光发光二者。在本说明书中，电致发光包括二者中的一种或二者。图17A是采用本发明的EL显示板的俯视图。在图17A中，参考号10表示衬底，11表示象素部分，12表示源侧驱动电路，二13表示栅侧驱动电路。各个驱动电路通过布线14-16被连接到FPC 17，以便被连接到外部设备。
图17B示出了图17A的A-A’剖面结构。反衬底80被提供在象素部分的表面上，最好在驱动电路和象素部分表面上。反衬底80用密封剂19被固定到，其上形成TFT和EL材料发光层的有源矩阵衬底。密封剂19与填充剂混合(图中未示出)，二个衬底被填充剂以相等的间距固定在一起。而且，密封剂19的外侧以及FPC的顶部表面和外围部分的结构被密封剂81填充。硅酮树脂、环氧树脂、酚醛树脂、以及异丁烯橡胶，被用作密封剂材料。
有源矩阵衬底10和反衬底80被密封剂19原封不动地固定在一起，其间产生间距。填充剂83被填充到此间距中。填充剂83具有固定反衬底80的作用。PVC(聚氯乙烯)、环氧树脂、硅酮树脂、PVB(聚丁缩醛乙烯)、以及EVA(乙烯乙酸乙烯)，能够被用作填充剂83。发光层的抗水之类的潮气的性能差，容易退化，致使最好在填充剂83中混入诸如氧化钡之类的干燥剂，以便保持吸潮作用。而且，用氮化硅膜、氮氧化硅膜之类在发光层上形成钝化膜82，以防止被包含在填充剂83中的碱金属等侵蚀。
玻璃板、铝板、不锈钢板、FRP(玻璃纤维加固的塑料)、PVF(聚氟乙烯)膜、Mylar膜(DUPONT公司产品)、聚酯膜、以及丙烯酸膜，能够被用作反衬底80。其结构为几十微米厚的铝铂被夹在PVF膜与Mylar膜之间的薄层，被用来提高抗潮性。以这种方式，EL元件被完全密封，不被暴露于外界空气。
在图17B中，驱动电路的TFT 22(此处示出了由n沟道TFT和p沟道TFT组成的CMOS电路)以及象素部分TFT 23(此处仅仅示出了控制EL元件电流的TFT)，被制作在衬底10和基底膜21上。在这些TFT中，特别是n沟道TFT配备有本实施方案所示结构的LDD区，以便防止热载流子造成的开通电流值降低或Vth偏移和偏置应力引起的性能退化。
例如，图6C所示的p沟道TFT 200、202或n沟道TFT 201、203，可以被用作驱动电路的TFT 22。而且，图6B所示的象素TFT 204或具有相似结构的p沟道TFT，能够被用作象素部分的TFT 23。
为了用图6C或7C状态下的有源矩阵衬底制造EL显示器件，在源布线和漏布线上制作由树脂材料组成的层间绝缘膜(整平膜)26，并在其上制作电连接到象素部分TFT 23的漏的由透明导电膜组成的象素电极27。氧化铟和氧化锡的化合物(称为ITO)以及氧化铟和氧化锌的化合物，能够被用作透明导电膜。然后，在制作象素电极27之后，制作绝缘膜28，并在象素电极27上形成窗口部分。
接着，制作发光层29。发光层29可以具有包括由熟知EL材料组成的各个层(空穴注入层、空穴输运层、发光层、电子输运层、或电子注入层)的适当组合的叠层结构或单层结构。这种结构能够用熟知的技术得到。而且，EL材料的例子包括低分子量材料和聚合物材料。在采用低分子量材料的情况下，使用气相淀积方法。在采用聚合物材料的情况下，可以使用诸如甩涂、印制、以及喷墨之类的简单方法。
在本实施方案中，用气相淀积方法、喷墨方法或利用遮挡掩模的弥散方法来制作发光层。借助于制作能够在各个象素上发射不同波长的光发光层(红色发光层、绿色发光层、以及蓝色发光层)，就能够执行彩色显示。此外，可以采用彩色转换层(CCM)与彩色滤波器的组合或白色发光层与彩色滤波器的组合。不用说，也能够采用发射单色光的EL显示器件。
当制作发光层29时，在其上制作阴极30。尽可能清除存在于阴极30与发光层29之间界面处的潮气是可取的。于是要求在真空中连续地制作发光层29和阴极30，或在惰性气氛中制作发光层29，并在真空中制作阴极30而不使发光层29暴露于外界空气。在本实施方案中，采用多工作室系统的薄膜制作装置(组合工具系统)来使上述薄膜制作成为可能。
在本实施方案中，LiF(氟化锂)膜与Al(铝)膜的叠层结构被用作阴极30。更具体地说，用气相淀积方法在发光层29上制作厚度为1nm的LiF膜，并在其上制作厚度为300nm的Al膜。可以理解的是，可以采用是为熟知的负电极材料的MgAg电极。阴极30被连接到参考号31所示的区域中的布线16。布线16是用来将预定电压馈送到阴极30的电源线，并经由各向异性导电胶材料32被连接到FPC 17。在FPC17上进一步制作树脂层80，移提高此部分的粘合性。
为了将阴极30电连接到区域31中的布线16，要求在层间绝缘膜26和绝缘膜28中形成接触孔。可以在腐蚀层间绝缘膜26的过程中(制作象素电极的接触孔的过程中)，或在腐蚀绝缘膜28的过程中(在制作发光层之前的制作窗口部分的过程中)制作接触孔。而且，当绝缘膜28被腐蚀时，层间绝缘膜26也被一起腐蚀。在此情况下，若层间绝缘膜26和绝缘膜28由相同的树脂材料组成，则接触孔的形状能够被制作的很精细。
而且，布线16通过密封剂19与衬底10之间的间隙(此间隙被密封剂81填充)被电连接到FPC 17。此处虽然描述的是布线16，但其它的布线14和15也通过密封剂81之间的间隙被电连接到FPC 17。
图18示出了象素部分的更详细的剖面结构。图19A示出了其俯视图，而图19B示出了其电路图。在图18A中，根据与实施方案1的图6C所示的象素TFT 204的结构，在衬底2401上提供了开关TFT 2402。由于双栅结构，故有基本上二个TFT被串联连接以减小关断电流值的优点。在本实施方案中，TFT 2402具有双栅结构；但也可以具有三栅结构或带有更多的栅的多栅结构。
电流控制TFT2403采用由图6C所示的n沟道TFT201形成。此时，开关TFT 2402的漏布线35被布线36电连接到电流控制TFT的栅电极37。而且，布线38是电连接到开关TFT 2402的栅电极39a和39b的栅布线。
此时，电流控制TFT 2403具有本发明的结构是非常重要的。电流控制TFT用作控制流过EL元件的电流量的元件，致使电流控制TFT2403有可能由于流过其中的大量电流造成的热和热载流子而退化。因此，在电流控制TFT上提供与栅电极重叠的LDD区，从而防止TFT的退化，并提高工作稳定性。
而且，在本实施方案中，电流控制TFT 2403具有单栅结构。但也可以具有其中多个TFT被串联连接的多栅结构。而且，多个TFT也有可能被并联连接，以便将沟道形成区基本上分成多个部分，从而进行高效散热。这种结构对于防止热造成的退化是有效的。
如图19A所示，作为电流控制TFT 2403的栅电极37的布线，通过区域2404中的绝缘膜重叠于电流控制TFT 2403的漏布线40。在区域2404中形成电容器。电容器2404用来保持施加到电流控制TFT 2403栅上的电压。漏布线40被连接到电流馈线(电源线)2501，以便总是被馈以恒定的电压。
在开关TFT 2402和电流控制TFT 2403上提供第一钝化膜41，并在其上形成有树脂绝缘膜组成的整平膜42。用整平膜42来整平各个TFT造成的台阶差别是非常重要的。由于稍后要制作的EL层很薄，故台阶差别可能引起发光缺陷。于是希望整平台阶差别，以便在制作象素电极之前将EL层制作在平坦的表面上。
参考号43表示由高反射率导电膜组成的被电连接到电流控制TFT2403的漏的象素电极(EL元件的阴极)。诸如铝合金膜、铜合金膜、以及银合金膜之类的低阻导电膜或其叠层膜，最好能够被用作象素电极43。不用说，也可以采用其它导电膜的叠层结构。发光层44被制作在由绝缘膜(最好是树脂)组成的堤坝44a和44b形成的沟槽(相当于象素)中。此处仅仅示出了一个象素，但可以制作对应于每种颜色R(红色)、G(绿色)、和B(蓝色)的发光层。π共轭聚合物材料被用作发光层的有机EL材料。典型的聚合物材料包括聚对位亚苯乙烯(PPV)(polyparaphenylene vinylene)、聚乙烯咔唑(PVK)、以及聚荧烷(polyfluorene)。存在着各种类型的PPV有机EL材料。例如，可以采用论文H.Shenk，H.Becker，O.Gelsen，E.Kluge，W.Kreuder，and H.Spreitzer，Polymers for Light EmittingDiodes，Euro Display，Proceedings，1999，p.33-37以及日本专利公开No.10-92576所述的材料。
更具体地说，可以采用氰基聚亚苯基亚乙烯基(cyanopolyhenylene vinyene)作为红光发光层。可以采用聚亚苯基亚乙烯基作为绿光发光层。可以采用聚亚苯基亚乙烯基或聚烷亚苯基(polyalkyl phenylene)作为蓝光发光层。膜的厚度可以规定为30-150nm(最好是40-100nm)。上述有机EL材料仅仅是用作发光层的一些例子，本发明不局限于此。发光层、电荷输运层、或电荷注入层可以适当地组合形成EL层(用来发光和移动载流子)。例如，在本实施方案中，已经描述了聚合物材料被用于发光层的情况。但也可以采用低分子量有机EL材料。而且，诸如碳化硅的无机材料也能够被用于电荷输运层和电荷注入层。熟知的材料可以被用作这些有机EL材料和无机材料。
在本实施方案中，采用了具有叠层结构的发光层，其中由PEDOT(聚噻吩)或PANi(聚苯胺)组成的空穴注入层46被提供在发光层45上。由透明导电膜组成的阳极47被提供在空穴注入层46上。在本实施方案中，发光层45产生的光被照射到上表面(向着TFT上方)，致使阳极必须对光透明。氧化铟和氧化锡的化合物以及氧化铟和氧化锌的化合物能够被用作透明导电膜。在制作抗热性低的发光层和空穴注入层之后制作透明导电膜，致使最好采用能够在低温下形成的导电膜。
当制作阳极47时，就完成了自发光元件2405。EL元件2405涉及由象素电极(阴极)43、发光层45、空穴注入层46、以及阳极47组成的电容器。如图19A所示，象素电极43基本上对应于象素的整个面积。因此，整个象素用作EL元件。于是，能够执行光利用效率很高的图象显示。
在本实施方案中，在阳极47上进一步制作第二钝化膜48。最好采用氮化硅膜或氮氧化硅膜作为第二钝化膜48。第二钝化膜48的目的是防止EL元件被暴露于外部。亦即，钝化膜48保护有机EL材料，以免氧化造成的退化，并抑制气体从有机EL材料释放。因此，提高了EL显示器件的可靠性。
如上所述，本发明的EL显示板具有由图19所示结构的象素组成的象素部分，并包括关断电流值足够低的开关TFT和抗热载流子注入性能很强的电流控制TFT。于是得到了可靠性高并能够显示满意图象的EL显示板。
在本实施方案中，参照图18B来描述发光层结构被反转的情况。用图6B的p沟道TFT 200来形成电流控制TFT 2601。制造工艺参照实施方案1。在本实施方案中，透明导电膜被用作象素电极(阳极)50。具体地说，导电膜包含氧化铟和氧化锌的化合物。不用说，也可以采用由氧化铟和氧化锡组成的导电膜。
在制作由绝缘膜组成的堤坝51a和51b之后，用涂敷溶液的方法来制作由聚乙烯咔唑组成的发光层52。在发光层52上，制作由丙酮酸乙酰钾(potassium acetyl acetonate)(acacK)组成的电子注入层53和由铝合金组成的阴极54。在此情况下，阴极54用作钝化膜。这样就制作了EL元件2602。在本实施方案中，发光层53产生的光如箭头所示向着其上制作TFT的衬底发射。在本实施方案结构的情况下，电流控制TFT 2601最好由p沟道TFT组成。
借助于与实施方案1和2中的TFT结构进行适当的组合，能够实现本实施方案。而且，能够采用本实施方案的EL显示板作为实施方案8的电子设备的显示部分。
[实施方案6]
在本实施方案中，参照图20来描述采用结构不同于图19B所示电路图的象素的情况。参考号2701表示开关TFT2702的源布线，2703表示开关TFT 2702的栅布线，2704表示电流控制TFT，2705表示电容器，2706和2708表示电流源线，而2707表示EL元件。
图20A示出了二个象素共用电流源线2706的情况。更具体地说，二个象素被制作成相对于电流源线2706轴对称。在此情况下，能够减少电源线数目，致使象素部分能够具有更高的清晰度。
而且，图20B示出了电流源线2708和栅布线2703被平行提供的情况。在图20B中，虽然电流源线2708不重叠栅布线2703，但若二者被制作在不同的层上，则能够被提供成经由绝缘膜彼此重叠。在此情况下，电流源线2708和栅布线2703能够共用一个占据区，致使象素部分能够具有更高的清晰度。
而且，图20C示出了电流源线2708和栅布线2703以相同于图20B的方式被平行提供，且二个象素被制作成相对于电流源线2708轴对称的情况。还能够将电流源线2708提供成重叠栅布线2703中的一个。在此情况下，能够减少电源线的数目，致使象素部分能够具有更高的清晰度。在图20A和20B中，电容器2404被提供来保持施加到电流控制TFT 2403的栅的电压。但也可以省略电容器2404。
由于图18A所示的根据本发明的n沟道TFT被用作电流控制TFT2403，故电流控制TFT 2403具有提供成经由栅绝缘膜重叠栅电极的LDD区。在此重叠区域中，通常形成被称为栅电容器的寄生电容器。本实施方案的特征是，此寄生电容器被有意地用来代替电容器2404。寄生电容器的电容根据上述栅电极重叠LDD区的面积而变化。因此，此电容决定于包括在此区域中的LDD区的长度。同样，在图20A、20B和20C所示的结构中，也能够略去电容器2705。
借助于与实施方案1和2中的TFT结构进行适当的组合，能够实现本实施方案。而且，能够采用本实施方案的EL显示板作为实施方案8的电子设备的显示部分。
[实施方案7]
在本实施方案中，参照图21-23来描述组合有由本发明的TFT电路组成的有源矩阵液晶显示器件的半导体器件。
便携式信息终端(电子记事本、移动计算机、或蜂窝电话)、摄象机、静物照相机、个人计算机、电视等，可以被列举为这种半导体器件。其例子被示于图21和22。
图21A是一种蜂窝电话，它包括主体9001、声音输出部分9002、声音输入部分9003、显示器件9004、操作开关9005、以及天线9006。本发明能够被应用于声音输出部分9002、声音输入部分9003、以及具有有源矩阵衬底的显示器件9004。
图21B示出了一种摄象机，它包括主体9101、显示器件9102、声音输入单元9103、操作开关9104、电池9105、以及图象接收单元9106。本发明可应用于具有有源矩阵衬底的显示器件9102和图象接收单元9106。
图21C示出了一种移动计算机或便携式信息终端，它包括主体9201、照相机单元9202、图象接收单元9203、操作开关9204、以及显示器件9205。本发明能够被用于图象接收单元9203和具有有源矩阵衬底的显示器件9205。
图21D示出了一种头戴式显示器，它包括主体9301、显示器件9302、以及镜臂部分9303。本发明能够被用于显示器件9302。而且，虽然未示出，但本发明还能够被用于其它的驱动电路。
图21E示出了电视机，它包括主体9401、扬声器9402、显示器件9403、接收装置9404、放大器9405等。实施方案5所示的液晶显示器件和实施方案6或7所示的EL显示器件，能够被用于显示器件9403。
图21F示出了一种便携式电子记事本，它包括主体9501、显示器件9502和9503、存储媒质9504、操作开关9505、以及天线9506。此记事本被用来显示存储在微型碟盘(MD)或DVD中的数据或天线接收的数据。显示器件9502和9503是直视型显示器件，本发明可以应用于其中。
图22A示出了一种个人计算机，它包含主体9601、图象输入单元9602、显示器件9603、以及键盘9604。
图22B示出了一种使用记录了程序的记录媒质(以下称为记录媒质)的游戏机，它包含主体9701、显示器件9702、扬声器单元9703、记录媒质9704、以及操作开关9705。顺便说一下，此游戏机采用DVD(数字万能碟盘)、CD等作为记录媒质来欣赏音乐和电影、玩游戏、以及上网。
图22C示出了一种数码相机，它包含主体9801、显示器件9802、目镜9803、操作开关9804、以及图象接收单元(未示出)。
图23A示出了一种正投式投影仪，它包含显示器件3601和屏幕3602。本发明可应用于显示器件和其它的驱动电路。
图23B示出了一种背投式投影仪，它包含主体3701、投影装置3702、平面镜3703、以及屏幕3704。本发明可应用于显示器件和其它的驱动电路。
图23C示出了图23A和23B中的投影装置3601、3702的结构的例子。投影装置3601或3702包含光源光学系统3801、平面镜3802和3804-3806、分色镜3803、棱镜3807、液晶显示器件3808、相位差片3809、以及投影光学系统3810。投影光学系统3810由包括投影透镜的光学系统组成。此例子示出了三片式的例子，但不特别局限于此。例如，本发明也可以应用于单片式光学系统。而且，在图23C的箭头所示的光路中，可以由实施本发明的人员适当地提供诸如光学透镜、具有偏振功能的膜、用来调整相位差的膜、以及红外膜之类的光学系统。
图23D示出了图23C中的光源光学系统3801的结构例子。在本实施方案中，光源光学系统3801包含反射器3811、光源3812、透镜阵列3813和3814、偏振转换元件3815、以及会聚透镜3816。图23D所示的光源光学系统仅仅是一个例子，不特别局限于所示的结构。例如，实施本发明的人员可以适当地将诸如光学透镜、具有偏振功能的膜、用来调整相位差的膜、以及红外膜之类的光学系统增加到光源光学系统中。
此外，本发明能够被应用于图象传感器和EL型显示元件。如上所述，本发明的应用范围是极为广阔的，本发明能够被应用于所有领域的电器中。
[实施方案8]
为了证实本发明的可行性，非金属元素(选自由B、Si、P、As、He、Ne、Ar、Kr和Xe组成的组中的多种元素中的一种)中的氩(Ar)被用来实施下列实验。
在包含10ppm乙酸镍的溶液被涂敷到厚度为50nm的非晶硅膜之后，在500℃下执行1小时去氢化处理，然后在550℃下执行4小时热处理以便使非晶硅膜晶化。于是，得到的结晶半导体膜被采用。在这一结晶半导体膜被图形化之后，制作厚度为90nm的氧化硅膜。然后，分别制备其中利用离子掺杂方法用磷离子对吸杂位置进行了掺杂的样品、其中在磷被注入之后再注入了氩的样品、以及其中仅仅注入了氩的样品，以便彼此比较并进行评估。此时，磷的注入条件是采用以氢稀释了的5％的PH3，加速电压为80keV，剂量为每平方厘米1.5×1015。注入所需时间约为8分钟，磷能够以每立方厘米2×1020的平均浓度被注入到结晶半导体膜中。另一方面，氩在90keV的加速电压下以每平方厘米2×1015或4×1015的剂量被注入。顺便说一下，采用了99.9999％或更纯的氩，注入所需的时间最好是1-2分钟。
为了吸杂而在氮气气氛中于550℃下执行4小时热处理。在完成吸杂之后，清除氧化硅膜，然后用FPM进行处理。根据执行吸杂的区域中的腐蚀坑的数目来确认结晶半导体膜中的吸杂效果。亦即，虽然大多数加入其中的镍以硅化镍的形式保留在结晶半导体膜中，但已知此硅化镍能够被FPM(氢氟酸、过氧化氢、纯水的混合溶液)腐蚀掉。因此，用FPM对要执行吸杂的区域进行处理，以便证实腐蚀坑存在与否，从而有可能证实吸杂的效果。在此情况下，意味着腐蚀坑越少，吸杂效果就越高。图25是示意图，示出了其中形成腐蚀坑的样品。顺便说一下，在图25中，掺杂区10401显示了加入氩或磷的区域。然后，借助于观察腐蚀坑10403，计算已经执行了吸杂的区域(吸杂区)10402中出现的腐蚀坑10403的数目，以便得到腐蚀坑密度。
结果被示于图24。在此图中，P表示的样品是仅仅加入了磷的样品，此样品的磷注入条件是采用以氢稀释了的5％的PH3，加速电压为80keV，剂量为每平方厘米1.5×1015。此外，在图24中，P+Ar(1min)表示的样品是其中加入了磷和氩二者的样品，此样品的磷注入条件是采用以氢稀释了的5％的PH3，加速电压为80keV，剂量为每平方厘米1.5×1015，而氩的注入条件是加速电压为90keV，剂量为每平方厘米2×1015，注入氩所需的时间是1分钟。此外，在图24中，P+Ar(2min)表示的样品是其中加入了磷和氩二者的样品，此样品的磷注入条件是采用以氢稀释了的5％的PH3，加速电压为80keV，剂量为每平方厘米1.5×1015，而氩的注入条件是加速电压为90keV，剂量为每平方厘米4×1015，注入氩所需的时间是2分钟。而且，在图24中，Ar表示的样品是其中仅仅加入了氩的样品，此样品的氩注入条件是加速电压为90keV，剂量为每平方厘米2×1015。
从图24所示的实验结果可以理解的是，仅仅加入了磷的样品的腐蚀坑密度为每平方微米3.5×10-3个，而加入了氩以进行吸杂的样品的腐蚀坑数目等于或小于每平方微米5×10-4个，腐蚀坑的数目因此被明显地减少了。这些结果意味着氩被注入了，从而极大地提高了吸杂效果，还表面采用本发明的非金属元素的吸杂(选自由B、Si、P、As、He、Ne、Ar、Kr和Xe组成的组中的一种或多种元素)是非常有效的。
工业应用范围
如上所述，根据本发明，当吸除包含硅作为主要成分的结晶半导体膜中所含的金属时，至少改善了吸杂效率和效果中的一个。
在本说明书中，吸杂效率的改进意味着用来减少有源元件区中所含的金属量的热供应量(=温度×时间)被减少了。
此外，在本说明书中，吸杂效果的改善意味着即使在相同的热供应量的情况下，元件有源区中残留的待要吸除的金属量被减少了。

Claims (7)

1.一种制造半导体器件的方法，它包含下列步骤：
制作具有包含硅作为主要成分的非晶结构的半导体膜；
将金属加入到所述具有非晶结构的半导体膜；
利用第一热处理，将所述具有非晶结构的半导体膜重新形成成包含硅作为主要成分的结晶半导体膜；
在结晶半导体膜上形成小岛状绝缘膜；
以所述小岛状绝缘膜作为掩模，将非金属元素或非金属元素的离子加入到所述结晶半导体膜，以形成其中非金属元素或非金属元素的离子已经被加入到所述结晶半导体膜的区域；以及
对所述结晶半导体膜进行第二热处理，以便将所述金属吸杂到已经加入了所述非金属元素或所述非金属元素的离子的区域，
其中表面平行于所述结晶半导体膜表面的所述小岛状绝缘膜的形状是具有大于20个顶点的多角形，也是具有大于8个顶点、其中每个的内角大于180度的多角形。
2.根据权利要求1的制造半导体器件的方法，其中所述金属选自由镍、钴、钯、铂以及铜组成的组。
3.根据权利要求1的制造半导体器件的方法，其中所述第一热处理在等于或高于400℃和等于或低于700℃的温度下执行。
4.根据权利要求1的制造半导体器件的方法，其中所述非金属元素或所述非金属元素的离子是选自由硼、硅、磷、砷、氦、氖、氩、氪和氙组成的组中的一种或多种元素。
5.根据权利要求1的制造半导体器件的方法，其中所述第二热处理在等于或高于400℃但等于或低于1000℃的温度下执行。
6.根据权利要求1的制造半导体器件的方法，其中半导体器件是选自包括蜂窝电话、摄像机、移动计算机、头戴显示器、电视、便携式电子书、个人计算机、记录介质、数字照相机、正投影仪和背投影仪中的至少一种。
7.根据权利要求1的制造半导体器件的方法，还包括下列步骤：将结晶半导体膜构图到小岛状半导体膜中；
在小岛状半导体膜上形成绝缘层；
在绝缘层上形成栅电极；
将杂质离子注入到形成杂质区的部分中；以及
激活所述杂质区。
CNB008192278A 1999-12-28 2000-12-28 半导体器件的制造方法 Expired - Fee Related CN1264199C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP375607/99 1999-12-28
JP37560799 1999-12-28
JP375607/1999 1999-12-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100765451A Division CN100530542C (zh) 1999-12-28 2000-12-28 半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN1437761A CN1437761A (zh) 2003-08-20
CN1264199C true CN1264199C (zh) 2006-07-12

Family

ID=18505784

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2005100765451A Expired - Fee Related CN100530542C (zh) 1999-12-28 2000-12-28 半导体器件的制造方法
CNB008192278A Expired - Fee Related CN1264199C (zh) 1999-12-28 2000-12-28 半导体器件的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2005100765451A Expired - Fee Related CN100530542C (zh) 1999-12-28 2000-12-28 半导体器件的制造方法

Country Status (6)

Country Link
US (3) US6821827B2 (zh)
KR (1) KR100794154B1 (zh)
CN (2) CN100530542C (zh)
AU (1) AU2231201A (zh)
TW (1) TW473800B (zh)
WO (1) WO2001048797A1 (zh)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100270468B1 (ko) * 1995-10-03 2000-11-01 야스카와 히데아키 박막소자의 제조방법,액티브 매트릭스 기판,액정표시장치,액티브 매트릭스 기판의 제조방법,및 액정표시장치에 포함되는 능동소자의 정전파괴방지방법
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6821710B1 (en) 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US6821827B2 (en) * 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6605826B2 (en) * 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
US6759313B2 (en) 2000-12-05 2004-07-06 Semiconductor Energy Laboratory Co., Ltd Method of fabricating a semiconductor device
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6809012B2 (en) * 2001-01-18 2004-10-26 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor using laser annealing
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718700B2 (ja) * 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6855584B2 (en) 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW544938B (en) * 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP2003077832A (ja) * 2001-08-30 2003-03-14 Sharp Corp 半導体装置及びその製造方法
KR100566894B1 (ko) * 2001-11-02 2006-04-04 네오폴리((주)) Ｍｉｌｃ를 이용한 결정질 실리콘 ｔｆｔ 패널 및 제작방법
KR100477103B1 (ko) * 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
KR100477102B1 (ko) 2001-12-19 2005-03-17 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트씨모스 박막 트랜지스터 및 그의 제조방법
KR100466964B1 (ko) * 2001-12-27 2005-01-24 엘지.필립스 엘시디 주식회사 폴리실리콘 박막 제조방법
JP3961310B2 (ja) * 2002-02-21 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7474045B2 (en) * 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device having TFT with radiation-absorbing film
KR100466628B1 (ko) 2002-11-12 2005-01-15 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
US20040102022A1 (en) * 2002-11-22 2004-05-27 Tongbi Jiang Methods of fabricating integrated circuitry
AT500259B1 (de) * 2003-09-09 2007-08-15 Austria Tech & System Tech Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
US6825102B1 (en) * 2003-09-18 2004-11-30 International Business Machines Corporation Method of improving the quality of defective semiconductor material
US7520790B2 (en) 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP4823478B2 (ja) * 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
US8742421B2 (en) * 2003-12-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and television apparatus
US7223641B2 (en) * 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
JP4628040B2 (ja) * 2004-08-20 2011-02-09 株式会社半導体エネルギー研究所 半導体素子を備えた表示装置の製造方法
US8350466B2 (en) 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
US7202124B2 (en) * 2004-10-01 2007-04-10 Massachusetts Institute Of Technology Strained gettering layers for semiconductor processes
US8772783B2 (en) * 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20060197088A1 (en) * 2005-03-07 2006-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI517378B (zh) 2005-10-17 2016-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5209196B2 (ja) 2005-11-07 2013-06-12 三星電子株式会社 半導体装置の製造方法
US20070262311A1 (en) * 2006-05-11 2007-11-15 Toppoly Optoelectronics Corp. Flat panel display and fabrication method and thereof
JP4315172B2 (ja) * 2006-07-12 2009-08-19 セイコーエプソン株式会社 電気光学装置用基板の製造方法
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100722118B1 (ko) 2006-09-04 2007-05-25 삼성에스디아이 주식회사 유기전계발광 표시 장치
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100848341B1 (ko) 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
CN101681843B (zh) * 2007-06-20 2012-05-09 株式会社半导体能源研究所 半导体装置的制造方法
JP4954047B2 (ja) * 2007-12-17 2012-06-13 シャープ株式会社 半導体装置及びその製造方法
TWI607670B (zh) 2009-01-08 2017-12-01 半導體能源研究所股份有限公司 發光裝置及電子裝置
KR101097318B1 (ko) * 2009-11-25 2011-12-21 삼성모바일디스플레이주식회사 유기 발광 소자 및 이의 제조 방법
US8633481B2 (en) * 2010-08-30 2014-01-21 Sharp Kabushiki Kaisha Semiconductor device and process for production thereof
US9224773B2 (en) 2011-11-30 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal shielding layer in backside illumination image sensor chips and methods for forming the same
CN102544226A (zh) * 2012-01-30 2012-07-04 浙江丰球光伏科技股份有限公司 多晶硅电池片快速变温磷吸杂工艺
KR102105287B1 (ko) 2012-08-01 2020-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6076683B2 (ja) 2012-10-17 2017-02-08 株式会社半導体エネルギー研究所 発光装置
JP6204012B2 (ja) 2012-10-17 2017-09-27 株式会社半導体エネルギー研究所 発光装置
JP6155020B2 (ja) 2012-12-21 2017-06-28 株式会社半導体エネルギー研究所 発光装置及びその製造方法
JP6216125B2 (ja) 2013-02-12 2017-10-18 株式会社半導体エネルギー研究所 発光装置
JP6104649B2 (ja) 2013-03-08 2017-03-29 株式会社半導体エネルギー研究所 発光装置
US9679940B2 (en) * 2014-07-03 2017-06-13 Omnivision Technologies, Inc. Fractal-edge thin film and method of manufacture
SG11201808094WA (en) * 2016-04-12 2018-10-30 Agc Glass Europe Antireflective glass substrate and method for manufacturing the same
CN108630829B (zh) * 2017-03-17 2019-11-08 京东方科技集团股份有限公司 显示面板的制作方法、显示面板及显示装置
US10629494B2 (en) * 2017-06-26 2020-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN117279411B (zh) * 2023-10-19 2024-09-06 惠科股份有限公司 封装结构及显示面板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412285A (en) * 1990-12-06 1995-05-02 Seiko Epson Corporation Linear amplifier incorporating a field emission device having specific gap distances between gate and cathode
JPH05109737A (ja) 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
CN1052110C (zh) 1993-02-15 2000-05-03 株式会社半导体能源研究所 制造半导体器件的方法
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
TW447144B (en) 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
US6133119A (en) 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
JP2856157B2 (ja) * 1996-07-16 1999-02-10 日本電気株式会社 半導体装置の製造方法
JP3070501B2 (ja) 1997-01-20 2000-07-31 日本電気株式会社 半導体装置
JPH10208988A (ja) 1997-01-21 1998-08-07 Matsushita Electric Ind Co Ltd 半導体プロセス方法及び半導体プロセス装置
TW379360B (en) 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3376247B2 (ja) 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3974229B2 (ja) * 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844566B2 (ja) 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
JPH1187733A (ja) 1997-09-11 1999-03-30 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6121660A (en) 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
JP4376979B2 (ja) 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6821827B2 (en) 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
CN100530542C (zh) 2009-08-19
KR20020089316A (ko) 2002-11-29
US20030143794A1 (en) 2003-07-31
KR100794154B1 (ko) 2008-01-14
WO2001048797A1 (en) 2001-07-05
AU2231201A (en) 2001-07-09
CN1722368A (zh) 2006-01-18
CN1437761A (zh) 2003-08-20
US7384860B2 (en) 2008-06-10
US20050054181A1 (en) 2005-03-10
US6821827B2 (en) 2004-11-23
TW473800B (en) 2002-01-21
US6787407B2 (en) 2004-09-07
US20010034088A1 (en) 2001-10-25

Similar Documents

Publication Publication Date Title
CN1264199C (zh) 半导体器件的制造方法
CN1217417C (zh) 半导体器件及其制造方法
CN1263159C (zh) 半导体器件及其制造方法
CN1227739C (zh) 电致发光显示装置和具有电致发光显示装置的电子装置
CN1320599C (zh) 制造半导体器件的方法
CN1286156C (zh) 制造半导体器件的方法
CN1293647C (zh) 半导体器件及其制造方法
CN1941299A (zh) 半导体器件及其制造方法
CN1729719A (zh) 显示装置和显示装置的制作方法
CN1276508C (zh) 半导体器件、显示器件和发光器件
CN1599056A (zh) 发光器件及其制造方法
CN1596045A (zh) 发光器件及其制造方法
CN1359139A (zh) 半导体器件及其制造方法
CN1877799A (zh) 半导体器件以及其制作方法
CN1286493A (zh) 半导体器件及其制造方法
CN1422104A (zh) 发光器件
CN1419297A (zh) 发光设备及其制造方法
CN1284741A (zh) 激光装置、激光退火方法和半导体器件的制造方法
CN1529350A (zh) 薄膜场效应晶体管的制造方法
CN1577775A (zh) 制造半导体器件的方法
CN1620208A (zh) 显示器件
CN1612345A (zh) 半导体器件和显示器件
CN1409581A (zh) 发光设备及其制造方法
CN1667840A (zh) 薄膜晶体管、半导体器件及其制造方法
CN1862804A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060712

Termination date: 20171228