CN113764271B - 一种半导体器件及其制作方法 - Google Patents
一种半导体器件及其制作方法 Download PDFInfo
- Publication number
- CN113764271B CN113764271B CN202010484598.1A CN202010484598A CN113764271B CN 113764271 B CN113764271 B CN 113764271B CN 202010484598 A CN202010484598 A CN 202010484598A CN 113764271 B CN113764271 B CN 113764271B
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- layer
- opening
- titanium
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 230000004888 barrier function Effects 0.000 claims abstract description 78
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- 239000000463 material Substances 0.000 claims abstract description 45
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 39
- 239000010936 titanium Substances 0.000 claims abstract description 39
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 39
- ZPPUVHMHXRANPA-UHFFFAOYSA-N germanium titanium Chemical compound [Ti].[Ge] ZPPUVHMHXRANPA-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 20
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 16
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 19
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 16
- 229910052721 tungsten Inorganic materials 0.000 claims description 16
- 239000010937 tungsten Substances 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 abstract description 11
- HZVLKSNOABSCQP-UHFFFAOYSA-N [Ti].[Ge].[Si] Chemical compound [Ti].[Ge].[Si] HZVLKSNOABSCQP-UHFFFAOYSA-N 0.000 abstract description 9
- 238000001125 extrusion Methods 0.000 abstract description 2
- 230000005669 field effect Effects 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 208000024891 symptom Diseases 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请提供一种半导体器件及其制作方法，所述半导体器件制作方法中，在形成金属接触层时，先形成第一阻挡层，然后对第一阻挡层刻蚀，去掉底部，然后再形成钛金属层和第二阻挡层，钛金属层与硅锗材料同样形成钛硅化合物、钛锗化合物和钛硅锗化合物，但是，由于第一阻挡层形成了阻挡侧壁，使得形成的化合物无法扩散至孔壁外侧，因此，阻断了钛锗化合物受到挤压，向外扩散的路径，也即，阻断了电流沿扩散路径产生漏电的路径，从而避免了晶体管的接触层制作过程中产生的漏电流问题。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制作方法。
背景技术
传统的平面MOS晶体管通过在栅极施加电压，调节通过沟道区域的电流来产生“开”、“关”信号。当半导体技术节点不断缩小时，传统的平面MOS晶体管由于沟道长度缩短，造成栅极电压对沟道电流的控制能力变弱，产生严重的漏电流。鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，它利用3D立体的沟道结构，在不增加晶体管面积的情况下，增加了沟道长度，改善了技术节点缩小后的器件电学性能。鳍式场效应晶体管一般包括凸出于半导体衬底表面的作为沟道的鳍部、覆盖所述鳍部顶部和鳍部部分侧壁的栅极结构以及位于所述栅极结构两侧鳍部内的源漏区。
但是现有技术中鳍式场效应晶体管制作过程中同样会产生漏电流。
发明内容
有鉴于此，本发明提供一种半导体器件及其制作方法，以解决现有技术中鳍式场效应晶体管制作过程中产生漏电流的问题。
为实现上述目的，本发明提供如下技术方案：
一种半导体器件制作方法，包括：
提供半导体衬底，所述半导体衬底包括衬底、制作形成在所述衬底上的鳍结构、位于所述鳍结构上的中间介电层、位于中间介电层上的栅极，以及采用开孔暴露出的硅锗材料；
在所述开孔内沉积第一阻挡层；
去除所述开孔底部的第一阻挡层；
依次沉积钛金属层和第二阻挡层；
退火，形成钛硅化合物接触层。
优选地，在退火后还包括：
采用钨金属填充所述开孔，形成钨栓。
优选地，所述在所述开孔内沉积第一阻挡层具体包括：
采用物理气相沉积、化学气相沉积、原子层沉积或溅射工艺，在所述开孔的侧壁和底部衬底第一阻挡层。
优选地，所述去除所述开孔底部的第一阻挡层，具体包括：
采用定向物理轰击工艺，去除所述开孔底部的第一阻挡层，保留开孔侧壁的第一阻挡层。
优选地，所述依次沉积钛金属层和第二阻挡层，具体包括：
在所述开孔侧壁的第一阻挡层表面以及所述开孔的底部沉积形成钛金属层；
再在所述钛金属层的表面沉积形成第二阻挡层。
本发明还提供一种半导体器件，采用上面任意一项所述的半导体器件制作方法制作形成，所述半导体器件包括：
衬底；
位于所述衬底上的鳍结构；
位于所述鳍结构上的中间介电层；
位于中间介电层上的栅极；
位于所述鳍结构内的源极区和漏极区；
与所述源极区和所述漏极区接触的钨栓；
其中，所述钨栓位于开孔内，所述开孔底部为硅锗材料形成的源极区和漏极区；所述开孔的侧壁上形成有第一阻挡层，所述第一阻挡层的侧壁和所述开孔的底部形成有钛金属层，所述钛金属层表面形成有第二阻挡层。
优选地，所述第一阻挡层的材料包括：TiN、TaN、Ta或Ru。
优选地，所述第二阻挡层的材料为TiN。
优选地，所述中间介电层的材料为氧化硅。
经由上述的技术方案可知，本发明提供的半导体器件制作方法，在形成金属接触层时，先形成第一阻挡层，然后对第一阻挡层刻蚀，去掉底部，然后再形成钛金属层和第二阻挡层，钛金属层与硅锗材料同样形成钛硅化合物、钛锗化合物和钛硅锗化合物，但是，由于第一阻挡层形成了阻挡侧壁，使得形成的化合物无法扩散至孔壁外侧，因此，阻断了钛锗化合物受到挤压，向外扩散的路径，也即，阻断了电流沿扩散路径产生漏电的路径，从而避免了晶体管的接触层制作过程中产生的漏电流问题。
本发明还提供一种半导体器件，由于第一阻挡层的作用，使得半导体器件产生漏电流的几率大幅降低，基本无法产生，从而提高了半导体器件的性能。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有技术中形成的鳍式场效应晶体管局部结构示意图；
图2为本发明实施例提供的一种半导体器件制作方法流程图；
图3-图8为本发明实施例提供的半导体器件制作工艺对应的步骤图。
具体实施方式
正如背景技术部分所述，现有技术中鳍式场效应晶体管制作过程中同样会产生漏电流。
发明人发现，出现上述现象的原因是，在晶体管制作过程中，通常使用金属接触来建立与源极及漏极的表面的电性连接。在金属接触的制作过程，接触层制作时，底部材料为硅锗材料，希望形成钛硅化合物，但是由于钛同样会与锗形成钛锗化合物，或者形成钛硅锗化合物。
如图1所示，为现有技术中形成的鳍式场效应晶体管局部结构示意图；衬底(图中未示出)上形成鳍部01，然后在鳍部01上形成氧化层02进行绝缘；在氧化层02上形成金属栅极(Metal gate)MG，通过在氧化层02上打孔，形成孔03，暴露出硅锗材料04，用于形成金属接触层。
形成金属接触的具体过程包括：在孔03中沉积形成钛金属层05以及阻挡层TiN层06，经过退火工艺，钛金属层05与硅锗材料04形成钛硅化合物，最后形成钨栓。由于退火工艺中，钛金属层05与硅锗材料04反应时，不仅形成钛硅化合物，还形成钛锗化合物，以及钛硅锗化合物，而且，如图1中所示，钛锗化合物沿着扩散路径向外扩散——图1中虚线箭头所示方向，钛锗化合物沿着外延结构(硅锗)向外扩散，电流经由这条扩散路径导通，从而导致出现漏电流。
发明人提供一种工艺改进方法，通过控制退火工艺的温度等环境参数，减少钛锗化合物的形成，并减弱钛锗化合物的扩散程度。但是发明人认为该工艺改进方法只是治标不治本的方式，并不能在较大程度上减少漏电流的产生，而且调节工艺参数过程较为繁琐，无法达到避免漏电流产生的目的。
基于此，本发明提供一种半导体器件制作方法，包括：
提供半导体衬底，所述半导体衬底包括衬底、制作形成在所述衬底上的鳍结构、位于所述鳍结构上的中间介电层、位于中间介电层上的栅极，以及采用开孔暴露出的硅锗材料；
在所述开孔内沉积第一阻挡层；
去除所述开孔底部的第一阻挡层；
依次沉积钛金属层和第二阻挡层；
退火，形成钛硅化合物接触层。
本发明提供的半导体器件制作方法，在形成金属接触层时，先形成第一阻挡层，然后对第一阻挡层刻蚀，去掉底部，然后再形成钛金属层和第二阻挡层，钛金属层与硅锗材料同样形成钛硅化合物、钛锗化合物和钛硅锗化合物，但是，由于第一阻挡层形成了阻挡侧壁，使得形成的化合物无法扩散至孔壁外侧，因此，阻断了钛锗化合物受到挤压，向外扩散的路径，也即，阻断了电流沿扩散路径产生漏电的路径，从而避免了晶体管的接触层制作过程中产生的漏电流问题。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参见图2，图2为本发明实施例提供的一种半导体器件制作方法流程图，所述半导体器件制作方法包括：
S101：提供半导体衬底，所述半导体衬底包括衬底、制作形成在所述衬底上的鳍结构、位于所述鳍结构上的中间介电层、位于中间介电层上的栅极，以及采用开孔暴露出的硅锗材料；
请参见图3，图3为半导体衬底结构示意图，本实施例中所述的半导体衬底是已经在衬底上制作完成鳍结构1、中间介电层2和栅极MG的结构，需要说明的是，本实施例中不限定半导体衬底的结构是否还包括其他结构，在实际结构中，只要在制作接触层之前已经制作完成的结构，都可以称之为半导体衬底结构。
本实施例中鳍结构相对于衬底表面凸起，鳍部通过刻蚀衬底形成，在本发明的其他实施例中，鳍结构可以通过外延工艺形成。鳍结构中可根据形成的鳍式场效应晶体管的类型不同掺杂有不同类型的杂质离子，例如，若鳍式场效应晶体管为P型鳍式场效应晶体管时，鳍结构中可以掺杂N型杂质离子；若鳍式场效应晶体管为N型鳍式场效应晶体管时，则鳍结构中可以掺杂P型杂质离子。
栅极覆盖鳍结构的顶部和部分侧壁的表面，栅极与鳍结构之间，通过中间介电层进行隔离，本实施例中不限定中间介电层的材料，可选的，中间介电层的材料为氧化硅。
为方便说明，本实施例中半导体衬底上硅锗材料已经通过开孔暴露出来，如图3中所示，先在鳍结构上通过外延工艺形成硅锗材料4，接着通过干法刻蚀工艺在硅锗材料上形成开孔3。
S102：在所述开孔内沉积第一阻挡层；
请参见图4，图4为在开孔3内沉积第一阻挡层5后的结构示意图；本实施例中第一阻挡层用于防止后续形成的钛金属层与硅锗材料形成的化合物向沟道区扩散，因此，本实施例中不限定第一阻挡层的具体材质，可选的，第一阻挡层的材质可以是具有足够的强度阻挡钛锗化合物扩散，同时又不与硅锗材料形成化合物，并且与后续形成的钛金属层具有良好的黏着性的材质，可选的，第一阻挡层的材料可以是TiN、TaN、Ta或Ru中的任意一种。
第一阻挡层的形成工艺可以是物理气相沉积、化学气相沉积、原子层沉积或溅射工艺。
S103：去除所述开孔底部的第一阻挡层；
如图5所示，采用有方向性的刻蚀工艺去除开孔3底部的第一阻挡层5，保留开孔3侧壁上的第一阻挡层5，用于后续阻挡钛锗化合物向外部的扩散。
S104：依次沉积钛金属层和第二阻挡层；
如图6和图7所示，同样的本实施例中不限定沉积钛金属层6和第二阻挡层7的具体工艺方法，可选的，可以通过物理气相沉积、化学气相沉积、原子层沉积或溅射工艺先形成整层的钛金属层，钛金属层覆盖开孔底部的硅锗材料，以及侧壁的第一阻挡层；然后沉积形成整层的第二阻挡层，第二阻挡层覆盖整层钛金属层。
S105：退火，形成钛硅化合物接触层。
需要说明的是，形成接触层需要钛金属层与硅锗材料区的硅形成钛硅化合物，该过程是通过退火工艺形成的，同时由于硅锗材料区存在锗元素，在退火过程中，同样会形成钛锗化合物和钛硅锗化合物。
为了减少不必要化合物的生成，可以改进退火工艺条件，减少钛锗化合物和钛硅锗化合物的生成，但是这种方式只是减少钛锗化合物和钛硅锗化合物的生成，并不能完全不生成钛锗化合物和钛硅锗化合物，因此，生成的非必要化合物还是会出现扩散，形成扩散路径，导致电流随扩散路径传递，出现漏电流。
而本发明实施例中提供的半导体器件制作方法，由于先形成第一阻挡层结构，然后去除第一阻挡层在开孔底部的部分，使得不影响后续钛金属层与硅锗材料的反应，同时，由于第一阻挡层侧壁存在，能够阻挡化合物向开孔外进行扩散，由于钛锗化合物无法扩散形成路径，因此，电流无法顺着扩散路径形成漏电流，也即本发明实施例提供的制作方法形成的半导体器件，漏电流形成路径被阻断，进而大大减少或避免了漏电流的形成。
需要说明的是，本实施例中提供的半导体器件制作方法，在退火后还包括：采用钨金属填充所述开孔，形成钨栓8，请参见图8所示。
也即在第二阻挡层上形成钨金属，钨金属填充开孔，形成钨栓，本实施例中钨栓、第二阻挡层、硅锗材料构成鳍式场效应晶体管的源漏区。
上述方法形成的半导体器件，如图8所示；所述半导体器件为鳍式场效应晶体管，参考图8，包括：衬底(图中未示出)；位于衬底上，且相对于衬底凸起的鳍结构1；位于鳍结构1上的中间介电层2；位于中间介电层2上的栅极MG；其中，栅极MG和中间介电层2位于鳍结构1的顶部表面和侧壁；位于鳍结构1内的源极区和漏极区(本实施例中用标号4表示)；源漏区位于鳍结构的栅极MG和中间介电层2的两侧；以及与源极区和漏极区接触的钨栓8；其中，钨栓8位于开孔内，开孔底部为硅锗材料形成的源极区和漏极区4；开孔的侧壁上形成有第一阻挡层5，第一阻挡层5的侧壁和开孔的底部形成有钛金属层6，钛金属层6表面形成有第二阻挡层7。
其中，钨栓8、钛金属层6和第二阻挡层7、以及硅锗材料构成鳍式场效应晶体管的源/漏区。
本实施例中第一阻挡层用于防止后续形成的钛金属层与硅锗材料形成的化合物向沟道区扩散，因此，本实施例中不限定第一阻挡层的具体材质，可选的，第一阻挡层的材质可以是具有足够的强度阻挡钛锗化合物扩散，同时又不与硅锗材料形成化合物，并且与后续形成的钛金属层具有良好的黏着性的材质，可选的，第一阻挡层的材料可以是TiN、TaN、Ta或Ru中的任意一种。
第二阻挡层可以直接采用现有技术中的TiN层作为钨栓的阻挡层。中间介电层为氧化硅材料。
本实施例中提供的半导体器件为鳍式场效应晶体管，其中，钛金属层与硅锗材料通过退火工艺形成钛硅化合物、钛锗化合物、钛硅锗化合物，但是，由于第一阻挡层侧壁的存在，阻挡了化合物向外扩散，从而无法形成漏电流，大大降低了漏电流形成的几率，提高了半导体器件的性能。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种半导体器件制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底包括衬底、制作形成在所述衬底上的鳍结构、位于所述鳍结构上的中间介电层、位于中间介电层上的栅极，以及采用开孔暴露出的硅锗材料；
在所述开孔内沉积能够阻挡钛锗化合物扩散的第一阻挡层，所述第一阻挡层的材料包括：TiN、TaN、Ta或Ru；
去除所述开孔底部的第一阻挡层；
依次沉积钛金属层和第二阻挡层；
退火，形成钛硅化合物接触层。
2.根据权利要求1所述的半导体器件制作方法，其特征在于，在退火后还包括：
采用钨金属填充所述开孔，形成钨栓。
3.根据权利要求1所述的半导体器件制作方法，其特征在于，所述在所述开孔内沉积第一阻挡层具体包括：
采用物理气相沉积、化学气相沉积、原子层沉积或溅射工艺，在所述开孔的侧壁和底部沉积第一阻挡层。
4.根据权利要求1所述的半导体器件制作方法，其特征在于，所述去除所述开孔底部的第一阻挡层，具体包括：
采用定向物理轰击工艺，去除所述开孔底部的第一阻挡层，保留开孔侧壁的第一阻挡层。
5.根据权利要求1所述的半导体器件制作方法，其特征在于，所述依次沉积钛金属层和第二阻挡层，具体包括：
在所述开孔侧壁的第一阻挡层表面以及所述开孔的底部沉积形成钛金属层；
再在所述钛金属层的表面沉积形成第二阻挡层。
6.一种半导体器件，其特征在于，采用权利要求1-5任意一项所述的半导体器件制作方法制作形成，所述半导体器件包括：
衬底；
位于所述衬底上的鳍结构；
位于所述鳍结构上的中间介电层；
位于中间介电层上的栅极；
位于所述鳍结构内的源极区和漏极区；
与所述源极区和所述漏极区接触的钨栓；
其中，所述钨栓位于开孔内，所述开孔底部为硅锗材料形成的源极区和漏极区；所述开孔的侧壁上形成有能够阻挡钛锗化合物扩散的第一阻挡层，所述第一阻挡层的材料包括：TiN、TaN、Ta或Ru，所述第一阻挡层的侧壁和所述开孔的底部形成有钛金属层，所述钛金属层表面形成有第二阻挡层。
7.根据权利要求6所述的半导体器件，其特征在于，所述第二阻挡层的材料为TiN。
8.根据权利要求6所述的半导体器件，其特征在于，所述中间介电层的材料为氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010484598.1A CN113764271B (zh) | 2020-06-01 | 2020-06-01 | 一种半导体器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010484598.1A CN113764271B (zh) | 2020-06-01 | 2020-06-01 | 一种半导体器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113764271A CN113764271A (zh) | 2021-12-07 |
| CN113764271B true CN113764271B (zh) | 2024-08-02 |
Family
ID=78782518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010484598.1A Active CN113764271B (zh) | 2020-06-01 | 2020-06-01 | 一种半导体器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113764271B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109087862A (zh) * | 2017-06-14 | 2018-12-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104733389B (zh) * | 2013-12-20 | 2018-11-16 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| US9431296B2 (en) * | 2014-06-26 | 2016-08-30 | International Business Machines Corporation | Structure and method to form liner silicide with improved contact resistance and reliablity |
-
2020
- 2020-06-01 CN CN202010484598.1A patent/CN113764271B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109087862A (zh) * | 2017-06-14 | 2018-12-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113764271A (zh) | 2021-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9893190B2 (en) | Fin FET and method of fabricating same | |
| KR100804127B1 (ko) | Ｄｒａｍ 억세스 트랜지스터 및 그 형성방법 | |
| KR100385408B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US10714585B2 (en) | Gate-all-around field-effect-transistor devices and fabrication methods thereof | |
| KR102279732B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| WO2023130883A1 (zh) | 半导体结构及其制造方法 | |
| TWI293777B (en) | Asymmetric recessed gate mosfet and method for manufacturing the same | |
| US8329539B2 (en) | Semiconductor device having recessed gate electrode and method of fabricating the same | |
| JP2004119644A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US7001817B2 (en) | Method for fabricating a semiconductor device | |
| KR19990017336A (ko) | 버티드 콘택을 갖는 반도체 소자 및 그 제조방법 | |
| JP2009123944A (ja) | 半導体装置及びその製造方法 | |
| CN114823310A (zh) | 存储器件、半导体结构及其形成方法 | |
| US8004023B2 (en) | Semiconductor device and method of fabricating the same | |
| CN113764271B (zh) | 一种半导体器件及其制作方法 | |
| US20080173939A1 (en) | Semiconductor device and method for fabricating the same | |
| US20130292747A1 (en) | Semiconductor device and method for fabricating the same | |
| TWI775695B (zh) | 溝槽式電晶體及其製造方法 | |
| KR20050045697A (ko) | 반도체 소자의 전계 효과 트랜지스터의 형성 방법 | |
| US6933561B2 (en) | Semiconductor device and method of manufacturing the same | |
| TW201924049A (zh) | 功率電晶體及其製造方法 | |
| KR20110133946A (ko) | 일함수 차이를 이용한 단전자 트랜지스터 및 그 제조방법 | |
| KR100327435B1 (ko) | 반도체 소자의 제조방법 | |
| JP2023134345A (ja) | 半導体素子及びその製造方法 | |
| US7253472B2 (en) | Method of fabricating semiconductor device employing selectivity poly deposition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |