CN113497590A - 用于降低放大器噪声的电路和负阻抗电路 - Google Patents

Abstract

本发明提供一种电路，包括：第一运算放大器，具有反向输入和非反向输入；以及负电阻电路，连接至所述运算放大器的反向输入。负电阻电路包括第二运算放大器，由第二运算放大器控制的电流源以及具有至少一个晶体管的交叉耦接晶体管电路，该至少一个晶体管被电流源产生的电流偏置。使用该技术方案，可以降低运算放大器的内部噪声且不会导致电路不稳定。

Description

用于降低放大器噪声的电路和负阻抗电路

技术领域

本文描述的技术整体涉及用于减小例如在音频应用中的运算放大器中的噪声的负电阻电路。

背景技术

运算放大器(operational amplifier，op-amp)是一种广泛使用的放大器电路。运算放大器具有用符号“-”表示的“反向(inverting)输入”和用符号“+”表示的非反向(non-inverting)输入。运算放大器的输入具有高输入阻抗。运算放大器的输出具有低输出阻抗。一个或多个组件可以连接在输入和输出之间。运算放大器使用反馈将反向和非反向输入驱动到相同的电压，也称为虚拟短路。

发明内容

本发明提供一种电路，包括第一运算放大器和负电阻电路，第一运算放大器具有反向输入和非反向输入，负电阻电路连接到第一运算放大器的反向输入，该负电阻电路包括：第二运算放大器，由第二运算放大器控制的电流源，以及交叉耦接晶体管电路，该交叉耦接晶体管电路具有由电流源产生的电流偏置的至少一个晶体管。

其中，至少一个晶体管具有连接到第二运算放大器的非反向输入的源极。

交叉耦接晶体管电路可以包括第一晶体管和第二晶体管。第一晶体管的栅极连接至第二晶体管的漏极，第二晶体管的栅极连接至第一晶体管的漏极。

第一晶体管的源极和第二晶体管的源极可以连接到第二运算放大器的非反向输入。

第一晶体管的漏极连接到第一运算放大器的反向输入，并且第二晶体管的漏极连接到接地端或差分输入。

该电路可以进一步包括第二交叉耦接晶体管电路，该第二交叉耦接晶体管电路具有由第二电流源产生的电流偏置的至少一个晶体管，该第二电流源由第二运算放大器控制。

第二交叉耦接晶体管电路可以包括第三晶体管和第四晶体管，其中第三晶体管的栅极连接到第四晶体管的漏极，第四晶体管的栅极连接到第三晶体管的漏极。

第三晶体管的源极和第四晶体管的源极可以连接到第二运算放大器的非反向输入。

该电路可以进一步包括耦接在第三晶体管和地之间的第一阻抗，以及耦接在第四晶体管和地之间的第二阻抗。

该电路可以进一步包括第一晶体管和第二晶体管，该第一晶体管的源极连接到第二运算放大器的反向输入。第二晶体管的源极连接到第二运算放大器的非反向输入。第一晶体管和第二晶体管中每一个的栅极连接到各自的漏极。

该电路可以进一步包括第三电流源和第四电流源，该第三电流源由第二运算放大器控制并偏置第一晶体管，第四电流源由第二运算放大器控制并偏置第二晶体管。

该电路可以进一步包括耦接在第一晶体管和接地端之间的阻抗。

其中，第二晶体管的漏极连接到接地端。

该电路可以具有连接在第一晶体管的源极和第二晶体管的源极之间的阻抗。

本发明提供一种负电阻电路，该负电阻电路可以包括运算放大器，由运算放大器控制的电流源和交叉耦接晶体管电路；其中，交叉耦接晶体管电路具有由电流源产生的电流偏置的至少一个晶体管。

其中，至少一个晶体管的源极可以连接到运算放大器的非反向输入。

其中，交叉耦接晶体管电路可以包括第一晶体管和第二个晶体管。第一晶体管的栅极可以连接至第二晶体管的漏极，第二晶体管的栅极可以连接至第一晶体管的漏极。

其中，第一晶体管的源极和第二晶体管的源极可以连接到运算放大器的非反向输入。

其中，负电阻电路可以进一步包括第一晶体管和第二晶体管，该第一晶体管的源极连接到运算放大器的反向输入。第二晶体管的源极连接到运算放大器的非反向输入。第一晶体管和第二晶体管中每一个的栅极连接至各自的漏极。

其中，负电阻电路还可以包括第三电流源和第四电流源，该第三电流源由运算放大器控制并偏置第一晶体管。第四电流源由运算放大器控制并偏置第二晶体管。

前述概述是通过示例的方式提供的，并且不旨在进行限制。

本发明实施例所提供的电路能够降低运算放大器的内部噪声。

附图说明

在附图中，在各个附图中示出的每个相同或几乎相同的组件由相同的附图标记表示。为了清楚起见，并非每个组件都可以在每个附图中标记。附图不一定按比例绘制，而是着重于说明本文描述的技术和设备的各个方面。

图1示出了运算放大器的内部噪声可以被建模为与反向输入串联的电压源。

图2示出了在R3归一化绝对值的范围值上的反馈因子β(beta)。

图3示出了根据一些实施例的负电阻(negative resistance)电路的示例。

图4示出了根据一些实施例的使用二极管连接(diode-connected)的晶体管的负电阻电路的示例。

图5示出了根据一些实施例的互补PMOS电路的示例。

图6示出了根据一些实施例的使用二极管连接的晶体管和显式阻抗(explicitimpedance)Z的负电阻电路的示例。

具体实施方式

运算放大器(Op-amp)的内部噪声可能会出现在输出信号中。尽管可以将运算放大器设计为具有降低的内部噪声，但这样做可能会增加功耗。因此，期望使用不同的技术来减少出现在输出信号中的内部噪声。

已经认识到，反向输入和地之间的分流(shunt)负电阻值可以至少部分消除运算放大器的内部噪声。图1示出了内部噪声可以被建模为与反向输入串联的电压源V_NI。分流负电阻(-R3)产生极性合适的电流，该电流流经电阻R2到达输出，并至少部分消除外部噪声。

这种方法的一个挑战是用于消除运算放大器的内部噪声的负电阻的最佳值会导致电路变得不稳定。图2说明|R3|的最佳归一化(normalized)值为0.5，反馈因子(β)在0.5的任一侧变为无穷大(infinity)或负无穷大，这表明电路在|R3|＝0.5时不稳定。因此，期望使负电阻值接近但不等于用于消除内部噪声的最佳值。将负电阻值设置为接近导致电路不稳定的值的一个挑战是，由于工艺电压或温度(process voltage or temperature，PVT)引起的组件值中的变化(PVT变化)可能导致负电阻值漂移到使电路变得不稳定所处的值。因此，希望负电阻电路对PVT变化不敏感。

本文所述的电路产生小的信号负电阻值，并且对PVT变化不敏感。在一些实施例中，可以包括以强反型(strong inversion)或弱反型(weak inversion)偏置的恒定-Gm的交叉耦接晶体管，其中，Gm表示跨导(transconductance)。

图3示出了根据一些实施例的负电阻电路100的示例。负电阻电路100包括第一交叉耦接晶体管电路110，第二交叉耦接晶体管电路120，运算放大器130和电流源电路140。

第一交叉耦接晶体管电路110可以连接到图1的运算放大器的反向输入，也称为求和节点Vs。第一交叉耦接晶体管电路110可以在端子V_X0处连接到运算放大器130的非反向输入。第一交叉耦接晶体管电路110包括晶体管111，晶体管111的源极连接到端V_X0，并且漏极连接到求和节点Vs。第一交叉耦接晶体管电路110还包括晶体管112，晶体管112的源极连接到端V_X0，并且漏极连接到接地端。晶体管111和112具有沟道(channel)宽度W和长度L，比率为W/L。如图3所示，晶体管111和112交叉耦接，一个晶体管的栅极连接到另一晶体管的漏极。更具体地说，晶体管111的栅极连接到晶体管112的漏极，晶体管112的栅极连接到晶体管111的漏极。电流源141提供偏置电流给第一交叉耦接晶体管电路110，该电流源141由运算放大器130的输出来控制。在一些实施例中，可以使用恒定-Gm偏置来偏置第一交叉耦接晶体管电路110。第一交叉耦接晶体管电路110可以在强反型(strong inversion)或弱反型(weak inversion)中被偏置。

第二交叉耦接晶体管电路120可以在端子V_X1处连接到运算放大器130的反向输入。第二交叉耦接晶体管电路120包括晶体管121，该晶体管121的源极连接至端子V_X1且漏极连接至阻抗123。第二交叉耦接晶体管电路120还包括晶体管122，该晶体管122的源极连接至端子V_X1及漏极连接到阻抗124。晶体管121和122的沟道宽度与长度之比为M乘以W/L。如图3所示，晶体管121和122交叉耦接，一个晶体管的栅极连接到另一晶体管的漏极。更具体地说，晶体管121的栅极连接到晶体管122的漏极，并且晶体管122的栅极连接到晶体管121的漏极。电流源142提供偏置电流给第二交叉耦接晶体管电路120，电流源142由运算放大器130的输出来控制。在一些实施例中，可以使用恒定-Gm偏置来偏置第二交叉耦接晶体管电路120。第二交叉耦接晶体管电路120可以在强反型或弱反型中被偏置。

运算放大器130将V_X1和V_X0维持在相同的电压。运算放大器130的输出控制电流源142和141。因此，负电阻电路100保持其(小信号)电阻并且对PVT变化不敏感。在图3中，I_D可以与较小NMOS的(Vgs-Vth)与较大NMOS的(Vgs-Vth)之差成正比。反馈回路使I_D与Vgs-Vth具有此关系，因此如果此电流I_D用于偏置NMOS，则NMOS的Gm将保持恒定，其中较小的NMOS包括晶体管111和112，较大的NMOS包括晶体管121和122。

尽管图3示出了负电阻电路100的单端版本，但是可以使用负电阻电路的差分版本。例如，代替将晶体管112的漏极连接到接地端，可以在晶体管111和112的漏极之间提供差分信号。

图4示出了根据一些实施例的负电阻电路200的另一示例。运算放大器230的反向输入连接到晶体管221的源极，运算放大器230的非反向输入连接到晶体管222的源极。晶体管221和222中每个是二极管连接的：它们的栅极连接到它们的漏极。晶体管222的宽度与长度之比为W/L。晶体管221的宽度与长度之比为M乘以W/L。运算放大器230将晶体管221和222的源极保持在相同的电压。晶体管221由电流源241偏置，电流源241由运算放大器230的输出控制。晶体管222由电流源242偏置，电流源242由运算放大器230的输出控制。晶体管221与阻抗225串联。阻抗225可以连接在晶体管221的漏极与地之间。晶体管222的漏极可以耦接到地。晶体管221和222可以形成提供恒定的恒定-Gm偏置的二极管连接的(diode-connected)复制(replica)偏置电路。这样的复制偏置电路可以具有低功耗的优点。另一个进步是，用于恒定-Gm偏置的反馈回路可以与主反馈回路隔离。

交叉耦接的晶体管电路210可以连接到图1的运算放大器的反向输入，也称为求和节点Vs。交叉耦接晶体管电路210包括晶体管211，该晶体管211的源极连接到电流源243，漏极连接到求和节点Vs。第一交叉耦接晶体管电路210还包括晶体管212，该晶体管212的源极连接到电流源243，漏极连接到接地端。晶体管211和212每一个的沟道宽度与长度之比为K乘以W/L。如图4所示，晶体管211和212交叉耦接，一个晶体管的栅极连接到另一晶体管的漏极。更具体地说，晶体管211的栅极连接到晶体管212的漏极，晶体管212的栅极连接到晶体管211的漏极。电流源243提供偏置电流给交叉耦接晶体管电路210，该电流源243由运算放大器230的输出控制。在一些实施例中，可以使用恒定-Gm偏置来偏置交叉耦接的晶体管电路210。交叉耦接晶体管电路210可以在强反型或弱反型中被偏置。

可以包括可选的PMOS互补电路250。电路250可以增强交叉耦接晶体管211和212的整体(overall)Gm。NMOS晶体管可以吸收(sink)电流，而PMOS晶体管可以推(push)电流。如果还包括PMOS器件，则对于相同电流，Gm将为两倍。图5示出了PMOS互补电路250的示例。如果INN接地，假设Gmp＝Gmn＝Gm，INP看到的输入阻抗为-1/Gm。图5中的点A，B，C和D连接到图4和6中的对应点。

图6示出可选地方式，显式阻抗(explicit impedance)Z可以连接在晶体管211和212的源极之间和/或晶体管221和222的源极之间。如果晶体管211和212的源极被阻抗Z分开，则电流源243可以被分为两个单独的电流源243a和243b，以分别偏置晶体管211和212。如图6所示，晶体管222的沟道宽度与长度之比为W/L，晶体管221的沟道宽度与长度之比为M乘以W/L，晶体管211和212的沟道宽度与长度之比为K乘以W/L。

其他方面

本文描述的装置和技术的各个方面可以单独使用，组合使用或以在先前描述中描述的实施例中未具体讨论的各种布置使用，因此，其应用不限于在前面的描述中或在附图中示出的组件的细节和布置。例如，一个实施例中描述的方面可以以任何方式与其他实施例中描述的方面组合。

在权利要求中使用诸如“第一”，“第二”，“第三”等序数术语来修改权利要求元素本身并不意味着一个权利要求元素相对于另一个的任何优先权，优先级或顺序，或者在时间上的方法的执行顺序，但仅作为区分权利要求元素的标签，以区分具有特定名称的一个权利要求元素与具有相同名称的另一元素。

本文所使用的措词和术语是出于描述的目的，并且不应被视为限制。本文中“包括”，“包含”或“具有”，“涉及”及其变体的使用意在涵盖其后列出的项目及其等同物以及其他项目。

Claims (20)

1.一种电路，其特征在于，包括：

第一运算放大器，具有反向输入和非反向输入；

负电阻电路，连接到所述第一运算放大器的反向输入，所述负电阻电路包括：

第二运算放大器；

由所述第二运算放大器控制的电流源；以及

交叉耦接晶体管电路，具有被所述电流源产生的电流偏置的至少一个晶体管。

2.根据权利要求1所述的电路，其特征在于，所述至少一个晶体管的源极连接到所述第二运算放大器的非反向输入。

3.根据权利要求1所述的电路，其特征在于，所述交叉耦接晶体管电路包括：

第一晶体管；以及

第二晶体管

其中，所述第一晶体管的栅极连接到所述第二晶体管的漏极，所述第二晶体管的栅极连接到所述第一晶体管的漏极。

4.根据权利要求3所述的电路，其特征在于，所述第一晶体管的源极和所述第二晶体管的源极连接至所述第二运算放大器的非反向输入。

5.根据权利要求4所述的电路，其特征在于，所述第一晶体管的漏极连接到所述第一运算放大器的反向输入，所述第二晶体管的漏极连接到接地端或差分输入。

6.根据权利要求1或者5所述的电路，其特征在于，还包括第二交叉耦接晶体管电路，所述第二交叉耦接晶体管电路具有被第二电流源产生的电流偏置的至少一个晶体管，所述第二电流源由所述第二运算放大器控制。

7.根据权利要求6所述的电路，其特征在于，所述第二交叉耦接晶体管电路包括：

第三晶体管；以及

第四晶体管，

其中，所述第三晶体管的栅极连接所述第四晶体管的漏极，所述第四晶体管的栅极连接所述第三晶体管的漏极。

8.根据权利要求7所述的电路，其特征在于，所述第三晶体管的源极和所述第四晶体管的源极连接所述第二运算放大器的反向输入。

9.根据权利要求8所述的电路，其特征在于，还包括：耦接在所述第三晶体管与地之间的第一阻抗，以及耦接在所述第四晶体管与地之间的第二阻抗。

10.根据权利要求1所述的电路，其特征在于，所述负电阻电路还包括：

第一晶体管，所述第一晶体管的源极连接所述第二运算放大器的反向输入；以及

第二晶体管，所述第一晶体管的源极连接所述第二运算放大器的非反向输入，

其中，所述第一晶体管和所述第二晶体管中每一个的栅极连接到各自的漏极。

11.根据权利要求10所述的电路，其特征在于，还包括：

第三电流源，被所述第二运算放大器控制并偏置第一晶体管；以及

第四电流源，被所述第二运算放大器控制并偏置第二晶体管。

12.根据权利要求11所述的电路，其特征在于，还包括：耦接在所述第一晶体管与接地端之间的阻抗。

13.根据权利要求12所述的电路，其特征在于，其中所述第二晶体管的漏极连接到接地端。

14.根据权利要求13所述的电路，其特征在于，具有连接在所述第一晶体管的源极和所述第二晶体管的源极之间的阻抗。

15.一种负电阻电路，其特征在于，包括：

运算放大器；

由所述运算放大器控制的电流源；以及

交叉耦接晶体管电路，具有被所述电流源产生的电流偏置的至少一个晶体管。

16.根据权利要求15所述的负电阻电路，其特征在于，所述至少一个晶体管的源极连接所述运算放大器的非反向输入。

17.根据权利要求15所述的负电阻电路，其特征在于，所述交叉耦接晶体管电路包括：

第一晶体管；以及

第二晶体管

其中，所述第一晶体管的栅极连接所述第二晶体管的漏极，所述第二晶体管的栅极连接所述第一晶体管的漏极。

18.根据权利要求17所述的负电阻电路，其特征在于，所述第一晶体管的源极和所述第二晶体管的源极连接所述运算放大器的非反向输入。

19.根据权利要求15所述的负电阻电路，其特征在于，还包括：

第一晶体管，源极连接所述运算放大器的反向输入；以及

第二晶体管，源极连接所述运算放大器的非反向输入，

其中，所述第一晶体管和所述第二晶体管中每一个的栅极连接到各自的漏极。

20.根据权利要求19所述的负电阻电路，其特征在于，还包括：

第三电流源，被所述运算放大器控制并偏置所述第一晶体管；以及

第四电流源，被所述运算放大器控制并偏置所述第二晶体管。

Images