[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN113297020B - 芯片中硬件模块的测试方法、装置、设备及可读存储介质 - Google Patents

芯片中硬件模块的测试方法、装置、设备及可读存储介质 Download PDF

Info

Publication number
CN113297020B
CN113297020B CN202110551292.8A CN202110551292A CN113297020B CN 113297020 B CN113297020 B CN 113297020B CN 202110551292 A CN202110551292 A CN 202110551292A CN 113297020 B CN113297020 B CN 113297020B
Authority
CN
China
Prior art keywords
target
hardware module
chip
signal
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110551292.8A
Other languages
English (en)
Other versions
CN113297020A (zh
Inventor
沈欣舞
裴江华
王金富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Computer Technology Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202110551292.8A priority Critical patent/CN113297020B/zh
Publication of CN113297020A publication Critical patent/CN113297020A/zh
Application granted granted Critical
Publication of CN113297020B publication Critical patent/CN113297020B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种芯片中硬件模块的测试方法，该方法包括以下步骤：对接收到的芯片测试请求进行解析，得到待测试的目标硬件模块和目标信号位；将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为芯片测试请求所选中各目标信号位；利用各目标信号位对目标硬件模块进行测试操作。应用本发明所提供的芯片中硬件模块的测试方法，当不需要进行硬件模块测试时，不存在信号跳变，降低了芯片功耗。本发明还公开了一种芯片中硬件模块的测试装置、设备及存储介质，具有相应技术效果。

Description

芯片中硬件模块的测试方法、装置、设备及可读存储介质
技术领域
本发明涉及芯片测试技术领域，特别是涉及一种芯片中硬件模块的测试方法、装置、设备及计算机可读存储介质。
背景技术
在芯片生成完成之后，由于芯片内部信号极多，但芯片的外部引脚确相对很少，因此监测芯片中硬件模块通常十分困难。
现有的芯片中硬件模块测试方案是采用一组软件可编程、通过寄存器控制的多路选择器(Multiplexer，MUX)，一侧连接芯片内部信号，另一侧连接芯片外部引脚。在对硬件模块测试时，按照用户配置将芯片内部选通至外部引脚，以使用示波器，逻辑分析仪等进行直接测量。当不需要进行芯片中硬件模块测试时，控制寄存器会随机选中一个信号位，当选中的为类似时钟、状态机等频繁跳变的信号时，不论是否需要进行硬件模块测试，均存在信号跳变，增加了芯片的功耗。
综上所述，如何有效地解决现有的芯片中硬件模块测试方案，不论是否需要进行硬件模块测试，均存在信号跳变，增加了芯片的功耗等问题，是目前本领域技术人员急需解决的问题。
发明内容
本发明的目的是提供一种芯片中硬件模块的测试方法，该方法当不需要进行硬件模块测试时，不存在信号跳变，降低了芯片功耗；本发明的另一目的是提供一种芯片中硬件模块的测试装置、设备及计算机可读存储介质。
为解决上述技术问题，本发明提供如下技术方案：
一种芯片中硬件模块的测试方法，包括：
对接收到的芯片测试请求进行解析，得到待测试的目标硬件模块和目标信号位；
将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位；
利用各所述目标信号位对所述目标硬件模块进行测试操作。
在本发明的一种具体实施方式中，将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位，包括：
将所述控制寄存器原默认选取的所述目标硬件模块对应的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位。
在本发明的一种具体实施方式中，在利用各所述目标信号位对所述目标硬件模块进行测试操作之后，还包括：
当达到硬件模块断电触发条件时，控制所述目标硬件模块的供电电路断开，以使预置于所述目标硬件模块的电源域内的各多路选择器进行断电操作。
在本发明的一种具体实施方式中，在利用各所述目标信号位对所述目标硬件模块进行测试操作之后，还包括：
当达到子系统断电触发条件时，控制所述目标硬件模块所属的目标子系统的供电电路断开，以使预置于所述目标子系统的电源域内的各多路选择器进行断电操作。
在本发明的一种具体实施方式中，在得到待测试的目标硬件模块和目标信号位之后，将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位之前，还包括：
统计各所述目标信号位的目标个数；
分别获取所述目标硬件模块与各所述多路选择器之间的信号连接个数；
判断是否存在小于所述目标个数的信号连接个数；
若是，则将与所述目标硬件模块的信号连接个数小于所述目标个数的多路选择器确定为目标多路选择器；
对所述目标多路选择器与所述目标硬件模块之间的连接总线进行扩展操作。
一种芯片中硬件模块的测试装置，包括：
请求解析单元，用于对接收到的芯片测试请求进行解析，得到待测试的目标硬件模块和目标信号位；
信号位选取单元，用于将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位；
模块测试单元，用于利用各所述目标信号位对所述目标硬件模块进行测试操作。
在本发明的一种具体实施方式中，所述信号位选取单元具体为将控制寄存器原默认选取的所述目标硬件模块对应的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位的单元。
在本发明的一种具体实施方式中，还包括：
第一供电控制单元，用于在利用各所述目标信号位对所述目标硬件模块进行测试操作之后，当达到硬件模块断电触发条件时，控制所述目标硬件模块的供电电路断开，以使预置于所述目标硬件模块的电源域内的各多路选择器进行断电操作。
一种芯片中硬件模块的测试设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如前所述芯片中硬件模块的测试方法的步骤。
一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如前所述芯片中硬件模块的测试方法的步骤。
本发明所提供的芯片中硬件模块的测试方法，对接收到的芯片测试请求进行解析，得到待测试的目标硬件模块和目标信号位；将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为芯片测试请求所选中各目标信号位；利用各目标信号位对目标硬件模块进行测试操作。通过预先设置当不需芯片测试时控制寄存器默认选取的各多路选择器中的接地信号位，从而当不需要进行硬件模块测试时，不存在信号跳变，无信号跳变引起的充放电，降低了芯片功耗。
相应的，本发明还提供了与上述芯片中硬件模块的测试方法相对应的芯片中硬件模块的测试装置、设备和计算机可读存储介质，具有上述技术效果，在此不再赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种芯片中硬件模块的测试系统的结构框图；
图2为本发明实施例中芯片中硬件模块的测试方法的一种实施流程图；
图3为本发明实施例中芯片中硬件模块的测试方法的另一种实施流程图；
图4为本发明实施例中一种模块级多路选择器的输入输出示意图；
图5为本发明实施例中一种芯片中硬件模块的测试系统的结构框图；
图6为本发明实施例中一种芯片中硬件模块的测试装置的结构框图；
图7为本发明实施例中一种芯片中硬件模块的测试设备的结构框图；
图8为本实施例提供的一种芯片中硬件模块的测试设备的具体结构示意图。
具体实施方式
在现有的芯片中硬件模块测试方案中，由于待测信号中存在类似时钟、状态机等频繁跳变的信号，当这类信号为控制寄存器默认选中的信号时，该信号会经过很长的路径，即通过模块级MUX和子系统级MUX，连通至芯片顶层MUX。
参见图1，图1为一种芯片中硬件模块的测试系统的结构框图。如图1中粗实线所示。信号跳变在芯片内部是一个“充电、放电”的动作，信号路径越长、跳变越频繁，则其消耗的能量也越大。因而现有的芯片中硬件模块测试方案，不论是否需要进行硬件模块测试，均存在信号跳变，增加了芯片的功耗。
为此，本申请中提供的芯片中硬件模块的测试方法中，当不需要进行硬件模块测试时，不存在信号跳变，降低了芯片功耗。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图2，图2为本发明实施例中芯片中硬件模块的测试方法的一种实施流程图，该方法可以包括以下步骤：
S201：对接收到的芯片测试请求进行解析，得到待测试的目标硬件模块和目标信号位。
当需要对芯片中硬件模块进行测试时，向测试管理中心发送芯片测试请求，芯片测试请求中包含待测试的目标硬件模块和目标信号位。测试管理中心接收芯片测试请求，并对接收到的芯片测试请求进行解析，得到待测试的目标硬件模块和目标信号位。
S202：将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为芯片测试请求所选中各目标信号位。
预先设置控制寄存器选取的各多路选择器中的默认信号位为接地信号位。当测试管理中心接收到芯片测试请求，并解析得到待测试的目标硬件模块和目标信号位之后，将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为芯片测试请求所选中各目标信号位。通过预先设置各多路选择器中的默认信号位为接地信号位，将控制寄存器默认选中的监测信号始终接地，如可以设置与待测硬件模块相连的各最底层多路选择器(模块级多路选择器)的最低位(比特0)始终接地，其余位置连接待测硬件模块，各最底层多路选择器默认选中最低位(比特0)，因此在不需要进行信号调试的场景下，比如芯片冷启动后正常工作时，控制寄存器的值设置为默认值，整个信号监测系统的各级多路选择器上，不存在额外的信号反转，可以有效降低系统功耗。
S203：利用各目标信号位对目标硬件模块进行测试操作。
在将控制寄存器默认选取的各多路选择器中的接地信号位，切换为芯片测试请求所选中各目标信号位之后，利用各目标信号位对目标硬件模块进行测试操作。从而实现仅当需要对目标硬件模块进行测试操作时，根据测试需求，改写控制寄存器的值，选中各目标信号位，当不需芯片测试时控制寄存器默认选取的各多路选择器中的接地信号位，不存在信号跳变，降低了芯片功耗。
本发明所提供的芯片中硬件模块的测试方法，对接收到的芯片测试请求进行解析，得到待测试的目标硬件模块和目标信号位；将控制寄存器默认选取的各多路选择器中的接地信号位，切换为芯片测试请求所选中各目标信号位；利用各目标信号位对目标硬件模块进行测试操作。通过预先设置当不需芯片测试时控制寄存器默认选取的各多路选择器中的接地信号位，从而当不需要进行硬件模块测试时，不存在信号跳变，无信号跳变引起的充放电，降低了芯片功耗。
需要说明的是，基于上述实施例，本发明实施例还提供了相应的改进方案。在后续实施例中涉及与上述实施例中相同步骤或相应步骤之间可相互参考，相应的有益效果也可相互参照，在下文的改进实施例中不再一一赘述。
参见图3，图3为本发明实施例中芯片中硬件模块的测试方法的另一种实施流程图，该方法可以包括以下步骤：
S301：对接收到的芯片测试请求进行解析，得到待测试的目标硬件模块和目标信号位。
S302：统计各目标信号位的目标个数。
在解析得到目标信号位之后，统计各目标信号位的目标个数，从而得到需进行测试的信号位总数。
S303：分别获取目标硬件模块与各多路选择器之间的信号连接个数。
目标硬件模块与各多路选择器分别存在信号连接，分别获取目标硬件模块与各多路选择器之间的信号连接个数。如可以预先设置多路选择器与待测试硬件模块之间信号连接数为32、64、128、256等。
S304：判断是否存在小于目标个数的信号连接个数，若是，则执行步骤S305，若否，则不做处理。
在统计得到各目标信号位的目标个数，并分别获取到目标硬件模块与各多路选择器之间的信号连接个数之后，判断是否存在小于目标个数的信号连接个数，若是，则说明当前存在多路选择器与目标硬件模块之间的信号连接数不够用，执行步骤S305，若否，则说明各多路选择器与目标硬件模块之间的信号连接数均够用，不需要做处理。
S305：将与目标硬件模块的信号连接个数小于目标个数的多路选择器确定为目标多路选择器。
当确定存在小于目标个数的信号连接个数时，说明当前存在多路选择器与目标硬件模块之间的信号连接数不够用，将与目标硬件模块的信号连接个数小于目标个数的多路选择器确定为目标多路选择器，即目标多路选择器与目标硬件模块之间的信号连接数不够用。
S306：对目标多路选择器与目标硬件模块之间的连接总线进行扩展操作。
在确定出与目标硬件模块的信号连接个数小于目标个数的目标多路选择器之后，对目标多路选择器与目标硬件模块之间的连接总线进行扩展操作，从而扩展得到目标多路选择器与目标硬件模块之间足够的信号连接，为后续对目标硬件模块做好有效的铺垫。
S307：将控制寄存器原默认选取的目标硬件模块对应的各多路选择器中的接地信号位，切换为芯片测试请求所选中各目标信号位。
预先设置每个待测试硬件模块各自对应的各特定多路选择器，在解析得到待测试的目标硬件模块和目标信号位，并确定目标硬件模块与各多路选择器之间均存在足够的信号连接之后，将控制寄存器原默认选取的目标硬件模块对应的各多路选择器中的接地信号位，切换为芯片测试请求所选中各目标信号位。通过为每个待测试硬件模块分别设置各自特定的各多路选择器，从而实现了对以待测试硬件模块为单位对各待测试硬件模块对应的各多路选择器进行单独控制。
参见图4，图4为本发明实施例中一种模块级多路选择器的输入输出示意图。模块级MUX负责从待测硬件模块内的256比特(Bit)检测信号中，选出任意16比特，其内部设计为16个独立的256选1的MUX，即需要将输入的256比特信号全连接到内部的MUX上。可以设置将最低位的信号(比特0)始终接地，其余255个接口连接待测硬件模块。
如表1所示，控制这16个MUX的32位控制寄存器，其默认值(复位值)也全部选中最低位信号。
Figure BDA0003075476200000071
Figure BDA0003075476200000081
S308：利用各目标信号位对目标硬件模块进行测试操作。
S309：当达到硬件模块断电触发条件时，控制目标硬件模块的供电电路断开，以使预置于目标硬件模块的电源域内的各多路选择器进行断电操作。
预先设置硬件模块断电触发条件，如预先设置硬件模块正常运行到相应阶段时进行断电操作，或者预先设置当硬件模块正常运行预设时间间隔时进行断电操作。当达到硬件模块断电触发条件时，控制目标硬件模块的供电电路断开，从而使得预置于目标硬件模块的电源域内的各多路选择器进行断电操作。从而实现各多路选择器跟随对应的待测硬件模块进行通断电控制。
参见图5，图5为本发明实施例中一种芯片中硬件模块的测试系统的结构框图。当模块x、模块y处于电源关断状态时，无必要对其进行信号级调试，在片上系统(System onChip，SoC)集成设计时，将模块x的MUX置于模块x电源域内，模块y的MUX置于模块y电源域内，则两个模块级MUX的供电可以跟随待测模块被完全切断。类似的，模块m、模块n均处于子系统B内，在片上系统集成设计时，将模块m、模块n的MUX置于子系统B的电源域内，则这两个模块级MUX的供电也可以跟随待测子系统被完全切断。
在本发明的一种具体实施方式中，在步骤S308之后，该方法还可以包括以下步骤：
当达到子系统断电触发条件时，控制目标硬件模块所属的目标子系统的供电电路断开，以使预置于目标子系统的电源域内的各多路选择器进行断电操作。
预先设置子系统断电触发条件，如预先设置子系统正常运行到相应阶段时进行断电操作，或者预先设置当子系统正常运行预设时间间隔时进行断电操作。当达到子系统断电触发条件时，当前可以对整个目标子系统进行断电操作，因此控制目标子系统的供电电路断开，从而使得预置于目标子系统的电源域内的各多路选择器进行断电操作。
相应于上面的方法实施例，本发明还提供了一种芯片中硬件模块的测试装置，下文描述的芯片中硬件模块的测试装置与上文描述的芯片中硬件模块的测试方法可相互对应参照。
参见图6，图6为本发明实施例中一种芯片中硬件模块的测试装置的结构框图，该装置可以包括：
请求解析单元61，用于对接收到的芯片测试请求进行解析，得到待测试的目标硬件模块和目标信号位；
信号位选取单元62，用于将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为芯片测试请求所选中各目标信号位；
模块测试单元63，用于利用各目标信号位对目标硬件模块进行测试操作。
本发明所提供的芯片中硬件模块的测试装置，对接收到的芯片测试请求进行解析，得到待测试的目标硬件模块和目标信号位；将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为芯片测试请求所选中各目标信号位；利用各目标信号位对目标硬件模块进行测试操作。通过预先设置当不需芯片测试时控制寄存器默认选取的各多路选择器中的接地信号位，从而当不需要进行硬件模块测试时，不存在信号跳变，无信号跳变引起的充放电，降低了芯片功耗。
在本发明的一种具体实施方式中，信号位选取单元62具体为将控制寄存器原默认选取的目标硬件模块对应的各多路选择器中的接地信号位，切换为芯片测试请求所选中各目标信号位的单元。
在本发明的一种具体实施方式中，该装置还可以包括：
第一供电控制单元，用于在利用各目标信号位对目标硬件模块进行测试操作之后，当达到硬件模块断电触发条件时，控制目标硬件模块的供电电路断开，以使预置于目标硬件模块的电源域内的各多路选择器进行断电操作。
在本发明的一种具体实施方式中，还包括：
第二供电控制单元，用于在利用各目标信号位对目标硬件模块进行测试操作之后，当达到子系统断电触发条件时，控制目标硬件模块所属的目标子系统的供电电路断开，以使预置于目标子系统的电源域内的各多路选择器进行断电操作。
在本发明的一种具体实施方式中，该装置还可以包括：
信号位个数统计单元，用于在得到待测试的目标硬件模块和目标信号位之后，将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位之前，统计各目标信号位的目标个数；
信号连接个数统计单元，用于分别获取目标硬件模块与各多路选择器之间的信号连接个数；
第二判断单元，用于判断是否存在小于目标个数的信号连接个数；
目标多路选择器确定单元，用于当确定存在小于目标个数的信号连接个数时，将与目标硬件模块的信号连接个数小于目标个数的多路选择器确定为目标多路选择器；
连接总线扩展单元，用于对目标多路选择器与目标硬件模块之间的连接总线进行扩展操作。
相应于上面的方法实施例，参见图7，图7为本发明所提供的芯片中硬件模块的测试设备的示意图，该设备可以包括：
存储器332，用于存储计算机程序；
处理器322，用于执行计算机程序时实现上述方法实施例的芯片中硬件模块的测试方法的步骤。
具体的，请参考图8，图8为本实施例提供的一种芯片中硬件模块的测试设备的具体结构示意图，该芯片中硬件模块的测试设备可因配置或性能不同而产生比较大的差异，可以包括一个或一个以上处理器(central processing units，CPU)322(例如，一个或一个以上处理器)和存储器332，存储器332存储有一个或一个以上的计算机应用程序342或数据344。其中，存储器332可以是短暂存储或持久存储。存储在存储器332的程序可以包括一个或一个以上模块(图示没标出)，每个模块可以包括对数据处理设备中的一系列指令操作。更进一步地，中央处理器322可以设置为与存储器332通信，在芯片中硬件模块的测试设备301上执行存储器332中的一系列指令操作。
芯片中硬件模块的测试设备301还可以包括一个或一个以上电源326，一个或一个以上有线或无线网络接口350，一个或一个以上输入输出接口358，和/或，一个或一个以上操作系统341。
上文所描述的芯片中硬件模块的测试方法中的步骤可以由芯片中硬件模块的测试设备的结构实现。
相应于上面的方法实施例，本发明还提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时可实现如下步骤：
对接收到的芯片测试请求进行解析，得到待测试的目标硬件模块和目标信号位；将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为芯片测试请求所选中各目标信号位；利用各目标信号位对目标硬件模块进行测试操作。
该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器(Read-OnlyMemory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
对于本发明提供的计算机可读存储介质的介绍请参照上述方法实施例，本发明在此不做赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置、设备及计算机可读存储介质而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种芯片中硬件模块的测试方法，其特征在于，包括：
对接收到的芯片测试请求进行解析，得到待测试的目标硬件模块和目标信号位；
将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位；其中，当不需芯片测试时，预先设置控制寄存器选取的各多路选择器中的默认信号位为接地信号位；
利用各所述目标信号位对所述目标硬件模块进行测试操作。
2.根据权利要求1所述的芯片中硬件模块的测试方法，其特征在于，将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位，包括：
将所述控制寄存器原默认选取的所述目标硬件模块对应的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位。
3.根据权利要求2所述的芯片中硬件模块的测试方法，其特征在于，在利用各所述目标信号位对所述目标硬件模块进行测试操作之后，还包括：
当达到硬件模块断电触发条件时，控制所述目标硬件模块的供电电路断开，以使预置于所述目标硬件模块的电源域内的各多路选择器进行断电操作。
4.根据权利要求2所述的芯片中硬件模块的测试方法，其特征在于，在利用各所述目标信号位对所述目标硬件模块进行测试操作之后，还包括：
当达到子系统断电触发条件时，控制所述目标硬件模块所属的目标子系统的供电电路断开，以使预置于所述目标子系统的电源域内的各多路选择器进行断电操作。
5.根据权利要求1至4任一项所述的芯片中硬件模块的测试方法，其特征在于，在得到待测试的目标硬件模块和目标信号位之后，将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位之前，还包括：
统计各所述目标信号位的目标个数；
分别获取所述目标硬件模块与各所述多路选择器之间的信号连接个数；
判断是否存在小于所述目标个数的信号连接个数；
若是，则将与所述目标硬件模块的信号连接个数小于所述目标个数的多路选择器确定为目标多路选择器；
对所述目标多路选择器与所述目标硬件模块之间的连接总线进行扩展操作。
6.一种芯片中硬件模块的测试装置，其特征在于，包括：
请求解析单元，用于对接收到的芯片测试请求进行解析，得到待测试的目标硬件模块和目标信号位；
信号位选取单元，用于将控制寄存器原默认选取的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位；其中，当不需芯片测试时，预先设置控制寄存器选取的各多路选择器中的默认信号位为接地信号位；
模块测试单元，用于利用各所述目标信号位对所述目标硬件模块进行测试操作。
7.根据权利要求6所述的芯片中硬件模块的测试装置，其特征在于，所述信号位选取单元具体为将所述控制寄存器原默认选取的所述目标硬件模块对应的各多路选择器中的接地信号位，切换为所述芯片测试请求所选中各所述目标信号位的单元。
8.根据权利要求7所述的芯片中硬件模块的测试装置，其特征在于，还包括：
第一供电控制单元，用于在利用各所述目标信号位对所述目标硬件模块进行测试操作之后，当达到硬件模块断电触发条件时，控制所述目标硬件模块的供电电路断开，以使预置于所述目标硬件模块的电源域内的各多路选择器进行断电操作。
9.一种芯片中硬件模块的测试设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1至5任一项所述芯片中硬件模块的测试方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至5任一项所述芯片中硬件模块的测试方法的步骤。
CN202110551292.8A 2021-05-20 2021-05-20 芯片中硬件模块的测试方法、装置、设备及可读存储介质 Active CN113297020B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110551292.8A CN113297020B (zh) 2021-05-20 2021-05-20 芯片中硬件模块的测试方法、装置、设备及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110551292.8A CN113297020B (zh) 2021-05-20 2021-05-20 芯片中硬件模块的测试方法、装置、设备及可读存储介质

Publications (2)

Publication Number Publication Date
CN113297020A CN113297020A (zh) 2021-08-24
CN113297020B true CN113297020B (zh) 2023-02-28

Family

ID=77323074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110551292.8A Active CN113297020B (zh) 2021-05-20 2021-05-20 芯片中硬件模块的测试方法、装置、设备及可读存储介质

Country Status (1)

Country Link
CN (1) CN113297020B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115001540B (zh) * 2022-05-19 2023-11-24 深圳市汇顶科技股份有限公司 卡模拟方法、nfc芯片及电子设备
CN119310440A (zh) * 2024-12-17 2025-01-14 浙江老鹰半导体技术有限公司 Vcsel芯片测试方法及其系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091769A (en) * 1991-03-27 1992-02-25 Eichelberger Charles W Configuration for testing and burn-in of integrated circuit chips
CN202189124U (zh) * 2011-07-22 2012-04-11 航天科工防御技术研究试验中心 基于测试系统的fpga多重实时重配置适配器
CN103376400A (zh) * 2012-04-27 2013-10-30 华为技术有限公司 芯片测试方法及芯片
CN105934681A (zh) * 2016-04-27 2016-09-07 深圳市汇顶科技股份有限公司 芯片测试方法及装置
CN111766509A (zh) * 2020-09-02 2020-10-13 深圳芯邦科技股份有限公司 一种芯片测试方法及相关设备
CN111965524A (zh) * 2020-08-14 2020-11-20 上海捷策创电子科技有限公司 一种芯片测试装置
CN112468149A (zh) * 2020-11-10 2021-03-09 上海航天控制技术研究所 一种抑制多路选择器通道切换输出信号波动装置
CN112463631A (zh) * 2020-12-11 2021-03-09 苏州浪潮智能科技有限公司 一种芯片驱动程序测试方法、装置、设备及可读存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1127021C (zh) * 1999-05-24 2003-11-05 英业达股份有限公司 计算机并行端口上各管脚的开路、接地及短路状况的检测方法
US20080203998A1 (en) * 2007-02-28 2008-08-28 International Business Machines Corporation On-chip power supply monitor using latch delay sensor
CN101713813B (zh) * 2008-10-06 2012-06-06 中兴通讯股份有限公司 片上系统芯片和对片上系统芯片进行测试的方法
CN101706552B (zh) * 2009-07-02 2011-09-28 苏州国芯科技有限公司 支持芯片不同引脚封装的可配置式片上测试模块
CN112269120B (zh) * 2020-11-05 2024-12-13 深圳市广和通无线股份有限公司 接口信号回环测试方法、装置、计算机设备和存储介质

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091769A (en) * 1991-03-27 1992-02-25 Eichelberger Charles W Configuration for testing and burn-in of integrated circuit chips
CN202189124U (zh) * 2011-07-22 2012-04-11 航天科工防御技术研究试验中心 基于测试系统的fpga多重实时重配置适配器
CN103376400A (zh) * 2012-04-27 2013-10-30 华为技术有限公司 芯片测试方法及芯片
CN105934681A (zh) * 2016-04-27 2016-09-07 深圳市汇顶科技股份有限公司 芯片测试方法及装置
CN111965524A (zh) * 2020-08-14 2020-11-20 上海捷策创电子科技有限公司 一种芯片测试装置
CN111766509A (zh) * 2020-09-02 2020-10-13 深圳芯邦科技股份有限公司 一种芯片测试方法及相关设备
CN112468149A (zh) * 2020-11-10 2021-03-09 上海航天控制技术研究所 一种抑制多路选择器通道切换输出信号波动装置
CN112463631A (zh) * 2020-12-11 2021-03-09 苏州浪潮智能科技有限公司 一种芯片驱动程序测试方法、装置、设备及可读存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于CPLD的多路选择器在舞台吊杆控制系统中的应用;吴琦等;《微型机与应用》;20100910(第17期);全文 *

Also Published As

Publication number Publication date
CN113297020A (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
US5995731A (en) Multiple BIST controllers for testing multiple embedded memory arrays
EP1183544B1 (en) System-on-a-chip with a reprogrammable tester, debugger, and bus monitor
CN113297020B (zh) 芯片中硬件模块的测试方法、装置、设备及可读存储介质
US9417287B2 (en) Scheme for masking output of scan chains in test circuit
CN113377591B (zh) 一种提升ate设备芯片测试速度的方法、装置
US20150039956A1 (en) Test mux flip-flop cell for reduced scan shift and functional switching power consumption
EP1172730A2 (en) One-chip system large-scale integrated circuit including processor circuit and its pheripheral circuits
CN103617810A (zh) 嵌入式存储器的测试结构及方法
JP3996055B2 (ja) 内部中間スキャンテスト故障をデバッグするテストアクセスポート（ｔａｐ）コントローラシステムおよび方法
US20040267480A1 (en) Selective control of test-access ports in integrated circuits
WO2017112219A1 (en) Chip fabric interconnect quality on silicon
US8423843B2 (en) Method and system thereof for optimization of power consumption of scan chains of an integrated circuit for test
US20230184831A1 (en) Server jtag component adaptive interconnection system and method
US6813579B1 (en) Apparatus and method for test mode control
WO2014067483A1 (en) Technique to operate memory in functional mode under lbist test
US20050283693A1 (en) Multi-chip digital system signal identification method and apparatus
Patil et al. A review on power optimized TPG using LP-LFSR for low power BIST
JP2007188931A (ja) 半導体装置
CN116719746B (zh) 调试方法、设备、待调试产品和计算机存储介质
US7624319B2 (en) Performance monitoring system
CN111124769A (zh) 一种嵌入式tdp ram模块测试电路与测试方法
US9529047B2 (en) Integrated circuit device and method of performing self-testing within an integrated circuit device
CN118331800A (zh) 时钟测试系统和应用时钟测试系统的时钟切换方法
US20040135177A1 (en) Semiconductor integrated circuit having a scan test
JP2004144717A (ja) Ｒａｍのテスト回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240702

Address after: 2324, Building 1, Aosheng Building, No. 1166 Xinluo Street, High tech Zone, Jinan City, Shandong Province, 250000

Patentee after: Inspur Computer Technology Co.,Ltd.

Country or region after: China

Address before: 35th floor, S01 building, Inspur science and Technology Park, 1036 Inspur Road, Jinan area, Jinan pilot Free Trade Zone, Jinan City, Shandong Province

Patentee before: Shandong Yunhai guochuang cloud computing equipment industry innovation center Co.,Ltd.

Country or region before: China