[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN113130597B - 发光显示设备和包括该发光显示设备的多屏显示设备 - Google Patents

发光显示设备和包括该发光显示设备的多屏显示设备 Download PDF

Info

Publication number
CN113130597B
CN113130597B CN202011609772.7A CN202011609772A CN113130597B CN 113130597 B CN113130597 B CN 113130597B CN 202011609772 A CN202011609772 A CN 202011609772A CN 113130597 B CN113130597 B CN 113130597B
Authority
CN
China
Prior art keywords
substrate
pixel
light emitting
line
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011609772.7A
Other languages
English (en)
Other versions
CN113130597A (zh
Inventor
张永仁
金炅旼
金显东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Priority to CN202410943896.0A priority Critical patent/CN118714871A/zh
Publication of CN113130597A publication Critical patent/CN113130597A/zh
Application granted granted Critical
Publication of CN113130597B publication Critical patent/CN113130597B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开一种发光显示设备和包括该发光显示设备的多屏显示设备。所述显示设备包括：包括显示部分的基板；设置在所述显示部分中的多个像素；公共电极，所述公共电极设置在所述显示部分中并且电连接至所述多个像素的每一个；像素公共电压线，所述像素公共电压线设置在所述显示部分中并且电连接至所述公共电极；设置在所述基板的一个边缘部分处的焊盘部，所述焊盘部包括连接至所述像素公共电压线的像素公共电压焊盘；以及设置在所述基板的边缘部分处并围绕所述显示部分的至少一条闭环线，其中所述至少一条闭环线电连接至所述像素公共电压焊盘。

Description

发光显示设备和包括该发光显示设备的多屏显示设备
相关申请的交叉引用
本申请要求于2019年12月31日提交的韩国专利申请No.10-2019-0180142的权益，通过引用将该专利申请并入本文，如同在本文完全阐述一样。
技术领域
本发明涉及一种发光显示设备和包括该发光显示设备的多屏显示设备。
背景技术
作为自发光显示设备的发光显示设备不像液晶显示(LCD)设备那样需要单独的光源，因而可被制造得轻且薄。此外，发光显示设备以低电压驱动，因而降低了功耗。此外，发光显示设备在色彩实现、响应时间、视角和对比度方面表现优异，因而作为下一代显示设备备受关注。
发光显示设备基于发光器件层的发光来显示图像，其中发光器件层包括设置在两个电极之间的发光器件。在这种情形下，发光器件发出的光通过电极和基板释放到外部。
发光显示设备包括用以显示图像的显示面板。显示面板可包括：具有用于显示图像的多个像素的显示区域；以及围绕显示区域的边框区域。
相关技术的发光显示设备需要用于覆盖设置在显示面板的边界(或边缘部分)处的边框区域的边框(或机构)，并且由于边框区域的宽度，发光显示设备的边框宽度可增大。此外，当将发光显示设备的边框宽度减小为极限值时，由于水分的渗透，发光器件会劣化，由此可降低发光器件的可靠性。
近来，通过将多个发光显示设备布置为格子型来实现大屏幕的多屏显示设备已商业化。
然而，在相关技术的多屏显示设备中，由于多个显示设备的每一个的边框区域或边框，在相邻显示设备之间形成诸如接缝之类的边界部分。当在多屏显示设备的整个屏幕上显示一个图像时，边界部分导致图像的间断感(或不连续性)，由于这个原因，观看图像的观看者的沉浸感降低。
发明内容
因此，本发明旨在提供一种基本上克服了由于相关技术的局限性和缺点而导致的一个或多个问题的发光显示设备和包括该发光显示设备的多屏显示设备。
本发明的一个方面旨在提供一种发光显示设备和包括该发光显示设备的多屏显示设备，其中该发光显示设备具有窄边框宽度并且防止发光器件的可靠性由于水分的渗透而降低。
在下面的描述中将部分列出本发明的附加优点和特征，这些优点和特征的一部分在研究以下内容之后对于所属领域普通技术人员将变得显而易见或者可通过本发明的实践领会到。本发明的这些目的和其他优点可通过说明书及其权利要求书以及附图中具体指出的结构来实现和获得。
为了实现这些和其他优点并根据本发明的意图，如在此具体化和概括描述的，提供了一种发光显示设备，包括：包括显示部分的基板；设置在所述显示部分中的多个像素；公共电极，所述公共电极设置在所述显示部分中并且电连接至所述多个像素的每一个；像素公共电压线，所述像素公共电压线设置在所述显示部分中并且电连接至所述公共电极；设置在所述基板的一个边缘部分处的焊盘部，所述焊盘部包括连接至所述像素公共电压线的像素公共电压焊盘；以及设置在所述基板的边缘部分处并围绕所述显示部分的至少一条闭环线，其中所述至少一条闭环线电连接至所述像素公共电压焊盘。
在本发明的另一方面中，提供一种多屏显示设备，包括：多个显示模块，所述多个显示模块布置在第一方向和与第一方向交叉的第二方向的至少一个方向上，其中所述多个显示模块的每一个包括：包括显示部分的基板；设置在所述显示部分中的多个像素；公共电极，所述公共电极设置在所述显示部分中并且电连接至所述多个像素的每一个；像素公共电压线，所述像素公共电压线设置在所述显示部分中并且电连接至所述公共电极；设置在所述基板的一个边缘部分处的焊盘部，所述焊盘部包括连接至所述像素公共电压线的像素公共电压焊盘；以及设置在所述基板的边缘部分处并围绕所述显示部分的至少一条闭环线，其中所述至少一条闭环线电连接至所述像素公共电压焊盘。
根据本发明的一些实施方式，可提供一种发光显示设备和包括该发光显示设备的多屏显示设备，其中该发光显示设备具有窄边框宽度并且能够防止发光器件的可靠性由于水分的渗透而降低。
根据本发明的一些实施方式，可提供一种不具有边框的显示设备和包括该显示设备的多屏显示设备
根据本发明的一些实施方式，可提供一种在没有间断感的情况下显示图像的多屏显示设备。
应当理解，本发明前面的概括描述和下面的详细描述都是例示性的和解释性的，旨在对要求保护的本发明提供进一步的解释。
附图说明
给本发明提供进一步理解并且并入本申请组成本申请一部分的附图图解了本发明的实施方式，并与说明书一起用于解释本发明的原理。在附图中：
图1是图解根据本发明一实施方式的发光显示设备的示图；
图2是图1所示的区域B1的放大图；
图3是图解图1所示的一个子像素的等效电路图；
图4是沿图1所示的线I-I’截取的剖视图；
图5是图4所示的区域B2的放大图；
图6是图4所示的区域B3的放大图；
图7是图4所示的区域B4的放大图；
图8是沿图1所示的线II-II’截取的剖视图；
图9A至9C是图解图7和8所示的导电金属线的各种例子的示图；
图10是图解根据本发明另一实施方式的发光显示设备的平面图；
图11是示意性图解本发明另一实施方式的发光显示设备的侧视图；
图12是图解图10所示的发光显示设备的透视图；
图13是图解图10所示的发光显示设备的后表面的示图；
图14是图12所示的区域B5的放大图；
图15是图12和14中所示的一个像素的电路图；
图16是图解图12和14中所示的显示区域中设置的栅极驱动电路的示图；
图17是沿图12所示的线III-III’截取的剖视图；
图18是图17所示的区域B6的放大图；
图19是沿图12所示的线IV-IV’截取的剖视图；
图20是图解根据本发明一实施方式的多屏显示设备的示图；
图21是沿图20的线V-V’截取的剖视图。
具体实施方式
现在将详细参考本发明的示例性实施方式进行描述，附图中图解了这些实施方式的一些例子。尽可能地将在整个附图中使用相同的参考标记表示相同或相似的部分。
将通过参照附图描述的以下实施方式阐明本发明的优点和特征以及其实现方法。然而，本发明可以以不同的形式实施，不应解释为限于在此列出的实施方式。而是，提供这些实施方式是为了使本发明的公开内容全面和完整，并将本发明的范围充分地传递给所属领域技术人员。另外，本发明仅由权利要求书的范围限定。
为了描述本发明的实施方式而在附图中公开的形状、大小、比例、角度和数量仅仅是示例，因而本发明不限于图解的细节。相似的参考标记通篇指代相似的要素。在下面的描述中，当确定对相关已知功能或构造的详细描述会不必要地使本发明的重点模糊不清时，将省略该详细描述。在本申请中使用“包括”、“具有”和“包含”进行描述的情况下，可添加其他部分，除非使用了“仅”。
在解释一要素时，尽管没有明确说明，但该要素应解释为包含误差范围。
在描述位置关系时，例如，当两部分之间的位置关系被描述为“在……上”、“在……上方”、“在……下方”和“在……之后”时，可在这两部分之间设置一个或多个其他部分，除非使用了“正好”或“直接”。
在描述时间关系时，例如，当时间顺序被描述为“在……之后”、“随后”、“接下来”和“在……之前”时，可包括不连续的情况，除非使用了“正好”或“直接”。
将理解到，尽管在此可使用术语“第一”、“第二”等来描述各种要素，但这些要素不应受这些术语限制。这些术语仅仅是用来将一要素与另一要素区分开。例如，在不背离本发明的范围的情况下，第一要素可能被称为第二要素，类似地，第二要素可能被称为第一要素。
在描述本发明的要素时，可使用诸如第一、第二、A、B、(a)、(b)等之类的术语。这些术语仅用于将相应要素与其他要素区分开，这些术语不限制相应要素的本质、次序或优先顺序。将理解到，当称一要素或层在另一要素或层“上”或“连接至”另一要素或层时，该要素可直接位于另一要素或层上或者直接连接至另一要素或层，或者可存在中间要素或层。此外，应当理解到，当一要素设置在另一要素上方或下方时，其可表示这些要素设置成彼此直接接触的情况，但也可表示这些要素彼此不直接接触地设置。
术语“至少一个”应当理解为包括相关所列要素中的一个或多个的任意一个和所有组合。例如，“第一要素、第二要素和第三要素中的至少一个”的含义表示选自第一要素、第二要素和第三要素中的两个或更多个要素的所有要素的组合以及第一要素、第二要素或第三要素。
如所属领域技术人员能够充分理解的，本发明各实施方式的特征可彼此部分或整体地结合或组合，且可在技术上彼此进行各种互操作和驱动。本发明的实施方式可彼此独立实施，或者以相互依赖的关系共同实施。
下文中，将参照附图详细描述本发明的实施方式。在给每个附图的要素添加参考标记时，尽管相同的要素被示出在其他附图中，但相似的参考标记可指代相似的要素。此外，为了便于描述，附图中示出的每个要素的比例不同于实际比例，因而不限于附图中示出的比例。
图1是图解根据本发明一实施方式的发光显示设备的示图；图2是图1所示的区域B1的放大图。
参照图1和2，根据本发明一实施方式的发光显示设备可包括发光显示面板1和驱动电路单元3。
发光显示面板1可包括基板10、显示部分AA、多个像素P、公共电极CE(见图3)、多条栅极线GL(见图3)、多条数据线DL、多条像素驱动电源线PL、多条像素公共电压线CVL、多条基准电压线RL、多个焊盘部PP以及至少一条闭环线CLL。
基板10可以是玻璃基板，或者可以是可弯折或柔性的薄玻璃基板或塑料基板。基板10可包括显示部分AA和围绕显示部分AA的非显示部分IA。
显示部分AA可以是用于显示图像的区域，可称为显示区域、有源区域或有源部分。例如，显示部分AA可设置在基板10的除了边缘部分之外的部分处。
非显示部分IA可以是不显示图像的区域，可称为非显示区域、非有源区域或非有源部分。例如，非显示部分IA可设置在基板10的边缘部分处。
多个像素P的每一个可单独设置在显示部分AA中限定的多个像素区域中。多个像素区域可由设置在显示部分AA上的多条像素驱动线GL、DL、PL、RL和CVL(例如多条栅极线GL和多条数据线DL)来限定。
多个像素P的每一个可设置在基板10的相应像素区域中，并且可基于通过相邻栅极线GL提供的栅极信号，显示与通过相邻数据线DL提供的数据电压相对应的彩色图像。
多个像素P的每一个可包括彼此相邻的多个子像素SP。子像素SP可被定义为实际发光的最小单元区域。例如，三个相邻子像素可构成用于显示彩色图像的一个像素P或一个单位像素P。
根据一实施方式的像素P可包括在第一方向X上彼此相邻布置的第一至第三子像素SP。在这种情形下，第一子像素可以是红色子像素，第二子像素可以是绿色子像素，第三子像素可以是蓝色子像素。但是，本发明不限于此。
根据另一实施方式，像素P可包括在第一方向X和第二方向Y的至少一个方向上彼此相邻布置的第一至第四子像素SP。在这种情形下，第一子像素可以是红色子像素，第二子像素可以是白色子像素，第三子像素可以是蓝色子像素，第四子像素可以是绿色子像素。但是，本发明不限于此。
根据一实施方式，分别设置在第一至第四子像素SP中的多个发光器件层可单独发射不同的光，或者可共同发射白色光。
在第一至第四子像素SP的每一个共同发射白色光的情形下，第一至第四子像素SP的每一个可包括将白色光转换为其他颜色光的滤色器(或波长转换构件)。在这种情形下，根据一实施方式的第二子像素可不包括滤色器。根据另一实施方式，第二子像素的至少一个区域可包括与第一、第三和第四子像素之一的滤色器相同的滤色器。
多个子像素SP的每一个可包括发光器件层，发光器件层包括自发光器件(或自发光元件)以及用于控制流入自发光器件中的电流的像素电路。例如，像素电路可包括驱动薄膜晶体管(TFT)，用于将与通过相应数据线DL提供的数据电压对应的数据电流传输给自发光器件。
多条栅极线GL的每一条可设置在基板10的显示部分AA中。例如，多条栅极线GL可在与第一方向X交叉的第二方向Y上彼此分隔开，并在第一方向X上长长地延伸。根据一实施方式的多条栅极线GL的每一条可包括平行地设置在第一方向X上的第一栅极线GLa和第二栅极线GLb。
多条数据线DL可设置在基板10的显示部分AA中，并与多条栅极线GL交叉。例如，多条数据线DL可在第一方向X上彼此分隔开，并且在第二方向Y上长长地延伸。
多条像素驱动电源线PL可与多条数据线DL平行地设置在基板10的显示部分AA中。
公共电极CE可设置在基板10的显示部分AA中，并且可电连接至多个像素P。例如，公共电极CE可共同连接至多个子像素SP。
多条像素公共电压线CVL可与多条数据线DL平行地设置在基板10的显示部分AA中。多条像素公共电压线CVL可电连接至显示部分AA中的公共电极CE。多条像素公共电压线CVL的每一条的一侧可电连接至焊盘部PP。多条像素公共电压线CVL的每一条的另一侧可与基板10的一个边缘部分平行地设置在基板10的另一边缘部分处，其中在基板10的一个边缘部分和另一边缘部分之间具有显示部分AA。
多条基准电压线RL可与多条数据线DL平行地设置在基板10的显示部分AA中。例如，多条基准电压线RL的每一条可设置在第一方向X上布置的多个像素P中的相应像素P中，在这种情形下，一条基准电压线RL可共同连接至构成像素P的多个子像素SP。可选择地，多条基准电压线RL的每一条可基于像素P的驱动(或操作)方式而省略。
多个焊盘部PP的每一个可在第一方向X上设置在基板10的一个边缘部分处。
多个焊盘部PP的每一个可包括：多个像素驱动电压焊盘PVP，电连接至多条像素驱动电源线PL的每一条的一侧；多个数据焊盘DP，电连接至多条数据线DL的每一条的一侧；多个基准电压焊盘RVP，电连接至多条基准电压线RL的每一条的一侧；以及多个像素公共电压焊盘CVP，电连接至多条像素公共电压线CVL的每一条的一侧。
多个焊盘部PP的每一个可包括：多条第一焊盘连接线PCL1，电连接在多个像素驱动电压焊盘PCP的每一个的一侧与多条像素驱动电源线PL的每一条的一侧之间；多条第二焊盘连接线PCL2，电连接在多个数据焊盘DP的每一个的一侧与多条数据线DL的每一条的一侧之间；多条第三焊盘连接线PCL3，电连接在多个基准电压焊盘RVP的每一个的一侧与多条基准电压线RL的每一条的一侧之间；以及多条第四焊盘连接线PCL4，电连接在多个像素公共电压焊盘CVP的每一个的一侧与多条像素公共电压线CVL的每一条的一侧之间。在此，焊盘连接线PCL1至PCL4可称为焊盘连线(pad link line)。
多个焊盘部PP中的第一焊盘部和最后焊盘部的每一个可进一步包括多个栅极焊盘和分别电连接至多个栅极焊盘的多条第五焊盘连接线。
至少一条闭环线CLL可设置在基板10的边缘部分处，并围绕显示部分AA，并且可电连接至多个像素公共电压焊盘CVP的至少之一。例如，至少一条闭环线CLL可设置在基板10的非显示区域IA中，以具有围绕显示部分AA的闭环(closed loop)。
根据一实施方式的至少一条闭环线CLL可设置为与焊盘连接线PCL1至PCL4交叉，并且可电连接至焊盘部PP中的多条第四焊盘连接线PCL4的至少之一。至少一条闭环线CLL可电连接至像素公共电压焊盘CVP，因此可保持与多条像素公共电压线CVL的每一条具有相同的电位。因此，至少一条闭环线CLL可将从外部流入的静电释放到像素公共电压焊盘CVP和/或像素公共电压线CVL，由此可防止由于静电导致的缺陷。
根据一实施方式的至少一条闭环线CLL可设置为与位于基板10的另一边缘部分处的多条像素公共电压线CVL的每一条的另一侧交叉，并且可电连接至位于基板10的另一边缘部分处的多条像素公共电压线CVL的所有另一侧的至少之一。在这种情形下，多条像素公共电压线CVL的每一条的一侧和另一侧可电连接到至少一条闭环线CLL，因此通过多条像素公共电压线CVL提供给公共电极CE的像素公共电压可更均匀地提供给位于显示部分AA中的多个像素P的每一个。
发光显示面板1可进一步包括堰图案(dam pattern)15，堰图案15设置在基板10的边缘部分处并围绕显示部分AA。
堰图案15可沿着基板10的边缘部分设置，以具有围绕显示部分AA的闭环形状(或闭环线形状)。堰图案15可防止位于基板10上以覆盖显示部分AA的封装层的扩散或溢出。
堰图案15可在基板10上实现为围绕至少一条闭环线CLL，或者被至少一条闭环线CLL围绕。例如，至少一条闭环线CLL可设置在堰图案15的内侧区域和外侧区域中的至少一个区域中。
发光显示面板1可进一步包括位于堰图案15附近的至少一个悬崖图案(cliffpattern)部分CPP。
至少一个悬崖图案部分CPP可设置在堰图案15附近，以具有围绕显示部分AA的闭环形状(或闭环线形状)。
根据一实施方式的至少一个悬崖图案部分CPP可设置在堰图案15的内侧区域和外侧区域中的至少一个区域中。
悬崖图案部分CPP可包括闭环线CLL。也就是说，至少一个悬崖图案部分CPP的每一个可与至少一条闭环线CLL的每一条交叠。例如，闭环线CLL可设置在一个悬崖图案部分CPP中。至少一个悬崖图案部分CPP和至少一条闭环线CLL可彼此交叠，由此防止由至少一个悬崖图案部分CPP或至少一条闭环线CLL导致的边框宽度增大。至少一个悬崖图案部分CPP可隔离(或断开)位于一部分非显示部分IA中的发光器件层的自发光器件，因此可阻挡侧向水分渗透路径，从而防止侧向水分渗透。
根据一实施方式的发光显示面板1可进一步包括栅极驱动电路50。
栅极驱动电路50可基于通过焊盘部PP的多个栅极焊盘从驱动电路单元3提供的栅极控制信号，向栅极线提供栅极信号。根据一实施方式的栅极驱动电路50可随着用于实现子像素SP的TFT制造工艺一起，直接实现在基板10的非显示区域IA中。例如，栅极驱动电路50可设置在基板10的彼此面对的两个非显示区域IA的至少之一中。根据另一实施方式，栅极驱动电路50可实现为IC，在这种情形下，栅极驱动电路50可安装在基板10上并且可连接至栅极线，或者可安装在柔性电路膜上并且可通过基板10的栅极焊盘连接至栅极线。
驱动电路单元3可连接至位于基板10的一个边缘部分处的焊盘部PP，并且可允许每个子像素SP显示与从显示驱动系统提供的视频数据对应的图像。
根据一实施方式的驱动电路单元3可包括多个柔性电路膜31、多个数据驱动集成电路(IC)33、印刷电路板(PCB)35、时序控制器37以及电源电路单元39。
多个柔性电路膜31的每一个可附接在位于基板10上的焊盘部PP和PCB 35上。根据一实施方式的柔性电路膜31可以是载带封装(TCP)或膜上芯片(COF)。例如，多个柔性电路膜31的每一个的一个边缘部分(或输出接合部分)可通过使用各向异性导电膜的膜附接工艺附接在位于基板10上的焊盘部PP上。多个柔性电路膜31的每一个的另一边缘部分(或输入接合部分)可通过使用各向异性导电膜的膜附接工艺附接在PCB 35上。
多个数据驱动IC 33的每一个可单独安装在多个柔性电路膜31的相应柔性电路膜31上。多个数据驱动IC 33的每一个可接收从时序控制器37提供的数据控制信号和像素数据，根据数据控制信号将像素数据转换为基于像素的模拟数据电压，并将模拟数据电压提供给相应的数据线DL。例如，多个数据驱动IC 33的每一个可通过利用从PCB 35提供的多个基准伽马电压来产生多个灰度级电压，并且可从多个灰度级电压之中选择对应于像素数据的灰度级电压作为基于像素的数据电压，并输出选择的数据电压。
此外，多个数据驱动IC 33的每一个可利用多个基准伽马电压产生用于子像素SP的驱动(或发光)所需的像素公共电压(或阴极电压)和像素驱动电压(或阳极电压)。例如，多个数据驱动IC 33的每一个可从多个基准伽马电压或者多个灰度级电压之中选择预定基准伽马电压或预定灰度级电压作为像素驱动电压和像素公共电压，并输出像素驱动电压和像素公共电压。
此外，多个数据驱动IC 33的每一个可基于每个像素P的驱动(或操作)方法来产生并输出基准电压。例如，多个数据驱动IC 33的每一个可从多个基准伽马电压或多个灰度级数据之中选择预定基准伽马电压或预定灰度级电压作为基准电压，并输出基准电压。例如，像素驱动电压、像素公共电压和基准电压可具有不同的电压电平。
多个数据驱动IC 33的每一个可通过设置在基板10上的多条基准电压线RL依次感测包括在每个子像素SP中的驱动TFT的特征值，产生对应于感测值的感测原始数据(snesing raw data)，并将感测原始数据提供给时序控制器37。
PCB 35可连接至多个柔性电路膜31的每一个的另一边缘部分。PCB 35可在驱动电路单元3的元件之间传输信号和电压。
时序控制器37可安装在PCB 35上，并且可通过设置在PCB 35上的用户连接器来接收从显示驱动系统提供的图像数据和时序同步信号。可选择地，时序控制器37可不安装在PCB 35上并且可设置在显示驱动系统中，或者可安装在PCB 35与显示驱动系统之间连接的单独控制板上。
时序控制器37可基于时序同步信号来排列视频数据，以使其与设置在显示区域AA中的像素布置结构匹配，并且时序控制器37可向多个数据驱动IC 33的每一个提供所产生的像素数据。
根据一实施方式，当像素P包括白色子像素SP时，时序控制器37可基于数字视频数据(即，分别提供给相应像素P的红色输入数据、绿色输入数据和蓝色输入数据)提取白色像素数据，基于提取的白色像素数据将偏移数据反映在红色输入数据、绿色输入数据和蓝色输入数据的每一个中，以计算红色像素数据、绿色像素数据和蓝色像素数据，并且根据像素布置结构来排列所计算的红色像素数据、绿色像素数据、蓝色像素数据以及白色像素数据，并将排列后的像素数据提供给每个数据驱动IC 33。例如，时序控制器37可基于韩国专利公开No.10-2013-0060476或10-2013-0030598中公开的数据转换方法来将红色输入数据、绿色输入数据和蓝色输入数据转换为四色(例如，红色、绿色、蓝色和白色)数据。
时序控制器37可基于时序同步信号产生数据控制信号和栅极控制信号的每一个，基于数据控制信号来控制每个数据驱动IC 33的驱动时序，并且基于栅极控制信号来控制栅极驱动电路50的驱动时序。例如，时序同步信号可包括垂直同步信号、水平同步信号、数据使能信号和主时钟(点时钟)。
根据一实施方式的数据控制信号可包括源起始脉冲、源移位时钟和源输出信号。根据一实施方式的栅极控制信号可包括起始信号(或栅极起始脉冲)和多个移位时钟。
时序控制器37可在预定外部感测时段期间基于外部感测模式驱动每个数据驱动IC 33和栅极驱动电路50，基于从数据驱动IC 33提供的感测原始数据来产生用于补偿每个子像素SP的驱动TFT的特征变化的补偿数据，并且基于产生的补偿数据来调制像素数据。例如，时序控制器37可在与垂直同步信号的消隐时段(或垂直消隐时段)对应的每个外部感测时段，基于外部感测模式驱动每个驱动IC 33和栅极驱动电路50。例如，可在显示设备的通电过程、显示设备的断电过程、在长时间驱动之后将显示设备断电的过程、或者实时地或周期性地设定的帧的消隐时段中执行外部感测模式。
根据一实施方式的时序控制器37可基于外部感测模式将从数据驱动IC 33提供的每个子像素的感测原始数据存储在存储电路中。此外，在显示模式中，时序控制器37可基于存储在存储电路中的感测原始数据修正待提供至每个子像素的像素数据并且可将修正后的像素数据提供至数据驱动IC 33。在此，每个子像素的感测原始数据可包括与设置在相应子像素中的驱动TFT和自发光器件的每一个有关的依次变化信息(sequential variationinformation)。因此，在外部感测模式中，时序控制器37可感测设置在每个子像素SP中的驱动TFT的特征值(例如，阈值电压或迁移率)并且基于此，可修正待提供至每个子像素SP的像素数据，由此最小化或防止由多个子像素SP的驱动TFT的特征值偏差导致的图像质量的劣化。发光显示设备的外部感测模式可以是本领域技术人员已知的技术，因而省略其详细描述。例如，根据本发明的发光显示设备可基于韩国专利申请公开No.10-2016-0093179、10-2017-0054654或10-2018-0002099中公开的感测模式感测设置在每个子像素SP中的驱动TFT的特征值。
电源电路单元39可安装在PCB 35上并且可通过使用从外部提供的输入电源产生用于在像素P上显示图像所需的各种源电压，以将产生的源电压提供至相应的电路。例如，电源电路单元39可产生并输出用于驱动时序控制器37和数据驱动IC 33的每一个所需的逻辑源电压、提供至数据驱动IC 33的多个基准伽马电压、以及用于驱动栅极驱动电路50所需的至少一个栅极驱动电压和至少一个栅极公共电压。栅极驱动电压和栅极公共电压可具有不同的电压电平。
图3是图解图1所示的一个子像素的等效电路图。
参照图3，根据本发明一实施方式的多个子像素SP的每一个可响应于通过相邻的栅极线GL提供的扫描信号基于数据电流发光，从而显示图像，其中数据电流对应于通过相邻的数据线DL提供的数据电压与通过相邻的基准电压线RL提供的基准电压之间的差电压。
根据一实施方式的多个子像素SP的每一个可包括自发光器件ED和像素电路PC。
自发光器件(或自发射器件)ED可实现在公共电极(或阴极)CE与电连接至像素电路PC的像素电极(或阳极)PE之间。自发光器件ED可基于数据电流发射具有与从像素电路PC提供的数据电流对应的亮度的光。
像素电路PC可响应于通过相邻的栅极线GL提供的扫描信号向自发光器件ED提供数据电流，数据电流对应于通过相邻的数据线DL提供的数据电压与通过相邻的基准电压线RL提供的基准电压之间的差电压。
根据一实施方式的像素电路PC可包括第一开关TFT Tsw1、第二开关TFT Tsw2、驱动TFT Tdr和存储电容器Cst。在下面的描述中，薄膜晶体管可称为TFT。
第一开关TFT Tsw1、第二开关TFT Tsw2和驱动TFT Tdr中的至少一个可以是非晶硅(a-Si)TFT、多晶硅(poly-Si)TFT、氧化物TFT或有机TFT。例如，在像素电路PC中，第一开关TFT Tsw1、第二开关TFT Tsw2和驱动TFT Tdr中的一些TFT可以是具有包括低温多晶硅(LTPS)的半导体层(或有源层)的TFT，低温多晶硅具有优异的响应特性，并且第一开关TFTTsw1、第二开关TFT Tsw2和驱动TFT Tdr中的其他TFT可以是具有包括氧化物的半导体层(或有源层)的TFT，氧化物具有优良的截止电流特性。
第一开关TFT Tsw1可包括与栅极线GL中的第一栅极线GLa连接的栅极电极、与相邻的数据线DL连接的第一源极/漏极电极、以及与驱动TFT Tdr的栅极节点n1连接的第二源极/漏极电极。第一开关TFT Tsw1可基于提供给第一栅极线GLa的第一扫描信号，将通过相邻的数据线DL提供的数据电压传输给驱动TFT Tdr的栅极节点n1。
第二开关TFT Tsw2可包括与栅极线GL中的第二栅极线GLb连接的栅极电极、与驱动TFT Tdr的源极节点n2连接的第一源极/漏极电极、以及与相邻的基准电压线RL连接的第二源极/漏极电极。第二开关TFT Tsw2可基于提供给第二栅极线GLb的第二扫描信号，将通过相邻的基准电压线RL提供的基准电压传输给驱动TFT Tdr的源极节点n2。。
存储电容器Cst可形成在驱动TFT Tdr的栅极节点n1和源极节点n2之间。根据一实施方式的存储电容器Cst可包括与驱动TFT Tdr的栅极节点n1连接的第一电容器电极、与驱动TFT Tdr的源极节点n2连接的第二电容器电极、以及形成在第一电容器电极与第二电容器电极之间的交叠区域中的介电层。存储电容器Cst可被充入驱动TFT Tdr的栅极节点n1和源极节点n2之间的差电压，然后可基于充入的电压使驱动TFT Tdr导通或截止。
驱动TFT Tdr可包括与第一开关TFT Tsw1的第二源极/漏极电极和存储电容器Cst的第一电容器电极共同连接的栅极电极(或栅极节点n1)；与第二开关TFT Tsw2的第一源极/漏极电极、存储电容器Cst的第二电容器电极和自发光器件ED的像素电极PE共同连接的第一源极/漏极电极(或源极节点n2)；以及与像素驱动电源线PL连接的第二源极/漏极电极(或漏极节点)。驱动TFT Tdr可基于存储电容器Cst的电压而导通，并且可控制通过被提供像素驱动电压EVdd的像素驱动电源线PL流入到自发光器件ED的电流量。自发光器件ED的公共电极(或阴极)CE通过像素公共电压线CVL连接至像素公共电压EVss。
图4是沿图1所示的线I-I’截取的剖视图；图5是图4所示的区域B2的放大图；图6是图4所示的区域B3的放大图；图7是图4所示的区域B4的放大图。
参照图1以及图4至7，根据本发明一实施方式的显示设备包括在基板10上的电路层11、平坦化层12、发光器件层13、堤部14、堰图案15和封装层16。
电路层11可设置在基板10上。电路层11可称为像素阵列层或TFT阵列层。
根据一实施方式的电路层11可包括缓冲层11a和电路阵列层11b。
缓冲层11a可防止在制造TFT的工艺的高温工艺中第一基板10中包括的诸如氢之类的材料扩散到电路阵列层11b。此外，缓冲层11a可防止外部水分或湿气渗透到发光器件层13中。例如，缓冲层11a可包括包含SiNx并设置在基板10上的第一缓冲层BL1以及包含SiOx并且设置在第一缓冲层BL1上的第二缓冲层BL2。
电路阵列层11b可包括设置在缓冲层11a上的像素电路PC，像素电路PC包括设置在多个像素区域PA的每一个中的驱动TFT Tdr。
设置在每个像素区域PA中的驱动TFT Tdr可包括有源层ACT、栅极绝缘层GI、栅极电极GE、层间绝缘层11c、第一源极/漏极电极SD1、第二源极/漏极电极SD2、以及钝化层11d。
有源层ACT可设置在每个像素区域PA中的缓冲层11a上。有源层ACT可包括与栅极电极GE交叠的沟道区域、以及在相邻的沟道区域之间彼此平行的第一源极/漏极区域和第二源极/漏极区域。有源层ACT可在导电化工艺中具有导电性，因而可用作将显示区域AA中的线直接连接或者将设置在不同层上的线电连接的跳接结构的桥接线(bridge line)。
栅极绝缘层GI可设置在有源层ACT的沟道区域中。栅极绝缘层GI可将有源层ACT与栅极电极GE绝缘。
栅极电极GE可设置在栅极绝缘层GI上。栅极电极GE可与有源层ACT的沟道区域交叠，且在它们之间具有栅极绝缘层GI。根据一实施方式的栅极电极GE可具有包括钼(Mo)、钛(Ti)、Mo-Ti合金(MoTi)和铜(Cu)中至少之一的单层结构或多层结构。
层间绝缘层11c可设置在基板10上以覆盖栅极电极GE和有源层ACT。层间绝缘层11c可将栅极电极GE与源极/漏极电极SD1和SD2电性绝缘(或隔离)。
根据一实施方式的层间绝缘层11c可仅设置在基板10的除了边缘部分之外的部分处，但不限于此。
第一源极/漏极电极SD1可设置在与有源层ACT的第一源极/漏极区域交叠的层间绝缘层11c上并且可通过设置在层间绝缘层11c中的第一源极/漏极接触孔电连接至有源层ACT的第一源极/漏极区域。例如，第一源极/漏极电极SD1可以是驱动TFT Tdr的源极电极，并且有源层ACT的第一源极/漏极区域可以是源极区域。
第二源极/漏极电极SD2可设置在与有源层ACT的第二源极/漏极区域交叠的层间绝缘层11c上并且可通过设置在层间绝缘层11c中的第二源极/漏极接触孔电连接至有源层ACT的第二源极/漏极区域。例如，第二源极/漏极电极SD2可以是驱动TFT Tdr的漏极电极，并且有源层ACT的第二源极/漏极区域可以是漏极区域。
根据一实施方式的源极/漏极电极SD1和SD2可与栅极线GL一起实现。
钝化层11d可设置在基板10上以覆盖包括驱动TFT Tdr的像素电路PC。例如，当层间绝缘层11c未设置在基板10的边缘部分处时，设置在基板10的边缘部分处的钝化层11d可直接接触缓冲层11a。根据一实施方式的钝化层11d可包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiON)或其多层，但不限于此。
构成像素电路PC的第一开关TFT Tsw1和第二开关TFT Tsw2的每一个可与驱动TFTTdr一起形成，因而省略其详细描述。
根据一实施方式的电路层11可进一步包括下金属层BML，下金属层BML设置在基板10和缓冲层11a之间。下金属层BML可进一步包括遮光图案(或遮光层)LSP，遮光图案LSP设置在构成像素电路PC的TFT Tdr、Tsw1和Tsw2的每一个的有源层ACT的下方。
遮光图案LSP可以以岛(island)形状设置在第一基板10与有源层ACT之间。遮光图案LSP可阻挡通过基板10入射在有源层ACT上的光，由此防止或最小化由外部光导致的每个TFT的阈值电压变化。可选择地，遮光图案LSP可电连接至相应TFT的第一源极/漏极电极SD1，因而可用作相应TFT的下栅极电极；在这种情形下，可最小化或防止由光导致的每个TFT的特征变化和由偏置电压导致的每个TFT的阈值电压变化。
下金属层BML可用作多条数据线DL、多条像素驱动电源线PL、多条像素公共电压线CVL以及多条基准电压线RL。此外，下金属层BML可用作金属层，金属层用于实现电连接至位于焊盘部PP中的多个焊盘PVP、DP、RVP和CVP的多条焊盘连接线PCL1至PCL4。因此，下金属层BML可沉积在基板10上，然后可通过利用图案化工艺被图案化为多条数据线DL、多条像素驱动电源线PL、多条像素公共电压线CVL、多条基准电压线RL、遮光图案LSP以及焊盘连接线PCL1至PCL4。
平坦化层12可设置在基板10上，并且可在电路层11上提供平坦表面。平坦化层12可覆盖包括设置在多个像素区域PA的每一个中的驱动TFT Tdr的电路层11。根据一实施方式的平坦化层12可包括丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂，但不限于此。
根据一实施方式的平坦化层12可形成为覆盖除了基板10的边缘部分之外的电路层11。因此，设置在基板10的边缘部分处的电路层11的钝化层11d可被暴露而未被平坦化层12覆盖。
发光器件层13可设置在平坦化层12上。根据一实施方式的发光器件层13可包括像素电极PE、自发光器件ED和公共电极CE。
像素电极PE可称为自发光器件ED的阳极、反射电极、下电极、或第一电极。
像素电极PE可设置在与多个像素区域PA的每一个的发光区域EA交叠的平坦化层12上。像素电极PE可被图案化并以岛形状设置在每个像素区域PA中并且可电连接至相应像素电路PC的驱动TFT Tdr的第一源极/漏极电极SD1。像素电极PE的一侧可从驱动TFT Tdr的第一源极/漏极电极SD1延伸，并且可通过设置在平坦化层12中的电极接触孔CH电连接至驱动TFT Tdr的第一源极/漏极电极SD1。
根据一实施方式的像素电极PE可包括功函数较低并且反射效率优良的金属材料。
例如，像素电极PE可具有包括第一至第三像素电极层M1、M2和M3的三层结构。第一像素电极层M1可用作对应于平坦化层12的粘合层并且可用作自发光器件ED的辅助电极，而且第一像素电极层M1可包括氧化铟锡(ITO)或氧化铟锌(IZO)。第二像素电极层M2可用作反射器并且可执行用于降低像素电极PE的电阻的功能，而且第二像素电极层M2可包括铝(Al)、银(Ag)、Mo、Ti和MoTi中的一种材料。第三像素电极层M3可用作自发光器件ED的电极并且可包括ITO或IZO。例如，根据一实施方式的像素电极PE可形成为IZO/MoTi/ITO或ITO/MoTi/ITO的三层结构。
作为另一示例，像素电极PE可具有包括第一至第四像素电极层的四层结构。第一像素电极层可用作对应于平坦化层12的粘合层并且可用作自发光器件ED的辅助电极，而且第一像素电极层可包括ITO、Mo和MoTi中的一种材料。第二像素电极层可执行用于降低像素电极PE的电阻的功能并且可包括Cu。第三像素电极层可用作反射器并且可包括Al、Ag、Mo、Ti和MoTi中的一种材料。第四像素电极层可用作自发光器件ED的电极并且可包括ITO或IZO。例如，根据另一实施方式的像素电极PE可形成为ITO/Cu/MoTi/ITO的四层结构。
像素电极PE可用作金属层，金属层用于实现设置在多个焊盘部PP中的每一个中的多个焊盘PVP、DP、RVP和CVP。也就是说，多个像素驱动电压焊盘PVP、多个数据焊盘DP、多个基准电压焊盘RVP、多个像素公共电压焊盘CVP以及多个栅极焊盘可与像素电极PE一起由相同材料形成。
多个焊盘PVP、DP、RVP和CVP的每一个可通过焊盘接触孔PCH单独连接至焊盘连接线PCL1至PCL4，焊盘接触孔PCH设置在包括钝化层11d、层间绝缘层11c和缓冲层11a的中间绝缘层中。例如，设置在多个焊盘部PP的每一个中的像素公共电压焊盘CVP可通过焊盘接触孔PCH电连接至第四焊盘连接线PCL4，因此可通过焊盘接触孔PCH和第四焊盘连接线PCL4电连接至像素公共电压线CVL。类似地，设置在多个焊盘部PP的每一个中的数据焊盘DP可通过焊盘接触孔PCH电连接至第二焊盘连接线PCL2，因此可经由焊盘接触孔PCH通过第二焊盘连接线PCL2电连接至数据线DL。
焊盘接触孔PCH可实现为穿过位于多个焊盘PVP、DP、RVP和CVP与焊盘连接线PCL1至PCL4之间的交叉部分处的中间绝缘层。在此，中间绝缘层可包括缓冲层11a、层间绝缘层11c和钝化层11d。
根据一实施方式的焊盘接触孔PCH可包括：第一焊盘接触孔PCH1，穿过位于焊盘连接线PCL1至PCL4上的缓冲层11a；以及第二焊盘接触孔PCH2，穿过位于第一焊盘接触孔PCH1上的层间绝缘层11c和钝化层11d。当层间绝缘层11c未设置在基板10的边缘部分处时，第二焊盘接触孔PCH2可实现为穿过位于第一焊盘接触孔PCH1上的钝化层11d。第二焊盘接触孔PCH2可在无需附加图案化工艺的条件下与设置在像素区域PA中的电极接触孔CH一起形成。
像素电极PE可用作金属层，金属层用于实现位于基板10的边缘部分处并围绕显示部分AA的至少一条闭环线CLL。也就是说，至少一条闭环线CLL可与像素电极PE一起由相同材料形成。
至少一条闭环线CLL可设置在钝化层11d上，并围绕显示部分AA，并且可与焊盘部PP处的焊盘连接线PCL1至PCL4交叉。
至少一条闭环线CLL可通过穿过钝化层11d、层间绝缘层11c和缓冲层11a的通孔VH电连接至位于多个焊盘部PP的每一个中的多条第四焊盘连接线PCL4的至少之一。
通孔VH可实现为穿过位于至少一条闭环线CLL与第四焊盘连接线PCL4之间的交叉部分处的中间绝缘层。根据一实施方式的通孔VH可包括：第一通孔VH1，穿过设置在第四焊盘连接线PCL4上的缓冲层11a；以及第二通孔VH2，穿过设置在第一通孔VH1上的层间绝缘层11和钝化层11d。当层间绝缘层11c未设置在基板10的边缘部分处时，第二通孔VH2可实现为穿过设置在第一通孔VH1上的钝化层11d。第二通孔VH2可在无需附加图案化工艺的条件下与设置在像素区域PA中的电极接触孔CH和设置在焊盘部PP中的焊盘接触孔PCH一起形成。
至少一条闭环线CLL可通过通孔CH电连接至第四焊盘连接线PCL4，因此可通过通孔VH和第四焊盘连接线PCL4电连接至位于多个焊盘部PP中的至少一个像素公共电压焊盘CVP，并且还可电连接至多条像素公共电压线CVL的至少之一。因此，至少一条闭环线CLL可保持在与提供给像素公共电压焊盘CVP的像素公共电压相同的电平，因此可将从外部流入的静电释放到像素公共电压焊盘CVP和/或像素公共电压线CVL，因此可防止由于静电导致的缺陷。
自发光器件ED可形成在像素电极PE上并且可直接接触像素电极PE。自发光器件ED可以是共同地形成在多个子像素SP的每一个中而不以子像素SP为单位进行区分的公共层。自发光器件ED可对在像素电极PE与公共电极CE之间流动的电流做出响应，从而发射白色光。根据一实施方式的自发光器件ED可包括有机发光器件或无机发光器件，或者可包括有机发光器件(或无机发光器件)和量子点发光器件的堆叠或组合结构。
根据一实施方式的有机发光器件可包括用于发射白色光的两个或更多个发光材料层(或发光部分)。例如，有机发光器件可包括基于第一光和第二光的组合发射白色光的第一发光材料层和第二发光材料层。在此，第一发光材料层可包括蓝色发光材料、绿色发光材料、红色发光材料、黄色发光材料和黄绿色发光材料中的至少之一。第二发光材料层可包括用于发射与第一光组合而产生白色光的第二光的蓝色发光材料、绿色发光材料、红色发光材料、黄色发光材料和黄绿色发光材料中的至少之一。
根据一实施方式的有机发光器件可进一步包括用于提高发光效率和/或寿命的一个或多个功能层。例如，功能层可设置在发光材料层的上方和/或下方。
根据一实施方式的无机发光器件可包括半导体发光二极管、微型发光二极管或量子点发光二极管。例如，当自发光器件ED是无机发光器件时，自发光器件ED可具有1μm至100μm的大小，但不限于此。
公共电极CE可称为发光器件ED的阴极、透明电极、上电极或第二电极。公共电极CE可形成在发光器件ED上并且可直接接触自发光器件ED或者可电性地直接接触自发光器件ED。公共电极CE可包括用于透射从自发光器件ED发射的光的透明导电材料。
根据一实施方式的公共电极CE可形成为包括功函数相对较高的石墨烯和透明导电材料中的至少一种材料的单层结构或多层结构。例如，公共电极CE可包括诸如ITO或IZO之类的金属氧化物，或者可包括氧化物和金属的组合，比如ZnO:Al或SnO2:Sb。
另外，可在公共电极CE上进一步设置通过调节从自发光器件ED发射的光的折射率来提高光的发光效率的覆盖层(capping layer)。
堤部14可设置在平坦化层12上，以覆盖像素电极PE的边缘部分。堤部14可限定多个子像素SP的每一个的发光区域EA(或开口部分)并且可将设置在相邻子像素SP中的像素电极PE电性隔离。堤部14可形成为覆盖设置在多个像素区域PA的每一个中的电极接触孔CH。堤部14可被自发光器件ED覆盖。例如，根据一实施方式的堤部14可包括透明材料或包含黑色颜料的不透明材料。
堰图案15可设置在基板10的边缘部分处的电路层11上，以具有闭环形状或闭环线形状。例如，堰图案15可设置在电路层11的钝化层11d上。堰图案15可防止封装层16的扩散或溢出。
根据一实施方式的堰图案15可与平坦化层12一起包括相同的材料。堰图案15可具有与平坦化层12相同的高度(或厚度)，或者可具有比平坦化层12高的高度。例如，堰图案15的高度(或厚度)可以是平坦化层12的高度(或厚度)的两倍。
根据另一实施方式，堰图案15可包括与平坦化层12一起由相同材料形成的下部堰图案15a、以及堆叠在下部堰图案15a上并且包括与堤部14相同的材料的上部堰图案15b。下部堰图案15a可具有与平坦化层12相同的高度(或厚度)，或者可具有比平坦化层12高的高度。例如，下部堰图案15a的高度(或厚度)可以是平坦化层12的高度(或厚度)的两倍。
封装层16可设置在除了基板10的包括多个焊盘部PP的最外边缘部分之外的部分上，以覆盖发光器件层13。例如，封装层16可实现为围绕发光器件层13的前表面和侧表面的全部。
根据一实施方式的封装层16可包括第一至第三封装层16a、16b和16c。
第一封装层16a可实现为防止氧气或水分渗透到发光器件层13中。第一封装层16a可设置在公共电极CE上，以围绕发光器件层13。因此，发光器件层13的前表面和侧表面的全部可被第一封装层16a围绕。例如，第一封装层16a可直接接触位于堰图案15的外围处的钝化层11d的顶表面并且可覆盖公共电极CE与钝化层11d之间的边界部分(或界面)，由此防止或最小化侧向的水分渗透。根据一实施方式的第一封装层16a可包括无机材料。
第二封装层16b可实现在第一封装层16a上，以具有比第一封装层16a相对更厚的厚度。第二封装层16b可具有足以覆盖第一封装层16a上存在或不存在的颗粒(或不希望的材料或不希望的结构)的厚度。由于相对较厚的厚度，第二封装层16b可扩散至基板10的边缘部分，但是第二封装层16b的扩散可被堰图案15阻挡。例如，第二封装层16b的端部可直接接触堰图案15上的第一封装层16a。因此，第二封装层16b可仅设置在被堰图案15围绕的内部区域(或内侧区域)中的第一封装层16a上。第二封装层16b可称为颗粒覆盖层。根据一实施方式的第二封装层16b可包括诸如SiOCz丙烯酸或环氧基树脂之类的有机材料。
第三封装层16c可实现为主要防止氧气或水分渗透到发光器件层13中。第三封装层16c可实现为围绕第二封装层16b和未被第二封装层16b覆盖的第一封装层16a的全部。例如，第三封装层16c可直接接触钝化层11d的顶表面，并且可覆盖第一封装层16a与钝化层11d之间的边界部分(或界面)，由此额外地防止或最小化侧向的水分渗透。根据一实施方式的第三封装层16c可包括无机材料。
根据本发明一实施方式的发光显示设备可进一步包括设置在基板10上的波长转换层17。
波长转换层17可转换从每个像素区域PA的发光区域入射的光的波长。例如，波长转换层17可将从发光区域入射的白色光转换为对应于子像素SP的彩色光或者可仅透射对应于子像素SP的彩色光。
根据一实施方式的波长转换层17可包括多个波长转换图案17a和保护层17b。
多个波长转换图案17a可设置在位于多个像素区域PA的每一个的发光区域EA中的封装层16上。多个波长转换图案17a可划分(或分类)为将白色光转换为红色光的红色滤光器(或第一滤光器)、将白色光转换为绿色光的绿色滤光器(或第二滤光器)、和将白色光转换为蓝色光的蓝色滤光器(或第三滤光器)。
保护层17b可实现为覆盖波长转换图案17a并且在波长转换图案17a上提供平坦表面。保护层17b可设置成覆盖波长转换图案17a和其中未设置波长转换图案17a的封装层16。根据一实施方式的保护层17b可包括有机材料。可选择地，保护层17b可进一步包括用于吸收水分和/或氧气的吸气材料。
可选择地，波长转换层107可变为具有片形式的波长转换片并且可设置在封装层16上。在这种情况下，波长转换片(或量子点片)可包括设置在一对膜之间的波长转换图案17a。例如，当波长转换层17包括用于重新发射子像素中设定的彩色光的量子点时，子像素的发光器件层13可实现为发射白色光或蓝色光。
根据本发明一实施方式的发光显示设备可进一步包括功能膜18。
功能膜18可设置在波长转换层17上。例如，功能膜18可通过透明粘合构件接合至波长转换层17。
根据一实施方式的功能膜18可包括用于防止外部光的反射的抗反射层(或抗反射膜)，以提高关于由显示面板显示的图像的户外可视性和对比度。例如，抗反射层可包括用于防止被设置在基板10上的TFT和/或像素驱动线反射的外部光传播到外部的圆偏振层(或圆偏振膜)。
根据一实施方式的功能膜18可进一步包括用于主要防止水分或氧气的渗透的阻挡层(或阻挡膜)，阻挡层可包括水分透过率较低的材料(例如，聚合物材料)。
根据一实施方式的功能膜18可进一步包括用于控制从每个像素P输出到外部的光的路径的光路控制层(或光路控制膜)。光路控制层可包括高折射率层和低折射率层交替堆叠的堆叠结构并且可改变从每个像素P入射的光的路径，以将基于视角的色偏(colorshift)最小化。
根据本发明一实施方式的发光显示设备可进一步包括设置在基板10上的侧面密封构件19。
侧面密封构件19可形成在基板10与功能膜18之间并且可覆盖电路层11、平坦化层12和波长转换层17的每一个的所有侧表面。就是说，侧面密封构件19可覆盖在功能膜18与基板10之间的、暴露在发光显示设备外部的电路层11、平坦化层12和波长转换层17的所有侧表面。此外，侧面密封构件19可在基板10的一个边缘部分上覆盖附接在多个焊盘部PP的每一个上的柔性电路膜31的一部分。侧面密封构件19可利用从每个子像素SP的自发光器件ED发射的光之中的、传播到波长转换层17的外表面的光来防止侧向光泄漏。特别是，与基板10的焊盘部PP交叠的侧面密封构件19可防止或最小化设置在焊盘部PP中的焊盘PVP、DP、RVP和CVP对光的反射。
可选择地，侧面密封构件19可进一步包括用于吸收水分和/或氧气的吸气材料。
根据本发明一实施方式的发光显示设备可进一步包括设置在至少一条闭环线CLL与焊盘连接线PCL1至PCL4之间的导电金属线CML。
导电金属线CML可用作将至少一条闭环线CLL电连接至焊盘连接线PCL1至PCL4的中间层(或中间导电层)。也就是说，当在至少一条闭环线CLL与焊盘连接线PCL1至PCL4的每一条之间的最短距离相对较长时，可能发生接触缺陷，即，至少一条闭环线CLL未连接至焊盘连接线PCL1至PCL4。因此，导电金属线CML可设置在至少一条闭环线CLL与焊盘连接线PCL1至PCL4之间，因此，可防止由于至少一条闭环线CLL与焊盘连接线PCL1至PCL4之间的距离而导致的接触缺陷。
根据一实施方式的导电金属线CML可在位于中间绝缘层中的通孔VH内，电连接在至少一条闭环线CLL与焊盘连接线PCL1至PCL4之间，其中中间绝缘层设置在至少一条闭环线CLL与焊盘连接线PCL1至PCL4的每一条之间的交叉部分处。
根据一实施方式的导电金属线CML可设置在位于缓冲层11a中的第一通孔VH1中，并且可电连接至焊盘连接线PCL1至PCL4。因此，至少一条闭环线CLL可通过第二通孔VH2和导电金属线CML电连接至焊盘连接线PCL1至PCL4。
类似地，导电金属线CML可附加地设置在焊盘接触孔PCH中，并且可将位于多个焊盘部PP中的焊盘PVP、DP、RVP和CVP电连接至相应的焊盘连接线PCL1至PCL4。在这种情形下，设置在多个焊盘部PP中的焊盘PVP、DP、RVP和CVP的每一个可通过位于第一焊盘接触孔PCH1中的导电金属线CML单独连接至相应的焊盘连接线PCL1至PCL4。
根据一实施方式的导电金属线CML可随着设置在像素区域PA中的TFT Tsw1、Tsw2和Tdr的源极/漏极电极SD1和SD2一起实现。
根据本发明一实施方式的发光显示设备可进一步包括位于基板10上的至少一个悬崖图案部分CPP。
至少一个悬崖图案部分CPP可实现为防止在基板10的侧向方向上的水分渗透，以防止自发光器件ED由于侧向水分渗透而劣化。例如，发光器件层13的自发光器件ED可设置在每个像素区域PA的堤部14和像素电极PE上，并且还可设置在暴露于基板10的边缘部分处的钝化层11d上。因此，因此，自发光器件ED会由于经由基板10的侧表面的水分渗透而劣化或者出现可靠性降低。为了解决这种问题，悬崖图案部分CPP可实现为隔离(或断开)设置在堰图案105周围的发光器件层13的发光器件ED，由此防止或最小化由于侧向水分渗透导致的自发光器件ED的可靠性降低。至少一个悬崖图案部分CPP可称为隔离区域、断开线或断开图案部分。
至少一个悬崖图案部分CPP可实现在堰图案15的附近，以包括用于隔离(或断开)位于堰图案15附近的自发光器件ED或者隔离(断开)自发光器件ED和公共电极CE的全部的隔离结构(或断开结构或切断结构)。根据一实施方式的隔离结构可包括屋檐结构(或悬崖结构)和底切结构的至少之一。
至少一个悬崖图案部分CPP可实现在位于堰图案15附近的钝化层11d中。例如，悬崖图案部分CPP可包括通过将位于堰图案15附近的钝化层11d图案化而实现的隔离结构。例如，根据本发明一实施方式的发光显示设备可包括设置在堰图案15的内围处的至少一个堰内侧悬崖图案部分和设置在堰图案15的外围处的至少一个堰外侧悬崖图案部分。
根据一实施方式的至少一个悬崖图案部分CPP可包括锥形结构TS和屋檐结构ES。
锥形结构TS可通过用于在位于堰图案15附近的层间绝缘层11c和钝化层11d中形成沟槽图案TP的图案化工艺来实现。
沟槽图案TP可通过利用在层间绝缘层11c和钝化层11d中形成电极接触孔CH、焊盘接触孔PCH和通孔VH的蚀刻工艺，将位于堰图案15附近的层间绝缘层11c和钝化层11d去除一定宽度来实现。沟槽图案TP可暴露缓冲层11a。
锥形结构TS可通过位于基板10的边缘部分处的层间绝缘层11c和钝化层11d的每一个中的、未设置沟槽图案TP的区域来实现。也就是说，锥形结构TS可通过位于基板10的边缘部分处的层间绝缘层11c和钝化层11d的每一个中的、未通过蚀刻工艺去除而保留下来的部分来实现。
根据一实施方式的锥形结构TS可包括锥形剖面结构或梯形剖面结构，其中缓冲层11a的顶表面是其底侧。例如，锥形结构TS可包括由缓冲层11a的顶表面支撑的底表面(或后表面)以及用于支撑屋檐结构ES的顶表面(或前表面)。
屋檐结构ES可设置在锥形结构TS上，以相对于锥形结构TS具有屋檐结构。
根据一实施方式的屋檐结构ES可具有比锥形结构TS的宽度大的宽度，从而相对于锥形结构TS具有屋檐结构。根据一实施方式，相对于第一方向X，屋檐结构ES的最大宽度W1可大于锥形结构TS的最大宽度W2。根据另一实施方式，相对于第一方向X，屋檐结构ES的底部宽度W1可大于锥形结构TS的顶部宽度W2。
屋檐结构ES可包括与堤部14相同的材料，也就是说，屋檐结构ES可由在图案化堤部14的工艺中，未被图案化(或去除)而保留在锥形结构TS上的堤材料形成。因此，屋檐结构ES可实现为具有与堤部14相同的高度(或厚度)。
在至少一个悬崖图案部分CPP中，锥形结构TS的侧表面相对于屋檐结构ES可具有底切结构UC(或底切区域)。例如，在屋檐结构ES与锥形结构TS之间的边界部分或者锥形结构TS的上侧表面可相对于屋檐结构ES具有底切结构UC。与锥形结构TS的侧表面不同，基于锥形结构TS的底切结构UC，屋檐结构ES可朝向沟槽图案TP的中心部分突出。因此，屋檐结构ES可相对于锥形结构TS具有屋檐结构。
根据一实施方式，锥形结构TS可通过使用屋檐结构ES作为掩模对层间绝缘层11c和钝化层11d执行的蚀刻工艺来形成。在这种情形下，在蚀刻工艺中，与屋檐结构ES的底表面靠近的层间绝缘层11c和钝化层11d的每一个的侧表面可以以更高的速度蚀刻，因此在屋檐结构ES与锥形结构TS之间的边界部分或者锥形结构TS的上侧表面可相对于屋檐结构E被底切。因此，屋檐结构ES可相对于锥形结构TS具有屋檐结构。
至少一个悬崖图案部分CPP可实现为与至少一条闭环线CLL交叠。也就是说，至少一条闭环线CLL可设置在至少一个悬崖图案部分CPP中并且可被屋檐结构ES围绕。换句话说，至少一条闭环线CLL可内置到由至少一个锥形结构TS支撑的屋檐结构ES中，因此至少一条闭环线CLL的顶表面(或上表面)和两个侧表面可被屋檐结构ES完全围绕，因此可不在沟槽图案TP处暴露。
至少一条闭环线CLL的宽度W4可比锥形结构TS的顶部宽度W3窄。根据一实施方式，相对于第一方向X，锥形结构TS的顶部宽度W3可大于至少一条闭环线CLL的宽度W4。
根据一实施方式的至少一条闭环线CLL可穿过至少一个悬崖图案部分CPP的至少一个锥形结构TS，并且可电连接至第四焊盘连接线PCL4。为此，根据一实施方式的至少一个悬崖图案部分CPP可包括通孔VH的第二通孔VH2。也就是说，通孔VH的第二通孔VH2可穿过至少一个悬崖图案部分CPP。在这种情形下，至少一条闭环线CLL可设置在至少一个悬崖图案部分CPP上并且可通过位于至少一个悬崖图案部分CPP中的第二通孔VH2和位于第一缓冲层11a中的第一通孔VH1而电连接至第四焊盘连接线PCL4。
根据另一实施方式，至少一个悬崖图案部分CPP可设置为覆盖位于与至少一条闭环线CLL交叠的缓冲层11a中的导电金属线CML，并且可支撑至少一条闭环线CLL。至少一个悬崖图案部分CPP可包括与导电金属线CML交叠的通孔VH的第二通孔VH2。就是说，通孔VH的第二通孔VH2可穿过至少一个悬崖图案部分CPP。在这种情形下，至少一条闭环线CLL可设置在至少一个悬崖图案部分CPP上并且可通过位于至少一个悬崖图案部分CPP中的第二通孔VH2和导电金属线CML电连接至第四焊盘连接线PCL4。
至少一个悬崖图案部分CPP可隔离(或断开)位于对应于基板10的边缘部分的堰图案15附近的公共电极CE和自发光器件ED。也就是说，形成(或沉积)在至少一个悬崖图案部分CPP上的发光器件层13的自发光器件ED可无需单独的隔离工艺，而在沉积工艺中通过悬崖图案部分CPP的隔离结构被自动隔离(或断开)。
根据一实施方式，包括有机发光器件的自发光器件ED的沉积材料可具有直线性，因此可沉积在未被悬崖图案部分CPP中实现的屋檐结构覆盖的锥形结构TS的侧表面上。因此，形成(或沉积)在悬崖图案部分CPP上的自发光器件ED可在屋檐结构ES和锥形结构TS之间隔离(或断开)。因此，设置在堰图案15附近的自发光器件ED可在沉积工艺中通过悬崖图案部分CPP被自动隔离(或断开)，由此可省略用于隔离(或断开)自发光器件ED的单独图案化工艺。
至少一个悬崖图案部分CPP可被封装层16覆盖。封装层16的第一封装层16a可围绕被悬崖图案部分CPP隔离的自发光器件ED和公共电极CE的每一个的侧表面(或隔离表面)。例如，第一封装层16a可填充到通过悬崖图案部分CPP的隔离结构而形成的隔离空间中，并且可密封或完全包围悬崖图案部分CPP，因此可完全包围或覆盖所隔离的自发光器件ED和公共电极CE的每一个的侧向表面(或隔离表面)，从而在根本上(或完全)防止侧向水分渗透。
图8是沿图1所示的线II-II’截取的剖视图，其示出了通过将至少一条闭环线附加连接至像素公共电压线的另一侧而实现的实施方式。除了在至少一条闭环线和像素公共电压线之间的附加连接结构之外，其他元件与图1至7中的元件基本相同。因此，在下文描述中，相似的参考标记指代相似的元件，省略或将简要给出其重复描述。图8所示的区域B4在图7中示出。
参照图1、2和8，在根据本发明一实施方式的发光显示设备中，像素公共电压线CVL的另一侧可设置在与基板10的一个边缘部分平行的基板10的另一边缘部分处，其中显示部分AA位于基板10的一个边缘部分和另一边缘部分之间，并且至少一条闭环线CLL可在基板10的另一边缘部分处电连接至像素公共电压线CVL的另一侧。
在基板10的另一边缘部分中，至少一条闭环线CLL可通过穿过钝化层11d、层间绝缘层11c和缓冲层11a的通孔VH电连接至多条像素公共电压线CVL的所有另一侧的至少之一。此结构与至少一条闭环线CLL在基板10的一个边缘部分处电连接至第四焊盘连接线PCL4的结构基本相同。因此省略其重复描述。
在基板10的另一边缘部分中，至少一条闭环线CLL可通过位于通孔VH内的导电金属线CML电连接至多条像素公共电压线CVL的所有另一侧的至少之一。此结构可与至少一条闭环线CLL在基板10的一个边缘部分处电连接至位于通孔VH内的导电金属线CML的结构基本相同，因此省略其重复描述。
此外，设置在基板10的另一边缘部分处的至少一条闭环线CLL可设置在至少一个悬崖图案部分CPP中。此结构可与图6和7中所示的至少一条闭环线CLL与至少一个悬崖图案部分CPP之间的布置结构基本相同，因此省略其重复描述。
根据本发明的至少一条闭环线CLL可在基板10的一个边缘部分和另一边缘部分的每一个边缘部分处电连接至像素公共电压线CVL的一侧和另一侧的每一侧，因此可更稳定地保持对应于像素公共电压线CVL的等电位。尤其是，根据本实施方式，提供给位于基板10的焊盘部PP中的多个像素公共电压焊盘CVP的像素公共电压可通过至少一条闭环线CLL提供给多条像素公共电压线CVL的每一条的一侧和另一侧，因此通过多条像素公共电压线CVL施加给公共电极CE的像素公共电压可更加均匀。
图9A至9C是图解图7和8所示的导电金属线的各种例子的示图。
参照图1和9A，根据一实施方式的导电金属线CML可在基板10的一个边缘部分处实现为点形状，其对应于至少一条闭环线CLL与第四焊盘连接线PCL4之间的交叉部分；可在基板10的另一边缘部分处实现为点形状，其对应于至少一条闭环线CLL与多条公共电压线CVL的每一条的另一侧之间的交叉部分。
参照图1和9B，根据另一实施方式的导电金属线CML可在基板10的一个边缘部分处实现为虚线形状，其中导电金属线CML与至少一条闭环线CLL交叠并且与第四焊盘连接线PCL4交叉；可在基板10的另一边缘部分处实现为虚线形状，其中导电金属线CML与至少一条闭环线CLL交叠，并且与多条公共电压线CVL的每一条的另一侧交叉。在这种情形下，随着导电金属线CML的尺寸增大，水分渗透阻挡路径可延长，由此可防止自发光器件ED由于水分渗透而劣化，从而可提高自发光器件ED的可靠性。
参照图1和9C，根据另一实施方式的导电金属线CML可实现为与至少一条闭环线CLL的全部重叠的闭环形状(或闭环线形状)。在这种情形下，由于导电金属线CML具有闭环形状，所以水分渗透阻挡路径可进一步延长，由此可防止自发光器件ED由于水分渗透而劣化，从而可提高自发光器件ED的可靠性。
在根据本发明一实施方式的发光显示设备中，围绕显示部分AA的至少一条闭环线CLL可电连接至多条像素公共电压线CVL的至少之一，从而可防止由于从外部流入的静电导致的缺陷。此外，由于发光器件层13通过与至少一条闭环线CLL交叠的至少一个悬崖图案部分CPP隔离，所以可防止自发光器件ED由于水分渗透而劣化，从而可提高自发光器件ED的可靠性。
图10是图解根据本发明另一实施方式的发光显示设备的平面图；图11是示意性图解本发明另一实施方式的发光显示设备的侧视图。
参照图10和图11，根据本发明另一实施方式的发光显示设备可包括第一基板100，第一基板100包括显示区域AA和在第一基板100的显示区域AA中以第一间隔D1布置的多个像素P。
第一基板100可包括第一表面100a、第二表面100b和外表面OS。第一基板100的第一表面100a可定义为面向发光显示设备的前表面(或向前方向)的前表面、顶表面或上表面。第一基板100的第二表面100b可定义为面向发光显示设备的背面(或向后方向)的背面、后表面、底表面或下表面。第一基板100的外表面OS可定义为沿第一表面100a与第二表面100b之间的外围延伸、面向发光显示设备的侧面(或侧向)并且暴露于空气的侧表面、侧面或侧壁。例如，当第一基板100具有六面体结构时，第一基板100的外表面OS可包括六面体结构的侧表面。
第一基板100的外表面OS可与发光显示设备的厚度方向Z平行地形成。例如，第一基板100的外表面OS可包括：与第一方向X平行的第一外表面、与第一外表面平行的第二外表面、与第二方向Y(第二方向Y与第一方向X横切(或交叉))平行并且连接在第一外表面的一端与第二外表面的一端之间的第三外表面、以及与第三外表面平行并且连接在第一外表面的另一端与第二外表面的另一端之间的第四外表面。第一方向X可以是第一基板100或发光显示设备的第一长度方向(例如，横向方向)，第二方向Y可以是第一基板100或发光显示设备的第二长度方向(例如，纵向方向)。
第一基板100的显示区域AA可以是显示图像的区域并且可称为显示部分或有源部分。显示区域AA的尺寸可与第一基板100(或发光显示设备)的尺寸相同或大致相同。例如，显示区域AA的尺寸可与第一基板100的第一表面100a的总尺寸相同。因此，显示区域AA可实现(或设置)在第一基板100的整个前表面上，因而第一基板100可不包括沿第一表面100a的边缘部分设置以围绕整个显示区域AA的不透明非显示区域。因此，发光显示设备的整个前表面可实现显示区域AA。
显示区域AA的端部(或最外侧部分)AAa可与第一基板100的外表面OS交叠或者可与第一基板100的外表面OS大致对齐。例如，显示部分AA的侧表面AAa可与第一基板100的外表面OS大致共面。换句话说，显示部分AA的侧表面和第一基板100的外表面OS可大致在相同位置对齐。显示部分AA的侧表面AAa可不被单独的机构围绕，可仅由空气围绕。作为另一示例，显示部分AA的侧表面可与第一基板100的外表面OS交叠或者可与第一基板100的外表面OS大致对齐。就是说，显示部分AA的所有侧表面可设置为直接接触空气而不被单独机构围绕的结构。
相对于第一基板100的厚度方向Z，显示区域AA的端部AAa和从第一基板100的外表面OS垂直延伸的垂直延伸线VL可彼此交叠或者可大致在同一平面对齐。例如，显示区域AA的第一端部(或上端部)可以是第一基板100的第一外表面(或上侧壁)，显示区域AA的第二端部(或下端部)可以是第一基板100的第二外表面(或下侧壁)，显示区域AA的第三端部(或左端部)可以是第一基板100的第三外表面(或左侧壁)，并且显示区域AA的第四端部(或右端部)可以是第一基板100的第四外表面(或右侧壁)。因此，与显示区域AA的端部AAa对应的第一基板100的外表面OS可被空气围绕，因而根据本发明的发光显示设备可具有空气边框(air-bezel)结构或无边框结构，其中显示区域AA的端部AAa(或显示区域AA的侧表面)被空气围绕而不是被不透明非显示区域围绕。
根据一实施方式的显示区域(或显示部分)AA可包括多个像素区域PA。
根据一实施方式的多个像素区域PA可在第一基板100的显示区域AA中以第一间隔D1布置(或设置)。沿第一基板100的第一方向X和第二方向Y彼此相邻的两个像素区域PA可在没有制造工艺的误差范围的情况下具有相同的第一间隔D1。第一间隔D1可以是两个相邻像素区域PA之间的节距(pitch)(或像素间距)。例如，第一间隔D1可以是两个相邻像素区域PA的中心部分之间的最短距离(或最短长度)。可选择地，像素间距可以是像素区域PA的与第一方向X平行的一端和另一端之间的尺寸。此外，作为另一示例，像素间距可以是像素区域PA的与第二方向Y平行的一端和另一端之间的尺寸。
多个像素区域PA的每一个可具有与第一方向X平行的第一长度L1和与第二方向Y平行的第二长度L2。第一长度L1和第二长度L2的每一个可与第一间隔D1相同。例如，第一长度L1可被称为第一宽度、横向长度或横向宽度。第二长度L2可被称为第二宽度、纵向长度或纵向宽度。像素区域PA的第一长度L1或第二长度L2可称为像素间距。
多个像素区域PA中的每个最外侧像素区域PAo与第一基板100的外表面OS之间的第二间隔D2可以是第一间隔D1的一半或更小，使得第一基板100的整个前表面(或发光显示设备的整个前表面)称为显示区域AA。例如，第二间隔D2可以是最外侧像素区域PAo的中心部分与第一基板100的外表面OS之间的最短距离(或最短长度)。
当第二间隔D2大于第一间隔D1的一半时，由于最外侧像素区域PAo的端部(或显示区域AA的端部AAa)与第一基板100的外表面OS之间的区域，第一基板100可具有比显示区域AA大的尺寸，因而最外侧像素区域PAo的端部与第一基板100的外表面OS之间的区域会设置为围绕整个显示区域AA的非显示区域。因此，第一基板100必然会包括基于围绕整个显示区域AA的非显示区域的边框区域。另一方面，当第二间隔D2是第一间隔D1的一半或更小时，最外侧像素区域PAo的端部(或显示区域AA的端部AAa)可与第一基板100的外表面OS交叠，或者可设置在第一基板100的外表面OS外侧的空间中，因而显示区域AA可实现(或设置)在第一基板100的整个前表面上。
根据一实施方式的显示区域(或显示部分)AA可包括最外侧像素区域PAo和内部像素区域(或内侧像素区域)PAi。
在多个像素区域PA之中，最外侧像素区域PAo可沿第一基板100的边缘部分(或外围部分)设置。例如，最外侧像素区域PAo可称为第一像素区域PA1。
内部像素区域PAi可以是多个像素区域PA之中的除了最外侧像素区域PAo以外的像素区域，或者可被最外侧像素区域PAo围绕。内部像素区域PAi可称为第二像素区域PA2。
多个像素P的每一个可设置在第一基板100的第一表面100a上限定的多个像素区域PA之中的相应像素区域PA中。例如，显示区域AA可以是包括布置在第一基板100上的多个像素P的像素阵列。像素阵列的像素P可沿第一方向X和第二方向Y彼此紧邻。例如，像素阵列的像素P可在没有分离空间(或分隔空间)的情况下沿第一方向X和第二方向Y彼此紧邻。作为另一示例，像素阵列的多个最外侧像素Po可彼此匹配以在第一基板100的外表面上交叠，或者可在同一平面上对齐。例如，像素阵列的每个像素P可布置在第一基板100上，以沿第一方向X和第二方向Y具有像素间距D1，并且每个最外侧像素Po的中心部分与第一基板100的外表面OS之间的间隔D2可以是像素间距D1的一半或更小。
根据一实施方式的显示区域(或显示部分)AA可包括最外侧像素Po和内部像素(或内侧像素)Pi。
最外侧像素Po可设置在多个像素区域PA之中的第一基板100的边缘部分(或外围部分)处。例如，最外侧像素Po可称为设置在最外侧像素区域PAo中的第一像素P1。
内部像素Pi可以是多个像素P之中的除了最外侧像素Po以外的像素，或者可设置为被最外侧像素Po围绕。例如，内部像素Pi可称为第二像素P2。内部像素Pi(或第二像素P2)可实现为具有与最外侧像素Po(或第一像素P1)不同的构造或结构。
多个像素P中的每个最外侧像素Po与第一基板100的外表面OS之间的第二间隔D2可以是第一间隔D1的一半或更小，使得第一基板100的整个前表面(或发光显示设备的整个前表面)称为显示区域AA。第一间隔D1可以是两个相邻像素P的中心部分之间的最短距离(或最短长度)。第二间隔D2可以是最外侧像素Po的中心部分与第一基板100的外表面OS之间的最短距离(或最短长度)。
根据一实施方式的多个像素P的每一个可包括相对于像素P的中心部分设置的第一至第四发光区域EA1至EA4。例如，第一至第四发光区域EA1至EA4可沿第一方向X和第二方向Y彼此紧邻。例如，第一至第四发光区域EA1至EA4可在没有分离空间(或分隔空间)的情况下沿第一方向X和第二方向Y彼此直接接触。
第一至第四发光区域EA1至EA4可各自具有正方形形状并且可设置为2×2形式或四边形(quad)形式。根据另一实施方式，第一至第四发光区域EA1至EA4可各自具有包括与第一方向X平行的短边和与第二方向Y平行的长边的矩形形状，并且例如可设置为1×4形式或1×4条纹(stripe)形式。
第一发光区域EA1可实现为发射第一颜色的光，第二发光区域EA2可实现为发射第二颜色的光，第三发光区域EA3可实现为发射第三颜色的光，并且第四发光区域EA4可实现为发射第四颜色的光。例如，第一至第四颜色的每一个可不同。例如，第一颜色可以是红色，第二颜色可以是蓝色，第三颜色可以是白色，第四颜色可以是绿色。作为另一示例，第一至第四颜色中的一些颜色可相同。例如，第一颜色可以是红色，第二颜色可以是第一绿色，第三颜色可以是第二绿色，第四颜色可以是蓝色。
根据一实施方式的第一至第四发光区域EA1至EA4的每一个可设置为靠近像素P的中心部分，以具有小于像素P的四等分区域的每一个的尺寸。根据一实施方式的第一至第四发光区域EA1至EA4的每一个可以在具有与像素P的四等分区域的每一个相同的尺寸的条件下设置在全部四等分区域中。
根据另一实施方式的多个像素P的每一个可包括第一至第三发光区域EA1至EA3。在这种情形下，第一至第三发光区域EA1至EA3可各自具有包括与第一方向X平行的短边和与第二方向Y平行的长边的矩形形状，并且例如可设置为1×3形式或1×3条纹形式。例如，第一颜色可以是红色，第二颜色可以是蓝色，第三颜色可以是绿色。
根据本发明另一实施方式的发光显示设备可进一步包括焊盘部110，焊盘部110包括设置在基板100的显示区域AA中并且选择性地连接至多个像素P的多个焊盘。例如，焊盘部110可以是第一焊盘部或前焊盘部。
焊盘部110可包括在位于第一基板100的第一表面100a中的与第一方向X平行的第一边缘部分处的最外侧像素Po中。就是说，设置在第一基板100的第一边缘部分处的最外侧像素Po可包括多个焊盘中的至少一个。因此，多个焊盘可设置或包括在显示区域AA内，因而在第一基板100上不会形成或不存在基于焊盘部110的非显示区域(或边框区域)。因此，最外侧像素Po(或第一像素P1)可包括焊盘部110，因而可实现为具有与不包括焊盘部110的内部像素Pi(或第二像素P2)不同的构造或结构。
例如，当焊盘部110未设置在最外侧像素Po内而是设置在最外侧像素Po与第一基板100的外表面OS之间时，第一基板100会包括与设置有焊盘部110的区域对应的非显示区域(或非显示部分)；由于非显示区域，最外侧像素Po与第一基板100的外表面OS之间的第二间隔D2会大于第一间隔D1的一半，整个第一基板100不会实现为显示区域AA，并且会需要用于覆盖非显示区域的单独边框(或单独结构)。另一方面，根据本发明的焊盘部110可设置在最外侧像素Po的发光区域EA1至EA4与第一基板100的外表面OS之间并且可包括在最外侧像素Po内，因而在最外侧像素Po与第一基板100的外表面OS之间不会形成或不会存在基于焊盘部110的非显示区域(或边框区域)。
因此，根据本发明另一实施方式的发光显示设备可具有空气边框(air-bezel)结构，其中包括焊盘部110的整个第一基板100实现为显示区域AA，因而与显示区域AA的端部对齐的第一基板100的所有外表面(或发光显示面板的外表面)OS被空气围绕。
图12是图解图10所示的发光显示设备的透视图；图13是图解图10所示的发光显示设备的后表面的示图。
参照图12和13，根据本发明另一实施方式的发光显示设备可包括第一基板100、第二基板200、接合构件300和布线部分400。
第一基板100可称为显示基板、像素阵列基板、上基板、前基板或基础基板。第一基板100可以是玻璃基板，或者可以是可弯曲或柔性的薄玻璃基板或塑料基板。
根据一实施方式的显示设备10可包括多条像素驱动线和多个像素P。
像素驱动线可设置在第一基板100的第一表面100a上并且可传输多个像素P的每一个的驱动(发光)所需的信号。例如，像素驱动线可划分(或分类)为多条数据线DL、多条栅极线GL、多条像素驱动电源线(或第一电源线)PL、多条像素公共电压线(或第二电源线)CVL以及多条基准电压线(或感测线)RL。
根据一实施方式，多条数据线、多条像素驱动电源线PL、多条像素公共电压线CVL以及多条基准电压线(或感测线)RL可电连接至位于第一基板100的第一表面100中的第一边缘部分处的第一焊盘部110的焊盘，或者可通过焊盘连接线(或焊盘连线)电连接至第一焊盘部110的焊盘。
第一焊盘部110可包括在与第一方向X平行地设置在第一基板100的第一边缘部分处的多个最外侧像素Po中。在此，第一基板100的第一表面100a的第一边缘部分可包括第一基板100的外表面OS的第一外表面(或一侧表面)OS1a。
第一焊盘部110可包括多个第一焊盘，多个第一焊盘沿第一方向X彼此平行地设置在暴露于第一基板100的第一表面100a的第一边缘部分处的钝化层11d上。第一焊盘部110与图1和2所示的焊盘部PP基本相同，因此省略其详细描述。
多个像素P可分别设置在沿第一方向X和第二方向Y以第一间隔(或第一间距)D1布置的多个像素区域PA中。多个像素P的每一个可包括自发光器件(或自发光元件)和像素电路，自发光器件根据通过与其相邻的相应像素驱动线提供的信号，基于顶部发光型发射光并且将光照射到位于第一基板100的第一表面100a上方的部分上，像素电路连接至与其相邻的像素驱动线，以使自发光器件发光。例如，像素电路可包括驱动薄膜晶体管(TFT)，驱动薄膜晶体管向自发光器件提供与通过数据线DL提供的数据信号对应的数据电流。
多个像素P中的最外侧像素与第一基板100的外表面OS之间的距离可以是第一间隔D1的一半或更小。最外侧像素的中心部分与第一基板100的外表面OS之间的第二间隔D2可以是第一间隔D1的一半或更小，因而第一基板100的整个前表面(或发光显示设备的整个前表面)可实现为显示区域AA。因此，根据本发明另一实施方式的发光显示设备可具有显示区域AA被空气围绕的空气边框结构。
根据一实施方式的第一基板100可进一步包括设置在显示区域AA中的栅极驱动电路150。
根据一实施方式的栅极驱动电路150可利用移位寄存器实现，移位寄存器包括多个级(stage)电路单元1501至150m(m是2或更大的整数)。就是说，根据本发明的发光显示设备可包括设置在第一基板的显示区域AA中以向像素P提供扫描信号的移位寄存器。
多个级电路单元1501至150m的每一个可包括彼此分隔地设置在第一基板100的沿第一方向X的每个水平行中的多个分支电路1511至151n(n是2或更大的整数)。多个分支电路1511至151n可包括至少一个TFT(或分支TFT)并且可设置在沿第一方向X的一个水平行内的两个相邻像素P(或像素区域PA)之间。例如，分支电路1511至151n可逐个设置在沿第一方向X的一个水平行内的两个相邻像素P(或像素区域PA)之间。多个级电路单元1501至150m的每一个可响应于通过第一焊盘部110提供的栅极控制信号按预定顺序产生扫描信号，并且可将扫描信号提供至栅极线GL。例如，栅极控制信号可包括起始信号、多个移位时钟、至少一个栅极驱动电压和至少一个栅极公共电压。
第一基板100可进一步包括连接至栅极驱动电路150的多个栅极控制线组GCL。每个栅极控制线组GCL可选择性地连接至分别设置在多个级电路单元1501至150m中的多个分支电路1511至151n。
根据一实施方式的栅极控制线组GCL可包括起始信号线、多条移位时钟线、至少一条栅极驱动电压线和至少一条栅极公共电压线。根据一实施方式的多条移位时钟线可划分(或分类)为多条扫描时钟线和多条进位时钟线。在此，可省略多条进位时钟线。
第一焊盘部110可进一步包括第一栅极焊盘部，第一栅极焊盘部包括与栅极控制线组GCL连接的多个第一栅极焊盘。
根据一实施方式的第一基板100可包括沿着显示区域AA的边缘部分设置的至少一条闭环线CLL。
至少一条闭环线CLL可设置为沿着位于显示区域AA中的多个像素P的最外侧像素Po的外侧部分具有闭环形状。至少一条闭环线CLL可电连接至位于第一焊盘部110中的多个第一焊盘中的、分别连接至多条像素公共电压线CVL的多个像素公共电压焊盘的至少之一，或者可电连接至多条像素公共电压线CVL的至少之一。
第二基板200可称为配线基板、连线基板、下基板、后基板或连线玻璃。第二基板200可以是玻璃基板，或者可以是可弯曲或柔性的薄玻璃基板或塑料基板。根据一实施方式的第二基板200可包括与第一基板100相同的材料。例如，第二基板200的尺寸可与第一基板100的尺寸相同或大致相同。
第二基板200可通过使用接合构件300接合(或连接)至第一基板100的第二表面100b。第二基板200可包括：前表面，前表面面对第一基板100的第二表面100b或接合至接合构件300；与前表面相对的后表面(或背面)200b；和在前表面与后表面之间的外表面OS。第二基板200可向像素驱动线传输信号并且可增加第一基板100的刚度。
根据本发明另一实施方式的发光显示设备可进一步包括设置在第二基板200上的第二焊盘部210。
第二焊盘部210可设置在第二基板200的后表面200b中的与设置在第一基板100上的第一焊盘部110交叠的第一边缘部分处。第二基板200的后表面200b的第一边缘部分可包括第二基板200的外表面OS中的第一外表面(或一个表面)OS1b。
第二焊盘部210可包括多个第二焊盘，多个第二焊盘沿第一方向X以一定间隔布置，从而分别与第一焊盘部110的焊盘交叠。
根据本发明另一实施方式的发光显示设备可进一步包括设置在第二基板200上的第三焊盘部(或输入焊盘部)230和连线部分250。
第三焊盘部230可设置在第二基板200的后表面200b上。例如，第三焊盘部230可设置在第二基板200的后表面200b之中的与第一边缘部分相邻的中间部分。根据一实施方式的第三焊盘部230可包括彼此分隔开一定间隔的多个第三焊盘(或输入焊盘)。
连线部分250可在第二基板200的后表面200b上设置在第二焊盘部210与第三焊盘部230之间。例如，连线部分250可包括单独(或分别)将第二焊盘部210的第二焊盘连接至第三焊盘部230的第三焊盘的多条连线。
接合构件300可设置在第一基板100与第二基板200之间。第一基板100和第二基板200可通过接合构件300彼此相对地接合。例如，第一基板100的第二表面100b可接合至接合构件300的一个表面，并且第二基板200的前表面可接合至接合构件300的另一个表面。因此，通过接合构件300彼此相对地接合(或耦接)的第一基板100和第二基板200可称为发光显示面板。
布线部分400可设置成围绕第一基板100的外表面OS和第二基板200的外表面OS。根据一实施方式的布线部分400可包括多条布线，多条布线设置在第一基板100的外表面OS中的第一外表面(或一个表面)OS1a和第二基板200的外表面OS中的第一外表面(或一个表面)OS1b的每一个上。多条布线的每一条可形成为围绕第一基板100的第一外表面OS1a和第二基板200的第一外表面OS1b的每一个。例如，多条布线可分别(或单独)连接在第一焊盘部110的焊盘和第二焊盘部210的焊盘之间。
根据本发明另一实施方式的发光显示设备可进一步包括驱动电路单元500。
驱动电路单元500可基于从显示驱动系统提供的数字视频数据和时序同步信号来驱动设置在第一基板100上的像素P或使其发光，以使显示区域AA显示对应于图像数据的图像。驱动电路单元500可连接至设置在第二基板200的后表面200b上的第三焊盘部230并且可向第三焊盘部230输出用于驱动设置在第一基板100上的像素P(或使其发光)的数据信号、栅极控制信号和驱动电源。例如，驱动电路单元500可具有小于第二基板200的尺寸，因而可被第二基板200覆盖并且可在第二基板200的外表面或第一基板100的外表面不暴露。
根据一实施方式的驱动电路单元500可包括柔性电路膜510、驱动集成电路(IC)530、印刷电路板(PCB)550、时序控制器57和电源电路单元590。具有这种构造的驱动电路单元500可与图1所示的驱动电路单元3基本相同，因此省略或将简要给出其详细描述。
柔性电路膜510可连接至设置在第二基板200的后表面200b上的第三焊盘部230。
驱动IC 530可安装在柔性电路膜510上。驱动IC 530可经由柔性电路膜510、第三焊盘部230、连线部分250、第二焊盘部210、布线部分400和第一焊盘部110连接至多条数据线DL、多条像素驱动电源线PL、多条像素公共电压线CVL以及多条基准电压线RL。驱动IC530可接收从时序控制器570提供的子像素数据和数据控制信号，并且基于数据控制信号将子像素数据转换为模拟数据信号，以将模拟数据信号提供至相应数据线DL。此外，驱动IC530可产生基准电压、像素驱动电压以及像素公共电压，并且可将基准电压、像素驱动电压以及像素公共电压提供给相应的电压线RL、电源线PL和电压线CVL。
驱动IC 530可通过设置在第一基板100上的多条基准电压线RL感测设置在像素P中的驱动TFT的特征值，产生对应于感测值的感测原始数据(raw data)并且将感测原始数据提供至时序控制器570。
PCB 550可连接至柔性电路膜510的另一边缘部分。PCB 550可在驱动电路单元500的元件之间传输信号和电源。
时序控制器570可安装在PCB 550上并且可通过设置在PCB 550上的用户连接器接收从显示驱动系统提供的数字视频数据和时序同步信号。
时序控制器570可基于时序同步信号排列数字视频数据，以产生与设置在显示区域AA中的像素布置结构匹配的像素数据并且可将产生的像素数据提供至驱动IC 530。
时序控制器570可基于时序同步信号产生数据控制信号和栅极控制信号的每一个，基于数据控制信号控制驱动IC 530的驱动时序，并且基于栅极控制信号控制栅极驱动电路150的驱动时序。例如，时序同步信号可包括垂直同步信号、水平同步信号、数据使能信号和主时钟(或点时钟)。
时序控制器570可在预定的外部感测时段期间基于外部感测模式驱动栅极驱动电路150和驱动IC 530的每一个，基于从驱动IC 530提供的感测原始数据产生用于补偿每个像素P的驱动TFT的特征变化的补偿数据，并且基于产生的补偿数据调制像素数据。例如，时序控制器570可在与垂直同步信号的消隐时段(或垂直消隐时段)对应的每个外部感测时段，基于外部感测模式驱动栅极驱动电路150和驱动IC 530的每一个。
电源电路单元590可安装在PCB 550上并且可通过使用从外部提供的输入电源产生用于在像素P上显示图像所需的各种源电压，以将产生的源电压提供至相应的电路。
图14是图12所示的区域B5的放大图；图15是图12和14中所示的一个像素的电路图。图14和15是用于描述设置在第一基板上的多个像素的示图。
参照图12、14和15，根据本发明一实施方式的第一基板100可包括多条数据线DL、多条栅极线GL、多条像素驱动电源线PL、多条像素公共电压线CVL、多个像素P、公共电极CE、多个公共电极接触部分CECP、第一焊盘部110和至少一条闭环线CLL。
多条数据线DL可沿第二方向Y长长地延伸并且可沿第一方向X彼此分隔开预定间隔地设置在第一基板100的显示区域AA中。例如，在多条数据线DL中，奇数数据线DLo可沿第二方向Y设置在布置于第一基板100上的多个像素区域PA的每一个的第一边缘部分处，偶数数据线DLe可沿第二方向Y设置在布置于第一基板100上的多个像素区域PA的每一个的第二边缘部分处。
多条栅极线GL可沿第一方向X长长地延伸并且可沿第二方向Y彼此分隔开预定间隔地设置在第一基板100的显示区域AA中。例如，在多条栅极线GL中，奇数栅极线GLo可沿第一方向X设置在布置于第一基板100上的多个像素区域PA的每一个的第三边缘部分处。多条栅极线GL中的偶数栅极线GLe可沿第一方向X设置在布置于第一基板100上的多个像素区域PA的每一个的第四边缘部分处。
多条像素驱动电源线PL可沿第二方向Y长长地延伸并且可沿第一方向X彼此分隔开预定间隔地设置在第一基板100的显示区域AA中。例如，在多条像素驱动电源线PL中，奇数像素驱动电源线PL可相对于第一方向X设置在奇数像素区域PA的第一边缘部分处，偶数像素驱动电源线PL可相对于第一方向X设置在偶数像素区域PA的第二边缘部分处。
多条像素驱动电源线PL中的两条相邻的像素驱动电源线PL可连接至设置在沿第二方向Y布置的每个像素区域PA中的多条电源共用线PSL。例如，多条像素驱动电源线PL可通过多条电源共用线PSL彼此电连接，因而可具有梯子结构(ladder structure)或网状结构。多条像素驱动电源线PL可具有梯子结构或网状结构，因而可防止或最小化由多条像素驱动电源线PL的每一条的线电阻导致的像素驱动电源的压降(或IR降)。因此，根据本发明的发光显示设备可防止或最小化由提供至每个像素P的像素驱动电源的偏差导致的图像质量的劣化。
多条电源共用线PSL的每一条可与第一方向X平行地从相邻的像素驱动电源线PL分支并且可设置在每个像素区域PA的中间区域中。
多条像素公共电压线CVL可沿第二方向Y长长地延伸并且可沿第一方向X彼此分隔开预定间隔地设置在第一基板100的显示区域AA中。例如，多条像素公共电压线CVL的每一条可相对于第一方向设置在偶数像素区域PA的第一边缘部分处。
多条基准电压线RL可沿第二方向Y长长地延伸并且可沿第一方向X彼此分隔开预定间隔地设置在第一基板100的显示区域AA中。多条基准电压线RL的每一条可设置在布置于第二方向Y中的每个像素区域PA的中心区域中。
多条基准电压线RL的每一条可被每个像素区域PA中的沿第一方向X相邻的两个子像素((SP1、SP2)、(SP3、SP4))共用。为此，多条基准电压线RL的每一条可包括基准分支线RDL。基准分支线RDL可分支(或突出)到每个像素区域PA中的沿第一方向X相邻的两个子像素((SP1、SP2)、(SP3、SP4))并且可电连接至两个相邻子像素((SP1、SP2)、(SP3、SP4))。
多个像素P可分别设置在第一基板100的显示区域AA中的被限定为具有相等尺寸的多个像素区域PA中。多个像素P的每一个可包括至少三个子像素。例如，多个像素P的每一个可包括第一至第四子像素SP1至SP4。
第一至第四子像素SP1至SP4的每一个可分别包括多个发光区域EA1至EA4以及电路区域。
根据一实施方式的像素电路PC可设置在像素区域PA的电路区域中并且可连接至与其相邻的栅极线GLo和GLe、与其相邻的数据线DLo和DLe、以及像素驱动电源线PL。例如，设置在第一子像素SP1中的像素电路PC可连接至奇数数据线DLo和奇数栅极线GLo，设置在第二子像素SP2中的像素电路PC可连接至偶数数据线DLe和奇数栅极线GLo，设置在第三子像素SP3中的像素电路PC可连接至奇数数据线DLo和偶数栅极线GLe，并且设置在第四子像素SP4中的像素电路PC可连接至偶数数据线DLe和偶数栅极线GLe。
第一至第四子像素SP1至SP4的每一个的像素电路PC可响应于从相应栅极线GLo和GLe提供的扫描信号采样从相应数据线DLo和DLe提供的数据信号，并且可基于采样的数据信号控制从像素驱动电源线PL流到自发光器件ED的电流。
根据一实施方式的像素电路PC可利用图3所示的三个TFT，即Tsw1、Tsw2和Tdr以及一个电容器Cst来采样数据信号，并且可基于采样的数据信号来控制流入自发光器件ED的电流。像素电路PC与图3所示的像素电路PC基本相同，因此省略其重复描述。
根据另一实施方式的第一至第四子像素SP1至SP4的每一个的像素电路PC可通过半导体制造工艺实现为像素驱动芯片，设置在相应像素区域PA的电路区域中并且连接至与其相邻的栅极线GLo和GLe、与其相邻的数据线DLo和DLe、以及像素驱动电源线PL。例如，像素驱动芯片可以是最小单元微芯片(minimum-unit microchip)或一个芯片组并且可以是包括两个或更多个晶体管以及一个或多个电容器并且具有细微尺寸的半导体封装器件。这种像素驱动芯片可响应于从相应栅极线GLo和GLe提供的扫描信号采样从相应数据线DLo和DLe提供的数据信号，并且可基于采样的数据信号控制从像素驱动电源线PL流到自发光器件ED的电流。
自发光器件ED可设置在像素区域PA的发光区域EA中，电连接至像素电路PC并且电连接至公共电极CE。自发光器件ED可利用从像素电路PC流到公共电极CE的电流发光。自发光器件ED与图3所示的自发光器件ED基本相同，因此省略其重复描述。
公共电极CE可设置在第一基板100的显示区域AA中并且可电连接至多个像素P的每一个的自发光器件ED。例如，公共电极CE可设置在第一基板100的显示区域AA中的、除了位于第一基板100中的第一焊盘部110以外的区域中。
多个公共电极接触部分CECP的每一个可设置在分别与多条像素公共电压线CVL交叠的多个像素P中的两个相邻像素P之间，并且可将公共电极CE电连接至多条像素公共电压线CVL中的相应像素公共电压线CVL。相对于第二方向Y，根据一实施方式的多个公共电极接触部分CECP的每一个可在多个像素P之间的部分处或在多个像素P之间的边界部分处电连接至多条像素公共电压线CVL中的相应像素公共电压线CVL，并且可电连接至公共电极CE的一部分，因而可将公共电极CE电连接至多条像素公共电压线CVL中的相应像素公共电压线CVL。
多个公共电极接触部分CECP的每一个可设置在多个像素P中的两个相邻像素P之间，以将公共电极CE电连接至多条像素公共电压线CVL的每一条，因而可防止或最小化由公共电极CE的表面电阻导致的像素公共电源的压降(IR降)。因此，根据本发明的发光显示设备可防止或最小化由提供至布置在显示区域AA中的每个像素P的像素公共电源的偏差导致的图像质量的劣化。
根据一实施方式，多个公共电极接触部分CECP的每一个可与具有三层结构的像素电极PE一起形成，以电连接至多条像素公共电压线CVL的每一条。多个公共电极接触部分CECP的每一个可通过侧向接触结构连接至公共电极CE，侧向接触结构具有“(”形的剖面结构或“〈”形的剖面结构。例如，多个公共电极接触部分CECP的每一个由第一至第三金属层形成，多个公共电极接触部分CECP的每一个可包括与通过第一金属层和第二金属层的蚀刻速度不同而形成在第一金属层和第二金属层的侧表面上的底切结构或锥形结构对应的侧向接触结构。例如，当多个公共电极接触部分CECP的每一个由第一至第四金属层形成时，多个公共电极接触部分CECP的每一个可包括与通过第二金属层和第三金属层的蚀刻速度不同而形成在第二金属层和第三金属层的侧表面上的底切结构或锥形结构对应的侧向接触结构。
第一焊盘部110可设置在第一基板100的第一表面之中的与第一方向X平行的第一边缘部分处。第一焊盘部110可设置在位于第一基板100的第一边缘部分处的每个最外侧像素区域PAo的第三边缘部分处。相对于第二方向Y，第一焊盘部110的端部可与每个最外侧像素区域PAo的端部交叠或对齐。因此，第一焊盘部110可包括(或设置)在位于第一基板100的第一边缘部分处的每个最外侧像素区域PAo中，因而在第一基板100上不会形成或不会存在基于第一焊盘部110的非显示区域(或边框区域)。
第一焊盘部110可包括多个第一焊盘，多个第一焊盘沿第一方向X彼此平行地设置在第一基板100的第一边缘部分上。
根据一实施方式的第一焊盘部110可包括多个焊盘组PG，焊盘组PG沿着第一方向X按照像素驱动电压焊盘PVP、数据焊盘DP、基准电压焊盘RVP、数据焊盘DP、栅极焊盘GP、像素公共电压焊盘CVP、数据焊盘DP、基准电压焊盘RVP、数据焊盘DP和像素驱动电压焊盘PVP的顺序布置。
多个焊盘组PG的每一个可连接至沿第一方向X设置的两个相邻像素P。例如，多个焊盘组PG可包括第一焊盘组PG1和第二焊盘组PG2，第一焊盘组PG1包括沿第一方向X连续设置在奇数像素区域PA中的像素驱动电压焊盘PVP、数据焊盘DP、基准电压焊盘RVP、数据焊盘DP和栅极焊盘GP，第二焊盘组PG2包括沿第一方向X连续设置在偶数像素区域PA中的像素公共电压焊盘CVP、数据焊盘DP、基准电压焊盘RVP、数据焊盘DP和和像素驱动电压焊盘PVP。
根据本发明的第一基板100可进一步包括多条辅助电源线SPL和多个辅助电源接触部分SPCP。
多条辅助电源线SPL的每一条可沿第二方向Y长长地延伸并且可与多条像素公共电压线CVL中的相应像素公共电压线CVL相邻设置。多条辅助电源线SPL的每一条可电连接至相邻的像素公共电压线CVL而不电连接至像素公共电压焊盘CVP，并且可通过相邻的像素公共电压线CVL被提供像素公共电源。为此，根据本发明的第一基板100可进一步包括多个线连接图案LCP，多个线连接图案LCP将彼此相邻的像素公共电压线CVL和辅助电源线SPL电连接。
多个线连接图案LCP的每一个可设置在第一基板100上，使得线连接图案LCP与彼此相邻的像素公共电压线CVL和辅助电源线SPL彼此交叉并且可通过使用线跳接(jumping)结构将彼此相邻的像素公共电压线CVL和辅助电源线SPL电连接。例如，多个线连接图案LCP的每一个的一侧可通过形成在辅助电源线SPL上的绝缘层中的第一线接触孔电连接至辅助电源线SPL的一部分，并且多个线连接图案LCP的每一个的另一侧可通过形成在像素公共电压线CVL上的绝缘层中的第二线接触孔电连接至像素公共电压线CVL的一部分。
多个辅助电源接触部分SPCP的每一个可设置在分别与多条辅助电源线SPL交叠的多个像素P之间并且可将公共电极CE和多条辅助电源线SPL的每一条电连接。相对于第二方向Y，根据一实施方式的多个辅助电源接触部分SPCP的每一个可在多个像素P之间的部分处或在多个像素P之间的边界部分处电连接至多条辅助电源线SPL中的每一条，并且可电连接至公共电极CE的一部分，因而可将公共电极CE电连接至多条辅助电源线SPL的每一条。因此，公共电极CE可通过辅助电源接触部分SPCP附加连接至多条辅助电源线SPL的每一条。因此，根据本发明的发光显示设备可防止或最小化由提供至布置在显示区域AA中的每个像素P的像素公共电源的偏差导致的图像质量的劣化。此外，在根据本发明的发光显示设备中，尽管没有额外设置(或形成)与多条辅助电源线SPL的每一条连接的像素公共电压焊盘CVP，但像素公共电源可提供至多个像素区域PA的每一个中的公共电极CE。多个辅助电源接触部分SPCP的每一个可通过侧向接触结构将多条辅助电源线SPL中的相应辅助电源线电连接至公共电极CE，其中侧向接触结构具有“(”形的剖面结构或“〈”形的剖面结构，与多个公共电极接触部分CECP的每一个类似。
至少一条闭环线CLL可设置为沿着位于显示区域AA中的多个像素P的最外侧像素Po的外侧部分具有闭环形状。至少一条闭环线CLL可电连接至多个像素公共电压焊盘的至少之一，或者可电连接至多条像素公共电压线CVL的至少之一。因此，至少一条闭环线CLL可将从外部流入的静电释放到像素公共电压焊盘CVP和/或像素公共电压线CVL，从而可防止由静电导致的缺陷。
图16是图解图12和14中所示的显示区域中设置的栅极驱动电路的示图。
参照图12、14和16，根据本发明另一实施方式的栅极驱动电路150可设置在第一基板100的显示区域AA中，并且可连接至位于第一基板100的显示区域AA中的栅极控制线组GCL。
首先，栅极控制线组GCL可包括位于第一基板100的显示区域AA中的栅极驱动电路150以及多条栅极控制线。
根据一实施方式的栅极控制线组GCL可包括起始信号线、多条移位时钟线、至少一条栅极驱动电压线和至少一条栅极公共电压线。栅极控制线组GCL的线可沿第二方向Y长长地延伸，并且可在第一方向X上彼此分隔开预定间隔地设置在第一基板100的显示区域AA中。例如，栅极控制线组GCL的每条线可沿第一方向X设置在一个或多个像素P之间。
根据一实施方式的栅极驱动电路150可利用移位寄存器实现，移位寄存器包括多个级(stage)电路单元1501至150m。
多个级电路单元1501至150m的每一个可沿第一方向X彼此分隔地设置在第一基板100的第一表面100a的每个水平行中，并且可沿第二方向Y彼此附属地连接。多个级电路单元1501至150m的每一个可响应于通过第一焊盘部110和栅极控制线组GCL提供的栅极控制信号按预定顺序产生扫描信号，并且可将扫描信号提供至相应的栅极线GL。
根据一实施方式的多个级电路单元1501至150m的每一个可包括多个分支电路1511至151n和分支网(branch network)153。
多个分支电路1511至151n可通过分支网153选择性地连接至栅极控制线组GCL的线并且可通过分支网153彼此电连接。多个分支电路1511至151n的每一个可基于通过栅极控制线组GCL的每条线提供的栅极控制信号产生扫描信号，并且可将扫描信号提供至相应栅极线GL。
多个分支电路1511至151n的每一个可包括构成级电路单元1501至150m之一的多个TFT的至少之一。多个分支电路1511至151n的每一个可在第一基板100的每个水平行中设置在两个相邻像素P之间的电路区域中或者设置在两个像素P之间的电路区域中，但不限于此，并且基于构成每个级电路单元1501至150m的TFT的数量和设置在一个水平行中的像素P的数量，多个分支电路1511至151n的每一个可设置在一个或多个像素P之间的电路区域中。
分支网153可设置在第一基板100的每个水平行中并且可将多个分支电路1511至151n电连接。根据一实施方式的分支网153可包括网线和多个控制节点。
多个控制节点可设置在第一基板100的每个水平行中并且可选择性地连接至一个水平行中的多个分支电路1511至151n。例如，多个控制节点可设置在布置于第一基板100的每个水平行中的像素区域之中的上边缘区域(或下边缘区域)中。
网线(network line)可选择性地连接至位于第一基板100中的栅极控制线组GCL的线并且可选择性地连接至多个分支电路1511至151n。例如，网线可将通过栅极控制线组GCL的线提供的栅极控制信号传输至相应的分支电路1511至151n并且可在多个分支电路1511至151n之间传输信号。
如上所述，根据本实施方式，由于栅极驱动电路150设置在第一基板100的显示区域AA中，所以最外侧像素区域PAo的中心部分与第一基板100的每个外表面OS之间的第二间隔D2可以等于或小于相邻像素区域PA之间的第一间隔(或像素间距)D1的一半。例如，当栅极驱动电路150不设置在第一基板100的显示区域AA中而是设置在如图1所示的基板10的边缘部分处时，第二间隔D2不会等于或小于第一间隔D1的一半。因此，在根据本发明另一实施方式的发光显示设备中，栅极驱动电路150可分配并设置在第一基板100的显示区域AA内，所以，第二间隔D2可实现为等于或小于第一间隔D1的一半。
图17是沿图12所示的线III-III’截取的剖视图；图18是图17所示的区域B6的放大图。在下文描述中，与图12的元件相同或对应的元件由相似的参考标记表示，并省略或将简要给出其重复描述。
参照图12、17和18，根据本发明另一实施方式的发光显示设备可包括通过接合构件300彼此接合(或耦接)的第一基板100和第二基板200。在描述第一基板100和第二基板200时，与图12的元件相同或对应的元件由相似的参考标记表示，并在下文省略或将简要给出其重复描述。
根据一实施方式的第一基板100可包括显示部分AA。
显示部分AA可包括电路层11、平坦化层12、发光器件层13、堤部14、堰(dam)图案15、至少一条闭环线CLL、封装层16、波长转换层17、功能膜18、侧面密封构件19以及至少一个悬崖图案部分CPP。除了像素P的像素电路PC和自发光器件ED的布置结构之外，设置在显示部分AA中的元件与设置在图4至7所示的基板10上的显示部分AA中的元件基本相同。因此，在下文描述中，类似的参考标记表示类似的元件，省略或将简要给出其重复描述。
电路层11可设置在第一基板100的第一表面100a上。电路层11可称为像素阵列层或TFT阵列层。根据一实施方式的电路层11可包括下金属层BML、缓冲层11a以及电路阵列层11b。
下金属层BML可用作像素驱动线，其沿第二方向Y设置在第一基板100的第一表面100a上。例如，下金属层BML可形成在第一基板100的第一表面100a上，然后可通过利用图案化工艺被图案化为多条数据线DL、多条像素驱动电源线PL、多条像素公共电压线CVL、多条基准电压线RL、遮光图案LSP以及栅极控制线组GCL。
缓冲层11a可设置在第一基板100的第一表面100a上以覆盖下金属层BML。缓冲层11a可包括覆盖下金属层BML的第一缓冲层BL1以及覆盖第一缓冲层BL1的第二缓冲层BL2。
像素阵列层11b可包括位于缓冲层11a上的像素电路PC，像素电路PC包括设置在多个像素区域PA的每一个中的驱动TFT Tdr。
设置在多个像素区域PA的每一个中的驱动TFT Tdr可包括有源层ACT、栅极绝缘层GI、栅极电极GE、层间绝缘层11c、第一源极/漏极电极SD1、第二源极/漏极电极SD2、以及钝化层11d。构成像素电路PC的第一开关TFT Tsw1和第二开关TFT Tsw2的每一个与驱动TFTTdr一起形成，因此省略其详细描述。
用于实现源极/漏极电极SD1和SD2的源极/漏极金属层可用作设置在第一方向X上的像素驱动线。例如，源极/漏极金属层可形成在第一基板100的第一表面100a上，然后可利用图案化工艺被图案化为栅极线GL、分支网153的网线和多个控制节点、多条电源共用线PSL、多个线连接图案LCP以及基准分支线RDL。
发光器件层13可设置在平坦化层12上，并且可基于顶部发光型朝向第一基板100的第一表面100a发光。
根据一实施方式的发光器件层13可包括像素电极PE、自发光器件ED和公共电极CE。
像素电极PE可设置在与多个像素区域PA的每一个的发光区域EA交叠的平坦化层12上。像素电极PE可被图案化并以岛形状设置在每个像素区域PA中并且可电连接至相应像素电路PC的驱动TFT Tdr的第一源极/漏极电极SD1。像素电极PE的一侧可从像素区域PA的发光区域EA延伸至设置在电路区域CA中的驱动TFT Tdr的第一源极/漏极电极SD1，并且可通过设置在平坦化层12中的电极接触孔CH电连接至驱动TFT Tdr的第一源极/漏极电极SD1。
用于实现像素电极PE的金属层可用作至少一条闭环线CLL以及第一焊盘部110的焊盘PVP、DP、RVP、DP、GP和CVP。例如，用于实现像素电极PE的金属层可形成在第一基板100的第一表面100a上，然后可利用图案化工艺被图案化为至少一条闭环线CLL以及第一焊盘部110的焊盘PVP、DP、RVP、DP、GP和CVP。
自发光器件ED可形成在像素电极PE上并且可直接接触像素电极PE。自发光器件ED可以是共同地形成在多个子像素SP的每一个中而不以子像素SP为单位进行区分的公共层。自发光器件ED可对在像素电极PE与公共电极CE之间流动的电流做出响应，从而发射白色光。
公共电极CE可形成在自发光器件ED上并且可直接接触自发光器件ED或者可电性地直接接触自发光器件ED。公共电极CE可包括用于透射从自发光器件ED发射的光的透明导电材料。
堤部14可设置在平坦化层12上，以覆盖像素电极PE的边缘部分。堤部14可限定多个子像素SP的每一个的发光区域EA(或开口部分)并且可将设置在相邻子像素SP中的像素电极PE电性隔离。堤部14可形成为覆盖设置在多个像素区域PA的每一个中的电极接触孔CH。堤部14可被自发光器件ED覆盖。
堰图案15可设置在第一基板100的边缘部分处的电路层11上，以具有闭环形状或闭环线形状。例如，堰图案15可设置在电路层11的钝化层11d上。堰图案15可防止封装层16的扩散或溢出。堰图案15可包括在多个像素P(或多个像素区域PA)之中的设置在第一基板100的边缘部分处的最外侧像素Po(或最外侧像素区域PAo)内。在这种情形下，堰图案15的一部分可设置(或实现)在位于第一基板100中的第一焊盘部110与每个最外侧像素Po(或最外侧像素区域PAo)的发光区域EA之间。
根据一实施方式的第一基板100可进一步包括第一裕度区域(margin area)MA1、第二裕度区域MA2、以及堰图案区域DPA。
第一裕度区域MA1可设置在最外侧像素Po的发光区域EA与堰图案15之间。基于在形成自发光器件ED的工艺中不可避免出现的自发光器件ED的荫罩区域(shadow area)(或自发光器件的尾部)，第一裕度区域MA1可在最外侧像素Po的发光区域EA(或堤部104)的端部与堰图案15之间具有第一宽度。因此，堰图案15可实现为相对于第一方向X，与发光区域EA的端部分隔开第一裕度区域MA1的第一宽度。
第二裕度区域MA2可设置在第一基板100的外表面OS与堰图案15之间。基于自发光器件ED抵抗水分的可靠性裕度，第二裕度区域MA2可在第一基板100的外表面OS与堰图案15之间具有第二宽度。因此，堰图案15可实现为相对于第一方向X，与第一基板100的外表面OS分隔开第二裕度区域MA2的第二宽度。
根据一实施方式的第二裕度区域MA2可包括与设置在第一基板100的第一表面100a的第一边缘部分处的第一焊盘部110交叠的焊盘裕度区域。
堰图案区域DPA可设置在第一裕度区域MA1与第二裕度区域MA2之间。堰图案区域DPA可具有与堰图案15的最下侧底部表面(或底表面)的宽度对应的第三宽度。
第一裕度区域MA1、第二裕度区域MA2和堰图案区域DPA的每一个的宽度可实现为使得相对于第一方向X，在最外侧像素的中心部分与第一基板100的外表面OS之间的第二间隔D2是两个相邻像素区域PA之间的第一间隔(或像素间距)D1的一半或更小。
封装层16可设置在除了第一基板100的第一表面100a的最外边缘部分以外的部分上，以覆盖发光器件层13。例如，封装层16可实现为围绕发光器件层103的前表面和侧表面的全部。根据一实施方式的封装层16可包括第一至第三封装层16a、16b和16c。
波长转换层17可转换从多个像素区域PA的每一个的发光区域EA入射的光的波长。例如，波长转换层17可将从发光区域EA入射的白色光转换为与相应像素P对应的彩色光。
根据一实施方式的波长转换层17可包括多个波长转换图案17a和保护层17b。
多个波长转换图案17a可设置在位于多个像素区域PA的每一个的发光区域EA中的封装层16上。多个波长转换图案17a可划分(或分类)为将白色光转换为红色光的红色滤光器、将白色光转换为绿色光的绿色滤光器、和将白色光转换为蓝色光的蓝色滤光器。
保护层17b可实现为覆盖波长转换图案17a并且在波长转换图案17a上提供平坦表面。
可选择地，波长转换层17可变为具有片形式的波长转换片并且可设置在封装层16上。在这种情况下，波长转换片(或量子点片)可包括设置在一对膜之间的波长转换图案17a。例如，当波长转换层17包括用于重新发射子像素中设定的彩色光的量子点时，子像素的发光器件层13可实现为发射白色光或蓝色光。
功能膜18可设置在波长转换层17上。例如，功能膜18可通过透明粘合构件接合至波长转换层17。根据一实施方式的功能膜18可进一步包括抗反射层(或抗反射膜)、阻挡层(或阻挡膜)以及光路控制层(或光路控制膜)的至少之一。
侧面密封构件19可形成在第一基板100与功能膜18之间并且可覆盖电路层11、平坦化层12和波长转换层17的每一个的所有侧(或侧向)表面。就是说，侧面密封构件19可覆盖在功能膜18与第一基板100之间的、暴露在发光显示设备外部的电路层11、平坦化层12和波长转换层17的每一个的侧表面的全部。此外，侧面密封构件19可覆盖通过倒角工艺形成(或设置)在第一基板100的第一表面100a和外表面OS之间的拐角部分处的第一倒角100c。例如，第一基板100的最外侧外表面、侧面密封构件19的外表面、以及功能膜18的外表面的每一个可设置(或对齐)在同一垂直线VL上。
至少一个悬崖图案部分CPP可设置在堰图案15的附近，以具有围绕显示部分AA的闭环形状。根据一实施方式的至少一个悬崖图案部分可设置在堰图案15的内侧区域和外侧区域的至少之一中。至少一个悬崖图案部分CPP可隔离(或断开)位于最外侧像素Po的一部分处的发光器件层13的自发光器件ED，以阻挡侧向水分渗透路径，由此防止侧向水分渗透。至少一个悬崖图案部分CPP可包括：锥形结构，通过用于在位于堰图案15附近的层间绝缘层11c和钝化层11d中形成沟槽图案的图案化工艺来实现；和设置在锥形结构上的屋檐结构。至少一个悬崖图案部分CPP与图4至7所示的悬崖图案部分CPP基本相同，因此省略其详细描述。
至少一条闭环线CLL可实现为与至少一个悬崖图案部分CPP交叠。在这种情形下，至少一条闭环线CLL可在第一基板100的一个边缘部分和另一边缘部分处，电连接至位于第一焊盘部110中的多个像素公共电压焊盘CVP的至少之一，或者可电连接至多条像素公共电压线CVL的至少之一。至少一条闭环线CLL可在第一基板100的除了一个边缘部分和另一边缘部分之外的部分处，设置在至少一个悬崖图案部分CPP上。
根据一实施方式的第二基板200可包括与布线部分400连接的金属图案层和将金属图案层绝缘的绝缘层。
金属图案层(或导电图案层)可包括多个金属层。根据一实施方式的金属图案层可包括第一金属层201、第二金属层203和第三金属层205。绝缘层可包括多个绝缘层。例如，绝缘层可包括第一绝缘层202、第二绝缘层204和第三绝缘层206。绝缘层可称为后绝缘层或图案绝缘层。
第一金属层201、第二金属层203和第三金属层205可用作设置在第二基板200的后表面200b上的第二焊盘部210的焊盘、第三焊盘部230的焊盘以及连线部分250的连线。例如，第一金属层201可用作多条连线中的一些连线，第三金属层205可用作焊盘以及多条连线中的其他连线。第二金属层203可用作用于将设置在不同层上的连线电连接的跳接线(或桥接线)。
第一绝缘层202可实现在第二基板200的后表面200b上，以覆盖第一金属层201。第二绝缘层204可实现在第二基板200的后表面200b上，以覆盖第二金属层203。第三绝缘层206可实现在第二基板200的后表面200b上，以覆盖第三金属层205。
接合构件300可设置在第一基板100与第二基板200之间。因此，第一基板100和第二基板200可通过接合构件300彼此相对地接合。根据一实施方式的接合构件300可以是包括OCA或OCR的透明粘合构件或双面胶带。根据另一实施方式，接合构件300可包括玻璃纤维。
根据一实施方式的接合构件300可设置在第一基板100与第二基板200之间的整个空间中。例如，第一基板100的整个第二表面100b可接合至接合构件300的整个一个表面，并且第二基板200的整个前表面200a可接合至接合构件300的整个另一个表面。
根据另一实施方式的接合构件300可以以图案结构设置在第一基板100与第二基板200之间。例如，接合构件300可具有线图案结构或网图案结构。网图案结构可进一步包括用于在第一基板100接合至第二基板200的工艺中，将在第一基板100与第二基板200之间出现的气泡排放到外部的弯折部分。
图19是沿图12所示的线IV-IV’截取的剖视图，并且是用于描述根据本发明另一实施方式的发光显示设备的第一焊盘部、第二焊盘部和布线部分的剖面结构的示图。在描述图19时，与图12的元件相同或对应的元件由相似的参考标记表示，并且在下文省略或将简要给出其重复描述。
参照图12、13、14和19，在根据本发明另一实施方式的发光显示设备中，第一焊盘部110可包括设置在第一基板100的第一表面100a的第一边缘部分处的多个焊盘PVP、DP、RVP、GP和CVP。例如，第一焊盘部110的焊盘PVP、DP、RVP、GP和CVP的每一个可通过焊盘接触孔电连接至相应的线。例如，设置在第一焊盘部110中的多个像素公共电压焊盘CVP的每一个可通过焊盘接触孔单独连接至多条像素公共电压线CVL中的相应像素公共电压线CVL。
连接在多个像素公共电压焊盘CVP的每一个与多条像素公共电压线CVL中的相应像素公共电压线的一侧之间的焊盘连接线或多个像素公共电压焊盘CVP可电连接到至少一条闭环线CLL。例如，在包括第一焊盘部110的第一基板100的边缘部分处，至少一条闭环线CLL可通过穿过钝化层11d、层间绝缘层11c和缓冲层11a的通孔，电连接至多条像素公共电压线CVL的所有一侧的至少之一。这可与图6所示的至少一条闭环线CLL基本相同，因此省略其重复描述。此外，在与第一基板100的一个边缘部分相对的第一基板100的另一边缘部分处，至少一条闭环线CLL可通过穿过钝化层11d、层间绝缘层11c和缓冲层11a的通孔，电连接至多条像素公共电压线CVL的所有另一侧的至少之一。这可与图8所示的至少一条闭环线CLL基本相同，因此省略其重复描述。
至少一条闭环线CLL可设置在至少一个悬崖图案部分CPP中并且可通过设置在至少一个悬崖图案部分CPP中的通孔电连接至多条像素公共电压线CVL的所有另一侧的至少之一。此外，至少一条闭环线CLL可通过设置在与至少一个悬崖图案部分CPP交叠的缓冲层11a的通孔中的导电金属层，电连接至多条像素公共电压线CVL的所有另一侧的至少之一。在闭环线CLL、悬崖图案部分CPP和像素公共电压线CVL之间的布置结构(或连接结构)可与图6和7所示的在闭环线CLL、悬崖图案部分CPP和像素公共电压线CVL之间的布置结构(或连接结构)基本相同，因此省略其重复描述。
在根据本发明另一实施方式的发光显示设备中，第二焊盘部210可包括设置在第二基板200的后表面200b中的与第一焊盘部110交叠的第一边缘部分处的多个第二焊盘211。
多个第二焊盘211的每一个可通过焊盘接触孔电连接至相应的连线，其中焊盘接触孔设置在位于第二基板200的后表面200b上的第一绝缘层202和/或第二绝缘层204中。此外，多个第二焊盘211可通过布线部分400分别单独地连接至第一焊盘部110的焊盘PVP、DP、RVP、GP和CVP。
布线部分400可设置成围绕第一基板100的外表面OS和第二基板200的外表面OS。例如，布线部分400可设置在第一基板100的外表面OS中的第一外表面(或一个表面)OS1a和第二基板200的外表面OS中的第一外表面(或一个表面)OS1b的每一个上。
根据一实施方式的布线部分400可包括设置在第一基板100的外表面OS中的第一外表面(或一个表面)OS1a和第二基板200的外表面OS中的第一外表面(或一个表面)OS1b的每一个上的多条布线411。
多条布线411的每一条可形成为围绕第一基板100的第一外表面OS1a和第二基板200的第一外表面OS1b的每一个。例如，多条布线411的每一条可通过使用导电胶(conductive paste)的印刷工艺形成。例如，多条布线411的每一条可通过使用Ag胶的印刷工艺形成，但不限于此。
在多条布线411的每一条中，其一个端部可围绕设置在第一基板100的第一边缘部分处的第一焊盘部110的焊盘PVP、DP、RVP、GP和CVP的每一个以及第一倒角100c，其另一个端部可围绕设置在第二基板200的第一边缘部分处的第二焊盘部210的第二焊盘211和第二倒角200c，并且其一个端部与其另一个端部之间的中心部分可围绕第一基板100的第一外表面OS1a和第二基板200的第一外表面OS1b的每一个。
根据本发明一实施方式的布线部分400可进一步包括边缘涂层413。
边缘涂层413可实现为覆盖多条布线411。根据一实施方式的边缘涂层413可实现为除了多条布线411以外还覆盖第一基板100的第一外表面OS1a和第一边缘部分以及第二基板200的第一外表面OS1b和第一边缘部分的全部。边缘涂层413可防止包括金属材料的多条布线411的每一条的腐蚀或多条布线411之间的电性短路。此外，边缘涂层413可防止或最小化由多条布线411和第一焊盘部110的焊盘导致的外部光的反射。根据一实施方式的边缘涂层413可包括包含黑色油墨的遮光材料。
覆盖第一基板100的第一倒角100c的边缘涂层403的顶表面可被侧面密封构件19覆盖。
边缘涂层413的外表面可以是第一基板100的最外侧外表面，因而第一基板100的最外侧外表面、侧面密封构件19的外表面和功能膜18的外表面的每一个可设置在同一垂直线VL上。
根据本发明另一实施方式的发光显示设备可具有与图1至9C所示的发光显示设备相同的效果，并且可具有空气边框结构或无边框结构，其中显示区域AA被空气而不是被不透明非显示区域包围。
图20是图解根据本发明一实施方式的多屏显示设备的示图；图21是沿图20所示的线V-V’截取的剖视图。图20和21示出了通过铺设图10和19所示的根据本发明另一实施方式的发光显示设备而实现的多屏显示设备。
参照图20和21，根据本发明一实施方式的多屏显示设备可包括多个显示模块DM1至DM4。
多个显示模块DM1至DM4可各自显示单独的图像或者可划分地显示一个图像。多个显示模块DM1至DM4的每一个可包括图10和19所示的根据本发明另一实施方式的发光显示设备，因而省略其重复描述。
多个显示模块DM1至DM4可铺设在分离的铺设框架(tiling frame)上以在其侧表面彼此接触。例如，多个显示模块DM1至DM4可铺设成具有N×M形式(其中N是2或更大的正整数，M是2或更大的正整数)，由此实现具有大屏幕的多屏显示设备。
多个显示模块DM1至DM4的每一个可不包括围绕显示图像的整个显示区域AA的边框区域(或非显示区域)，并且可具有显示区域AA被空气围绕的空气边框结构。也就是说，在多个显示模块DM1至DM4的每一个中，第一基板100的所有第一表面可实现为显示区域AA。
根据本实施方式，在多个显示模块DM1至DM4的每一个中，最外侧像素Po的中心部分CP与第一基板100的最外侧外表面VL之间的第二间隔D2可实现为相邻像素之间的第一间隔D1的一半或更小。因此，在基于侧向接合方式沿第一方向X和第二方向Y在侧表面处彼此连接(或接触)的两个相邻显示模块中，相邻的最外侧像素区域PAo之间的间隔“D2+D2”可等于或小于两个相邻像素之间的第一间隔D1。
参照图21，沿第二方向Y在侧表面处彼此连接(或接触)的第一显示模块DM1和第三显示模块DM3中，第一显示模块DM1的最外侧像素Po的中心部分CP与第三显示模块DM3的最外侧像素Po的中心部分CP之间的间隔“D2+D2”可等于或小于设置在第一显示模块DM1和第三显示模块DM3的每一个中的两个相邻像素之间的第一间隔D1。
因此，沿第一方向X和第二方向Y在侧表面处彼此连接(或接触)的两个相邻显示模块的最外侧像素Po的中心部分CP之间的间隔“D2+D2”可等于或小于设置在显示模块DM1至DM4的每一个中的两个相邻像素之间的第一间隔D1，因而在两个相邻显示模块之间可不存在接缝或边界部分，由此可不存在由设置于显示模块DM1至DM4之间的边界部分导致的暗区。结果，在多个显示模块DM1至DM4的每一个的显示区域AA是一个屏幕并显示一个图像的情况下，根据本发明的多屏显示设备可显示在多个显示模块DM1至DM4之间的边界部分处不断开而是连续的图像。
在图20和21中，示出了多个显示模块DM1至DM4铺设成2×2形式，但是本发明不限于此，多个显示模块DM1至DM4可铺设成x×1形式、1×y形式或x×y形式。在此，x可以是等于y或者是2或更大的自然数，y可以是大于x或者是2或更大的自然数。
如上所述，在多个显示模块DM1至DM4的每一个的显示区域AA是一个屏幕并显示一个图像的情况下，根据本发明的多屏显示设备可显示在多个显示模块DM1至DM4之间的边界部分处不断开而是连续的图像，因此可增强观看由多屏显示设备显示的图像的观看者的沉浸感。
在下面将描述根据本发明的发光显示设备和包括该发光显示设备的多屏显示设备。
根据本发明的一些实施方式的发光显示设备可包括：包括显示部分的基板；设置在所述显示部分中的多个像素；公共电极，所述公共电极设置在所述显示部分中并且电连接至所述多个像素的每一个；像素公共电压线，所述像素公共电压线设置在所述显示部分中并且电连接至所述公共电极；设置在所述基板的一个边缘部分处的焊盘部，所述焊盘部包括连接至所述像素公共电压线的像素公共电压焊盘；以及设置在所述基板的边缘部分处并围绕所述显示部分的至少一条闭环线，其中所述至少一条闭环线可电连接至所述像素公共电压焊盘。
根据本发明的一些实施方式，所述焊盘部还可包括焊盘连接线，所述焊盘连接线电连接在所述像素公共电压焊盘和所述像素公共电压线之间，其中所述至少一条闭环线可设置为与位于所述焊盘部处的焊盘连接线交叉，并且可电连接至所述焊盘连接线。
根据本发明的一些实施方式，所述发光显示设备还可包括导电金属线，所述导电金属线设置在所述至少一条闭环线的下方并且电连接至所述焊盘连接线，其中所述至少一条闭环线可通过所述导电金属线电连接至所述焊盘连接线。
根据本发明的一些实施方式，所述发光显示设备还可包括设置在所述至少一条闭环线和所述焊盘连接线之间的中间绝缘层，其中所述中间绝缘层包括通孔，所述通孔设置在所述至少一条闭环线与所述焊盘连接线之间的交叉部分处，所述至少一条闭环线可通过所述通孔电连接至所述焊盘连接线。
根据本发明的一些实施方式，所述发光显示设备还可包括位于所述通孔内的导电金属线，所述导电金属线电连接在所述至少一条闭环线和所述焊盘连接线之间。
根据本发明的一些实施方式，所述中间绝缘层可包括设置在所述焊盘连接线上的缓冲层和设置在所述缓冲层上的钝化层，所述通孔可包括：第一通孔，所述第一通孔穿过位于所述焊盘连接线上的缓冲层；以及第二通孔，所述第二通孔穿过位于所述第一通孔上的钝化层，所述导电金属线可设置在所述第一通孔中并且电连接至所述焊盘连接线，所述至少一条闭环线可通过所述第二通孔电连接至所述导电金属线。
根据本发明的一些实施方式，所述像素公共电压线的一侧可电连接至所述像素公共电压焊盘，所述像素公共电压线的另一侧可设置在所述基板的与所述一个边缘部分平行的另一边缘部分处，且所述显示部分位于所述基板的一个边缘部分和另一边缘部分之间，所述至少一条闭环线可在所述基板的另一边缘部分处电连接至所述像素公共电压线的另一侧。
根据本发明的一些实施方式，所述发光显示设备还可包括：堰图案，所述堰图案设置在所述基板的边缘部分处并围绕所述显示部分；以及设置在所述堰图案的附近的至少一个悬崖图案部分，其中所述至少一条闭环线可设置在所述至少一个悬崖图案部分中。
根据本发明的一些实施方式，所述发光显示设备还可包括发光器件层，所述发光器件层包括设置在所述显示部分和所述堰图案上的自发光器件以及设置在所述自发光器件上的所述公共电极，其中所述自发光器件和所述公共电极的每一个可通过所述至少一个悬崖图案部分隔离。
根据本发明的一些实施方式，所述至少一个悬崖图案部分可包括：锥形结构，所述锥形结构通过将位于所述堰图案附近的钝化层图案化来实现；以及屋檐结构，所述屋檐结构覆盖位于所述锥形结构上的至少一条闭环线，其中所述至少一条闭环线可穿过所述锥形结构并且可电连接至所述焊盘连接线。
根据本发明的一些实施方式，所述发光显示设备还可包括堤部，所述堤部限定所述多个像素的每一个的开口部分并且覆盖位于所述至少一个悬崖图案部分的锥形结构上的至少一条闭环线，其中所述屋檐结构可包括与所述堤部的材料相同的材料。
根据本发明的一些实施方式，所述至少一个悬崖图案部分可包括底切结构，所述底切结构设置在所述锥形结构和所述堤部之间，其中所述至少一条闭环线可穿过所述锥形结构并可电连接至所述焊盘连接线。
根据本发明的一些实施方式，所述发光显示设备还可包括：设置在所述锥形结构和所述焊盘连接线之间的缓冲层；以及通孔，所述通孔穿过所述缓冲层和所述锥形结构的钝化层，其中所述至少一条闭环线可通过所述通孔电连接至所述焊盘连接线。
根据本发明的一些实施方式，所述发光显示设备还可包括位于所述通孔内的导电金属线，所述导电金属线设置在所述至少一条闭环线和所述焊盘连接线之间。
根据本发明的一些实施方式，所述通孔可包括：第一通孔，所述第一通孔穿过位于所述焊盘连接线上的缓冲层；以及第二通孔，所述第二通孔穿过位于所述第一通孔上的钝化层，所述导电金属线可设置在所述第一通孔中并且可电连接至所述焊盘连接线，所述至少一条闭环线可通过所述第二通孔电连接至所述导电金属线。
根据本发明的一些实施方式，所述导电金属线可具有点形状、虚线形状和闭环形状的其中之一，其中点形状对应于所述至少一条闭环线与所述焊盘连接线之间的交叉部分，所述虚线形状与所述焊盘连接线交叉，所述闭环形状与所述至少一条闭环线相同。
根据本发明的一些实施方式，所述发光显示设备还可包括：接合至所述基板的后基板；以及布线部分，所述布线部分包括设置在所述基板的外表面和所述后基板的外表面上并且电连接至所述焊盘部的布线。
根据本发明的一些实施方式，所述发光显示设备还可包括设置在所述后基板上的驱动电路单元，其中设置在所述基板上的焊盘部可以是第一焊盘部，其中所述后基板可包括：第二焊盘部，所述第二焊盘部电连接至所述布线部分的布线并与所述第一焊盘部交叠；以及第三焊盘部，所述第三焊盘部电连接至所述第二焊盘部并且连接至所述驱动电路单元。
根据本发明的一些实施方式，所述显示部分的侧表面可在所述基板的外表面上对齐，或者其中所述显示部分的尺寸可与所述基板的尺寸相同。
根据本发明的一些实施方式，所述多个像素中的最外侧像素可包括所述至少一条闭环线和所述焊盘部，或者所述多个像素可布置在所述基板上以在第一方向上和与第一方向交叉的第二方向上具有像素间距，并且在所述最外侧像素的中心部分和所述基板的外表面之间的间隔可等于或小于所述像素间距的一半。
根据本发明的一些实施方式的多屏显示设备可包括：多个显示模块，所述多个显示模块布置在第一方向和与第一方向交叉的第二方向的至少一个方向上，其中所述多个显示模块的每一个可包括：包括显示部分的基板；设置在所述显示部分中的多个像素；公共电极，所述公共电极设置在所述显示部分中并且电连接至所述多个像素的每一个；像素公共电压线，所述像素公共电压线设置在所述显示部分中并且电连接至所述公共电极；设置在所述基板的一个边缘部分处的焊盘部，所述焊盘部包括连接至所述像素公共电压线的像素公共电压焊盘；以及设置在所述基板的边缘部分处并围绕所述显示部分的至少一条闭环线，其中所述至少一条闭环线可电连接至所述像素公共电压焊盘。
根据本发明的一些实施方式，其中每个显示部分的侧表面可在所述基板的外表面上对齐，或者其中每个显示部分的尺寸可与所述基板的尺寸相同。
根据本发明的一些实施方式，其中每个显示部分的多个像素中的最外侧像素可包括所述至少一条闭环线和所述焊盘部，或者每个显示部分的多个像素可布置在所述基板上以在第一方向上和与第一方向交叉的第二方向上具有像素间距，并且在所述最外侧像素的中心部分和所述基板的外表面之间的间隔可等于或小于所述像素间距的一半。
根据本发明的发光显示设备可应用于包括发光显示面板的所有电子装置。例如，根据本发明的发光显示设备可应用于移动装置、视频电话、智能手表、手表电话、可穿戴装置、可折叠装置、可卷曲装置、可弯折装置、柔性装置、弯曲装置、电子记事簿、电子书、便携式多媒体播放器(PMP)、个人数字助理(PDA)、MP3播放器、移动医疗装置、台式个人电脑(PC)、膝上型PC、笔记本电脑、工作站、导航装置、汽车导航装置、汽车显示装置、TV、壁纸显示装置、标识装置、游戏机、笔记本电脑、监视器、相机、便携式摄像机、家用电器等。
本发明的上述特征、结构和效果包括在本发明的至少一个实施方式中，但不仅限于一个实施方式。此外，所属领域技术人员可通过其他实施方式的组合或改型来实现本发明的至少一个实施方式中描述的特征、结构和效果。因此，与组合和改型相关的内容应当解释为在本发明的范围内。
在不背离本发明的精神或范围的情况下，可在本发明中进行各种修改和变化，这对于所属领域技术人员来说将是显而易见的。因此，本发明旨在覆盖落入所附权利要求书范围及其等同范围内的对本发明的修改和变化。

Claims (23)

1.一种发光显示设备，包括：
包括显示部分的基板；
设置在所述显示部分中的多个像素；
设置在所述基板的边缘部分处的至少一个悬崖图案部分；
自发光器件层，所述自发光器件层包括设置在所述多个子像素的每一个中的像素电极、设置在所述基板的边缘部分和所述像素电极上的自发光器件、以及设置在所述自发光器件上的公共电极；
像素公共电压线，所述像素公共电压线设置在所述显示部分中并且电连接至所述公共电极；
设置在所述基板的一个边缘部分处的焊盘部，所述焊盘部包括连接至所述像素公共电压线的像素公共电压焊盘；以及
设置在所述基板的边缘部分处并围绕所述显示部分的至少一条闭环线，
其中所述至少一条闭环线电连接至所述像素公共电压焊盘，
其中所述至少一个悬崖图案部分和所述至少一条闭环线彼此交叠，并且
其中所述至少一个悬崖图案部分隔离设置在所述基板的边缘部分上的所述自发光器件。
2.根据权利要求1所述的发光显示设备，其中所述焊盘部还包括焊盘连接线，所述焊盘连接线电连接在所述像素公共电压焊盘和所述像素公共电压线之间，
其中所述至少一条闭环线设置为与位于所述焊盘部处的焊盘连接线交叉，并且电连接至所述焊盘连接线。
3.根据权利要求2所述的发光显示设备，还包括导电金属线，所述导电金属线设置在所述至少一条闭环线的下方并且电连接至所述焊盘连接线，
其中所述至少一条闭环线通过所述导电金属线电连接至所述焊盘连接线。
4.根据权利要求2所述的发光显示设备，还包括设置在所述至少一条闭环线和所述焊盘连接线之间的中间绝缘层，
其中所述中间绝缘层包括通孔，所述通孔设置在所述至少一条闭环线与所述焊盘连接线之间的交叉部分处，
所述至少一条闭环线通过所述通孔电连接至所述焊盘连接线。
5.根据权利要求4所述的发光显示设备，还包括位于所述通孔内的导电金属线，所述导电金属线电连接在所述至少一条闭环线和所述焊盘连接线之间。
6.根据权利要求5所述的发光显示设备，其中：
所述中间绝缘层包括设置在所述焊盘连接线上的缓冲层和设置在所述缓冲层上的钝化层，
所述通孔包括：第一通孔，所述第一通孔穿过位于所述焊盘连接线上的缓冲层；以及第二通孔，所述第二通孔穿过位于所述第一通孔上的钝化层，
所述导电金属线设置在所述第一通孔中并且电连接至所述焊盘连接线，
所述至少一条闭环线通过所述第二通孔电连接至所述导电金属线。
7.根据权利要求1所述的发光显示设备，其中：
所述像素公共电压线的一侧电连接至所述像素公共电压焊盘，
所述像素公共电压线的另一侧设置在所述基板的与所述一个边缘部分平行的另一边缘部分处，且所述显示部分位于所述基板的一个边缘部分和另一边缘部分之间，
所述至少一条闭环线在所述基板的另一边缘部分处电连接至所述像素公共电压线的另一侧。
8.根据权利要求2所述的发光显示设备，还包括：
堰图案，所述堰图案设置在所述基板的边缘部分处并围绕所述显示部分，
其中所述至少一个悬崖图案部分设置在所述堰图案的附近，
其中所述至少一条闭环线设置在所述至少一个悬崖图案部分中。
9.根据权利要求8所述的发光显示设备，其中设置在所述基板的边缘部分上的所述自发光器件和所述公共电极的每一个通过所述至少一个悬崖图案部分隔离。
10.根据权利要求9所述的发光显示设备，其中所述至少一个悬崖图案部分包括：
锥形结构，所述锥形结构通过将位于所述堰图案附近的钝化层图案化来实现；以及
屋檐结构，所述屋檐结构覆盖位于所述锥形结构上的至少一条闭环线，
其中所述至少一条闭环线穿过所述锥形结构并且电连接至所述焊盘连接线。
11.根据权利要求10所述的发光显示设备，还包括堤部，所述堤部限定所述多个像素的每一个的开口部分并且覆盖位于所述至少一个悬崖图案部分的锥形结构上的至少一条闭环线，
其中所述屋檐结构包括与所述堤部的材料相同的材料。
12.根据权利要求11所述的发光显示设备，其中所述至少一个悬崖图案部分包括底切结构，所述底切结构设置在所述锥形结构和所述堤部之间，
其中所述至少一条闭环线穿过所述锥形结构并电连接至所述焊盘连接线。
13.根据权利要求12所述的发光显示设备，还包括：
设置在所述锥形结构和所述焊盘连接线之间的缓冲层；以及
通孔，所述通孔穿过所述缓冲层和所述锥形结构的钝化层，
其中所述至少一条闭环线通过所述通孔电连接至所述焊盘连接线。
14.根据权利要求13所述的发光显示设备，还包括位于所述通孔内的导电金属线，所述导电金属线设置在所述至少一条闭环线和所述焊盘连接线之间。
15.根据权利要求14所述的发光显示设备，其中：
所述通孔包括：第一通孔，所述第一通孔穿过位于所述焊盘连接线上的缓冲层；以及第二通孔，所述第二通孔穿过位于所述第一通孔上的钝化层，
所述导电金属线设置在所述第一通孔中并且电连接至所述焊盘连接线，
所述至少一条闭环线通过所述第二通孔电连接至所述导电金属线。
16.根据权利要求14所述的发光显示设备，其中所述导电金属线具有点形状、虚线形状和闭环形状的其中之一，其中点形状对应于所述至少一条闭环线与所述焊盘连接线之间的交叉部分，所述虚线形状与所述焊盘连接线交叉，所述闭环形状与所述至少一条闭环线相同。
17.根据权利要求1所述的发光显示设备，还包括：
接合至所述基板的后基板；以及
布线部分，所述布线部分包括布线，所述布线设置在所述基板的外表面和所述后基板的外表面上并且电连接至所述焊盘部。
18.根据权利要求17所述的发光显示设备，还包括设置在所述后基板上的驱动电路单元，
其中设置在所述基板上的焊盘部是第一焊盘部，
其中所述后基板包括：
第二焊盘部，所述第二焊盘部电连接至所述布线部分的布线并与所述第一焊盘部交叠；以及
第三焊盘部，所述第三焊盘部电连接至所述第二焊盘部并且连接至所述驱动电路单元。
19.根据权利要求1至18的任一项所述的发光显示设备，
其中所述显示部分的侧表面在所述基板的外表面上对齐，或者
其中所述显示部分的尺寸与所述基板的尺寸相同。
20.根据权利要求19所述的发光显示设备，
其中所述多个像素中的最外侧像素包括所述至少一条闭环线和所述焊盘部，或者
所述多个像素布置在所述基板上以在第一方向上和与第一方向交叉的第二方向上具有像素间距，并且在所述最外侧像素的中心部分和所述基板的外表面之间的间隔等于或小于所述像素间距的一半。
21.一种多屏显示设备，包括：
多个显示模块，所述多个显示模块布置在第一方向和与第一方向交叉的第二方向的至少一个方向上，
其中所述多个显示模块的每一个包括根据权利要求1至18之一所述的发光显示设备。
22.根据权利要求21所述的多屏显示设备，其中每个显示部分的侧表面在所述基板的外表面上对齐，或者
其中每个显示部分的尺寸与所述基板的尺寸相同。
23.根据权利要求22所述的多屏显示设备，
其中每个显示部分的多个像素中的最外侧像素包括所述至少一条闭环线和所述焊盘部，或者
每个显示部分的多个像素布置在所述基板上以在第一方向上和与第一方向交叉的第二方向上具有像素间距，并且在每个显示部分的多个像素的最外侧像素的中心部分和所述基板的外表面之间的间隔等于或小于所述像素间距的一半。
CN202011609772.7A 2019-12-31 2020-12-30 发光显示设备和包括该发光显示设备的多屏显示设备 Active CN113130597B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410943896.0A CN118714871A (zh) 2019-12-31 2020-12-30 发光显示设备和包括该发光显示设备的多屏显示设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0180142 2019-12-31
KR1020190180142A KR20210086309A (ko) 2019-12-31 2019-12-31 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410943896.0A Division CN118714871A (zh) 2019-12-31 2020-12-30 发光显示设备和包括该发光显示设备的多屏显示设备

Publications (2)

Publication Number Publication Date
CN113130597A CN113130597A (zh) 2021-07-16
CN113130597B true CN113130597B (zh) 2024-08-02

Family

ID=74532182

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011609772.7A Active CN113130597B (zh) 2019-12-31 2020-12-30 发光显示设备和包括该发光显示设备的多屏显示设备
CN202410943896.0A Pending CN118714871A (zh) 2019-12-31 2020-12-30 发光显示设备和包括该发光显示设备的多屏显示设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202410943896.0A Pending CN118714871A (zh) 2019-12-31 2020-12-30 发光显示设备和包括该发光显示设备的多屏显示设备

Country Status (7)

Country Link
US (2) US11637169B2 (zh)
JP (1) JP7133655B2 (zh)
KR (1) KR20210086309A (zh)
CN (2) CN113130597B (zh)
DE (1) DE102020135114B4 (zh)
GB (1) GB2594549B (zh)
TW (1) TWI762131B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210086291A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 표시 장치
KR20210086309A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치
KR20210121334A (ko) * 2020-03-26 2021-10-08 삼성디스플레이 주식회사 디스플레이 장치
KR20220000447A (ko) * 2020-06-25 2022-01-04 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220097771A (ko) * 2020-12-31 2022-07-08 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR20230010104A (ko) * 2021-07-08 2023-01-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
EP4268265A4 (en) * 2021-08-17 2024-04-10 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND DISPLAY APPARATUS
US20240186333A1 (en) * 2021-08-30 2024-06-06 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Light-emitting substrate and display apparatus
CN114156324B (zh) * 2021-11-30 2023-06-30 深圳市华星光电半导体显示技术有限公司 有机发光显示器及其制备方法
KR20230096541A (ko) * 2021-12-23 2023-06-30 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치
US20230238400A1 (en) * 2022-01-21 2023-07-27 Samsung Display Co., Ltd. Display device and tiled display device
CN115207246B (zh) * 2022-07-14 2023-06-06 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
KR20240108048A (ko) * 2022-12-30 2024-07-09 엘지디스플레이 주식회사 표시장치
KR20240133243A (ko) * 2023-02-28 2024-09-04 엘지디스플레이 주식회사 표시 장치
TWI840169B (zh) * 2023-03-17 2024-04-21 隆達電子股份有限公司 微型發光二極體像素結構及其形成方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6070875U (ja) 1983-10-24 1985-05-18 日本電気株式会社 表示パネル駆動回路
KR100822524B1 (ko) 2005-08-02 2008-04-15 엡슨 이미징 디바이스 가부시키가이샤 전기 광학 장치 및 전자기기
KR100859691B1 (ko) * 2007-03-07 2008-09-23 삼성에스디아이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP4386128B2 (ja) * 2007-11-15 2009-12-16 ソニー株式会社 有機電界発光表示装置
JP2009301013A (ja) 2008-05-16 2009-12-24 Canon Inc 表示装置
KR101268963B1 (ko) * 2008-10-30 2013-05-30 엘지디스플레이 주식회사 액정표시장치
JP5029670B2 (ja) * 2009-09-28 2012-09-19 カシオ計算機株式会社 表示装置
KR101857809B1 (ko) 2011-09-19 2018-05-15 엘지디스플레이 주식회사 ＲＧＢ-ｔｏ-ＲＧＢＷ 변환방법과 이를 이용한 표시장치
US9472606B2 (en) * 2011-11-07 2016-10-18 Joled Inc. Organic electroluminescence display panel and organic electroluminescence display apparatus
KR101876560B1 (ko) 2011-11-30 2018-07-10 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
KR101983764B1 (ko) 2012-12-24 2019-05-29 엘지디스플레이 주식회사 유기 발광 디스플레이 장치와 이의 구동 방법
KR101987320B1 (ko) 2012-12-31 2019-06-11 삼성디스플레이 주식회사 표시 장치
KR102222680B1 (ko) * 2013-02-01 2021-03-03 엘지디스플레이 주식회사 플렉서블 디스플레이 기판, 플렉서블 유기 발광 표시 장치 및 플렉서블 유기 발광 표시 장치 제조 방법
KR102041241B1 (ko) * 2013-04-05 2019-11-06 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 장치 어셈블리
KR102117109B1 (ko) * 2013-10-22 2020-06-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102272230B1 (ko) * 2014-10-29 2021-07-05 삼성디스플레이 주식회사 음의 전원 전압을 보상하기 위한 디스플레이 패널, 이를 포함하는 디스플레이 모듈 및 모바일 장치
KR102348024B1 (ko) 2015-01-28 2022-01-06 엘지디스플레이 주식회사 유기발광표시장치 및 그 구동방법
KR102322765B1 (ko) * 2015-06-22 2021-11-08 삼성디스플레이 주식회사 표시 장치
KR102416682B1 (ko) 2015-11-10 2022-07-04 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR20170123384A (ko) * 2016-04-28 2017-11-08 삼성디스플레이 주식회사 표시 장치
KR102494156B1 (ko) 2016-06-28 2023-02-01 엘지디스플레이 주식회사 유기발광 표시장치와 그의 영상 데이터 보정방법
KR102559096B1 (ko) * 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR102612998B1 (ko) * 2016-12-30 2023-12-11 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102582059B1 (ko) 2016-12-30 2023-09-21 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102687577B1 (ko) * 2016-12-30 2024-07-22 엘지디스플레이 주식회사 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
KR102281226B1 (ko) * 2017-07-18 2021-07-22 엘지디스플레이 주식회사 표시장치
KR102431808B1 (ko) 2017-12-11 2022-08-10 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치
KR102405146B1 (ko) 2018-02-08 2022-06-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
EP3633658B1 (en) 2018-02-28 2022-10-05 Kyocera Corporation Display device, glass substrate, and method for manufacturing glass substrate
KR20200074347A (ko) * 2018-12-14 2020-06-25 삼성디스플레이 주식회사 디스플레이 장치
CN109461386B (zh) * 2019-01-04 2024-09-10 京东方科技集团股份有限公司 显示装置
TWI694365B (zh) * 2019-01-16 2020-05-21 友達光電股份有限公司 觸控顯示面板
KR20200118316A (ko) * 2019-04-05 2020-10-15 삼성디스플레이 주식회사 표시 장치
CN113424323B (zh) * 2019-11-28 2023-04-04 京东方科技集团股份有限公司 显示基板、显示面板及拼接屏
KR20210086309A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치

Also Published As

Publication number Publication date
JP7133655B2 (ja) 2022-09-08
JP2021110950A (ja) 2021-08-02
CN113130597A (zh) 2021-07-16
GB202020717D0 (en) 2021-02-10
GB2594549A (en) 2021-11-03
KR20210086309A (ko) 2021-07-08
GB2594549B (en) 2022-10-26
US20210202675A1 (en) 2021-07-01
US11637169B2 (en) 2023-04-25
TWI762131B (zh) 2022-04-21
CN118714871A (zh) 2024-09-27
DE102020135114B4 (de) 2024-07-18
TW202127674A (zh) 2021-07-16
US20230232682A1 (en) 2023-07-20
DE102020135114A1 (de) 2021-07-01

Similar Documents

Publication Publication Date Title
CN113130597B (zh) 发光显示设备和包括该发光显示设备的多屏显示设备
CN113130596B (zh) 显示设备和包括该显示设备的多屏显示设备
US11823630B2 (en) Display apparatus and multi-screen display apparatus including the same
US20220199952A1 (en) Display apparatus and multi-screen display apparatus including the same
US12114536B2 (en) Light emitting display apparatus and multi-screen display apparatus including the same
US12048188B2 (en) Light emitting display apparatus and multi-screen display apparatus including the same
TWI810771B (zh) 發光顯示裝置與包含其的多螢幕顯示裝置
US20220158139A1 (en) Light emitting display apparatus and multi-screen display apparatus including the same
CN114695454A (zh) 显示设备和包括该显示设备的多屏显示设备
CN114695382A (zh) 发光显示设备和包括该发光显示设备的多屏显示设备
US20220208945A1 (en) Display apparatus and multi-screen display apparatus including the same
US20220209184A1 (en) Light emitting display apparatus and multi-screen light emitting display apparatus including the same
US20230217732A1 (en) Light emitting display apparatus and multi-screen light emitting display apparatus including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant