CN113126738A - 消耗功率管理方法及存储模组 - Google Patents

Abstract

本发明提供消耗功率管理方法及存储模组。消耗功率管理方法应用于包括多个存储器件的一存储模组，所述存储器件共享通讯指令、位址和数据的一总线，所述消耗功率管理方法包括致能所述存储器件中的一部份存储器件不再保持数据并维持其他存储器件保持数据及进入混合省电模式，使所述存储器件中的所述部份存储器件不再保持数据并维持其他存储器件保持数据。因此，本发明的消耗功率管理方法及存储模组可对存储模组中的多个存储器件分别设定其消耗功率，从而降低存储模组整体消耗功率。

Description

消耗功率管理方法及存储模组

技术领域

本发明属于存储器件技术领域，特别是涉及一种消耗功率管理方法及存储模组。

背景技术

随着处理器速度发展与应用日趋广泛，对于存储速度、存储空间大小、功率消耗等要求也越来越严苛。往往会设计具有多个存储器件的存储模组倍增存储空间的大小，但与此同时，也因此倍增存储模组整体消耗功率。其中，在存储器件产业，应用许多技术尝试减少消耗功率，近年来如虚拟静态随机存取存储器(Pseudo Static Random Access Memory,PSRAM)应用电路处于待机模式(standby mode)消耗最小功率在后台自刷新(self-refresh)存储单元(memory cell)的数据，但是在具有多个存储器件的存储模组中，上述方法仍然需要消耗维持刷新全部存储器件的功率，在存储模组整体消耗功率控制效果上难以达到理想的结果。

因此，如何提供一种消耗功率管理方法及存储模组以解决现有技术中的上述技术问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种消耗功率管理方法及存储模组，以解决现有技术中难以对存储模组中的多个存储器件分别设定其消耗功率，从而降低存储模组整体消耗功率的问题。

为实现上述目的及其他相关目的，本发明提供一种消耗功率管理方法，应用于包括多个存储器件的一存储模组，所述存储器件共享通讯指令、位址和数据的一总线，所述消耗功率管理方法包括致能所述存储器件中的一部份存储器件不再保持数据并维持其他存储器件保持数据及进入混合省电模式，使所述存储器件中的所述部份存储器件不再保持数据并维持其他存储器件保持数据。

作为本发明的一种可选方案，致能所述存储器件中的一部份存储器件不再保持数据并维持所述存储器件中的另一部分存储器件保持数据的步骤可包括：写入一组功率设定码至所述存储器件中的一模式寄存器；及进入混合省电模式时，依据该组功率设定码决定致能所述存储器件中的哪些存储器件不再保持数据。

作为本发明的一种可选方案，该组功率设定码系为一PASR(Partial Array Self-Refresh)模式设定码，所述存储器件提供一虚拟存储空间，及依据预写入的该组功率设定码对所述虚拟存储空间的刷新(refresh)设定，在进入混合省电模式时，决定致能所述存储器件中的哪些存储器件不再保持数据。

作为本发明的一种可选方案，该组功率设定码的各个位系对应于所述存储器件的一特定存储器件，及在接收进入混合省电模式设定码时，依据预写入的该组功率设定码各个位的数值决定是否致能该特定存储器件不再保持数据。

作为本发明的一种可选方案，写入该组功率设定码与半睡眠省电模式设定码至所述存储器件中的所述模式寄存器以进入混合省电模式，并依据该组功率设定码决定致能该些存储器件中的哪些存储器件不再保持数据。

作为本发明的一种可选方案，该致能所述存储器件中的一部份存储器件不再保持数据并维持所述存储器件中的另一部分存储器件保持数据的步骤可包括：透过所述存储器件中一部份存储器件中的一熔丝(fuse)致能该部份存储器件不再保持数据。

本发明还提供一种存储模组，包括多个存储器件，共享通讯指令、位址和数据的一总线并提供一虚拟存储空间，所述存储器件分别设置一指令解码器跟多个模式寄存器，其中所述存储器件系被配置以致能所述存储器件中的一部份存储器件不再保持数据并维持其他存储器件保持数据及进入混合省电模式，使所述存储器件中的所述部份存储器件不再保持数据并维持其他存储器件保持数据。

作为本发明的一种可选方案，所述模式寄存器包括一模式寄存空间，存储写入的一组功率设定码以在进入混合省电模式时，依据该组功率设定码决定致能所述存储器件中的哪些存储器件不再保持数据。

作为本发明的一种可选方案，所述存储器件分别设置一熔丝，以改变该熔丝的一电子特性致能该部份存储器件不再保持数据。

作为本发明的一种可选方案，不再保持数据的该部份存储器件对应至所述虚拟存储空间中不连续的至少二存储区块。

如上所述，本发明的消耗功率管理方法及存储模组，致能所述存储器件中的一部份存储器件不再保持数据并维持其他存储器件保持数据，可对存储模组中的多个存储器件分别设定其消耗功率，从而降低存储模组整体消耗功率。

附图说明

图1显示为本发明一示例的存储模组的一功能方块图。

图2显示为本发明一示例的模式寄存器的一模式寄存表(mode register table)。

图3显示为本发明一示例的存储模组通讯指令、位址和数据的总线的时钟示意图。

图4显示为本发明一示例的存储模组进入混合省电模式的时钟示意图。

图5显示为本发明另一示例的模式寄存器的一模式寄存表。

图6显示为本发明一示例的存储器件的指令解码器的示意图。

图7显示为本发明另一示例的存储器件的指令解码器的示意图。

图8显示为本发明另一示例的模式寄存器的一模式寄存表。

图9显示为本发明一示例的PASR模式设定码一览表的示意图。

图10显示为本发明另一示例的PASR模式设定码一览表的示意图。

图11显示为本发明另一示例的存储模组的一功能方块图。

图12显示为本发明一示例的存储模组的一操作流程图。

元件标号说明

1、2 存储模组

11、12、13、14 存储器件

111、121、131、141 指令解码器

112、122、132、142 模式寄存器

S100、S110、S120、S130、S140 步骤

具体实施方式

以下结合附图和具体实施例对本发明提出的消耗功率管理方法及存储模组作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参阅图1至图4及图12。图1显示为本发明一示例的存储模组的一功能方块图，图2显示为本发明一示例的模式寄存器的一模式寄存表(mode register table)，图3显示为本发明一示例的存储模组通讯指令、位址和数据的总线的时钟示意图，图4显示为本发明一示例的存储模组进入混合省电模式的时钟示意图，图12显示为本发明一示例的存储模组的一操作流程图。如图1显示，应用如图12的消耗功率管理方法的一存储模组1包括装载于一基板上的多个存储器件11、12。存储模组1致能存储器件11、12中的一部份存储器件，如：存储器件11不再保持数据并维持其他存储器件，如：存储器件12保持数据。在此举例为两个存储器件11、12封装在单一封装体，然而亦可透过其他装载技术设置存储器件11、12，如：晶圆片级芯片规模封装(wafer level chip scale packaging)。各个存储器件11、12皆包括一指令解码器(instruction decoder)111、121跟多个模式寄存器(mode register)112、122。存储器件11、12举例为存储器芯片，例如但不限于PSRAM存储器芯片，亦可为其他类型的存储器芯片，如：FLASH、DDR、GDDR。存储器件11、12彼此之间共享基板的一总线通讯相同的指令、位址和数据，总线上通讯的指令、位址和数据在此示例包括/CE、CLK、DQSM、VDD、VSS、DQ[7:0]等讯号。请参考图3显示的时钟示意图，在此是以OPI接口(octal peripheralinterface)为例，且在其他实施例中可符合其他接口或包括其他种类的讯号，并不限于此。存储器件11、12分别具有一存储空间，其中各存储单元(memory cell)以位址关联，而整体提供一虚拟存储空间予外界，以本例来说，虚拟存储空间的空间大小理想为各存储器件11、12存储空间的总和。在此是以位址的最高有效位(most significant bit)的数值作为存储器件11、12的器件识别码，举例来说，位址的最高有效位为1代表对应上半部虚拟存储空间的存储器件11，位址的最高有效位为0代表对应下半部虚拟存储空间的存储器件12。

在初始状况，步骤S100中，存储模组1进行通常动作。指令解码器111、121解码讯号使存储器件11、12进行对应的操作，如：写入数据、读取数据、模式寄存器指令等，在此无须限定。模式寄存器112、122包括一模式寄存空间。模式寄存器112、122之一的定义在此以图2的模式寄存表为例，其中x可代表任意数字，可用模式寄存器指令依MA[7:0]及MR[7:0]写入或读取模式寄存器112、122而产生模式寄存表对应的功能。

在步骤S110中，存储模组1合并需刷新的数据至部分存储器件11、12，如：一部分的存储器件，例：存储器件11、单一存储器件11的部分存储空间、或以上态样的组合。

接着，可在步骤S120中，致能一部份存储器件11、12不再保持数据。在此示例一部份存储器件11、12的致能是借着写入一组功率设定码至存储器件11、12中的一模式寄存器，如：假设写入八位的功率设定码MRx[7:0]至模式寄存器MRx，x为整数，如：MR12，功率设定码MRx[7:0]各个位系对应于一特定存储器件11/12，则最多可设定八个存储器件的模式，如：第一个位对应于存储器件11，第二个位对应于存储器件12。

接着，在步骤S130中，进入混合省电模式。在此依据图2的模式寄存表，并请一并参考图4的时钟图，可在模式寄存器指令之后依MA[7:0]及MR[7:0]写入半睡眠省电模式设定码至存储器件11、12中对应MR6的模式寄存器112、122以进入混合省电模式。半睡眠省电模式设定码在此示例为模式寄存器MR6[7:0]的四个高位，模式寄存器MR6[3:0]的四个低位为保留位。在本例中，半睡眠省电模式设定码可为二进位1111，但不限于此。在混合省电模式依据步骤S120写入的该组功率设定码决定使存储器件11、12中的哪些存储器件不再保持数据。举例来说，功率设定码的位为0代表对应的存储器件11、12进入半睡眠省电模式(half-sleep mode,HS mode)，功率设定码的位为1代表对应的存储器件11、12进入断电模式(deeppowerdown mode，DPD mode)。以功率设定码10000000为例，代表存储器件11进入断电模式而存储器件12进入半睡眠省电模式。存储器件11、12在半睡眠省电模式会消耗保持数据的最小功率，对于64MB PSRAM来说可能会低至23μA。在断电模式不再保持数据，因此消耗功率会更低，对于64MB PSRAM来说可能会低至5μA。因此可以在混合省电模式中弹性设定个别存储器件11、12是否消耗功率保持数据，从而降低存储模组整体消耗功率。

接着，在步骤S140中，依据需求离开混合省电模式。在此示例是与图4显示的时钟图相似，在CE讯号短暂的低电位之后，等候相同的200μs至500μs时间即离开混合省电模式，回到通常操作中。

由于本实施例的功率设定码是伴随着半睡眠省电模式设定码写入，而同时进入半睡眠省电模式，因此有执行速度快速的优点。

参考图5的模式寄存表，在另一实施例中，与前一实施例不同的是，合并步骤S120与步骤S130，致能一部份存储器件不再保持数据同时进入混合省电模式使部份存储器件不再保持数据并维持其他存储器件保持数据。其他相同之处在此不再赘述。请一并参考图4的时钟图，合并步骤S120与步骤S130时，可在模式寄存器指令之后依MA[7:0]及MR[7:0]写入功率设定码与半睡眠省电模式设定码至存储器件中对应MR6的模式寄存器以进入混合省电模式。半睡眠省电模式设定码在此示例为模式寄存器MR6[7:0]的四个高位，之后是四个低位的功率设定码。在本例中，半睡眠省电模式设定码可为二进位1111，但不限于此。该组功率设定码的各个位可以是对应于一特定存储器件，如：四个低位的第一个位对应于第一个存储器件，第二个位对应于第二个存储器件。并且，在混合省电模式依据该组功率设定码决定使这些存储器件中的哪些存储器件不再保持数据。举例来说，功率设定码的位为0代表对应的存储器件进入半睡眠省电模式，功率设定码的位为1代表对应的存储器件进入断电模式。以功率设定码1000为例，代表第一个存储器件进入断电模式而第二到四个存储器件都是进入半睡眠省电模式。

请参考图6显示的本发明一示例的存储器件的指令解码器113的示意图。指令解码器113可配合前述步骤S120致能一部份存储器件不再保持数据。指令解码器113举例并不限于设置于每个存储器件11、12中，示例的指令解码器113包括两个数据多工器，其一依据器件识别码die_id选择输出功率设定码的位，另一并依据此输出的位选择输出半睡眠省电模式进入指令HS_command_final或断电模式进入指令DPD_command_final。

另请参考图7，为本发明另一示例的存储器件的指令解码器的示意图。指令解码器可配合前述步骤S120致能一部份存储器件不再保持数据。存储器件中可分别设置一熔丝，以激光制程或编程程序改变熔丝的一电子特性致能其对应的存储器件不再保持数据。

透过前述各实施例，可以弹性设定每个存储器件是否不再保持数据，因此可使得不再保持数据的部分存储器件对应至虚拟存储空间中不连续的至少二存储区块。

请一并参考图1、图8、图9及图12。图8显示为本发明另一示例的模式寄存器的一模式寄存表，图9显示为本发明一示例的PASR模式设定码一览表的示意图。本实施例示例以PASR模式设定码作为功率设定码的态样。本实施例的消耗功率管理方法与图12类似，惟，步骤S120致能一部份存储器件不再保持数据在此是藉写入一组功率设定码至存储器件11、12中的一模式寄存器112、122，如：假设写入如图9显示的三位的PASR模式设定码作为功率设定码至对应MR4的模式寄存器112、122。依据图9，不同的PASR模式设定码会对应于对虚拟存储空间的一特定刷新设定，如：001的PASR模式设定码会对应于刷新虚拟存储空间的下半部，即对应至图1的存储器件12。因此，在之后于步骤S130时，为便于说明，依循前例的模式寄存器指令依MA[7:0]及MR[7:0]写入半睡眠省电模式设定码至存储器件11、12中对应MR6的模式寄存器112、122以进入混合省电模式。此时，如图9显示的右侧二栏，依据先前写入的功率设定码的不同数值决定是否使对应的特定存储器件11、12不再保持数据。

请一并参考图10、图11及图12。图10显示为本发明另一示例的PASR模式设定码一览表的示意图，图11显示为本发明另一示例的存储模组的一功能方块图。本实施例示例以PASR模式设定码作为功率设定码的态样。如图10显示，本实施例的存储模组2包括四个存储器件11、12、13、14，每个存储器件11、12、13、14皆包括一指令解码器111、121、131、141跟多个模式寄存器112、122、132、142。与图1类似地，存储器件11、12、13、14彼此之间共享基板的一总线通讯相同的指令、位址和数据，总线上通讯的指令、位址和数据在此示例包括/CE、CLK、DQSM、VDD、VSS、DQ[7:0]等讯号。存储器件11、12、13、14分别具有一存储空间，其中各存储单元以位址关联，而整体提供一虚拟存储空间予外界，以本例来说，虚拟存储空间的空间大小理想为各存储器件11、12、13、14存储空间的总和。在此是以位址的最高有效位的数值作为存储器件11、12、13、14的器件识别码，举例来说，位址的最高有效位为1代表对应上半部虚拟存储空间的存储器件11、12，位址的最高有效位为0代表对应下半部虚拟存储空间的存储器件13、14。本实施例的消耗功率管理方法与图10类似，惟，在步骤S120致能一部份存储器件不再保持数据在此是藉写入一组功率设定码至存储器件11、12、13、14中的一模式寄存器112、122、132、142，如：假设写入如图10显示的三位的PASR模式设定码作为功率设定码至对应MR4的模式寄存器112、122、132、142。依据图10，不同的PASR模式设定码会对应于对虚拟存储空间的一特定刷新设定，如：001的PASR模式设定码会对应于刷新虚拟存储空间的下半部，即对应至图1的存储器件13、14。因此，在之后于步骤S130时，为便于说明，依循前例的模式寄存器指令依MA[7:0]及MR[7:0]写入半睡眠省电模式设定码至存储器件11、12、13、14中对应MR6的模式寄存器112、122、132、142以进入混合省电模式。此时，如图10显示的右侧四栏，依据先前写入的功率设定码的不同数值决定是否致能对应的特定存储器件11、12、13、14不再保持数据。

如上所述，本发明的消耗功率管理方法及存储模组，致能所述存储器件中的一部份存储器件不再保持数据并维持其他存储器件保持数据，可对存储模组中的多个存储器件分别设定其消耗功率，从而降低存储模组整体消耗功率。

以上叙述依据本发明多个不同实施例，其中各项特征可以单一或不同结合方式实施。因此，本发明实施方式之揭露为阐明本发明原则之具体实施例，应不拘限本发明于所揭示的实施例。进一步言之，先前叙述及其附图仅为本发明示范之用，并不受其限囿。其它器件之变化或组合皆可能，且不悖于本发明之精神与范围。

Claims (10)

1.一种消耗功率管理方法，应用于包括多个存储器件的一存储模组，该些存储器件共享通讯指令、位址和数据的一总线，其特征在于：所述消耗功率管理方法包括：

致能该些存储器件中的一部份存储器件不再保持数据并维持其他存储器件保持数据；及

进入混合省电模式，使该些存储器件中的该部份存储器件不再保持数据并维持其他存储器件保持数据。

2.如权利要求1所述的消耗功率管理方法，其特征在于：该致能该些存储器件中的一部份存储器件不再保持数据并维持该些存储器件中的另一部分存储器件保持数据的步骤包括：

写入一组功率设定码至该些存储器件中的一模式寄存器；及

进入混合省电模式时，依据该组功率设定码决定致能该些存储器件中的哪些存储器件不再保持数据。

3.如权利要求2所述的消耗功率管理方法，其特征在于：

该组功率设定码系为一PASR模式设定码；

该些存储器件提供一虚拟存储空间；及

依据写入的该组功率设定码对该虚拟存储空间的刷新设定，在进入混合省电模式时，决定致能该些存储器件中的哪些存储器件不再保持数据。

4.如权利要求2所述的消耗功率管理方法，其特征在于：

该组功率设定码的各个位系对应于该些存储器件的一特定存储器件；及

在进入混合省电模式时，依据写入的该组功率设定码各个位的数值决定是否致能该特定存储器件不再保持数据。

5.如权利要求2所述的消耗功率管理方法，其特征在于：

写入该组功率设定码与半睡眠省电模式设定码至该些存储器件中的该模式寄存器以进入混合省电模式，并依据该组功率设定码决定致能该些存储器件中的哪些存储器件不再保持数据。

6.如权利要求1所述的消耗功率管理方法，其特征在于：该致能该些存储器件中的一部份存储器件不再保持数据并维持该些存储器件中的另一部分存储器件保持数据的步骤包括：

透过该些存储器件中一部份存储器件中的一熔丝致能该部份存储器件不再保持数据。

7.一种存储模组，其特征在于：包括：

多个存储器件，共享通讯指令、位址和数据的一总线并提供一虚拟存储空间，该些存储器件分别设置一指令解码器跟多个模式寄存器，其中该些存储器件系被配置以致能该些存储器件中的一部份存储器件不再保持数据并维持其他存储器件保持数据及进入混合省电模式，使该些存储器件中的一部份存储器件不再保持数据并维持其他存储器件保持数据。

8.如权利要求7所述的存储模组，其特征在于：

该些模式寄存器包括一模式寄存空间，存储写入的一组功率设定码以在进入混合省电模式时，依据该组功率设定码决定致能该些存储器件中的哪些存储器件不再保持数据。

9.如权利要求7所述的存储模组，其特征在于：该些存储器件分别设置一熔丝，以改变该熔丝的一电子特性致能该部份存储器件不再保持数据。

10.如权利要求7所述的存储模组，其特征在于：不再保持数据的该部份存储器件对应至该虚拟存储空间中不连续的至少二存储区块。

Images