[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN112997307B - 打线失败检查系统、检测装置以及检测方法 - Google Patents

打线失败检查系统、检测装置以及检测方法 Download PDF

Info

Publication number
CN112997307B
CN112997307B CN202080005972.3A CN202080005972A CN112997307B CN 112997307 B CN112997307 B CN 112997307B CN 202080005972 A CN202080005972 A CN 202080005972A CN 112997307 B CN112997307 B CN 112997307B
Authority
CN
China
Prior art keywords
ultrasonic
wire
display
wire bonding
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080005972.3A
Other languages
English (en)
Other versions
CN112997307A (zh
Inventor
麦可·柯比
金城隆也
宗像広志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinkawa Ltd
Original Assignee
Shinkawa Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinkawa Ltd filed Critical Shinkawa Ltd
Publication of CN112997307A publication Critical patent/CN112997307A/zh
Application granted granted Critical
Publication of CN112997307B publication Critical patent/CN112997307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/20—Analysis of motion
    • G06T7/254—Analysis of motion involving subtraction of images
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/20—Analysis of motion
    • G06T7/269—Analysis of motion using gradient-based methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • H04N7/183—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast for receiving images from a single remote source
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R1/00—Details of transducers, loudspeakers or microphones
    • H04R1/02—Casings; Cabinets ; Supports therefor; Mountings therein
    • H04R1/028—Casings; Cabinets ; Supports therefor; Mountings therein associated with devices performing functions other than acoustics, e.g. electric candles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10016—Video; Image sequence
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30152—Solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/48147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/789—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/789—Means for monitoring the connection process
    • H01L2224/78925—Vibration adjusting means, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Quality & Reliability (AREA)
  • Signal Processing (AREA)
  • Acoustics & Sound (AREA)
  • Manufacturing & Machinery (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种打线失败检查系统、检测装置装置及检测装置方法。半导体装置(10)的打线失败检查系统(100)包括超声波振荡器(40)、超声波振子(42)、照相机(45)、显示器(48)以及控制部(50)，控制部(50)算出所拍摄的动态图像的一个帧与其以前的前帧的图像的差量，使差量超过规定的阈值的打线的图像显示与其他打线的图像显示不同并显示于显示器。

Description

打线失败检查系统、检测装置以及检测方法
技术领域
本发明涉及一种检测打线(wire)的失败的打线失败检查系统、打线失败检测装置以及打线失败检测方法，所述打线将安装于基板的半导体元件的电极与基板的电极连接。
背景技术
以打线将基板的电极与半导体芯片的电极之间连接的打线接合装置正大量使用。打线接合装置中正使用下述方法，即：通过在打线与半导体芯片之间流通电流的电性方法来进行半导体芯片的电极与打线之间的失败检测(例如参照专利文献1)。
另外，打线接合装置中正使用下述方法，即：通过检测自毛细管(capillary)的落地至接合结束为止的Z方向的位移的机械方法来进行半导体芯片的电极与打线之间的失败检测(例如参照专利文献2)。
现有技术文献
专利文献
专利文献1：日本专利特开平9-213752号公报
专利文献2：日本专利特开2010-56106号公报
发明内容
发明所要解决的问题
此外，近年来要求打线的失败检测的高精度化。但是，专利文献1、专利文献2所记载的利用电性方法或机械方法的失败检测有时发生误检测。
另外，要求进行将半导体芯片的电极与基板的电极连接的所有打线的失败检测。但是，专利文献1、专利文献2所记载的失败检测方法对每根打线进行失败检测，因此例如对于将一个半导体芯片与基板连接的打线达到百根以上的半导体芯片而言，存在检查耗费长时间的问题。
因此，本发明的目的在于提供一种可高精度且在短时间内进行打线的失败检测的打线失败检查系统。
[解决问题的技术手段]
本发明的打线失败检查系统为半导体装置的打线失败检查系统，所述半导体装置包括基板、安装于基板的半导体元件、以及将半导体元件的电极与基板的电极连接或将半导体元件的一个电极与半导体元件的其他电极连接的打线，所述打线失败检查系统的特征在于包括：超声波振荡器；超声波激振器，连接于超声波振荡器，通过来自超声波振荡器的电力对半导体装置进行超声波激振；照相机，拍摄半导体装置的动态图像；显示器，显示由照相机所拍摄的动态图像，以及控制部，调整超声波振荡器，并且对由照相机所拍摄的动态图像进行分析，控制部算出所拍摄的动态图像的一个帧与所述帧以前的前帧的图像的差量，使差量超过规定的阈值的打线的图像显示与其他打线的图像显示不同并显示于显示器。
若通过利用超声波将半导体装置激振从而对各打线进行超声波激振，则失败打线的振幅大于正常连接的打线的振幅。因此，通过算出所拍摄的动态图像的一个帧与其以前的前帧的图像的差量，使图像的差量超过规定的阈值的打线、即失败打线的图像显示与其他打线的图像显示不同并显示于显示器，从而可在显示器上将失败打线的图像与其他图像区分并显示。由此，检查员可通过显示器的图像显示而进行失败打线的检测。失败打线的振幅与正常连接的打线的振幅的差显著，故而可高精度地进行打线的失败检测。另外，利用照相机来获取半导体装置所含的所有打线的图像，同时进行分析并显示于显示器，故而即便打线的根数变多，也可在短时间内进行所有打线的失败检查。
本发明的打线失败检查系统中，控制部也可使超过区域的图像显示与其他区域的图像显示不同并显示于显示器，所述超过区域为打线的振动区域内的差量超过规定的阈值。
通过如此那样使某个区域的图像显示不同，从而成为不同图像显示的区域或面积变大，检查员可容易地进行失败打线的检测。
本发明的打线失败检查系统中，控制部也可使算出差量的一个帧与前帧之间的帧数或动态图像的帧率变化而算出差量。
由此，可调整算出打线的振动频率及差量的动态图像的帧的时序而显著地检测差量。
本发明的打线失败检查系统中，控制部也可使超声波振荡器的振荡频率变化并利用超声波激振器对半导体装置进行超声波激振。
打线的固有振动频率视接合点间的打线的长度及打线的直径而变化。因此，通过使超声波振荡器的振荡频率变化并利用超声波激振器对半导体装置进行超声波激振，从而可一次性进行接合点的长度或打线的直径不同的多个打线的失败检查。由此，可在短时间内进行长度或直径不同的打线的失败检查。
本发明的打线失败检查系统中，超声波激振器也可设为连接于半导体装置的基板而使基板进行超声波振动的超声波振子。
由此，可提供一种可通过简便的结构、高精度且在短时间内进行打线的失败检测的打线失败检查系统。
本发明的打线失败检查系统中，超声波激振器也可设为配置于半导体装置的周围的超声波喇叭。
由此，可对打线直接进行超声波激振，可更高精度地进行打线的失败检测。
本发明的打线失败检测装置为半导体装置的打线失败检测装置，所述半导体装置包括基板、安装于基板的半导体元件、以及将半导体元件的电极与基板的电极连接或将半导体元件的一个电极与半导体元件的其他电极连接的打线，所述打线失败检测装置的特征在于包括：超声波振荡器；超声波激振器，连接于超声波振荡器，通过来自超声波振荡器的电力对半导体装置进行超声波激振；照相机，拍摄半导体装置的动态图像；以及控制部，调整超声波振荡器，并且对由照相机所拍摄的动态图像进行分析，控制部算出所拍摄的动态图像的一个帧与所述帧以前的前帧的图像的差量，在差量超过规定的阈值的情形时输出失败检测信号。
若通过利用超声波将半导体装置激振从而对各打线进行超声波激振，则失败打线的振幅大于正常连接的打线的振幅。因此，通过算出所拍摄的动态图像的一个帧与其以前的前帧的图像的差量，图像的差量超过规定的阈值，从而可进行打线的失败检测。失败打线的振幅与正常连接的打线的振幅的差显著，故而可高精度地进行打线的失败检测。另外，利用照相机获取半导体装置所含的所有打线的图像，同时分析图像的差量，故而即便打线的根数变多，也可在短时间内进行半导体装置整体的打线的失败检测。
本发明的打线失败检测装置中，控制部也可使算出差量的一个帧与前帧之间的帧数或动态图像的帧率变化而算出差量。
由此，可调整算出打线的振动频率及差量的动态图像的帧的时序而显著地检测差量，提高失败检测的精度。
本发明的打线失败检测装置中，控制部也可使超声波振荡器的振荡频率变化并利用超声波激振器对半导体装置进行超声波激振。
由此，可在短时间内进行长度或直径不同的打线的失败检测。
本发明的打线失败检测装置中，超声波激振器可设为连接于半导体装置的基板而使基板进行超声波振动的超声波振子，也可设为配置于半导体装置的周围的超声波喇叭。
通过使用超声波振子，可通过简便的结构高精度地在短时间内进行打线的失败检测。另外，通过使用超声波喇叭，从而可对打线直接进行超声波激振，可更高精度地进行打线的失败检测。
本发明的打线失败检测方法为半导体装置的打线失败检测方法，所述半导体装置包括基板、安装于基板的半导体元件、以及将半导体元件的电极与基板的电极连接或将半导体元件的一个电极与半导体元件的其他电极连接的打线，所述打线失败检测方法的特征在于包括：准备步骤，准备超声波振荡器、连接于超声波振荡器且通过来自超声波振荡器的电力对半导体装置进行超声波激振的超声波激振器、拍摄半导体装置的动态图像的照相机、以及连接超声波振荡器与照相机的控制部；超声波激振步骤，通过来自超声波振荡器的电力利用超声波激振器对基板进行超声波激振；拍摄步骤，利用照相机来拍摄经超声波激振的半导体装置的动态图像；差量计算步骤，算出所拍摄的动态图像的一个帧与其以前的前帧的图像的差量；以及失败检测步骤，在差量超过规定的阈值的情形时，检测打线的失败。
由此，可高精度地进行打线的失败检测。另外，即便打线的根数变多，也可在短时间内进行所有打线的失败检测。
本发明的打线失败检测方法中，也可使准备步骤包括：准备显示由照相机拍摄的动态图像的显示器，将显示器连接于控制部，且所述打线失败检测方法包括：显示步骤，使差量超过规定的阈值的打线的图像显示与其他打线的图像显示不同并显示于显示器，失败检测步骤基于显示于显示器的图像而检测打线的失败。
由此，检查员可通过显示器的图像显示而进行失败打线的检测。
本发明的打线失败检测方法中，也可使超过区域的图像显示与其他区域的图像显示不同并显示于显示器，所述超过区域为打线的振动区域内的差量超过规定的阈值。
由此，成为不同图像显示的区域或面积变大，检查员可容易地进行失败打线的检测。
发明的效果
本发明可提供一种可高精度且在短时间内进行打线的失败检测的打线失败检查系统。
附图说明
图1为表示实施方式的打线失败检查系统的结构的系统图。
图2为表示照相机所拍摄的图像的平面图。
图3为表示图1所示的打线失败检查系统的控制部的运行的流程图。
图4的(a)为对基板进行超声波激振时的图2的A部的放大平面图，图4的(b)为图4的(a)所示的B部的放大平面图。
图5为表示对基板进行超声波激振时的超过区域的平面图。
图6为表示其他实施方式的打线失败检查系统的结构的系统图。
图7为表示实施方式的打线失败检测装置的结构的系统图。
图8为表示图7所示的打线失败检测装置的运行的流程图。
符号的说明
10：半导体装置
11：基板
12、25～27：电极
20：半导体元件
21～24：半导体芯片
30、30a：打线
30b：失败打线
31～34：第一阶打线～第四阶打线
35、36：超过区域
39a、39b：中心线
40：超声波振荡器
42：超声波振子
43：超声波喇叭
45：照相机
48：显示器
50：控制部
100、200：打线失败检查系统
300：打线失败检测装置
具体实施方式
以下，一方面参照附图一方面对实施方式的打线失败检查系统100进行说明。如图1所示，打线失败检查系统100进行半导体装置10的打线30与基板11的电极12或半导体装置10的电极25～电极28之间的失败检查。打线失败检查系统100包含超声波振荡器40、作为超声波激振器的超声波振子42、照相机45、显示器48以及控制部50。
成为打线失败检查系统100的检查对象的半导体装置10是在基板11之上四阶地层叠安装半导体芯片21～半导体芯片24，并利用一根打线30将各半导体芯片21～24的各电极25～28及基板11的电极12之间连续地连接而成。此处，半导体芯片21～半导体芯片24构成半导体元件20。一根打线30包含：第一阶打线31，将第一阶的半导体芯片21的电极25与基板11的电极12连接；以及第二阶打线32～第四阶打线34，分别将第二阶至第四阶的各半导体芯片22～24的各电极26～28与第一阶至第三阶的各半导体芯片21～23的各电极25～27连接。
超声波振荡器40输出超声波区域的频率的交流电力，使超声波振子42进行超声波振动。超声波振子42为由自超声波振荡器40输入的超声波的频率区域的交流电力驱动，进行超声波振动的构件。例如也可包含压电元件等。超声波振子42连接于半导体装置10的基板11。
如图1所示，照相机45配置于半导体装置10的上侧，如图2所示，对下述部分进行拍摄，即：基板11及安装于基板11的半导体芯片21～半导体芯片24、配置于半导体芯片21～半导体芯片24的外周部的各电极25～28、配置于第一阶的半导体芯片21的周围的基板11的电极12、以及将各电极12、25～28连续地连接的各打线30。照相机45拍摄动态图像的图像并输出至控制部50。
显示器48为显示照相机45所拍摄的动态图像的图像显示装置。
控制部50为在内部含有中央处理器(Central Processing Unit，CPU)及存储部的计算机。超声波振荡器40连接于控制部50，通过控制部50的指令而运行。另外，控制部50调整照相机45，并且对由照相机45所拍摄的动态图像进行分析，将其结果输出至显示器48。
以下，一方面参照图3～图4一方面对打线失败检查系统100的运行进行说明。如图3的步骤S101所示，控制部50向超声波振荡器40输出下述指令，即：输出频率为超声波区域的交流电力。通过所述指令，超声波振荡器40输出规定频率的交流电力，例如输出40kHz左右的频率的交流电力。超声波振荡器40所输出的交流电力输入至超声波振子42，超声波振子42进行超声波振动。超声波振子42对半导体装置10的基板11进行超声波振动激振，由此将半导体装置10的各打线30分别进行超声波激振。
图4的(a)所示的打线30a正常连接于各电极12、25～28。打线30a若经超声波激振，则第一阶打线31a～第四阶打线34a以分别连接有第一阶打线31a～第四阶打线34a的下端的各电极12、25～27与连接有上端的各电极25～28各自之间的固有振动频率f0在横向进行振动。固有振动频率f0视打线30的直径、以及电极25与电极26及电极26与电极27的间隔a而不同，但通常的半导体装置10中，大多成为几十赫兹(Hz)级。
另一方面，对于失败打线30b而言，与第二阶的半导体芯片22的电极26之间成为失败状态。失败打线30b与失败打线30a同样形成有第一阶打线31b～第四阶打线34b。若对失败打线30b进行超声波激振，则第二阶打线32b及第三阶打线33b以第一阶的半导体芯片21的电极25与第三阶的半导体芯片23的电极27之间的固有振动频率f1在横向进行振动。本例中，如图4的(b)所示，电极25与电极27的间隔成为电极25与电极26、电极26与电极27的间隔a的2倍的2a，因此失败打线30b的第二阶打线32b及第三阶打线33b的固有振动频率f1为f0的1/2左右，在通常的半导体装置10中，大多成为20Hz～30Hz级。
再者，基板11及各半导体芯片21～24不存在即便受到超声波激振也进行固有振动的部位，因此不产生打线30a、失败打线30b那样的低频的固有振动。
如图3的步骤S102所示，控制部50利用照相机45来拍摄如此经超声波激振的半导体装置10的动态图像，如图3的步骤S103所示，将所拍摄的图像保存于存储部。正常连接的打线30a的第一阶打线31a～第四阶打线34a以几十赫兹的固有振动频率而横向进行振动。动态图像的帧率在一秒钟为24帧～60帧。因此，例如一个帧的第一阶打线31a～第四阶打线34a的图像在图4的(a)中成为打线30a的中心线39a的左侧的点划线，前一个的前帧的图像在图4的(a)中成为打线30a的中心线39a的右侧的点划线。
继而，控制部50读出保存于存储部的动态图像的图像数据，如图3的步骤S104所示，将图4的(a)所示的一个帧的第一阶打线31a～第四阶打线34a的图像与前一个的前帧的第一阶打线31a～第四阶打线34a的图像比对，算出其之间的差量Δda。如图4的(a)所示，正常的打线30a的情况下所述差量Δda小。再者，所述差量Δda成为与第一阶打线31a～第四阶打线34a的振幅成比例的量。
另一方面，与第二阶的半导体芯片22的电极26之间成为失败状态的失败打线30b的第二阶打线32b及第三阶打线33b以20Hz～30Hz在横向大幅度地振动。如上文所述，动态图像的帧率在一秒钟为24帧～60帧，故而例如一个帧的第二阶打线32b及第三阶打线33b的图像在图4的(a)、图4的(b)中成为失败打线30b的中心线39a的左侧的点划线，前一个的前帧的图像在图4的(a)、图4的(b)中成为失败打线30b的中心线39b的右侧的点划线。
与打线30a的情形同样地，如图4的(b)所示，控制部50算出一个帧的第二阶打线32b及第三阶打线33b的图像与前一个的前帧的第二阶打线32b及第三阶打线33b的图像的差量Δdb。如图4的(b)所示，失败打线30b的第二阶打线32b及第三阶打线33b的情况下，所述差量Δdb非常大，超过规定的阈值ΔS。再者，所述差量Δdb成为与第二阶打线32b及第三阶打线33b的振幅成比例的量。
控制部50如图4的(b)所示，在一个帧的第二阶打线32b及第三阶打线33b的图像与前一个的前帧的第二阶打线32b及第三阶打线33b的图像的差量Δd超过规定的阈值ΔS的情形时，在图3的步骤S105中判断为是(YES)，进入图3的步骤S106，使第二阶打线32b及第三阶打线33b的图像的显示器48上的显示与正常连接的打线30a的第一阶打线31a～第四阶打线34a的图像不同。
关于不同显示，有各种显示，例如将失败打线30b的第二阶打线32b及第三阶打线33b的图像显示为红色，或以亮度高的白色显示，以可与基板11及各半导体芯片21～24的图像、或正常连接的打线30a的第一阶打线31a～第四阶打线34a的图像区分的方式显示。
检查员若观看显示器48的图像，则例如失败打线30b显示为红色，故而可一眼检测有无失败打线30b及其位置。
控制部50在图3的步骤S105中判断为否(No)的情形时，回到图3的步骤S101，继续进行半导体装置10的超声波激振及动态图像的拍摄。
另外，控制部50也可如图5所示，在一个帧的第二阶打线32b及第三阶打线33b的图像与前一个的前帧的第二阶打线32b及第三阶打线33b的图像的差量Δdb超过规定的阈值ΔS的情形时，使图5中阴影所示的第二阶打线32b及第三阶打线33b的振动区域内的差量Δdb超过规定的阈值ΔS的超过区域35、超过区域36的图像显示与其他区域的图像显示不同并显示于显示器48。例如，在对超过区域35、超过区域36进行红色显示的情形时，将较失败打线30b的第二阶打线32b及第三阶打线33b的图像更广的区域进行红色显示，故而检查员可更容易地检测失败打线30b。
如以上所说明，本实施方式的打线失败检查系统100利用下述情况，即：若通过利用超声波将半导体装置10激振从而对各打线30进行超声波激振，则失败打线30b的振幅大于正常连接的打线30a的振幅以及基板11及半导体芯片21～半导体芯片24的振幅。控制部50算出所拍摄的动态图像的一个帧与前一个的前帧的图像的差量Δd，使图像的差量Δd超过规定的阈值ΔS的失败打线30b的图像显示与其他打线30的图像显示不同并显示于显示器48，由此可将失败打线30b的图像与其他图像区分并显示于显示器48上。由此，检查员可通过显示器48的图像而进行失败打线30b的检测。失败打线30b的振幅与正常连接的打线30a的振幅的差显著，故而可高精度地进行失败打线30b的失败检测。另外，可通过照相机45获取半导体装置10所含的所有打线30的图像，同时进行分析并显示于显示器48，故而即便打线30的根数变多，也可在短时间内进行所有打线30的失败检查。
以上的说明中，作为例子，设为下述情况进行了说明，即：正常的打线30a的电极12、电极25～电极28间的固有振动频率f0设为几十赫兹级，失败打线30b的第二阶打线32b及第三阶打线33b的电极25与电极27之间的固有振动频率f1设为20Hz～30Hz级，动态图像的帧率在一秒钟设为24帧～60帧，算出一个帧与前一个的前帧的图像的差量Δd，但前帧只要为一个帧以前的帧，则不限于此。例如，在正常的打线30a或失败打线30b的固有振动频率f0、固有振动频率f1更低的情形时，也可算出一个帧与前两个的帧、或前三个的帧的图像的差量Δd并与阈值ΔS比较。所述情况相当于以帧率的1/2或1/3的速率拍摄动态图像。另外，也可使动态图像的帧率根据正常的打线30a、失败打线30b的各固有振动频率而变化，设定为差量Δd显著的帧率。如此，控制部50也可使一个帧与前帧之间的帧数或动态图像的帧率变化而算出差量Δd。由此，可调整算出正常的打线30a或失败打线30b的固有振动频率f0、固有振动频率f1及差量Δd的动态图像的帧的时序，显著地检测差量Δd。
另外，控制部50也可使超声波振荡器40的交流电力的频率变化而对半导体装置10进行超声波激振。打线30的固有振动频率视接合点间的打线30的长度或打线直径而变化。
在各电极12、25～28的各间隔不同的情形时，各自的固有振动频率也不同，故而通过使超声波振荡器40的交流电力的振荡频率变化而对半导体装置10进行超声波激振，从而可有效地进行各打线30的各部分的失败检测。另外，在一个半导体装置10中使用不同直径的打线30的情形也同样。此处，超声波振荡器40的交流电力的振荡频率的变化可自由选择，例如可自10kHz至150kHz为止以使频率增加的方式扫描，也可相反地从高频率向低频率扫描。
以上所说明的打线失败检查系统100中，设为下述情况进行了说明，即：使失败打线30b的图像显示与其他图像显示不同并显示于显示器48，由此检查员检测失败打线30b，但不限于此，控制部50也可判断为存在差量Δd超过规定的阈值ΔS的失败打线30b的图像，在所述情形时，将打线30的失败检测显示于显示器48。在所述情形时，例如可在显示器48上显示“失败打线检测”等语句。
另外，在使用打线失败检查系统100执行打线失败检测方法的情形时，配置超声波振荡器40、超声波振子42、照相机45及显示器48，将超声波振子42连接于超声波振荡器40，将超声波振荡器40、照相机45及显示器48连接于控制部50而构成打线失败检查系统100，如此构成准备步骤。而且，通过控制部50来控制超声波振荡器40并利用超声波振子42对基板11进行超声波激振而构成超声波激振步骤。另外，通过控制部50拍摄半导体装置10的动态图像，算出所拍摄的动态图像的帧间的图像的差量Δd而分别构成拍摄步骤与差量计算步骤。另外，使差量Δd超过规定的阈值ΔS的失败打线30b的图像与正常的打线30a的图像不同并显示于显示器48而构成显示步骤。而且，检查员基于显示器48的图像而检测失败打线30b而构成失败检测步骤。
继而，参照图6对其他实施方式的打线失败检查系统200进行说明。对于与上文中参照图1～图4所说明的部分相同的部分，标注相同的符号而省略说明。
如图6所示，打线失败检查系统200将参照图1～图5所说明的打线失败检查系统100的超声波振子42替换为配置于半导体装置10的周围的超声波喇叭43。
打线失败检查系统200除了与上文所说明的打线失败检查系统100相同的作用、效果以外，也可对打线30直接进行超声波激振，可更高精度地进行打线30的失败检测。
继而，一方面参照图7一方面对实施方式的打线失败检测装置300进行说明。对于与上文中参照图1～图5所说明的实施方式的打线失败检查系统100相同的部分，标注相同的符号而省略说明。如图7所示，实施方式的打线失败检测装置300不具备显示器48，控制部50算出由照相机45所拍摄的动态图像的一个帧与所述帧以前的前帧的图像的差量Δd，在差量Δd超过规定的阈值ΔS的情形时，向外部输出失败检测信号。
继而，一方面参照图8一方面对打线失败检测装置300的运行进行说明。对于与上文中参照图3所说明的打线失败检查系统100的控制部50的运行相同的步骤，标注相同的步骤编号而省略说明。
如图8的步骤S101～步骤S104所示，控制部50自超声波振荡器40输出频率为超声波区域的交流电力，使超声波振子42进行超声波振动而对半导体装置10的基板11进行超声波激振，利用照相机45拍摄半导体装置10的动态图像，将动态图像的图像数据保存于存储部，算出图像的差量Δd。
控制部50在图8的步骤S105中判断为是(YES)的情形时，进入图8的步骤S201，将失败检测信号输出至外部。
来自控制部50的失败检测信号输入至各种外部的机器。例如，在外部的机器为显示装置或警告灯等的情形时，也可显示“打线失败检测”的语句，或使警告灯亮灯。
另外，在外部的机器为搬送装置等的情形时，在从控制部50输入有打线失败检测信号时，也可将所述半导体装置10视为不良品，从其后续的制造线中排除。
另外，控制部50也可根据分析图像所得的结果，算出失败打线30b的根数、位置，使失败信号中包含失败打线30b的根数、位置的信息。
另外，在使用打线失败检测装置300执行打线失败检测方法的情形时，配置超声波振荡器40、超声波振子42及照相机45，将超声波振子42连接于超声波振荡器40，将超声波振荡器40及照相机45连接于控制部50，如此构成准备步骤。而且，通过控制部50来控制超声波振荡器40并利用超声波振子42对基板11进行超声波激振而构成超声波激振步骤。另外，通过控制部50拍摄半导体装置10的动态图像，算出所拍摄的动态图像的帧间的图像的差量Δd而分别构成拍摄步骤与差量计算步骤。而且，在差量Δd超过规定的阈值ΔS的情形时输入失败检测信号而构成失败检测步骤。
再者，以上所说明的各实施方式中，设为下述情况进行了说明，即：成为检查对象的半导体装置10为在基板11之上四阶地层叠安装半导体芯片21～半导体芯片24，利用一根打线30将各半导体芯片21～24的各电极25～28及基板11的电极12之间连续地连接而成，但不限于此。例如也可适用于下述半导体装置10的打线30的失败检查，即：在基板11之上安装一个半导体芯片21，利用打线30将半导体芯片21与基板11的电极12连接。

Claims (14)

1.一种打线失败检查系统，为半导体装置的打线失败检查系统，所述半导体装置包括：
基板；
半导体元件，安装于所述基板；以及
打线，将所述半导体元件的电极与所述基板的电极连接，或将所述半导体元件的一个电极与所述半导体元件的其他电极连接，
所述打线失败检查系统的特征在于包括：
超声波振荡器；
超声波激振器，连接于所述超声波振荡器，通过来自所述超声波振荡器的电力对所述半导体装置进行超声波激振；
照相机，拍摄所述半导体装置的动态图像；
显示器，显示由所述照相机所拍摄的动态图像；以及
控制部，调整所述超声波振荡器，并且对由所述照相机所拍摄的动态图像进行分析，
所述控制部算出所拍摄的动态图像的一个帧与所述帧以前的前帧的图像的差量，
使所述差量超过规定的阈值的所述打线的图像显示与其他所述打线的图像显示不同并显示于所述显示器。
2.根据权利要求1所述的打线失败检查系统，其特征在于所述控制部使超过区域的图像显示与其他区域的图像显示不同并显示于所述显示器，所述超过区域为所述打线的振动区域内的所述差量超过规定的所述阈值。
3.根据权利要求1或2所述的打线失败检查系统，其特征在于所述控制部使算出所述差量的一个帧与前帧之间的帧数或动态图像的帧率变化而算出所述差量。
4.根据权利要求1或2所述的打线失败检查系统，其特征在于所述控制部使所述超声波振荡器的振荡频率变化并利用所述超声波激振器对所述半导体装置进行超声波激振。
5.根据权利要求1或2所述的打线失败检查系统，其特征在于所述超声波激振器为连接于所述半导体装置的所述基板而使所述基板进行超声波振动的超声波振子。
6.根据权利要求1或2所述的打线失败检查系统，其特征在于所述超声波激振器为配置于所述半导体装置的周围的超声波喇叭。
7.一种打线失败检测装置，为半导体装置的打线失败检测装置，所述半导体装置包括：
基板；
半导体元件，安装于所述基板；以及
打线，将所述半导体元件的电极与所述基板的电极连接，或将所述半导体元件的一个电极与所述半导体元件的其他电极连接，
所述打线失败检测装置的特征在于包括：
超声波振荡器；
超声波激振器，连接于所述超声波振荡器，通过来自所述超声波振荡器的电力对所述半导体装置进行超声波激振；
照相机，拍摄所述半导体装置的动态图像；以及
控制部，调整所述超声波振荡器，并且对由所述照相机所拍摄的动态图像进行分析，
所述控制部算出所拍摄的动态图像的一个帧与所述帧以前的前帧的图像的差量，
在所述差量超过规定的阈值的情形时，输出失败检测信号。
8.根据权利要求7所述的打线失败检测装置，其特征在于所述控制部使算出所述差量的所述一个帧与前帧之间的帧数或所述动态图像的帧率变化而算出所述差量。
9.根据权利要求7或8所述的打线失败检测装置，其特征在于所述控制部使所述超声波振荡器的振荡频率变化并利用所述超声波激振器对所述半导体装置进行超声波激振。
10.根据权利要求7或8所述的打线失败检测装置，其特征在于所述超声波激振器为连接于所述半导体装置的所述基板而使所述基板进行超声波振动的超声波振子。
11.根据权利要求7或8所述的打线失败检测装置，其特征在于所述超声波激振器为配置于所述半导体装置的周围的超声波喇叭。
12.一种打线失败检测方法，为半导体装置的打线失败检测方法，所述半导体装置包括：基板；半导体元件，安装于所述基板，以及打线，将所述半导体元件的电极与所述基板的电极连接，或将所述半导体元件的一个电极与所述半导体元件的其他电极连接，所述打线失败检测方法的特征在于包括：
准备步骤，准备超声波振荡器、连接于所述超声波振荡器且通过来自所述超声波振荡器的电力而对所述半导体装置进行超声波激振的超声波激振器、拍摄所述半导体装置的动态图像的照相机、以及连接所述超声波振荡器与所述照相机的控制部；
超声波激振步骤，通过来自所述超声波振荡器的电力利用所述超声波激振器对所述基板进行超声波激振；
拍摄步骤，利用所述照相机来拍摄经超声波激振的所述半导体装置的动态图像；
差量计算步骤，算出所拍摄的动态图像的一个帧与其以前的前帧的图像的差量；以及
失败检测步骤，在所述差量超过规定的阈值的情形时，检测所述打线的失败。
13.根据权利要求12所述的打线失败检测方法，其特征在于所述准备步骤包含：准备显示由所述照相机所拍摄的动态图像的显示器，将所述显示器连接于所述控制部，
所述打线失败检测方法包括：显示步骤，使所述差量超过规定的阈值的所述打线的图像显示与其他所述打线的图像显示不同并显示于所述显示器，
所述失败检测步骤基于显示于所述显示器的图像而检测所述打线的失败。
14.根据权利要求13所述的打线失败检测方法，其特征在于所述显示步骤使超过区域的图像显示与其他区域的图像显示不同并显示于所述显示器，所述超过区域为所述打线的振动区域内的所述差量超过规定的所述阈值。
CN202080005972.3A 2019-03-13 2020-03-12 打线失败检查系统、检测装置以及检测方法 Active CN112997307B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019046296 2019-03-13
JP2019-046296 2019-03-13
PCT/JP2020/010693 WO2020184644A1 (ja) 2019-03-13 2020-03-12 ワイヤ不着検査システム及びワイヤ不着検出装置並びにワイヤ不着検出方法

Publications (2)

Publication Number Publication Date
CN112997307A CN112997307A (zh) 2021-06-18
CN112997307B true CN112997307B (zh) 2024-06-18

Family

ID=72426656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080005972.3A Active CN112997307B (zh) 2019-03-13 2020-03-12 打线失败检查系统、检测装置以及检测方法

Country Status (7)

Country Link
US (1) US20220130026A1 (zh)
JP (1) JP7019231B2 (zh)
KR (1) KR102413267B1 (zh)
CN (1) CN112997307B (zh)
SG (1) SG11202104391RA (zh)
TW (1) TWI760708B (zh)
WO (1) WO2020184644A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240282608A1 (en) * 2021-05-10 2024-08-22 Yamaha Robotics Holdings Co., Ltd. Defect detection device and defect detection method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000137026A (ja) * 1998-10-30 2000-05-16 Suzuki Motor Corp 異常検査方法およびワイヤボンディング装置の接合良否検査システム
CN102099903A (zh) * 2008-07-16 2011-06-15 株式会社新川 焊接好坏判定方法，焊接好坏判定装置以及焊接装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5532739A (en) * 1993-10-06 1996-07-02 Cognex Corporation Automated optical inspection apparatus
JPH09181140A (ja) * 1995-12-26 1997-07-11 Toshiba Microelectron Corp 半導体集積回路組立検査装置及び検査方法
JPH09213752A (ja) 1996-01-31 1997-08-15 Kaijo Corp ワイヤボンディング装置における不着検出回路
TWI282133B (en) * 2005-12-23 2007-06-01 Advanced Semiconductor Eng Method of wire bonding the chip with a plurality of solder pads
JP2008084881A (ja) 2006-09-25 2008-04-10 Toshiba Corp 電子装置の製造方法およびその検査方法
JP4952464B2 (ja) 2007-09-13 2012-06-13 トヨタ自動車株式会社 ボンディングワイヤ検査装置およびボンディングワイヤ検査方法
JP2010056106A (ja) 2008-08-26 2010-03-11 Nec Electronics Corp ワイヤボンディング装置、これを用いたワイヤボンディング方法
JP4625858B2 (ja) * 2008-09-10 2011-02-02 株式会社カイジョー ワイヤボンディング方法、ワイヤボンディング装置及びワイヤボンディング制御プログラム
TWI518814B (zh) 2013-04-15 2016-01-21 新川股份有限公司 半導體裝置以及半導體裝置的製造方法
JP2015114242A (ja) * 2013-12-12 2015-06-22 株式会社新川 ワイヤボンディングの検査方法及びワイヤボンディングの検査装置
TWI562252B (en) * 2014-02-17 2016-12-11 Shinkawa Kk Detecting discharging device, wire bonding device and detecting discharging method
JP5950994B2 (ja) * 2014-12-26 2016-07-13 株式会社新川 実装装置
JP6351551B2 (ja) 2015-07-14 2018-07-04 三菱電機株式会社 半導体装置、半導体装置の劣化評価方法、半導体装置を含むシステム
WO2018110417A1 (ja) * 2016-12-14 2018-06-21 株式会社新川 ワイヤボンディング装置及びワイヤボンディング方法
JP2019100951A (ja) 2017-12-06 2019-06-24 新電元工業株式会社 半導体装置の検査方法、及び検査装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000137026A (ja) * 1998-10-30 2000-05-16 Suzuki Motor Corp 異常検査方法およびワイヤボンディング装置の接合良否検査システム
CN102099903A (zh) * 2008-07-16 2011-06-15 株式会社新川 焊接好坏判定方法，焊接好坏判定装置以及焊接装置

Also Published As

Publication number Publication date
CN112997307A (zh) 2021-06-18
WO2020184644A1 (ja) 2020-09-17
US20220130026A1 (en) 2022-04-28
JPWO2020184644A1 (ja) 2021-06-03
KR102413267B1 (ko) 2022-06-27
JP7019231B2 (ja) 2022-02-15
TW202103292A (zh) 2021-01-16
SG11202104391RA (en) 2021-05-28
TWI760708B (zh) 2022-04-11
KR20210021057A (ko) 2021-02-24

Similar Documents

Publication Publication Date Title
US7250785B2 (en) Method and apparatus for inspecting printed circuit boards
JP2010281641A (ja) 力学量センサ、及び該力学量センサの製造方法
CN112997307B (zh) 打线失败检查系统、检测装置以及检测方法
US10267755B2 (en) Method for inspecting crystal unit by analyzing frequency characteristics of impedance
KR20100067618A (ko) 회로 패턴 검사 장치 및 그 회로 패턴 검사 방법
KR20110016522A (ko) 주파수 응답 함수를 이용한 애자 비파괴 검사 방법
CN105720920A (zh) 晶体振荡器
TWI802991B (zh) 超音波振動式不良檢測裝置及線材不良檢測系統
US20180120148A1 (en) Method And Apparatus For Detection Of Broken Piezo Material Of An Ultrasonic Transducer Of An Ultrasonic Stack
JP7432263B2 (ja) 超音波加振式不良検出装置及びワイヤ不良検出システム
JPH112643A (ja) 加速度センサの周波数特性検査装置
US20080223136A1 (en) Minute structure inspection device, inspection method, and inspection program
US10101158B2 (en) Circuit for physical quantity sensor, physical quantity sensor, and method for manufacturing physical quantity sensor
US6952104B2 (en) Inspection method and apparatus for testing fine pitch traces
JP6451367B2 (ja) 水晶振動子
JP4599776B2 (ja) ワイヤボンディング評価方法とそれに用いる評価用治具
JPH056661Y2 (zh)
JPH1114318A (ja) 接触検査装置および接触検査方法
JP2007051952A (ja) 音響センサ装置，音響解析診断装置および音響センサの製造方法
JPH04369447A (ja) 振動式センサの試験装置
RU2234710C2 (ru) Способ отбраковки микросоединений полупроводниковых изделий
JP2007333492A (ja) 電気的接触状態の検査方法および装置
JPS58164233A (ja) 半導体組立用超音波ボンデイングのモニタリング法
JP2004128427A (ja) はんだ接続良否検査方法及びその装置
JPS61241660A (ja) 半導体試験装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant