CN1129076C - 多处理器系统高速缓冲存储器的测试方法 - Google Patents

Abstract

一种用于多处理器系统高速缓冲存储器的测试方法。多处理器系统具有一个通过总线访问的共享存储器结构，包括多个处理器模块，以及一个用于存储各处理器模块共享的数据的共享存储器模块。测试方法包括的步骤是，将高速缓冲存储器分为一个要被测试的测试区和一个存储程序的代码区；将共享存储器中的测试程序放在对应于高速缓冲存储器的代码区的位置；以及读出存储在共享存储器中的测试程序并写入高速缓冲存储器的代码区以便执行测试程序。

Description

多处理器系统高速缓冲存储器的测试方法

技术领域

本发明涉及一种高速缓冲存储器测试方法，尤其涉及一种用于在每个处理器都具有一个高速缓冲存储器的多处理器系统中对放置在处理器和通过总线访问的共享存储器之间的高速缓冲存储器的测试方法。

背景技术

一般来讲，在包含有一个通过总线访问的共享存储器的多处理器系统中，每个处理器都通过一个系统总线访问共享存储器。这时，随着作为主设备(要求一个总线)的处理器数量的增加，对使用系统总线的权利之争会增加。由于微处理器的处理速度快速增加，诸处理器和系统总线之间的处理速度之差也会增加。

因此，通常是将高速度的高速缓冲存储器包括在多处理器系统的每个处理器中。高速缓冲存储器是一种放置在处理器和共享存储器之间的硬件资源，临时存储从共享存储器获得的数据。高速缓冲存储器的访问速度很高。因此，处理器不需要老是通过系统访问共享存储器，使用高速缓冲存储器来减少总线主设备对使用系统总线的权利之争并提高系统总线的使用效率。在一个用于执行各种不同程序的多处理器系统中，高速缓冲存储器也存储各处理器共享的数据。这时，修改高速缓冲存储器的数据必须通知其他处理器，以保持诸高速缓冲存储器的数据一致性。在一个处理器将共享存储器的数据存入高速缓冲存储器中并且随后修改数据的情形，该处理器应当注意到其它处理器是否需要这个已改变的数据。如果另一个处理器需要这个改变的数据，则已经改变这个数据的处理器必须防止别的处理器访问共享存储器并随即在允许其他处理器访问共享存储器之前将这个改变的数据写入共享存储器。维持高速缓冲存储器的数据一致性需要精确而又稳定的操作运算。

因此，很重要的是系统稳定性和缩短高效率严格测试高速缓冲存储器的进行时间。图1示出一种多处理器系统的典型结构。这里，多个处理器模块100，一个输入/输出处理模块110和一个共享存储器120通过一个系统总线相连接。每个处理器模块包括一个中央CPU102和一个高速缓冲存储器104。

高速缓冲存储器104的测试通常按下法进行。从共享存储器读出一个用于测试高速缓冲存储器的测试程序并存储在高速缓冲存储器104中。这里，在高速缓冲存储器104中有一个存储测试程序的代码区和另外的诸测试区。然后，执行测试程序测试高速缓冲存储器。这时，一方面执行测试程序，一方面可把数据写入存储测试程序的代码区以冲击测试程序。为了重复测试高速缓冲存储器，CPU应当读出共享存储器的测试程序。这样，用于测试高速缓冲存储器的时间就拉长了。另外，对用于维持高速缓冲存储器的数据一致性的硬件逻辑需要重载，以达到可靠地测试高速缓冲存储器。

发明内容

为了解决上述问题，本发明的一个目的是提供对具有一个通过总线访问的共享存储器的多处理器系统的高速缓冲存储器的测试方法，以便高效而又严格地测试高速缓冲存储器。

为了达到本发明的上述目的，提供一种用于多处理器系统的高速缓冲存储器的测试方法，多处理器系统具有一个通过总线访问的共享存储器结构，包括有各自作为总线的主设备且各有一个高速缓冲存储器的多个处理器模块，以及一个用于存储供各个处理器模块共享的数据的共享存储器，方法包括的步骤是：将高速缓冲存储器分成一个要被测试的测试区和一个存储程序的代码区；把共享存储器中的测试程序放置在一个对应于高速缓冲存储器的代码区的位置；读出存储在共享存储器中的测试程序并将测试程序写在高速缓冲存储器的代码区中以便执行测试程序；以及每个所述处理器模块作为总线的一个主控器，并且通过一个总线主控器配置来执行将来自共享存储器的测试程序定位在高速缓冲存储器的一个对应的代码区域的步骤。

测试方法包括启动测试程序的执行；并且测试的执行满足维持高速缓冲存储器的数据一致性协议，生成一个总线周期，使得最大负载被根据高速缓冲存储器的状态而加到高速缓冲存储器和共享存储器之间的硬件上，以测试高速缓冲存储器。

另外，测试方法还包括确定参与高速缓冲存储器测试的处理器模块的数目并使各处理器模块同步以将重载加到高速缓冲存储器上，以及在测试期间出现错误时存储和控制错误信息。

当进行处理器模块的同步以将重载加到高速缓冲存储器上时，执行以下步骤：将存储在共享存储器中的同步标志数值初始化；根据作为多处理器系统的总线主控器的“RQ(重复请求)”模块的数目，设定同步标志数值；检验同步标志数值是否等于指定的模块数目；当同步标志数值等于指定的模块数目时，将同步标志数值减少一个预定数值；以及当同步标志数值不等于指定的模块数目时，检验同步标志数值直到同步标志数值等于初始值为止。

附图说明

本发明的上述目的和优点，通过参照附图详细叙述其一个优选实施例将变得更为明显，在附图中：

图1是多处理器系统的一个典型结构；

图2示出利用映射公式映射在高速缓冲存储器上的共享存储器的数据；

图3是使用根据本发明的用于高速缓冲存储器的测试方法的多处理器系统的结构方框图；

图4示出使用直接映射法的高速缓冲存储器的区域分割以及共享存储器的测试程序的位置；

图5示出使用2路集合相联映射法的高速缓冲存储器的区域分割以及共享存储器的测试程序的位置；

图6是用于高速缓存测试的功能块流程图；

图7是用户接口模块的工作流程图；以及

图8是同步器的同步工作流程图。

具体实施方式

用于将共享存储器块映射到高速缓冲存储器的功能在高速缓冲存储器的设计中很重要。共享存储器的数据被存储在高速缓冲存储器的一个预定尺寸的数据传送单元中。数据传送单元是典型的高速缓冲存储器槽单元。例如，假设高速缓冲存储器容量为16kB，共享存储容量为16MB，并且数据传送单元为4字节，则高速缓冲存储器具有4×2¹⁰(4K)槽并且共享存储器具有4×2²⁰(4M)块。

因此，需要一种用于将共享存储器的块映射到高速缓冲存储器的槽的算法，并且还应当确定共享存储器的哪一个块占据高速缓冲存储器的槽。

映射被分类为直接映射、相联映射或集合相联映射。直接映射很简单。用直接映射法，共享存储器的每个块仅能被存储在高速缓冲存储器的某一槽之中。因而，当CPU必须从映射到同一槽的两个块重复读出数据时，块必须在高速缓存中重复交换，这会造成高速缓冲存储器的命中率降低。

相联映射是为解决直接映射的问题的一种尝试。用相联映射法，共享存储器的每一块都可存储在任一槽中。因此，很容易在高速缓冲存储器中将诸块换为读一个新块。但是，需要有用于并行检验所有高速缓冲存储器各槽标记的复杂电路。

集合相联映射综合了直接映射和相联映射的优点。借助集合相联映射法，高速缓冲存储器包括有几个集合，其中集合的数目等于高速缓存槽的数目。

一个用于三种映射的映射公式表示如下：

(公式1)

Lt＝(Ag/L)mod(Sc/L*W)

式中“Lt”表示目标高速缓存的集合号数，“Ag”表示一个已给的共享存储器地址，“L”表示一个行(槽)的尺寸，“Sc”表示一个高速缓冲存储器容量，以及“W”表示每一个集合的槽数，例如，在直接映射的情形，W＝1。

在图2中，行的尺寸为64B，高速缓冲存储器的容量为1KB，并且共享存储器的容量为8KB。共享存储器220的黑区在直接映射的情形具有一个高速缓冲存储器映射200，在2路集合相联映射(每集合2槽)的情形具有一个高速缓冲存储器映射210。

参照图3，处理器模块、共享存储器以及输入/输出处理器可分别扩充到8板、4板和4板。一种用于维持高速缓冲存储器的数据一致性的写策略使用回写法。系统总线使用一种未决协议并且总线周期分为一个地址周期和一个数据周期。探测协议使用一种修改、排他、共享、作废(MESI)协议来维持高速缓存的数据一致性。一种替代算法使用一种近来极少使用(LRU)的方法。另外，2路集合相联映射也被使用。

用本发明的高速缓冲存储器测试法，高速缓冲存储器被分为一个要被测试的测试区和一个存储高速缓冲存储器测试程序的代码区。然后，存储在共享存储器中的测试程序被存储得与高速缓冲存储器的测试程序区相对应。

参照图4，高速缓冲存储器区域被分为一个测试区400和一个代码区410。这里，高速缓冲存储器容量“Sc”＝1MB，代码空间“Si”＝240KB并且共享存储器容量“S_M”＝1GB。在直接映射的情形，实际测试空间“St”＝786KB，代码空间“Si”＝262KB。

参照图5，测试条件等于图4的测试条件，并且使用2路集合相联映射，实际测试空间“St”为512KB并且代码空间“Si”为512KB。当高速缓冲存储器的区域被分，并且测试程序被放在共享存储器中与被分的区域相对应时，高速缓冲存储器的测试负载最大，并且由于测试高速缓冲存储器期间高速缓存刷新造成的与高速缓存相关的总线周期也不需要了。

同时，如图4和5所示，测试程序放在共享存储器中，然后从共享存储器读出测试程序并存储在高速缓冲存储器的代码区。然后，执行测试程序以根据编程在测试程序中的测试步骤测试高速缓冲存储器。

详细地说，主板执行同步，使得其他各板同时进行高速缓冲存储器测试。这时，连接到共享存储器的所有各板的高速缓存功能都受到测试。如果在测试期间产生错误，则产生错误的板以预定的形式将错误的信息存储在共享存储器中。主板在每一个同步点检验是否产生了任何错误，如果已产生，则停止所有各板的测试，并且随后将错误信息显示在一个输出设备上。

参照图6，用于高速缓存测试的程序包括一个用户接口模块、一个测试程序模块、一个同步模块以及一个错误处理模块。用户接口模块包括一个用于启动测试程序的程序执行器并从用户接收高速缓存信息以开始测试(步骤600)。高速缓存信息指出高速缓存容量、行尺寸、高速缓存映射方法以及共享存储器的开始地址和结束地址。

现在参照图7更详细地叙述这一步骤。处理器板接收一个唤醒中断信号(步骤700)。随后，形成一个安装处理器模块的槽结构(步骤710)。选定高速缓存映射方法(步骤720)之后，将测试码重新安排在共享存储器中(步骤730)并设定一个测试区(步骤740)。确定重复测试高速缓冲存储器的次数(步骤750)，然后显示出一个用于测试高速缓冲存储器的菜单(步骤760)。

然后，参照图6，同步模块确定参与高速缓冲存储器测试的模块数目(步骤610)，并使各处理器模块同步以将重载加到高速缓冲存储器上(步骤630)。现在参照附图8更详细地叙述这一步骤。在共享存储器中设定一个预定区域存储指示同步的同步标志数值并使之初始化为零(步骤800)。然后，用于测试高速缓冲存储器的主设备读出同步标志数值(步骤805)以测试同步标志数值是否为零(步骤810)。如果不是零，数值就被当作同步错误处理(步骤815)，如果是零，则主设备用RQ的数目设定同步标志数值(步骤820)。这里，RQ是作为总线主设备的板，能够请求使用多处理器系统中的系统总线并且具有连贯的识别号。例如，在5个RQ的情形，RQ的号为1至5。但是，每个RQ将自己的识别号与同步标志数值比较(步骤825)，如果他们相等(步骤830)，则RQ将同步标志数值减“1”(步骤835)。RQ反复检验直到同步标志数值等于“0”为止，以此执行同步化(步骤840和845)。

再次参照图6，测试程序模块然后满足用于维持高速缓冲存储器的数据一致性的协议，并生成一个总线周期，使得最大负载根据高速缓冲存储器的状态被加到高速缓冲存储器和共享存储器之间的硬件上以测试高速缓冲存储器(步骤620)。

再次执行同步化(步骤630)。

错误处理模块在测试过程期间生成错误(步骤640)时存储和控制信息(步骤650)。当用测试程序执行测试时，所有的处理器均将对数据比较错误和总线周期错误执行的程序传送到一个错误处理模块。然后，错误处理模块以预定的形式把错误的信息存储在共享存储器的一个预定区域内。

根据本发明，高速缓存的总区域被分成一个测试区和一个测试程序区，于是仅有测试区被测试，从而提高了测试性能。

另外，在高速缓存和共享存储器之间生成所有的总线周期，依次与所有参与测试的板同步，以提高测试程序的可靠性。

Claims (6)

1.一种用于多处理器系统的高速缓冲存储器的测试方法，所述系统具有多个处理器模块和一个通过总线访问的共享存储器，每个所述处理器模块具有一个高速缓冲存储器，所述测试方法包括步骤：

将高速缓冲存储器分为一个要被测试的测试区域，以及一个代码区域，以共享一个测试程序；

将来自共享存储器的测试程序定位在高速缓冲存储器的一个对应的代码区域；以及

读出存储在共享存储器中的测试程序，并将测试程序写在高速缓冲存储器的代码区域中以进行高速缓冲存储器的测试；

每个所述处理器模块作为总线的一个主控器，并且通过一个总线主控器配置来执行将来自共享存储器的测试程序定位在高速缓冲存储器的一个对应的代码区域的步骤。

2.根据权利要求1的方法，其中进一步包括：

启动测试程序的执行；以及

测试的执行满足用于维持高速缓冲存储器的数据一致性的协议，并生成总线周期使得最大的负载被根据高速缓冲存储器的状态加到高速缓冲存储器和共享存储器之间的硬件上，以测试高速缓冲存储器。

3.根据权利要求2的测试方法，其中进一步包括确定参与高速缓冲存储器测试的处理器模块的数目，并使处理器模块同步以将重载加到高速缓冲存储器上。

4.根据权利要求2的测试方法，其中进一步包括在测试期间出现错误时存储和控制错误信息。

5.根据权利要求3的测试方法，其中进一步包括在测试期间出现错误时存储和控制错误信息。

6.根据权利要求3的测试方法，其中当进行处理器模块的同步以将重载加到高速缓冲存储器上时，执行以下步骤：

将存储在共享存储器中的同步标志数值初始化；

根据作为多处理器系统的总线主控器的“重复请求”模块的数目，设定同步标志数值；

检验同步标志数值是否等于指定的模块数目；

当同步标志数值等于指定的模块数目时，将同步标志数值减少一个预定数值；以及

当同步标志数值不等于指定的模块数目时，检验同步标志数值直到同步标志数值等于初始值为止。

Images