[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN112635409A - 一种氧化镓功率器件钝化层及其钝化方法 - Google Patents

一种氧化镓功率器件钝化层及其钝化方法 Download PDF

Info

Publication number
CN112635409A
CN112635409A CN202011597461.3A CN202011597461A CN112635409A CN 112635409 A CN112635409 A CN 112635409A CN 202011597461 A CN202011597461 A CN 202011597461A CN 112635409 A CN112635409 A CN 112635409A
Authority
CN
China
Prior art keywords
passivation layer
power device
gallium oxide
sipos
oxide power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011597461.3A
Other languages
English (en)
Inventor
赵浩男
徐潇迪
武锦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongke Core Suzhou Microelectronics Technology Co ltd
Original Assignee
Zhongke Core Suzhou Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongke Core Suzhou Microelectronics Technology Co ltd filed Critical Zhongke Core Suzhou Microelectronics Technology Co ltd
Priority to CN202011597461.3A priority Critical patent/CN112635409A/zh
Publication of CN112635409A publication Critical patent/CN112635409A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种氧化镓功率器件钝化层及其钝化方法，属于半导体功率器件技术领域，其中氧化镓功率器件钝化层的制备方法，包括：形成Ga2O3外延层；在所述Ga2O3外延层表面形成SIPOS钝化层；在所述SIPOS钝化层上形成氧化镓功率器件钝化层。也就是说，本发明通过在Ga2O3外延层表面形成掺氧多晶硅钝化层的方式，可有效屏蔽现有钝化工艺引入的缺陷、陷阱等因素对氧化镓功率器件终端性能的影响，从而提升了器件终端区钝化层的质量，减小界面态、界面陷阱、界面电荷等因素对器件终端结构的影响，也提升了器件性能，结构简单，工艺简单，能耗低，从而大大提高了制备氧化镓功率器件的高效性和可靠性，也提高了氧化镓功率器件的使用寿命。

Description

一种氧化镓功率器件钝化层及其钝化方法
技术领域
本发明属于半导体功率器件技术领域，涉及一种氧化镓功率器件钝化层及其钝化方法。
背景技术
近年来，β- Ga2O3作为发展起来的一种超宽禁带半导体材料，虽然采用30μm厚的n型Ga2O3材料制备的垂直型肖特基二极管(SBD)能够降低器件的开关损耗，提高电机驱动器的性能，简化开关电源电路中的保护电路，但由于β- Ga2O3材料难以实现p型掺杂，导致垂直型SBD器件无法使用终端耐压保护结构。因此垂直型β- Ga2O3 SBD器件如何实现较高击穿电压越来越受到人们的关注。
现有垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法中，在清洗后的外延片上淀积SiO2；通过光刻，刻蚀去除部分SiO2，形成待退火区；将刻蚀完成的外延片放入SiO2环境中退火；之后用HF洗掉剩余的SiO2；在源极区域下方进行浅结的N++Si离子注入并退火；再通过ALD生长Al2O3栅介质；通过光刻刻蚀去掉源极区域Al2O3；光刻形成源极和漏极区域，蒸发源漏电极金属并退火，形成欧姆接触；光刻形成栅极区域并蒸发栅电极金属，完成器件制作。
然而，现有垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法中由于采用SiO2进行钝化，导致Ga2O3 SBD器件的临界击穿电场高，并且也会导致Ga2O3 SBD器件的泄漏电流过高。
发明内容
针对上述现有垂直结构Ga2O3金属氧化物半导体场效应晶体管在制备过程中存在的不足，提供一种氧化镓功率器件钝化层及其钝化方法，用以解决现有垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法中由于采用SiO2进行钝化而导致的Ga2O3 SBD器件的临界击穿电场高、泄漏电流过高的问题。
为解决上述技术问题，本发明采用如下技术方案：一种氧化镓功率器件钝化层，包括：
Ga2O3外延层；
SIPOS钝化层，所述SIPOS钝化层设置在所述Ga2O3外延层表面；
氧化镓功率器件钝化层，所述氧化镓功率器件钝化层设置于所述SIPOS钝化层上。
可选的，所述氧化镓功率器件钝化层和所述SIPOS钝化层为同一层。
可选的，所述SIPOS钝化层为SIPOS薄膜。
可选的，所述SIPOS钝化层的厚度为0.1～1μm。
本发明还提供了一种氧化镓功率器件钝化层的制备方法，所述方法包括：
S101.形成Ga2O3外延层；
S102.在所述Ga2O3外延层表面形成SIPOS钝化层；
S103.在所述SIPOS钝化层上形成氧化镓功率器件钝化层。
可选的，在步骤S102中通过沉积的方式在所述Ga2O3外延层表面形成SIPOS钝化层。
可选的，在步骤S102中通过低压力化学气相沉积工艺或者等离子体增强化学的气相沉积工艺在所述Ga2O3外延层表面形成SIPOS钝化层。
可选的，步骤S103包括：
对所述SIPOS钝化层进行热退火处理后，形成热退火处理后SIPOS钝化层；
对所述热退火处理后SIPOS钝化层进行图像化处理后，形成所述氧化镓功率器件钝化层。
可选的，步骤S103包括：
采用刻蚀工艺对所述热退火处理后SIPOS钝化层进行处理后，得到持续滞留在所述Ga2O3外延层表面上的剩余目标物质；
利用所述剩余目标物质形成所述氧化镓功率器件钝化层。
可选的，步骤S101包括：
确定Ga2O3外延片；
采用RCA标准清洗工艺对所述Ga2O3外延片进行清洗处理后，形成所述Ga2O3外延层。
本发明的有益效果是：本发明中的一种氧化镓功率器件钝化层及其钝化方法，属于半导体功率器件技术领域，其中氧化镓功率器件钝化层的制备方法，包括：形成Ga2O3外延层；在所述Ga2O3外延层表面形成SIPOS钝化层；在所述SIPOS钝化层上形成氧化镓功率器件钝化层。也就是说，本发明通过在Ga2O3外延层表面形成掺氧多晶硅钝化层的方式，可有效屏蔽现有钝化工艺引入的缺陷、陷阱等因素对氧化镓功率器件终端性能的影响，避免了现有技术中由于采用SiO2进行钝化而导致的Ga2O3 SBD器件的临界击穿电场高、泄漏电流过高的问题，屏蔽了现有钝化工艺引入的缺陷、陷阱等因素对氧化镓功率器件终端性能的影响，从而提升了器件终端区钝化层的质量，减小界面态、界面陷阱、界面电荷等因素对器件终端结构的影响，也提升了器件性能，结构简单，工艺简单，能耗低，从而大大提高了制备氧化镓功率器件的高效性和可靠性，也提高了氧化镓功率器件的使用寿命。
附图说明
图1为本发明一实施例提供的氧化镓功率器件钝化层结构示意图；
图2为本发明另一实施例提供的氧化镓功率器件钝化层的制备方法流程图；
图3为本发明又一实施例提供的氧化镓功率器件钝化层制备流程图；
其中：1. Ga2O3外延层；2.SIPOS钝化层；3.氧化镓功率器件钝化层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
此外，术语“水平”、“竖直”等术语并不表示要求部件绝对水平或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
首先对本发明所涉及的名词进行解释：
Ga2O3：Ga2O3为三氧化二镓，是一种宽禁带半导体，Eg=4.9eV，Ga2O3是一种透明的氧化物半导体材料，是白色三角形的结晶颗粒，不溶于水，微溶于热酸或碱溶液，熔点1900℃(在600℃时转化为β型)，易溶于碱金属氢氧化物和稀无机酸，有α- Ga2O3和β- Ga2O3两种变体，α- Ga2O3为六方晶型为白色菱形六面体，β- Ga2O3属于单斜晶型。
SBD（SchottkyBarrierDiode，SBD）：SBD是肖特基势垒二极管，肖特基二极管是以其发明人肖特基博士（Schottky）命名的。SBD不是利用P型半导体与N型半导体接触形成PN结原理制作的，而是利用金属与半导体接触形成的金属－半导体结原理制作的。因此，SBD也称为金属－半导体（接触）二极管或表面势垒二极管，它是一种热载流子二极管。肖特基二极管是贵金属（金、银、铝、铂等）A为正极，以N型半导体B为负极，利用二者接触面上形成的势垒具有整流特性而制成的金属-半导体器件。
刻蚀：英文为Etch，它是半导体制造工艺，微电子IC制造工艺以及微纳制造工艺中的一种相当重要的步骤。是与光刻 [1] 相联系的图形化（pattern）处理的一种主要工艺。所谓刻蚀，实际上狭义理解就是光刻腐蚀，先通过光刻将光刻胶进行光刻曝光处理，然后通过其它方式实现腐蚀处理掉所需除去的部分。刻蚀是用化学或物理方法有选择地从硅片表面去除不需要的材料的过程，其基本目标是在涂胶的硅片上正确地复制掩模图形。随着微制造工艺的发展，广义上来讲，刻蚀成了通过溶液、反应离子或其它机械方式来剥离、去除材料的一种统称，成为微加工制造的一种普适叫法。
RCA标准清洗法：RCA标准清洗法是1965年由Kern和Puotinen 等人在N.J.Princeton的RCA实验室首创的，并由此而得名。RCA是一种典型的、至今仍为最普遍使用的湿式化学清洗法。清洗的一般思路是首先去除硅片表面的有机沾污，因为有机物会遮盖部分硅片表面，从而使氧化膜和与之相关的沾污难以去除；然后溶解氧化膜，因为氧化层是“沾污陷阱”，也会引入外延缺陷；最后再去除颗粒、金属等沾污，同时使硅片表面钝化。
退火处理：退火处理主要是指将材料曝露于高温一段很长时间后，然后再慢慢冷却的热处理制程。主要目的是释放应力、增加材料延展性和韧性、产生特殊显微结构等。
当前，β- Ga2O3作为新近发展起来的一种超宽禁带半导体材料，禁带宽度约为4.8～4.9eV，击穿电场达到8MV/cm，相当于Si的26倍，SiC和GaN的2倍以上。Baliga（巴利加优值）优值为Si的3000倍；SiC材料的8倍以及GaN材料的4倍；高频Baliga优值为Si材料的150倍；SiC的3倍；以及GaN材料的1.5倍。对于相同耐压等级的单极功率器件，导通电阻可降为SiC的1/10，GaN的1/3，可有效降低器件功耗。理论计算表明，采用30μm厚的n型Ga2O3材料制备的垂直型肖特基二极管(SBD)，理论击穿电压可以达到24000V，而且反向恢复电流几乎为零，能够大大降低器件的开关损耗，提高电机驱动器的性能，简化开关电源电路中的保护电路。
由于β- Ga2O3材料难以实现p型掺杂，导致垂直型SBD功率器件通常采用场板终端做为提升器件击穿电压的主要结构。但由于常规场板结构为金属/介质层/半导体材料结构，场板终端的性能常常受到介质层质量的影响。Ga2O3 SBD器件由于临界击穿电场高，目前通常采用的介质层材料--二氧化硅常常导致器件泄漏电流过高。因此，开发一种新型Ga2O3功率器件终端区表面钝化方法，有效降低器件泄漏电流，对于β- Ga2O3 SBD器件的性能提升以及应用具有重要意义。
但是，现有技术中的Ga2O3功率器件通常采用SiO2钝化层，使得Ga2O3 SBD器件由于临界击穿电场高，从而使得通常采用的介质层材料-二氧化硅常常导致器件泄漏电流过高。因此，本发明提供一种氧化镓功率器件钝化层及其钝化方法，以解决现有技术中的Ga2O3功率器件通常采用SiO2钝化层，使得Ga2O3 SBD器件由于临界击穿电场高，从而使得通常采用的介质层材料-二氧化硅常常导致器件泄漏电流过高的问题。
以下将结合图1至图3，对本发明实施例所提供的氧化镓功率器件钝化层及其钝化方法进行详细说明。
本发明的实施例提供的氧化镓功率器件钝化层，如图1所示，可以包括：Ga2O3外延层1、SIPOS钝化层2和氧化镓功率器件钝化层3。
其中，SIPOS（半绝缘多晶硅）钝化层可以设置在Ga2O3外延层表面，氧化镓功率器件钝化层可以设置于SIPOS钝化层上。
可选的，氧化镓功率器件钝化层和SIPOS钝化层可以为同一层。比如氧化镓功率器件钝化层和SIPOS钝化层可以属于相同的深度范围或相同的厚度范围。
可选的，SIPOS钝化层可以为SIPOS薄膜。
可选的，SIPOS钝化层的厚度为0.1～1μm。
本发明中的一种氧化镓功率器件钝化层，包括：Ga2O3外延层；SIPOS钝化层，所述SIPOS钝化层设置在所述Ga2O3外延层表面；氧化镓功率器件钝化层，所述氧化镓功率器件钝化层设置于所述SIPOS钝化层上。也就是说，本发明通过利用SIPOS替代传统二氧化硅用于Ga2O3 SBD场板终端介质层的方式，可有效屏蔽现有钝化工艺引入的缺陷、陷阱等因素对氧化镓功率器件终端性能的影响，避免了现有技术中由于采用SiO2进行钝化而导致的Ga2O3SBD器件的临界击穿电场高、泄漏电流过高的问题，屏蔽了现有钝化工艺引入的缺陷、陷阱等因素对氧化镓功率器件终端性能的影响，从而提升了器件终端区钝化层的质量，减小界面态、界面陷阱、界面电荷等因素对器件终端结构的影响，也提升了器件性能，结构简单，工艺简单，能耗低，从而大大提高氧化镓功率器件的使用寿命。
在另一种可行的实施例中，本发明还提供了氧化镓功率器件钝化层的制备方法，如图2所示为本发明另一实施例提供的氧化镓功率器件钝化层的制备方法流程图。下面结合图2，对该方法包括的步骤进行具体介绍。
步骤S101、形成Ga2O3外延层。
在实际处理过程中，步骤S101可以通过以下子步骤实现：
步骤S1011、确定Ga2O3外延片。
具体的，在形成Ga2O3外延层之前，可以先进行Ga2O3外延片准备，以便于后续对Ga2O3外延片进行清洗处理后形成Ga2O3外延层。其中，Ga2O3外延片可以是由Ga2O3材料构成的外延片。
步骤S1012、采用RCA标准清洗工艺对所述Ga2O3外延片进行清洗处理后，形成所述Ga2O3外延层。
具体的，由于Ga2O3外延片上通常会被有机沾污，以至于值得氧化膜和与之相关的沾污难以去除，因此，在准备好Ga2O3外延片时，可以采用RCA标准清洗工艺进一步对Ga2O3外延片进行清洗处理，以去除Ga2O3外延片上的颗粒、金属等其他沾污，然后可以利用经过清洗处理后的剩余物质形成Ga2O3外延层。
步骤S102、在所述Ga2O3外延层表面形成SIPOS钝化层。
在实际处理过程中，可以在Ga2O3外延层表面通过SIPOS沉积的方式形成SIPOS钝化层，其中沉积的方式可以包括：低压力化学气相沉积工艺或者等离子体增强化学的气相沉积工艺，也即，可以通过低压力化学气相沉积工艺或者等离子体增强化学的气相沉积工艺在Ga2O3外延层表面形成SIPOS钝化层。因此，步骤S102可以通过下述过程实现：
可以采用低压力化学气相沉积工艺或者等离子体增强化学的气相沉积工艺将Ga2O3外延片经由RCA标准清洗工艺处理后形成的Ga2O3外延层进行SIPOS沉积处理，从而在Ga2O3外延层表面淀积厚度为0.1-1μm的SIPOS钝化层。
可选的，0.1-1μm的SIPOS钝化层可以为0.1-1μm的SIPOS薄膜。
在实际处理过程中，低压力化学气相沉积（Low Pressure Chemical VaporDeposition，LPCVD）的基本原理是将一种或数种气态物质，在较低压力下，用热能激活，使其发生热分解或化学反应，沉积在衬底表面形成所需的薄膜，可以广泛用于氧化硅、氮化物、多晶硅沉积,过程在管炉中执行，要求也相当高的温度。等离子体增强化学的气相沉积（Plasma Enhanced Chemical Vapor Deposition，PECVD）的基本原理是借助微波或射频等使含有薄膜成分原子的气体电离，在局部形成等离子体，而等离子体化学活性很强，很容易发生反应，在基片上沉积出所期望的薄膜。为了使化学反应能在较低的温度下进行，利用了等离子体的活性来促进反应。因而这种化学气相沉积称为等离子体增强化学的气相沉积。
步骤S103、在所述SIPOS钝化层上形成氧化镓功率器件钝化层。
在实际处理过程中，步骤S103可以通过以下子步骤实现：
步骤S1031、对所述SIPOS钝化层进行热退火处理后，形成热退火处理后SIPOS钝化层。
具体的，由于SIPOS钝化层可以是厚度为0.1-1μm的SIPOS薄膜，因此对SIPOS钝化层进行热退火处理，可以是对SIPOS薄膜进行热退火处理，使其更加致密，从而形成热退火处理后SIPOS钝化层。其中，进行热退火处理的环境中可以包括NO、NO2、O2、N2中的至少一种。
可选的，热退火处理后SIPOS钝化层可以是淀积有SIPOS的外延片。
步骤S1032、对所述热退火处理后SIPOS钝化层进行图像化处理后，形成所述氧化镓功率器件钝化层。
具体的，步骤S1032可以通过以下过程实现：
步骤S21、采用刻蚀工艺对所述热退火处理后SIPOS钝化层进行处理后，得到持续滞留在所述Ga2O3外延层表面上的剩余目标物质。
具体的，可以采用刻蚀工艺对热退火处理后SIPOS钝化层进行处理，比如先在热退火处理后SIPOS钝化层上进行光刻，形成待退火区域，然后对待退火区域上覆盖的SIPOS进行刻蚀处理后，得到持续滞留在Ga2O3外延层表面上的剩余目标物质。其中，剩余目标物质可以包括未被处理的SIPOS。
步骤S22、利用所述剩余目标物质形成所述氧化镓功率器件钝化层。
具体的，可以对剩余目标物质进行清洗处理和吹干处理后，形成氧化镓功率器件钝化层。以此实现通过SIPOS替代传统二氧化硅用于Ga2O3 SBD场板终端介质层的方式形成氧化镓功率器件钝化层的目的，屏蔽了传统二氧化硅介质带来的Ga2O3 SBD场板终端泄漏电流过大的问题。
可选的，氧化镓功率器件钝化层和SIPOS钝化层可以为同一层。比如氧化镓功率器件钝化层和SIPOS钝化层可以属于相同的深度范围或相同的厚度范围。
示例性的，如图3所示，可以先进行Ga2O3外延片准备，再对Ga2O3外延片进行RCA清洗处理后，形成Ga2O3薄膜，进一步采用低压力化学气相沉积工艺或者等离子体增强化学的气相沉积工艺对Ga2O3薄膜进行SIPOS沉积处理，从而在Ga2O3外延层表面沉积厚度为0.1-1μm的SIPOS钝化层。然后在存在有NO、NO2、O2和/或N2的环境中对SIPOS钝化层进行热退火处理，形成热退火处理后SIPOS钝化层，最后采用刻蚀工艺对热退火处理后SIPOS钝化层进行处理后，利用持续滞留在Ga2O3外延层表面上的剩余目标物质形成氧化镓功率器件钝化层。
本发明实施例中，本发明的氧化镓功率器件钝化层的制备方法，包括：形成Ga2O3外延层；在所述Ga2O3外延层表面形成SIPOS钝化层；在所述SIPOS钝化层上形成氧化镓功率器件钝化层。也就是说，本发明通过在Ga2O3外延层表面形成掺氧多晶硅钝化层的方式，可有效屏蔽现有钝化工艺引入的缺陷、陷阱等因素对氧化镓功率器件终端性能的影响，避免了现有技术中由于采用SiO2进行钝化而导致的Ga2O3 SBD器件的临界击穿电场高、泄漏电流过高的问题，屏蔽了现有钝化工艺引入的缺陷、陷阱等因素对氧化镓功率器件终端性能的影响，从而提升了器件终端区钝化层的质量，减小界面态、界面陷阱、界面电荷等因素对器件终端结构的影响，也提升了器件性能，结构简单，工艺简单，能耗低，从而大大提高了制备氧化镓功率器件的高效性和可靠性，也提高了氧化镓功率器件的使用寿命。
在一种可行的实施例中，本发明还提供一种电子设备，该电子设备包括前述实施例中的氧化镓功率器件钝化层，或者电子设备包括的氧化镓功率器件钝化层可以由上述任一种钝化方法制备而成。其具体实现方式和技术效果类似，这里不再赘述。
本发明实施例所提供的电子设备，氧化镓功率器件钝化层包括：Ga2O3外延层；SIPOS钝化层，SIPOS钝化层设置在Ga2O3外延层表面；氧化镓功率器件钝化层，氧化镓功率器件钝化层设置于SIPOS钝化层上。
优选地，本发明还提供一种计算机可读存储介质，包括程序，该程序在被处理器执行时用于执行上述方法实施例。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）或处理器（英文：processor）执行本发明各个实施例方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（英文：Read-Only Memory，简称：ROM）、随机存取存储器（英文：Random Access Memory，简称：RAM）、磁碟或者光盘等各种可以存储程序代码的介质。

Claims (10)

1.一种氧化镓功率器件钝化层，其特征在于，包括：
Ga2O3外延层；
SIPOS钝化层，所述SIPOS钝化层设置在所述Ga2O3外延层表面；
氧化镓功率器件钝化层，所述氧化镓功率器件钝化层设置于所述SIPOS钝化层上。
2.根据权利要求1所述的氧化镓功率器件钝化层，其特征在于，所述氧化镓功率器件钝化层和所述SIPOS钝化层为同一层。
3.根据权利要求1所述的氧化镓功率器件钝化层，其特征在于，所述SIPOS钝化层为SIPOS薄膜。
4.根据权利要求1所述的氧化镓功率器件钝化层，其特征在于，所述SIPOS钝化层的厚度为0.1～1μm。
5.一种氧化镓功率器件钝化层的制备方法，其特征在于，所述方法包括：
S101.形成Ga2O3外延层；
S102.在所述Ga2O3外延层表面形成SIPOS钝化层；
S103.在所述SIPOS钝化层上形成氧化镓功率器件钝化层。
6.根据权利要求5所述的氧化镓功率器件钝化层的制备方法，其特征在于，在步骤S102中通过沉积的方式在所述Ga2O3外延层表面形成SIPOS钝化层。
7.根据权利要求6所述的氧化镓功率器件钝化层的制备方法，其特征在于，在步骤S102中
通过低压力化学气相沉积工艺或者等离子体增强化学的气相沉积工艺在所述Ga2O3外延层表面形成SIPOS钝化层。
8.根据权利要求6所述的氧化镓功率器件钝化层的制备方法，其特征在于，步骤S103包括：
对所述SIPOS钝化层进行热退火处理后，形成热退火处理后SIPOS钝化层；
对所述热退火处理后SIPOS钝化层进行图像化处理后，形成所述氧化镓功率器件钝化层。
9.根据权利要求8所述的氧化镓功率器件钝化层的制备方法，其特征在于，步骤S103包括：
采用刻蚀工艺对所述热退火处理后SIPOS钝化层进行处理后，得到持续滞留在所述Ga2O3外延层表面上的剩余目标物质；
利用所述剩余目标物质形成所述氧化镓功率器件钝化层。
10.根据权利要求5所述的氧化镓功率器件钝化层的制备方法，其特征在于，步骤S101包括：
确定Ga2O3外延片；
采用RCA标准清洗工艺对所述Ga2O3外延片进行清洗处理后，形成所述Ga2O3外延层。
CN202011597461.3A 2020-12-29 2020-12-29 一种氧化镓功率器件钝化层及其钝化方法 Pending CN112635409A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011597461.3A CN112635409A (zh) 2020-12-29 2020-12-29 一种氧化镓功率器件钝化层及其钝化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011597461.3A CN112635409A (zh) 2020-12-29 2020-12-29 一种氧化镓功率器件钝化层及其钝化方法

Publications (1)

Publication Number Publication Date
CN112635409A true CN112635409A (zh) 2021-04-09

Family

ID=75287520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011597461.3A Pending CN112635409A (zh) 2020-12-29 2020-12-29 一种氧化镓功率器件钝化层及其钝化方法

Country Status (1)

Country Link
CN (1) CN112635409A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180350974A1 (en) * 2017-06-02 2018-12-06 Kabushiki Kaisha Toshiba Semiconductor device
WO2019116736A1 (ja) * 2017-12-12 2019-06-20 三菱電機株式会社 圧接型半導体装置及び圧接型半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180350974A1 (en) * 2017-06-02 2018-12-06 Kabushiki Kaisha Toshiba Semiconductor device
WO2019116736A1 (ja) * 2017-12-12 2019-06-20 三菱電機株式会社 圧接型半導体装置及び圧接型半導体装置の製造方法

Similar Documents

Publication Publication Date Title
KR101712038B1 (ko) 트렌치-쉴드된 반도체 장치들 및 쇼트키 장벽 정류기 장치들을 개선하는 구조체들 및 방법들
US20130049107A1 (en) Trench semiconductor power device and fabrication method thereof
TW200425509A (en) Stop structure of trench type DMOS device and its formation method
US4561168A (en) Method of making shadow isolated metal DMOS FET device
JP2609267B2 (ja) 自己整列ひ化ガリウム装置の製造方法
US20220285540A1 (en) Integration of p-channel and n-channel e-fet iii-v devices without parasitic channels
CN106876256A (zh) SiC双槽UMOSFET器件及其制备方法
CN109755322A (zh) 碳化硅mosfet器件及其制备方法
CN105655402A (zh) 低压超结mosfet终端结构及其制造方法
US11996479B2 (en) Laterally diffused MOSFET and method of fabricating the same
CN105118857B (zh) 一种沟槽型功率mosfet的制造方法
US9159611B2 (en) Method of forming electric contact interface regions of an electronic device
CN109119483A (zh) 一种晶体管及其制作方法
CN114220735A (zh) 一种功率半导体器件的制作方法及功率半导体器件
CN112635409A (zh) 一种氧化镓功率器件钝化层及其钝化方法
CN101620998A (zh) 形成半导体器件中的硅化物的方法
CN113178384B (zh) SiC基欧姆接触结构及其制造方法
CN104716189A (zh) 一种具有界面钝化层的锑化镓基半导体器件及其制备方法
CN113745118A (zh) 一种碳化硅功率器件及其制备方法
TW200418128A (en) High density trench power MOSFET structure and method thereof
CN111509037A (zh) 一种带有槽型jfet的碳化硅mos器件及其制备工艺
KR101415599B1 (ko) Pn 접합 다이오드 제조방법
TWI795286B (zh) 浮動保護環耐壓的穩定方法
TWI849862B (zh) 金屬氧化物半導體控制二極體與其製造方法
CA1167981A (en) Low capacitance self-aligned semiconductor electrode structure and method of fabrication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination