[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN112563301A - 一种芯片集成封装方法及集成封装结构 - Google Patents

一种芯片集成封装方法及集成封装结构 Download PDF

Info

Publication number
CN112563301A
CN112563301A CN202011540847.0A CN202011540847A CN112563301A CN 112563301 A CN112563301 A CN 112563301A CN 202011540847 A CN202011540847 A CN 202011540847A CN 112563301 A CN112563301 A CN 112563301A
Authority
CN
China
Prior art keywords
chip
electrode
chips
layer
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011540847.0A
Other languages
English (en)
Inventor
方涛
侯君凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Institute Of Technology Research For Solid State Lighting
Changzhou Jianguo Electrical Co ltd
Jiangsu Kehui Semiconductor Research Institute Co ltd
Original Assignee
Jiangsu Kehui Semiconductor Research Institute Co Ltd
Changzhou Wujin Semiconductor Lighting Application Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Kehui Semiconductor Research Institute Co Ltd, Changzhou Wujin Semiconductor Lighting Application Technology Institute filed Critical Jiangsu Kehui Semiconductor Research Institute Co Ltd
Priority to CN202011540847.0A priority Critical patent/CN112563301A/zh
Publication of CN112563301A publication Critical patent/CN112563301A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及半导体领域，具体公开了一种芯片集成封装方法，该方法包括将芯片进行排列，对排列后的芯片填充固化剂形成固化层，露出芯片电极，制作电路层，本发明可以简化芯片封装工艺及成本，提高产品良率，本发明采用电路层后制作的方法，并且直接使用电极做为电路层的连接点，可以有效解决因为电极过小，预制电路连接点与电极连接不良问题，且在发现芯片电极不良，电路层与电极接触不良的时候可以进行返修。

Description

一种芯片集成封装方法及集成封装结构
技术领域
本发明涉及半导体领域，具体涉及半导体芯片集成封装方法及集成封装结构。
背景技术
现有mini LED一般采用巨量转移的方式完成，因为转移设备精度、承载基板精度，转移前排片和承载基板匹配等问题，巨量转移存在缺陷过多，良率不高的问题，而且返工比较困难，难以实现大批量生产。
现有的三种精准抓取(Fine Pick/Place)的技术：“静电力”、“凡德瓦力”和“磁力”、选择性释放(Selective Release)、自组装(Self-Assembly)及转印(Roll Printing)，都是将芯片通过各种方法转移到固定的电路基板上去，由于芯片本身的尺寸比较小(100um以下)，现有设备精度很难保证芯片电极和基板电极能够精确对准。
发明内容
本发明为解决现有技术中将芯片通过转移到固定的电路基板上，由于芯片本身的尺寸比较小(100um以下)，现有设备精度很难保证芯片电极和基板电极能够精确对准，容易造成产品良率低的问题，提供一种芯片集成封装方法。
本发明采用的技术方案：
一种芯片集成封装方法，包括：
将芯片进行排列；
对排列后的芯片填充固化剂，形成固化层；
露出芯片电极；
制作电路层，将电路层与芯片电极连接。
进一步地，所述芯片放在载体上进行排列，所述载体包括膜或者玻璃。
进一步地，所述芯片为正装芯片或倒装芯片。
进一步地，当芯片为正装芯片时，所述固化层设置在所述芯片的背面，将固化后的芯片翻转，露出芯片电极，然后制作电路层。
进一步地，当芯片为正装芯片且背面没有反射层时，所述固化层设置在所述芯片的正面，在涂布固化剂前，用模具将所述芯片的电极进行遮挡，当固化完成后，拿下所述模具，露出芯片电极，然后制作电路层。
进一步地，所述芯片为倒装芯片时，所述固化层设置在所述芯片的背面，在涂布固化剂前，用模具将所述芯片的电极进行遮挡，当固化完成后，拿下所述模具，露出芯片电极。
本发明为解决现有技术中将芯片通过转移到固定的电路基板上，由于芯片本身的尺寸比较小(100um以下)，现有设备精度很难保证芯片电极和基板电极能够精确对准，容易造成产品良率低的问题，提供一种芯片集成封装结构。
一种芯片集成封装结构，包括：
至少两个芯片，所述芯片设置在载体上；
固化层，所述固化层将所述芯片进行固定；
电路层，所述电路层连接所述芯片的电极。
进一步地，所述电路层通过打线、印刷电路或3D打印电路连接所述芯片的电极。
与现有技术相比，本发明的有益效果：
1、本发明提供的芯片集成封装方法通过将芯片排列后填充固化剂进行固化，将固化后的芯片作为整体，在这个固化整体上制作电路，使得本发明无需额外电路基板做为转移载体，从而不需要进行转移工艺，解决了现有技术因转移设备精度不高、承载基板精度不高，容易造成产品良率低的问题，本发明可以简化芯片封装工艺及成本，提高产品良率；
2、本发明采用了后制作电路层的方法，并且直接使用电极做为电路层的连接点，可以有效解决因为电极过小，预制电路连接点和电极连接不良问题，且在发现芯片电极不良，以及电路层与电极接触不良的时候可以进行返修。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1为本发明实施例提供的芯片集成封装方法的流程图；
图2为本发明实施例提供的芯片排列后的示意图；
图3为本发明实施例提供的填充固化剂后的结构示意图；
图4为本发明实施例提供的露出电极的结构示意图；
图5为本发明实施例提供的制作电路层的结构示意图。
图中，1为红光芯片，2为绿光芯片，3为蓝光芯片，4为固化层，5为电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
在本发明的描述中，需要理解的是，方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本发明保护范围的限制；方位词“内、外”是指相对于各部件本身的轮廓的内外。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位)，并且对这里所使用的空间相对描述作出相应解释。
此外，需要说明的是，使用“第一”、“第二”等词语来限定零部件，仅仅是为了便于对相应零部件进行区别，如没有另行声明，上述词语并没有特殊含义，因此不能理解为对本发明保护范围的限制。
图1示出了本发明实施例提供的一种芯片集成封装方法，该方法包括：
将芯片进行排列；
对排列后的芯片填充固化剂，形成固化层4；
露出芯片电极5；
制作电路层，将电路层与芯片电极5连接。
进一步地，所述芯片放在载体上进行排列，所述载体包括膜或者玻璃，通过自动化设备将芯片夹起或吸起后依次进行排列放置，如图2所示，以LED芯片为例，本实施例先将红光芯片1、绿光芯片2和蓝光芯片3按照预先设计进行排列。
进一步地，本实施中所述芯片可以采用正装芯片或倒装芯片。
具体地，作为本实施例的第一具体实施例，当芯片为正装芯片时，如图3所示，所述固化剂设置在所述芯片的背面，将固化后的芯片翻转后，露出芯片电极5(如图4所示)，然后制作电路层(如图5所示)。
具体地，作为本实施例的第二具体实施例，当芯片为正装芯片且背面没有反射层时，所述固化剂设置在所述芯片的正面，在涂布固化剂前，用模具将所述芯片的电极5进行遮挡，当固化完成后，拿下所述模具，露出芯片电极5，然后制作电路层。
具体地，作为本实施例的第三具体实施例，所述芯片为倒装芯片时，所述固化剂设置在所述芯片的背面，在涂布固化剂前，用模具将所述芯片的电极5进行遮挡，当固化完成后，拿下所述模具，露出芯片电极5。
本发明还提供一种芯片集成封装结构，如图5所示，该芯片集成封装结构包括至少两个芯片、固化层4和电路层，所述芯片设置在载体上，所述固化层4将所述芯片进行固定，所述电路层连接所述芯片的电极5。
进一步地，所述电路层通过打线、印刷电路或3D打印电路连接所述芯片的电极5。
需要说明的是，本实施例通过将芯片排列后填充固化剂进行固化，将固化后的芯片作为整体，在这个固化整体上制作电路，可以避免巨量转移工艺，以及由此造成的芯片电极5和转移基板的电路连接缺陷，本实施例由于采用固化层，芯片在后续的工艺过程中不会产生偏移，提高了工艺的精度，提高良品率；本发明中电路层为后制作，并且直接使用电极5做为电路层的连接点，可以有效解决因为电极5过小，预制电路连接点和电极5连接不良问题，且在发现芯片电极5不良，以及电路层与电极5接触不良的时候可以进行返修。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (8)

1.一种芯片集成封装方法，其特征在于，包括：
将芯片进行排列；
对排列后的芯片填充固化剂，形成固化层(4)；
露出芯片电极(5)；
制作电路层，将电路层与芯片电极(5)连接。
2.根据权利要求1所述的芯片集成封装方法，其特征在于，所述芯片放在载体上进行排列，所述载体包括膜或者玻璃。
3.根据权利要求1所述的芯片集成封装方法，其特征在于，所述芯片为正装芯片或倒装芯片。
4.根据权利要求3所述的芯片集成封装方法，其特征在于，当芯片为正装芯片时，所述固化层(4)设置在所述芯片的背面，将固化后的芯片翻转，露出芯片电极(5)，然后制作电路层。
5.根据权利要求3所述的芯片集成封装方法，其特征在于，当芯片为正装芯片且背面没有反射层时，所述固化层(4)设置在所述芯片的正面，在涂布固化剂前，用模具将所述芯片的电极(5)进行遮挡，当固化完成后，拿下所述模具，露出芯片电极(5)，然后制作电路层。
6.根据权利要求3所述的芯片集成封装方法，其特征在于，所述芯片为倒装芯片时，所述固化层(4)设置在所述芯片的背面，在涂布固化剂前，用模具将所述芯片的电极(5)进行遮挡，当固化完成后，拿下所述模具，露出芯片电极(5)。
7.一种芯片集成封装结构，其特征在于，包括：
至少两个芯片，所述芯片设置在载体上；
固化层(3)，所述固化层(3)将所述芯片进行固定；
电路层，所述电路层连接所述芯片的电极(5)。
8.根据权利要求7所述的芯片集成封装结构，其特征在于，所述电路层通过打线、印刷电路或3D打印电路连接所述芯片的电极(5)。
CN202011540847.0A 2020-12-23 2020-12-23 一种芯片集成封装方法及集成封装结构 Pending CN112563301A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011540847.0A CN112563301A (zh) 2020-12-23 2020-12-23 一种芯片集成封装方法及集成封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011540847.0A CN112563301A (zh) 2020-12-23 2020-12-23 一种芯片集成封装方法及集成封装结构

Publications (1)

Publication Number Publication Date
CN112563301A true CN112563301A (zh) 2021-03-26

Family

ID=75032281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011540847.0A Pending CN112563301A (zh) 2020-12-23 2020-12-23 一种芯片集成封装方法及集成封装结构

Country Status (1)

Country Link
CN (1) CN112563301A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895785A (zh) * 2016-04-25 2016-08-24 湘能华磊光电股份有限公司 倒装led芯片集成封装的光源组件结构及其制作方法
CN106848036A (zh) * 2017-03-14 2017-06-13 华进半导体封装先导技术研发中心有限公司 一种led封装结构及其封装方法
CN109952641A (zh) * 2019-01-15 2019-06-28 泉州三安半导体科技有限公司 发光二极管封装器件及发光装置
CN112086546A (zh) * 2020-09-28 2020-12-15 申广 一种led产品封装结构及封装方法
CN214588855U (zh) * 2020-12-23 2021-11-02 常州市武进区半导体照明应用技术研究院 一种芯片集成封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105895785A (zh) * 2016-04-25 2016-08-24 湘能华磊光电股份有限公司 倒装led芯片集成封装的光源组件结构及其制作方法
CN106848036A (zh) * 2017-03-14 2017-06-13 华进半导体封装先导技术研发中心有限公司 一种led封装结构及其封装方法
CN109952641A (zh) * 2019-01-15 2019-06-28 泉州三安半导体科技有限公司 发光二极管封装器件及发光装置
CN112086546A (zh) * 2020-09-28 2020-12-15 申广 一种led产品封装结构及封装方法
CN214588855U (zh) * 2020-12-23 2021-11-02 常州市武进区半导体照明应用技术研究院 一种芯片集成封装结构

Similar Documents

Publication Publication Date Title
US10748800B2 (en) Chip bonding apparatus and method
US10304816B2 (en) Semiconductor device including stacked die with continuous integral via holes
WO2017024847A1 (zh) 晶圆级芯片封装方法
KR20010098833A (ko) 칩 형 전자 부품 및 그 제조 방법 및 그 제조에 사용하는유사 웨이퍼 및 그 제조 방법
TW201541600A (zh) 三維積體電路封裝體
US20180350765A1 (en) Semiconductor package structure with conductive line and method for forming the same
KR20000047438A (ko) 반도체 시험 방법 및 반도체 시험 장치
CN105762096A (zh) 一种柔性电子制备、转移与封装系统及方法
CN101064261A (zh) 半导体封装件及其呈阵列排列的基片结构与制法
CN110178210A (zh) 元件处理器
CN107895705A (zh) 一种芯片倒置贴装设备
CN214588855U (zh) 一种芯片集成封装结构
CN110459553A (zh) 镜头组件及形成方法、光学传感器和封装结构及封装方法
CN110289227A (zh) 芯片贴装装置及半导体器件的制造方法
CN103187326B (zh) 超薄基板的封装方法
CN112563301A (zh) 一种芯片集成封装方法及集成封装结构
KR20190112615A (ko) 마이크로 엘이디 검증용 기판과, 이의 제작 방법 및 이를 이용한 마이크로 엘이디 검증 방법
US20190287944A1 (en) Asics face to face self assembly
CN105161465A (zh) 晶圆级芯片封装方法
CN103208467B (zh) 内嵌封装体的封装模块及其制造方法
CN110071087A (zh) 半导体芯片以及包括该半导体芯片的半导体封装
CN108321113A (zh) 扇出型封装方法
CN100521142C (zh) 晶片载具
CN103474363B (zh) 一种基于有机基板技术的封装工艺及封装结构
CN108109929B (zh) 倒装检测一体化装置及其倒装检测的方法和封装的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230220

Address after: Room 101, Building 9, Tian'an Digital City, Wujin District, Changzhou City, Jiangsu Province, 213,100

Applicant after: CHANGZHOU INSTITUTE OF TECHNOLOGY RESEARCH FOR SOLID STATE LIGHTING

Applicant after: Jiangsu Kehui Semiconductor Research Institute Co.,Ltd.

Applicant after: CHANGZHOU JIANGUO ELECTRICAL Co.,Ltd.

Address before: 213164 Room 101, building 9, Tian'an Digital City, Changzhou City, Jiangsu Province

Applicant before: CHANGZHOU INSTITUTE OF TECHNOLOGY RESEARCH FOR SOLID STATE LIGHTING

Applicant before: Jiangsu Kehui Semiconductor Research Institute Co.,Ltd.

TA01 Transfer of patent application right