CN112557883A - 一种脉冲信号参数测试系统 - Google Patents
一种脉冲信号参数测试系统 Download PDFInfo
- Publication number
- CN112557883A CN112557883A CN202110213902.3A CN202110213902A CN112557883A CN 112557883 A CN112557883 A CN 112557883A CN 202110213902 A CN202110213902 A CN 202110213902A CN 112557883 A CN112557883 A CN 112557883A
- Authority
- CN
- China
- Prior art keywords
- module
- input end
- pulse signal
- input
- parasitic capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2882—Testing timing characteristics
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明实施例提供一种脉冲信号参数测试系统,该脉冲信号参数测试系统包括延迟模块、开关模块、寄生电容改善模块和时间测量单元;脉冲信号参数测试系统的信号输入端分别与寄生电容改善模块的第一输入端和延迟模块的输入端连接;延迟模块的输出端分别与待测元件的输入端和开关模块的第一输入端连接,待测元件的输出端与开关模块的第二输入端连接,开关模块的输出端与寄生电容改善模块的第二输入端连接;开关模块用于分时选通开关模块的第一输入端与开关模块的输出端,或选通开关模块的第二输入端与开关模块的输出端。本发明实施例提供一种脉冲信号参数测试系统,提高了测试机对待测元件的传输延迟时间和脉冲信号边沿时间的测试精度。
Description
技术领域
本发明涉及半导体领域,特别是涉及一种脉冲信号参数测试系统。
背景技术
芯片的量产测试是保证制造出来的芯片能够达到市场的使用要求,确保芯片本身的质量,从而提供给客户符合规范的、质量合格的产品,芯片的量产测试就是把缺陷挑出来,分离良品和不良品的过程。
芯片的测试中包括一项时间项目测试,时间项目测试包括对待测芯片的输入输出传输延迟的测试以及待测芯片输出信号的边沿时间的测试,在量产测试中对于待测芯片的传输延迟在20ns左右以及输出脉冲信号边沿时间小于10ns的时间项目测试是比较困难。主要的问题包括:
1、传统的量产测试机中的时间测量单元的时间测试精度为±10ns+0.1%读数,显然直接对芯片的时间项目测试其精度不能保证。
2、相同的一批芯片在不同的测试机上测试结果的平均值存在误差。
3、待测芯片信号通过连接线缆接入测试机中,连接线缆以及测试机本身存在寄生参数,尤其是寄生电容,改变了原信号的特征。
发明内容
本发明实施例提供一种脉冲信号参数测试系统,提高了测试机对待测元件的传输延迟时间和脉冲信号边沿时间的测试精度。
本发明实施例提供一种脉冲信号参数测试系统,该脉冲信号参数测试系统包括延迟模块、开关模块、寄生电容改善模块和时间测量单元;
所述脉冲信号参数测试系统的信号输入端分别与所述寄生电容改善模块的第一输入端和所述延迟模块的输入端连接;
所述延迟模块的输出端分别与待测元件的输入端和所述开关模块的第一输入端连接,所述待测元件的输出端与所述开关模块的第二输入端连接,所述开关模块的输出端与所述寄生电容改善模块的第二输入端连接;
所述寄生电容改善模块的第一输出端与所述时间测量单元的第一输入端连接,所述寄生电容改善模块的第二输出端与所述时间测量单元的第二输入端连接;
所述延迟模块用于延迟所述延迟模块的输入端输入的脉冲信号;所述开关模块用于分时选通所述开关模块的第一输入端与所述开关模块的输出端,或选通所述开关模块的第二输入端与所述开关模块的输出端,所述寄生电容改善模块用于改善所述脉冲信号参数测试系统中的寄生电容;所述时间测量单元用于测量所述时间测量单元的第一输入端与第二输入端输入的脉冲信号时间差。
可选的,所述延迟模块包括第一电阻和第一电容;
所述第一电阻的第一端为所述脉冲信号参数测试系统的信号输入端,所述第一电阻的第二端与所述第一电容的第一端连接;
所述第一电容的第一端与所述待测元件的输入端连接,所述第一电容的第二端接地。
可选的,所述开关模块包括单刀双掷开关;
所述单刀双掷开关的第一端与所述待测元件的输入端连接,所述单刀双掷开关的第二端与所述待测元件的输出端连接,所述单刀双掷开关的控制端与所述寄生电容改善模块的第二输入端连接。
可选的,本发明实施例提供的脉冲信号参数测试系统还包括第一反相器、第二反相器和第三反相器;
所述第一反相器的输入端为所述脉冲信号参数测试系统的信号输入端,所述第一反相器的输出端分别与所述延迟模块的输入端和所述第二反相器的输入端连接;
所述第二反相器的输出端与所述寄生电容改善模块的第一输入端连接;
所述第三反相器的输入端与所述延迟模块的输出端连接,所述第三反相器的输出端分别与所述待测元件的输入端和所述开关模块的第一输入端连接。
可选的,本发明实施例提供的脉冲信号参数测试系统还包括第一比较模块和第二比较模块;
所述第一比较模块的第一输入端与第一电源连接,所述第一比较模块的第二输入端与所述脉冲信号参数测试系统的信号输入端连接,所述第一比较模块的输出端与所述寄生电容改善模块的第一输入端连接;
所述第二比较模块的第一输入端与第二电源连接,所述第二比较模块的第二输入端与所述开关模块的输出端连接,所述第一比较模块的输出端与所述寄生电容改善模块的第二输入端连接。
可选的,本发明实施例提供的脉冲信号参数测试系统还包括第一驱动模块和第二驱动模块;
所述第一驱动模块的输入端与所述第一比较模块的输出端连接,所述第一驱动模块的输出端与所述寄生电容改善模块的第一输入端连接;
所述第二驱动模块的输入端与所述第二比较模块的输出端连接,所述第二驱动模块的输出端与所述寄生电容改善模块的第二输入端连接。
可选的,所述第一比较模块和所述第二比较模块相同,所述第一驱动模块和所述第二驱动模块相同。
可选的,所述寄生电容改善模块包括第一微分电路和第二微分电路;
所述第一微分电路的输入端与所述第一驱动模块的输出端连接,所述第一微分电路的输出端与所述时间测量单元的第一输入端连接;
所述第二微分电路的输入端与所述第二驱动模块的输出端连接,所述第二微分电路的输出端与所述时间测量单元的第二输入端连接。
可选的,所述第一微分电路包括第二电阻和第二电容,所述第二微分电路包括第三电阻和第三电容;
所述第二电容的第一端与所述第一驱动模块的输出端连接,所述第二电容的第二端与所述第二电阻的第一端连接;
所述第二电阻的第一端与所述时间测量单元的第一输入端连接,所述第二电阻的第二端接地;
所述第三电容的第一端与所述第二驱动模块的输出端连接,所述第三电容的第二端与所述第三电阻的第一端连接;
所述第三电阻的第一端与所述时间测量单元的第二输入端连接,所述第三电阻的第二端接地。
可选的,所述第二电阻与所述第三电阻相同,所述第二电容与所述第三电容相同。
本发明实施例提供的脉冲信号参数测试系统中的延迟模块延迟了脉冲信号的输出,通过控制开关模块的第一输入端与输出端的导通保证延迟模块输出端与时间测量单元的第二输入端连接,由于延迟模块的输入端与寄生电容改善模块的第一输入端连接,寄生电容改善模块的第一输出端与时间测量单元的第一输入端连接,从而通过时间测量单元计算延迟模块的延迟时间,通过控制开关模块的第二输入端与开关模块的输出端的导通保证待测元件的输出端与寄生电容改善模块的第二输入端连接,寄生电容改善模块的第二输出端与时间测量单元的第二输入端连接,从而通过时间测量单元计算时间测量单元的第二输入端与第一输入端输入脉冲信号的时间差,然后减去延迟模块的延迟时间从而计算出待测元件对输入的脉冲信号的传输延迟时间,再通过控制开关模块的第二输入端与开关模块的输出端的导通保证待测元件的输出端与时间测量单元的第二输入端连接,在脉冲信号上升过程中,通过时间测量单元计算时间测量单元的第二输入端与第一输入端输入脉冲信号的时间差,然后减去延迟模块的延迟时间再减去待测元件的传输延迟时间从而计算出待测元件输出端输出的脉冲信号的边沿时间,本发明实施例提供一种脉冲信号参数测试系统,提高了测试机对待测元件的传输延迟时间和脉冲信号边沿时间的测试精度。
附图说明
图1为现有的量产测试机提供的一种输入脉冲信号与输出脉冲信号的关系结构示意图;
图2为现有的一种脉冲信号参数测试系统的结构示意图;
图3为现有的另一种脉冲信号参数测试系统的结构示意图;
图4为本发明实施例提供的一种脉冲信号参数测试系统的结构示意图;
图5为本发明实施例提供的一种输入脉冲信号与输出脉冲信号的关系结构示意图;
图6为本发明实施例提供的又一种脉冲信号参数测试系统的结构示意图;
图7为本发明实施例提供的另一种脉冲信号参数测试系统的结构示意图;
图8为本发明实施例提供的再一种脉冲信号参数测试系统的结构示意图;
图9为本发明实施例提供的又一种输入脉冲信号与输出脉冲信号的关系结构示意图。
具体实施方式
下面结合附图和实施例对本发明实施例作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明实施例,而非对本发明实施例的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明实施例相关的部分而非全部结构。
现有的量产测试机对待测芯片的测试方法是将待测芯片的输入端与输出端分别与量产测试机的输出端和输入端连接,量产测试机的输出端给待测芯片的输入端输入一个脉冲信号,待测芯片输出端输出的脉冲信号到量产测试机的输入端,量产测试机中的时间测量单元计算待测芯片的传输延迟时间和待测芯片输出的脉冲信号的边沿时间。图1为现有的量产测试机提供的一种输入脉冲信号与输出脉冲信号的关系结构示意图,参考图1,IN1表示待测芯片输入端输入的脉冲信号,OUT1表示待测芯片输出端输出的脉冲信号,将输入脉冲信号的50%至输出脉冲信号的10%记为待测芯片对脉冲信号的传输延迟时间,记为ton1,将待测芯片输出的脉冲信号的10%至待测芯片输出的脉冲信号的90%记为脉冲信号的上升沿边沿时间,记为tr1,现有的量产测试机是直接测量ton1与tr1的大小,典型的量产测试机的精度为:±10ns + 0.1%读数,意味着量产测试机有较高的分辨率,但是存在正负10ns的固定偏差。而待测的ton1的大小一般在20ns左右,tr1的大小一般在10ns作右,因此直接测量精度不高。在测脉冲信号下降沿的边沿时间tf1和传输延迟时间toff1时,也是用同样的方法。
现有技术中为了减少时间测量单元中电容以及线缆中寄生电容的影响,常用如下方法:
1、将测试线缆尽量减短缓解测试线缆寄生电容,忍受波形畸变,放宽测试要求。
这样的方法只能改善传输线缆中寄生电容对被测信号的影响,时间测量单元中存在的电容依然会影响测试结果。
2、图2为现有的一种脉冲信号参数测试系统的结构示意图,参考图2,现有技术中为了改善10ns以上的信号,因寄生参数带来的影响,在待测芯片的输出端添加BUF634缓冲器,加入BUF634缓冲器只能改善10ns以上的因寄生参数带来的影响,并且目前没有10ns量级的缓冲器,因此对10ns以下的时间测试结果也存在精度不高的问题。
3、图3为现有的另一种脉冲信号参数测试系统的结构示意图,参考图3,现有技术中通过比较器将模拟信号转化为数字信号进行测试,可有效的改善长线缆中寄生电容的影响。但对于10ns量级信号的,纳秒级延迟的比较器没有驱动50Ω阻抗的能力,因此对于10ns的时间测试还是不能有精确的测试结果。
鉴于以上问题,本发明实施例提供的一种脉冲信号参数测试系统既解决了测试机测试结果不精确的问题,也解决了传统时间测量单元和传输线缆中寄生电容对测试结果的影响。
图4为本发明实施例提供的一种脉冲信号参数测试系统的结构示意图,参考图4,本发明实施例提供的脉冲信号参数测试系统包括延迟模块110、开关模块120、寄生电容改善模块150和时间测量单元130;脉冲信号参数测试系统的信号输入端分别与寄生电容改善模块150的第一输入端和延迟模块110的输入端连接;延迟模块110的输出端分别与待测元件140的输入端和开关模块120的第一输入端连接,待测元件140的输出端与开关模块120的第二输入端连接,开关模块120的输出端与寄生电容改善模块150的第二输入端连接;寄生电容改善模块150的第一输出端与时间测量单元130的第一输入端连接,寄生电容改善模块150的第二输出端与时间测量单元130的第二输入端连接;延迟模块110用于延迟延迟模块110的输入端输入的脉冲信号;开关模块120用于分时选通开关模块120的第一输入端与开关模块120的输出端,或选通开关模块120的第二输入端与开关模块120的输出端,寄生电容改善模块150用于改善脉冲信号参数测试系统中的寄生电容;时间测量单元130用于测量时间测量单元130的第一输入端与第二输入端输入的脉冲信号时间差。
具体的,寄生电容改善模块150的第一输入端输入的脉冲信号经寄生电容改善模块150处理后从寄生电容改善模块150的第一输出端输出,寄生电容改善模块150的第二输入端输入的脉冲信号经寄生电容改善模块150处理后从寄生电容改善模块150的第二输出端输出,由于脉冲信号参数测试系统中线缆和时间测量单元130本身存在寄生电容,对测量结果会有影响,因此,本发明实施例中加入寄生电容改善模块150用来改善线缆和时间测量单元130本身存在寄生电容。时间测量单元130对20ns以上的时间测量精度较高,延迟模块110的延迟时间范围为20ns~100ns,延迟模块110可以提高时间测量单元130的测量精度。示例性的,图5为本发明实施例提供的一种输入脉冲信号与输出脉冲信号的关系结构示意图,参考图4和图5,测试机输出一个脉冲信号至脉冲信号参数测试系统的信号输入端,由于延迟模块110的存在,寄生电容改善模块150的第一输入端先输入脉冲信号,经寄生电容改善模块150处理后通过寄生电容改善模块150的第一输出端输入至时间测量单元130的第一输入端,即时间测量单元130的第一输入端先输入脉冲信号,将该脉冲信号记为IN0,当时间测量单元130的第一输入端输入脉冲信号上升沿的 50%时,时间测量单元130开始计时,当需要计算延迟模块110的延迟时间时,将开关模块120的第一输入端与输出端接通,那么延迟模块110输出端输出的脉冲信号直接输入到寄生电容改善模块150的第二输入端,经寄生电容改善模块150处理后通过寄生电容改善模块150的第二输出端输入至时间测量单元130的第二输入端,将该脉冲信号记为IN,时间测量单元130的第二输入端接收到脉冲信号上升沿的 50%时,时间测量单元130计算时间测量单元130的第一输入端与第二输入端输入的脉冲信号时间差,将该时间差记为t0,当需要计算待测元件140的对输入的脉冲信号的传输延迟时间时,将开关模块120的第二输入端与输出端接通,那么待测元件140的输出端输出的脉冲信号直接输入到寄生电容改善模块150的第二输入端,经寄生电容改善模块150处理后通过寄生电容改善模块150的第二输出端输入至时间测量单元130的第二输入端,将该脉冲信号记为OUT,当时间测量单元130的第二输入端再次接收到脉冲信号上升沿的10%时,时间测量单元130再次计算时间测量单元130的第一输入端与此时第二输入端输入的脉冲信号时间差,将该时间差记为t1,由此可知待测元件140的传输延迟时间ton=t1-t0。当需要计算待测元件140输出端的脉冲信号的边沿时间时,依然将开关模块120的第二输入端与输出端接通,当时间测量单元130的第二输入端再次接收到脉冲信号OUT的上升沿的90%时,时间测量单元130再次计算时间测量单元130第一输入端与此时第二输入端输入的脉冲信号时间差,将该时间差记为t2,由此可知待测元件140输出端输出的脉冲信号的边沿时间tr=t2-t1。由于延迟模块110的延迟时间范围在20ns以上,因此t0、t1和t2均大于20ns,待测元件140的传输延迟时间一般低于20ns,待测元件输出的脉冲信号的边沿时间一般在10ns左右,传统的时间测量单元测量10ns以内的时间时,测量结果往往不准确,本实施例提供的延迟模块110保证了时间测量单元130测量的时间差大于20ns,从而解决了传统时间测量单元130不能测量10ns的问题。本发明实施例提供的延迟模块110具有延迟脉冲信号的功能,示例性的,延迟模块110可以是延迟芯片或由电阻和电容组成的延迟电路等。
本发明实施例提供的脉冲信号参数测试系统中的延迟模块延迟了脉冲信号的输出,通过控制开关模块的第一输入端与输出端的导通保证延迟模块输出端与时间测量单元的第二输入端连接,由于延迟模块的输入端与寄生电容改善模块的第一输入端连接,寄生电容改善模块的第一输出端与时间测量单元的第一输入端连接,从而通过时间测量单元计算延迟模块的延迟时间,通过控制开关模块的第二输入端与开关模块的输出端的导通保证待测元件的输出端与寄生电容改善模块的第二输入端连接,寄生电容改善模块的第二输出端与时间测量单元的第二输入端连接,从而通过时间测量单元计算时间测量单元的第二输入端与第一输入端输入脉冲信号的时间差,然后减去延迟模块的延迟时间从而计算出待测元件对输入的脉冲信号的传输延迟时间,再通过控制开关模块的第二输入端与开关模块的输出端的导通保证待测元件的输出端与时间测量单元的第二输入端连接,在脉冲信号上升过程中,通过时间测量单元计算时间测量单元的第二输入端与第一输入端输入脉冲信号的时间差,然后减去延迟模块的延迟时间再减去待测元件的传输延迟时间从而计算出待测元件输出端输出的脉冲信号的边沿时间,本发明实施例提供一种脉冲信号参数测试系统,提高了测试机对待测元件的传输延迟时间和脉冲信号边沿时间的测试精度。
可选的,图6为本发明实施例提供的又一种脉冲信号参数测试系统的结构示意图,参考图6,延迟模块110包括第一电阻R1和第一电容C1;第一电阻R1的第一端为脉冲信号参数测试系统的信号输入端,第一电阻R1的第二端与第一电容C1的第一端连接;第一电容C1的第一端与待测元件140的输入端连接,第一电容C1的第二端接地。
具体的,第一电阻R1和第一电容C1组成延迟模块110,由于第一电容C1具有存储和放电功能,因此可以延迟延迟模块110输入端输入的脉冲信号。本实施例中可以通过改变第一电阻R1和第一电容C1的大小控制延迟模块110的延迟时间。
可选的,继续参考图6,开关模块120包括单刀双掷开关;单刀双掷开关的第一端与待测元件140的输入端连接,单刀双掷开关的第二端与待测元件140的输出端连接,单刀双掷开关的控制端与寄生电容改善模块150的第二输入端连接。
具体的,当单刀双掷开关的第一端与单刀双掷开关的控制端接通时,时间测量单元130可以根据时间测量单元130的第一输入端与第二输入端输入的脉冲信号时间差计算出延迟模块110的延迟时间。当单刀双掷开关的第二端与单刀双掷开关的控制端接通时,时间测量单元130可以根据时间测量单元130第二输入端与第一输入端输入的时间差计算出待测元件140的传输延迟时间和待测元件输出端输出的脉冲信号的边沿时间。
可选的,图7为本发明实施例提供的另一种脉冲信号参数测试系统的结构示意图,参考图7,本发明实施例提供的脉冲信号参数测试系统还包括第一反相器N1、第二反相器N2和第三反相器N3;第一反相器N1的输入端为脉冲信号参数测试系统的信号输入端,第一反相器N1的输出端分别与延迟模块110的输入端和第二反相器N2的输入端连接;第二反相器N2的输出端与寄生电容改善模块150的第一输入端连接;第三反相器N3的输入端与延迟模块110的输出端连接,第三反相器N3的输出端分别与待测元件140的输入端和开关模块120的第一输入端连接。
具体的,第一反相器N1将脉冲信号参数测试系统信号输入端输入的脉冲信号进行反相,接着经过第二反相器N2再次反相,第三反相器N3将第一反相器N1输出端输出的脉冲信号进行反相后与第二反相器N2输出端输出的脉冲信号相同。脉冲信号参数测试系统信号输入端输入的脉冲信号连续通过第一反相器N1和第二反相器N2可以增加脉冲信号的传输速率,同样的,脉冲信号参数测试系统输入信号端输入的脉冲信号通过第一反相器N1和第三反相器N3也可以增加脉冲信号的传输速率。
可选的,图8为本发明实施例提供的再一种脉冲信号参数测试系统的结构示意图,参考图8,本发明实施例提供的脉冲信号参数测试系统还包括第一比较模块131和第二比较模块132;第一比较模块131的第一输入端与第一电源连接,第一比较模块131的第二输入端与脉冲信号参数测试系统的信号输入端连接,第一比较模块131的输出端与寄生电容改善模块150的第一输入端连接;第二比较模块132的第一输入端与第二电源连接,第二比较模块132的第二输入端与开关模块120的输出端连接,第一比较模块131的输出端与寄生电容改善模块150的第二输入端连接。
示例性的,图9为本发明实施例提供的又一种输入脉冲信号与输出脉冲信号的关系结构示意图,参考图8和图9,测试机输出一个脉冲信号至脉冲信号参数测试系统的信号输入端,控制第一电源的大小为脉冲信号参数测试系统信号输入端输入的脉冲信号上升沿的50%,当第一比较模块131的第二输入端输入的脉冲信号大于第一比较模块第一输入端输入的第一电源的大小时,第一比较模块131的输出端输出一个信号至寄生电容改善模块150的第一输入端,经寄生电容改善模块150处理后从寄生电容改善模块150的第一输出端输出至时间测量单元130的第一输入端,时间测量单元130检测到时间测量单元130第一输入端输入一个信号后,开始从零计时,将第一比较模块131第二输入端输入的脉冲信号记为IN2。接着控制第二电源的大小为脉冲信号参数测试系统信号输入端输入的脉冲信号上升沿的50%,同时控制单刀双掷开关的第一端与控制端接通,当第二比较模块132的第二输入端输入的脉冲信号大于第二比较模块132第一输入端输入的第二电源的大小时,将此时第二比较模块132第二输入端输入的脉冲信号记为IN3,第二比较模块132的输出端输出一个信号至寄生电容改善模块150的第二输入端,经寄生电容改善模块150处理后从寄生电容改善模块150的第二输出端输出至时间测量单元130的第二输入端,时间测量单元130检测到时间测量单元130的第二输入端输入到信号后,时间测量单元130计算此时时间测量单元130的第二输入端与第一输入端输入的信号的时间差,记为t4。接着控制单刀双掷开关的第二端与控制端接通,同时控制第二电源的大小为脉冲信号参数测试系统信号输入端输入的脉冲信号上升沿的10%,当第二比较模块132的第二输入端输入的脉冲信号大于第一输入端输入的第二电源时,将此时第二比较模块132的第二输入端输入的脉冲信号记为OUT3,第二比较模块132的输出端向寄生电容改善模块150的第二输入端输入一个信号,经寄生电容改善模块150处理后从寄生电容改善模块150的第二输出端输出至时间测量单元130的第二输入端,此时,时间测量单元130计算出时间测量单元130的第一输入端输入的信号与此时第二输入端输入的信号的时间差,记为t5。接着,再次控制第二电源的大小为脉冲信号参数测试系统信号输入端输入的脉冲信号上升沿的90%,同时控制单刀双掷开关的第二端与控制端接通,同样的,当第二比较模块132的第二输入端输入的脉冲信号大于第二比较模块132第一输入端输入的第二电源的大小时,第二比较模块132的输出端向寄生电容改善模块150的第二输入端输入一个信号,经寄生电容改善模块150处理后从寄生电容改善模块150的第二输出端输出至时间测量单元130的第二输入端,此时,时间测量单元130再次计算出时间测量单元130第一输入端与此时第二输入端输入的信号时间差,将时间差记为t6。那么延迟模块110的延迟时间为t4,待测芯片140对脉冲信号的传输延迟时间为ton2=t5-t4,脉冲信号上升时的边沿时间为tr2=t6-t5。同样的,计算待测元件140对脉冲信号下降沿的传输延迟时间和边沿时间也是通过同样的方法进行计算,在此不再赘述。
可选的,继续参考图8,本发明实施例提供的脉冲信号参数测试系统还还包括第一驱动模块134和第二驱动模块135;第一驱动模块134的输入端与第一比较模块131的输出端连接,第一驱动模块134的输出端与寄生电容改善模块150的第一输入端连接;第二驱动模块135的输入端与第二比较模块132的输出端连接,第二驱动模块135的输出端与寄生电容改善模块150的第二输入端连接。
具体的,第一驱动模块134与第二驱动模块135的作用是提高信号的驱动能力。
可选的,第一比较模块131和第二比较模块132相同,第一驱动模块134和第二驱动模块135相同。
具体的,第一比较模块131为第一比较器,第二比较模块132为第二比较器,第一驱动模块134为第一驱动器,第二驱动模块135为第二驱动器。由于第一比较器的第二输入端输入的脉冲信号与第二比较器第二输入端输入的脉冲信号相同,因此第一比较器和第二比较器相同可以保证第一比较器和第二比较器对脉冲信号传输延迟的一致性,同理,第一驱动器与第二驱动器相同也可以保证第一驱动器与第二驱动器对脉冲信号传输延迟的一致性。
可选的,继续参考图8,寄生电容改善模块150包括第一微分电路136和第二微分电路137;第一微分电路136的输入端与第一驱动模块134的输出端连接,第一微分电路136的输出端与时间测量单元130的第一输入端连接;第二微分电路137的输入端与第二驱动模块135的输出端连接,第二微分电路137的输出端与时间测量单元130的第二输入端连接。
具体的,第一微分电路136的作用是突出第一微分电路136输入端输入信号中的变化量压低输入信号中的恒定量,从而改善时间测量单元130中寄生电容对测量结果的影响,第二微分电路137的作用也是一样的。
可选的,继续参考图8,第一微分电路136包括第二电阻R2和第二电容C2,第二微分电路137包括第三电阻R3和第三电容C3;第二电容C2的第一端与第一驱动模块134的输出端连接,第二电容C2的第二端与第二电阻R2的第一端连接;第二电阻R2的第一端与时间测量单元130的第一输入端连接,第二电阻R2的第二端接地;第三电容C3的第一端与第二驱动模块135的输出端连接,第三电容C3的第二端与第三电阻R3的第一端连接;第三电阻R3的第一端与时间测量单元130的第二输入端连接,第三电阻R3的第二端接地。
具体的,通过调节第二电容C2和第二电阻R2以及第三电容C3和第三电阻R3的大小可以改善时间测量单元130以及与线缆中的寄生电容。
可选的,第二电阻R2与第三电阻R3相同,第二电容C2与第三电容C3相同。
具体的,第二电阻R2与第三电阻R3相同,第二电容C2和第三电容C3相同的作用与第一比较器和第二比较器相同的作用原理是相同的,工作人员可以使用万用表测量第二电阻R2和第三电阻R3的大小确保第二电阻R2与第三电阻R3相同,也可以使用万用表测量第二电容C2和第三电容C3的大小确保第二电容C2与第三电容C3相同。
本发明实施例提供的脉冲信号参数测试系统通过延迟模块将时间测量单元所测的时间延长到20ns以上,从而提高了时间测量单元的测量精度,进一步提高了测试机的测量精度,即使通过不同的测试机对待测元件的传输延迟时间和脉冲信号的边沿时间进行测试时,也不会出现不同的测试结果的问题。寄生电容改善模块中的第一微分电路和第二微分电路解决了线缆及时间测量单元中的寄生电容对测试结果的影响。该脉冲信号参数测试系统中加入第一反相器、第二反相器、第三反相器、第一电容、第二电容、第三电容、第一电阻、第二电阻、第三电阻和单刀双掷开关,这些器件成本低,连接之后也容易实现相应的功能。
注意,上述仅为本发明实施例的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明实施例不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明实施例的保护范围。因此,虽然通过以上实施例对本发明实施例进行了较为详细的说明,但是本发明实施例不仅仅限于以上实施例,在不脱离本发明实施例构思的情况下,还可以包括更多其他等效实施例,而本发明实施例的范围由所附的权利要求范围决定。
Claims (10)
1.一种脉冲信号参数测试系统,其特征在于,包括延迟模块、开关模块、寄生电容改善模块和时间测量单元;
所述脉冲信号参数测试系统的信号输入端分别与所述寄生电容改善模块的第一输入端和所述延迟模块的输入端连接;
所述延迟模块的输出端分别与待测元件的输入端和所述开关模块的第一输入端连接,所述待测元件的输出端与所述开关模块的第二输入端连接,所述开关模块的输出端与所述寄生电容改善模块的第二输入端连接;
所述寄生电容改善模块的第一输出端与所述时间测量单元的第一输入端连接,所述寄生电容改善模块的第二输出端与所述时间测量单元的第二输入端连接;
所述延迟模块用于延迟所述延迟模块的输入端输入的脉冲信号;所述开关模块用于分时选通所述开关模块的第一输入端与所述开关模块的输出端,或选通所述开关模块的第二输入端与所述开关模块的输出端,所述寄生电容改善模块用于改善所述脉冲信号参数测试系统中的寄生电容;所述时间测量单元用于测量所述时间测量单元的第一输入端与第二输入端输入的脉冲信号时间差。
2.根据权利要求1所述脉冲信号参数测试系统,其特征在于,所述延迟模块包括第一电阻和第一电容;
所述第一电阻的第一端为所述脉冲信号参数测试系统的信号输入端,所述第一电阻的第二端与所述第一电容的第一端连接;
所述第一电容的第一端与所述待测元件的输入端连接,所述第一电容的第二端接地。
3.根据权利要求1所述脉冲信号参数测试系统,其特征在于,所述开关模块包括单刀双掷开关;
所述单刀双掷开关的第一端与所述待测元件的输入端连接,所述单刀双掷开关的第二端与所述待测元件的输出端连接,所述单刀双掷开关的控制端与所述寄生电容改善模块的第二输入端连接。
4.根据权利要求1所述脉冲信号参数测试系统,其特征在于,还包括第一反相器、第二反相器和第三反相器;
所述第一反相器的输入端为所述脉冲信号参数测试系统的信号输入端,所述第一反相器的输出端分别与所述延迟模块的输入端和所述第二反相器的输入端连接;
所述第二反相器的输出端与所述寄生电容改善模块的第一输入端连接;
所述第三反相器的输入端与所述延迟模块的输出端连接,所述第三反相器的输出端分别与所述待测元件的输入端和所述开关模块的第一输入端连接。
5.根据权利要求1所述脉冲信号参数测试系统,其特征在于,还包括第一比较模块和第二比较模块;
所述第一比较模块的第一输入端与第一电源连接,所述第一比较模块的第二输入端与所述脉冲信号参数测试系统的信号输入端连接,所述第一比较模块的输出端与所述寄生电容改善模块的第一输入端连接;
所述第二比较模块的第一输入端与第二电源连接,所述第二比较模块的第二输入端与所述开关模块的输出端连接,所述第一比较模块的输出端与所述寄生电容改善模块的第二输入端连接。
6.根据权利要求5所述脉冲信号参数测试系统,其特征在于,还包括第一驱动模块和第二驱动模块;
所述第一驱动模块的输入端与所述第一比较模块的输出端连接,所述第一驱动模块的输出端与所述寄生电容改善模块的第一输入端连接;
所述第二驱动模块的输入端与所述第二比较模块的输出端连接,所述第二驱动模块的输出端与所述寄生电容改善模块的第二输入端连接。
7.根据权利要求6所述脉冲信号参数测试系统,其特征在于,所述第一比较模块和所述第二比较模块相同,所述第一驱动模块和所述第二驱动模块相同。
8.根据权利要求5或6所述脉冲信号参数测试系统,其特征在于,所述寄生电容改善模块包括第一微分电路和第二微分电路;
所述第一微分电路的输入端与所述第一驱动模块的输出端连接,所述第一微分电路的输出端与所述时间测量单元的第一输入端连接;
所述第二微分电路的输入端与所述第二驱动模块的输出端连接,所述第二微分电路的输出端与所述时间测量单元的第二输入端连接。
9.根据权利要求8所述脉冲信号参数测试系统,其特征在于,所述第一微分电路包括第二电阻和第二电容,所述第二微分电路包括第三电阻和第三电容;
所述第二电容的第一端与所述第一驱动模块的输出端连接,所述第二电容的第二端与所述第二电阻的第一端连接;
所述第二电阻的第一端与所述时间测量单元的第一输入端连接,所述第二电阻的第二端接地;
所述第三电容的第一端与所述第二驱动模块的输出端连接,所述第三电容的第二端与所述第三电阻的第一端连接;
所述第三电阻的第一端与所述时间测量单元的第二输入端连接,所述第三电阻的第二端接地。
10.根据权利要求9所述脉冲信号参数测试系统,其特征在于,所述第二电阻与所述第三电阻相同,所述第二电容与所述第三电容相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110213902.3A CN112557883B (zh) | 2021-02-26 | 2021-02-26 | 一种脉冲信号参数测试系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110213902.3A CN112557883B (zh) | 2021-02-26 | 2021-02-26 | 一种脉冲信号参数测试系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112557883A true CN112557883A (zh) | 2021-03-26 |
CN112557883B CN112557883B (zh) | 2021-05-25 |
Family
ID=75034770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110213902.3A Active CN112557883B (zh) | 2021-02-26 | 2021-02-26 | 一种脉冲信号参数测试系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112557883B (zh) |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DD229458A1 (de) * | 1984-12-07 | 1985-11-06 | Karl Marx Stadt Fahrzeugelek | Schaltanordnung einer elektronischen zuendanlage fuer verbrennungskraftmaschinen |
EP0233550A2 (en) * | 1986-02-04 | 1987-08-26 | Fujitsu Limited | A time delay circuit for a semiconductor device |
JPH01143978A (ja) * | 1987-11-30 | 1989-06-06 | Advantest Corp | 遅延時間測定回路 |
JPH03108676A (ja) * | 1989-09-22 | 1991-05-08 | Fujitsu Ltd | 集積回路の遅延時間測定方法 |
JP3442226B2 (ja) * | 1996-08-30 | 2003-09-02 | 富士通株式会社 | ディレー評価回路付き集積回路 |
US20070027647A1 (en) * | 2005-07-28 | 2007-02-01 | Shu-Hua Kuo | Method and apparatus for measuring delay time |
US20080068099A1 (en) * | 2006-09-06 | 2008-03-20 | Manjul Bhushan | Methods and apparatus for inline measurement of switching delay history effects in PD-SOI technology |
CN102291233A (zh) * | 2011-09-08 | 2011-12-21 | 武汉烽火网络有限责任公司 | 用于获得时间同步中精确线路传输延迟的方法 |
CN202421440U (zh) * | 2011-12-21 | 2012-09-05 | 上海晨兴希姆通电子科技有限公司 | 电路延时时间测量装置 |
CN102832912A (zh) * | 2012-08-03 | 2012-12-19 | 沃谱瑞科技(北京)有限责任公司 | 一种脉冲信号单侧边沿延时的电路 |
CN107436383A (zh) * | 2017-08-22 | 2017-12-05 | 电子科技大学 | 一种高精度脉冲信号时差测量装置和测量方法 |
CN207816459U (zh) * | 2018-02-07 | 2018-09-04 | 科大国盾量子技术股份有限公司 | 用于雪崩光电二极管的延时电路及集成单光子检测电路 |
CN208156091U (zh) * | 2018-03-27 | 2018-11-27 | 深圳市四方电气技术有限公司 | 驱动脉冲检测电路 |
CN109194458A (zh) * | 2018-08-22 | 2019-01-11 | 上海星秒光电科技有限公司 | 延时校准输出装置及方法 |
CN109612502A (zh) * | 2018-12-05 | 2019-04-12 | 麦歌恩电子(上海)有限公司 | 磁编码器芯片内部信号传输延时的测试方法及系统 |
JP2019060744A (ja) * | 2017-09-27 | 2019-04-18 | ラピスセミコンダクタ株式会社 | 遅延時間測定装置、半導体装置及び遅延時間の測定方法 |
CN112162260A (zh) * | 2020-09-27 | 2021-01-01 | 广东博智林机器人有限公司 | 一种激光雷达窄脉冲信号的峰值幅度检测系统 |
-
2021
- 2021-02-26 CN CN202110213902.3A patent/CN112557883B/zh active Active
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DD229458A1 (de) * | 1984-12-07 | 1985-11-06 | Karl Marx Stadt Fahrzeugelek | Schaltanordnung einer elektronischen zuendanlage fuer verbrennungskraftmaschinen |
EP0233550A2 (en) * | 1986-02-04 | 1987-08-26 | Fujitsu Limited | A time delay circuit for a semiconductor device |
JPH01143978A (ja) * | 1987-11-30 | 1989-06-06 | Advantest Corp | 遅延時間測定回路 |
JPH03108676A (ja) * | 1989-09-22 | 1991-05-08 | Fujitsu Ltd | 集積回路の遅延時間測定方法 |
JP3442226B2 (ja) * | 1996-08-30 | 2003-09-02 | 富士通株式会社 | ディレー評価回路付き集積回路 |
US20070027647A1 (en) * | 2005-07-28 | 2007-02-01 | Shu-Hua Kuo | Method and apparatus for measuring delay time |
US20080068099A1 (en) * | 2006-09-06 | 2008-03-20 | Manjul Bhushan | Methods and apparatus for inline measurement of switching delay history effects in PD-SOI technology |
CN102291233A (zh) * | 2011-09-08 | 2011-12-21 | 武汉烽火网络有限责任公司 | 用于获得时间同步中精确线路传输延迟的方法 |
CN202421440U (zh) * | 2011-12-21 | 2012-09-05 | 上海晨兴希姆通电子科技有限公司 | 电路延时时间测量装置 |
CN102832912A (zh) * | 2012-08-03 | 2012-12-19 | 沃谱瑞科技(北京)有限责任公司 | 一种脉冲信号单侧边沿延时的电路 |
CN107436383A (zh) * | 2017-08-22 | 2017-12-05 | 电子科技大学 | 一种高精度脉冲信号时差测量装置和测量方法 |
JP2019060744A (ja) * | 2017-09-27 | 2019-04-18 | ラピスセミコンダクタ株式会社 | 遅延時間測定装置、半導体装置及び遅延時間の測定方法 |
CN207816459U (zh) * | 2018-02-07 | 2018-09-04 | 科大国盾量子技术股份有限公司 | 用于雪崩光电二极管的延时电路及集成单光子检测电路 |
CN208156091U (zh) * | 2018-03-27 | 2018-11-27 | 深圳市四方电气技术有限公司 | 驱动脉冲检测电路 |
CN109194458A (zh) * | 2018-08-22 | 2019-01-11 | 上海星秒光电科技有限公司 | 延时校准输出装置及方法 |
CN109612502A (zh) * | 2018-12-05 | 2019-04-12 | 麦歌恩电子(上海)有限公司 | 磁编码器芯片内部信号传输延时的测试方法及系统 |
CN112162260A (zh) * | 2020-09-27 | 2021-01-01 | 广东博智林机器人有限公司 | 一种激光雷达窄脉冲信号的峰值幅度检测系统 |
Non-Patent Citations (4)
Title |
---|
ABHISHEK JAIN等: "On-Chip Delay Measurement Circuit", 《2012 17TH IEEE EUROPEAN TEST SYMPOSIUM (ETS)》 * |
MARKO ANDJELKOVIC等: "Design of an On-chip System for the SET Pulse Width Measurement", 《2017 EUROMICRO CONFERENCE ON DIGITAL SYSTEM DESIGN》 * |
NICHOLAS HUNTER等: "On-Chip Picosecond Pulse Detection and Generation Using Graphene Photoconductive Switches", 《CREATIVE COMMONS ATTRIBUTION (CC-BY)》 * |
胡剑等: "复杂混合信号SoC芯片的延迟测试", 《计算机工程与应用》 * |
Also Published As
Publication number | Publication date |
---|---|
CN112557883B (zh) | 2021-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6931338B2 (en) | System for providing a calibrated path for multi-signal cables in testing of integrated circuits | |
US6609077B1 (en) | ATE timing measurement unit and method | |
EP1344073B1 (en) | Calibrating single ended channels for obtaining differential performance level | |
US7120840B1 (en) | Method and system for improved ATE timing calibration at a device under test | |
US6784819B2 (en) | Measuring skew between digitizer channels using fourier transform | |
US5867030A (en) | Transmission path structure for measuring propagation delay time thereof | |
US6876938B2 (en) | Method to provide a calibrated path for multi-signal cables in testing of integrated circuits | |
TWI826083B (zh) | 時序校準方法和系統 | |
TWI451108B (zh) | 時序分析裝置及時序分析方法 | |
US6215345B1 (en) | Semiconductor device for setting delay time | |
CN112557883B (zh) | 一种脉冲信号参数测试系统 | |
Barber | Fundamental timing problems in testing MOS VLSI on modern ATE | |
US20030221149A1 (en) | Test configuration with automatic test machine and integrated circuit and method for determining the time behavior of an integrated circuit | |
CN216595393U (zh) | 时间延迟测试装置 | |
JP2532229B2 (ja) | 伝送路パラメ−タ測定装置 | |
US3668522A (en) | Method and apparatus for characterizing test elements on the basis of rise-time degradation | |
US20110181329A1 (en) | Semiconductor device and pulse width detection method | |
CN100510766C (zh) | 用于输入-输出速度测量的测试电路 | |
CN103941105A (zh) | 时序分析装置及时序分析方法 | |
US20080252347A1 (en) | Device for detecting a timing of an edge | |
JP2002365343A (ja) | 差動型データドライバのテスト装置及びテスト方法 | |
CN115453332A (zh) | 一种输出信号翻转时间测量方法、装置及测试台 | |
TWI229736B (en) | Detecting method for signal transmit path of test equipment | |
JPH06324114A (ja) | テスタの自動校正の精度を改良するための方法 | |
SU1033990A1 (ru) | Устройство дл измерени переходной характеристики симметричной линии задержки |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |