CN112185916A - 一种倒装焊芯片的双通道气密性封装结构及其工艺 - Google Patents
一种倒装焊芯片的双通道气密性封装结构及其工艺 Download PDFInfo
- Publication number
- CN112185916A CN112185916A CN202011057413.5A CN202011057413A CN112185916A CN 112185916 A CN112185916 A CN 112185916A CN 202011057413 A CN202011057413 A CN 202011057413A CN 112185916 A CN112185916 A CN 112185916A
- Authority
- CN
- China
- Prior art keywords
- cover plate
- heat sink
- flip chip
- heat
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 29
- 238000005516 engineering process Methods 0.000 title description 8
- 230000017525 heat dissipation Effects 0.000 claims abstract description 45
- 238000003466 welding Methods 0.000 claims abstract description 42
- 238000007789 sealing Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000000576 coating method Methods 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 12
- 239000000853 adhesive Substances 0.000 claims description 11
- 230000001070 adhesive effect Effects 0.000 claims description 11
- 238000003825 pressing Methods 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 3
- 229910000833 kovar Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 238000005538 encapsulation Methods 0.000 abstract description 3
- 230000035882 stress Effects 0.000 abstract description 3
- 238000005336 cracking Methods 0.000 abstract description 2
- 238000004100 electronic packaging Methods 0.000 abstract description 2
- 230000008646 thermal stress Effects 0.000 abstract description 2
- 239000003292 glue Substances 0.000 description 48
- 239000010410 layer Substances 0.000 description 22
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3737—Organic materials with or without a thermoconductive filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种倒装焊芯片的双通道气密性封装结构及其工艺，属于电子封装领域。倒装焊芯片安装在管壳上，倒装焊芯片的上方安装有热沉，热沉上方安装有盖板，且本发明在盖板、封焊环及管壳的连接处焊接，构成了密闭腔体，能够解决非气密性封装倒装焊芯片导致器件使用寿命较短的问题。同时采用激光熔封的方式对厚度较大的盖板进行气密性封装，可有效避免盖板在机械或热应力下发生较大形变，从而降低倒装焊芯片受到的应力，防止倒装焊点发生开裂。本发明的气密性封装结构具有上下双面散热通道，与仅经过凸点的单散热通道相比，增加了芯片上方热沉与盖板的双通道进行散热时，整体热阻可降低数倍。
Description
技术领域
本发明属于电子封装领域，涉及一种倒装焊芯片的双通道气密性封装结构及其工艺。
背景技术
倒装焊技术通过在芯片整个有源面进行布线及阵列式I/O排布，并利用倒装焊技术通过芯片表面的微凸点与基板或直接与管壳进行互连，是实现芯片高密度组装及电子器件小型化、多功能化的关键技术之一。对于倒装焊芯片，尤其是大规模I/O处理器等功耗较高、发热量大的芯片，具有良好的散热通道是保证倒装焊芯片长时间工作的关键因素之一。
目前倒装焊裸芯片的散热封装形式通常为非气密性封装，通过倒装焊芯片背面有流动性的空气促进其内部热量的散出，但非气密性封装的结构为器件的应用条件带来了限制，可能会减少器件的使用寿命。
对于气密性封装，倒装焊芯片正面为阵列分布的焊球、焊柱等金属凸点，通过凸点与基板或管壳实现电连接及机械连接，并在芯片与基板或管壳间隙利用底部填充胶进行填充，以提高结构的力学性能并防止凸点焊料重熔时短连。然而底部填充胶一般为环氧树脂等导热性较差的有机材料，芯片仅能通过金属凸点进行散热，整体接触面积小，热阻大，因而无法形成散热性能良好的散热通路。
发明内容
本发明的目的在于克服上述现有技术中，倒装焊芯片的气密性封装结构采用凸点散热时，芯片接触面积较小，热阻较大，导致散热效率差的缺点，提供一种倒装焊芯片的双通道气密性封装结构及其工艺。
为了达到上述目的，本发明采用以下技术方案予以实现：
一种双通道气密性封装结构，包括盖板、管壳及预制在管壳上的封焊环，所述封焊环内安装有倒装焊芯片和热沉，盖板安装在热沉的上方，热沉安装在倒装焊芯片上方，倒装焊芯片安装在管壳上方，所述热沉与盖板和倒装焊芯片之间均设有散热层。
优选地，所述散热层为导热胶；所述倒装焊芯片与管壳之间设有底部填充胶。
优选地，所述封焊环内壁上部开设有环形槽，环形槽形成用于放置盖板的台阶面，所述盖板与凹槽之间的配合间隙最大为0.1mm。
进一步优选地，所述热沉上表面的导散热层高于台阶底面0～100μm。
优选地，所述倒装焊芯片和热沉均设有若干个，若干个倒装焊芯片分散安装在管壳上，每个倒装焊芯片上方对应安装一个热沉。
优选地，所述热沉与倒装焊芯片的尺寸相同。
优选地，所述盖板表面与封焊环的顶面之间的垂直高度差最大为0.5mm；热沉表面的散热层与盖板底面完全接触。
优选地，所述盖板的厚度为0.6～2.0mm。
优选地，管壳上还安装有其他元器件，所述其他元器件包括表贴电阻或电容。
优选地，所述热沉为片状结构，且由AlN、SiN、Al-SiC或BeO制备而成；所述封焊环和盖板均选用不含S、P的可伐金属材料制备而成；封焊环和盖板的表面镀有镍或金。
一种双通道气密性封装结构的工艺，包括如下步骤：
S1：首先在管壳上预制封焊环，将盖板暂时固定在封焊环的上部，管壳上方固定安装倒装焊芯片；
S2：根据倒装焊芯片的上表面与盖板底面之间的垂直高度差，依据该垂直高度差制备热沉；
S3：在倒装焊芯片的上表面涂覆散热层，将热沉放置于散热层上，并施压使散热层与热沉充分接触，得到模块；
S4：对S3得到的模块进行烘干，之后在热沉的上表面均匀涂覆散热层，之后将盖板放置在热沉上表面的导热层上，盖板的两端固定在封焊环上，得到待封装模块；
S5：对待封装模块进行真空烘烤，之后利用激光将盖板与封焊环进行熔封，检漏，若有漏气，则利用激光进行补封，直至没有漏气，得到双通道气密性封装结构。
优选地，所述真空烘烤的温度为散热层的固化温度，烘烤时间为24～72h。
与现有技术相比，本发明具有以下有益效果：
本发明公开了一种双通道气密性封装结构，倒装焊芯片安装在管壳上，倒装焊芯片的上方安装有热沉，热沉上方安装有盖板，与现有的仅经过凸点的单散热通道相比，本发明的封装结构增加了芯片与热沉、热沉与盖板的双通道进行散热，整体热阻可降低数倍，且本发明通过盖板、封焊环及管壳构成了密闭腔体，能够解决非气密性封装倒装焊芯片导致器件使用寿命较短的问题。
进一步地，倒装焊芯片可以设置若干个，可同时实现多个倒装焊芯片的双通道散热封装，也可同时对多个倒装焊芯片芯片进行操作并兼容不同的芯片尺寸及厚度，显著缩短批量芯片处理的工作时长，提高工作效率。
进一步地，导热胶的涂覆过程中，在涂覆导热胶之后需要进行平整化处理，能够减少孔隙的产生，使热沉和盖板均与导热胶完全接触，提高散热效率。
进一步地，盖板与封焊环的配合间隙应≤0.1mm，表面高度差应≤0.5mm，从而能够保证激光熔封的效果，提高结构的气密性。
进一步地，热沉结构为片状，选用AlN、Si3N4、Al-SiC、BeO等高导热材料制备而成，进而提高散热效率。
本发明还公开了一种双通道气密性封装结构的工艺，在腔体内的裸芯片背面分别利用导热胶将热沉粘接在倒装焊芯片与盖板之间，并根据倒装焊芯片与盖板之间的间距对热沉表面的导热胶厚度进行调节，可保证导热胶与各芯片表面、热沉及盖板均充分接触，减少空隙，提高散热性能。同时采用激光熔封的方式对厚度较大的盖板进行气密性封装，可有效避免盖板在机械或热应力下发生较大形变，从而降低倒装焊芯片受到的应力，防止倒装焊点发生开裂，气密性可达5×10-9Pa·m3/s。利用本发明的工艺可使得应用倒装焊技术的器件兼具优良散热性能及密封结构，能够显著提升高密度、多功能、高集成度模块的工作性能及使用寿命。本发明通过盖板与封焊环的熔封，并利用真空烘烤，构成了低水汽含量的密闭腔体，能够解决非气密性封装倒装焊芯片导致器件使用寿命较短的问题。
附图说明
图1为单倒装焊芯片双通道散热气密性封装结构示意图；
图2为多倒装焊芯片双通道散热气密性封装结构示意图；
图3为倒装焊芯片上下双散热通道示意图；
其中：1-盖板，2-封焊环，3-热沉，4-倒装焊芯片，5-底部填充胶，6-管壳，7-焊料凸点，8-其他元器件，9-导热胶；10-顶部散热通道，11-底部散热通道。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面结合附图对本发明做进一步详细描述：
实施例1
如图1所示，双通道气密性封装结构，包括盖板1、管壳6及安装在管壳6上的封焊环2，所述封焊环2内安装有倒装焊芯片4和热沉3，盖板1安装在热沉3的上方，热沉3安装在倒装焊芯片4上方，倒装焊芯片4安装在管壳6上方，所述热沉3与盖板1和倒装焊芯片4之间均设有散热层。
具体制备过程如下：
S1：首先在管壳6上安装封焊环2，将盖板1暂时固定在封焊环2的上部，管壳6上方固定安装倒装焊芯片4；
S2：根据倒装焊芯片4的上表面与盖板1底面之间的垂直高度差，依据该垂直高度差制备热沉3；
S3：在倒装焊芯片4的上表面涂覆散热层，将热沉3放置于散热层上，并使散热层与热沉3完全接触，得到模块；
S4：对S3得到的模块进行烘干，之后在热沉3的上表面均匀涂覆散热层，之后将盖板1放置在热沉3上表面的导热层上，盖板1的两端固定在封焊环2上，得到待封装模块；
S5：对待封装模块进行真空烘烤，之后利用激光将盖板1与封焊环2进行熔封，检漏，若有漏气，则利用激光进行补封，直至没有漏气，得到双通道气密性封装结构。所述待封装模块的真空烘烤条件为，真空烘烤的温度根据导热胶的固化温度设定，为减少模块内部水汽，烘烤时间应为24～72h。
实施例2
准备腔体封装结构，管壳6上制备具有台阶状的封焊环2，盖板1和封焊环均采用镀镍可伐材料，盖板1与封焊环2之间的配合间隙≤0.1mm，表面高度差≤0.5mm，管壳6内焊有1只尺寸为20mm×20mm的倒装焊芯片4。依照如下步骤进行封装：
(1)利用光学设备测量倒装焊芯片4的上表面与预放置盖板1的封焊环2上的台阶之间的垂直高度差；
(2)准备AlN陶瓷片，其厚度根据倒装焊芯片4的上表面与封焊环2的台阶之间的垂直高度差的测量值决定，比上述垂直高度差小50μm-200μm；
(3)将AlN陶瓷片利用激光划片工艺切割为与倒装焊芯片尺寸相同的热沉3，尺寸精度不低于±50μm；
(4)利用毛刷或刮板在倒装焊芯片4背面均匀涂抹导热胶9，并进行平整化处理；
(5)将热沉3放置于倒装焊芯片4上表面涂抹好的一层导热胶9上，用覆有保护层的镊子等工具轻压、晃动热沉3，使导热胶9与热沉3完全接触，得到模块；
(6)将模块放入氮气烘箱，进行热沉3下层导热胶的固化，以固定热沉3的位置，防止后期在热沉3的上表面涂抹胶时发生热沉3移位，影响操作；
(7)利用毛刷或刮板在热沉3表面均匀涂抹导热胶9，并进行平整化处理；
(8)利用光学设备再次测量热沉3上导热胶表面与封焊环2台阶之间的高度差并进行调整，使得导热胶表面高于台阶0～100μm，以保证放置盖板1后，导热胶9能够与盖板1充分接触且不会使胶量过多；
(9)将盖板1放入预定位置并轻轻压平，得到待封装的模块，将待封装的模块整体放入激光熔封设备中的真空烘箱内，进行导热胶的固化兼封前真空烘烤过程，温度按照导热胶的固化温度设定为150℃，真空烘烤时间为72h。
(10)利用激光将盖板1与封焊环2进行熔封，形成气密性腔体，若检漏发现有漏气，可利用激光进行补封，直至不再漏气，得到双通道气密性封装结构。
本发明的原理如图3所示，其中倒装焊芯片顶部全部面积均与导热胶接触，通过导热胶—热沉—导热胶—盖板形成了顶部散热通道11，而芯片底部则由金属焊料凸点形成的底部散热通道12进行多点散热，从而实现倒装焊芯片4的上下面散热，且上面散热为双通道散热，从而能够显著提高导热效果。
实施例3
当同时处理两只芯片时，若其中两只芯片的厚度不一致时，如图2所示，准备腔体封装结构，管壳6上制备具有台阶状的镀金铝合金封焊环2，盖板1采用兼具优良的力学性能及导热性能的铝合金，并在表面镀金，盖板1与封焊环2的配合间隙及表面高度差满足要求，腔体内焊有2只尺寸分别为15mm×18mm、10mm×15mm的倒装焊裸芯片。依照如下步骤进行封装：
(1)利用光学设备分别测量2只倒装焊芯片4的上表面与封焊环2的台阶之间的高度差；
(2)准备Al-SiC片状热沉3，其厚度分别根据各个芯片表面与封焊环2上的台阶之间的高度差测量值决定，一般比上述高度差小50μm-200μm；
(3)将Al-SiC散热片利用激光划片工艺切割为与倒装焊芯片4尺寸相同的热沉3，尺寸精度不低于±50μm；
(4)利用毛刷或刮板在倒装焊芯片背面均匀涂抹导热胶9，并进行平整化处理；
(5)将热沉放置于倒装焊芯片4表面涂抹好的一层导热胶9上，用覆有保护层的镊子等工具轻压、晃动热沉，使导热胶与热沉完全接触；
(6)重复步骤(4)、(5)，完成2只倒装焊芯片表面的热沉3粘接后，得到弄快，将模块放入氮气烘箱，进行热沉3下层导热胶9的固化，以固定热沉3的位置，防止在热沉3上表面涂抹导热胶时热沉3移位，影响操作；
(7)利用毛刷或刮板在2个热沉3表面均匀涂抹导热胶，并进行平整化处理；
(8)利用光学设备再次分别测量热沉3上导热胶表面与封焊环2的台阶之间的高度差，并进行调整，使得2只热沉3上的处导热胶表面均高于台阶0～100μm，以保证放置盖板后导热胶能够与盖板充分接触但不会胶量过多；
(9)将盖板1放入预定位置并轻轻压平，得到待封装的模块，将待封装的模块整体放入激光熔封设备中的真空烘箱，进行导热胶的固化兼封前真空烘烤过程，温度按照导热胶的固化温度设定为150℃，真空烘烤时间为72h。
(10)利用激光将盖板1与封焊环2进行熔封，形成气密性腔体，若检漏发现有漏气，也可利用激光进行补封，直至不再漏气，得到双通道气密性封装结构。
实施例4
准备腔体封装结构，管壳6上制备具有台阶状的镀金铝合金封焊环2，盖板1采用兼具优良的力学性能及导热性能的铝合金，并在表面镀金，盖板1与封焊环2的配合间隙及表面高度差满足要求，腔体内焊有3只尺寸分别为15mm×20mm、6mm×8mm、10mm×15mm的倒装焊裸芯片。依照如下步骤进行封装：
(1)利用光学设备分别测量3只倒装焊芯片4的上表面与封焊环2的台阶之间的高度差；
(2)准备Al-SiC片状热沉3，其厚度分别根据各个芯片表面与封焊环2上的台阶之间的高度差测量值决定，一般比上述高度差小50μm-200μm；
(3)将Al-SiC散热片利用激光划片工艺切割为与倒装焊芯片4尺寸相同的热沉3，尺寸精度不低于±50μm；
(4)利用毛刷或刮板在倒装焊芯片背面均匀涂抹导热胶9，并进行平整化处理；
(5)将热沉放置于倒装焊芯片4表面涂抹好的一层导热胶9上，用覆有保护层的镊子等工具轻压、晃动热沉，使导热胶与热沉完全接触；
(6)重复步骤(4)、(5)，完成3只倒装焊芯片表面的热沉3粘接后，得到弄快，将模块放入氮气烘箱，进行热沉3下层导热胶9的固化，以固定热,3的位置，防止在热沉3上表面涂抹导热胶时热沉3移位，影响操作；
(7)利用毛刷或刮板在3个热沉3表面均匀涂抹导热胶，并进行平整化处理；
(8)利用光学设备再次分别测量热沉3上导热胶表面与封焊环2的台阶之间的高度差，并进行调整，使得3只热沉3上的处导热胶表面均高于台阶0～100μm，以保证放置盖板后导热胶能够与盖板充分接触但不会胶量过多；
(9)将盖板1放入预定位置并轻轻压平，得到待封装的模块，将待封装的模块整体放入激光熔封设备中的真空烘箱，进行导热胶的固化兼封前真空烘烤过程，温度按照导热胶的固化温度设定为150℃，真空烘烤时间为72h。
(10)利用激光将盖板1与封焊环2进行熔封，形成气密性腔体，若检漏发现有漏气，也可利用激光进行补封，直至不再漏气，得到双通道气密性封装结构。
上述实施例中，在放置盖板1之前测量导热胶表面与封焊环2的台阶之间的高度差，热沉3表面的导热胶应高于台阶面0～100μm，因为导热胶有流动性，这样才能保证放置盖板1的时候把导热胶压下去，使导热胶能跟盖板1完全接触，从而进行充分散热。
需要说明的是，本发明技术不限于如图2中的两只倒装焊芯片的双通道散热气密性封装，同时也适用于3只以上倒装焊芯片的结构，通过本发明技术过程中对高度差的测量可实现热沉的厚度独立选型及导热胶的厚度实时调控，从而能够保证多个芯片表面导热胶均与盖板充分接触且盖板不会倾斜。本发明选用的盖板1的厚度为0.6～2.0mm，与常规的密封盖板相比，具有较大的厚度，从而能够避免因盖板变形给倒装焊芯片施加应力。实施例中使用的热沉还可以通过Si3N4或BeO等高导热率材料制备而成。除倒装焊芯片4之外，管壳6上也可根据需要安装表贴电阻、电容等其他元器件8。
以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。
Claims (10)
1.一种双通道气密性封装结构，其特征在于，包括盖板(1)、管壳(6)及预制在管壳(6)上的封焊环(2)，所述封焊环(2)内安装有倒装焊芯片(4)和热沉(3)，盖板(1)安装在热沉(3)的上方，热沉(3)安装在倒装焊芯片(4)上方，倒装焊芯片(4)安装在管壳(6)上方，所述热沉(3)与盖板(1)和倒装焊芯片(4)之间均设有散热层。
2.根据权利要求1所述的双通道气密性封装结构，其特征在于，所述散热层为导热胶；所述倒装焊芯片(4)与管壳(6)之间设有底部填充胶(5)。
3.根据权利要求1所述的双通道气密性封装结构，其特征在于，所述封焊环(2)内壁上部开设有环形槽，环形槽形成用于放置盖板(1)的台阶面，所述盖板(1)与凹槽之间的配合间隙最大为0.1mm。
4.根据权利要求1所述的双通道气密性封装结构，其特征在于，所述倒装焊芯片(4)和热沉(3)均设有若干个，若干个倒装焊芯片(4)分散安装在管壳(6)上，每个倒装焊芯片(4)上方对应安装一个热沉(3)。
5.根据权利要求1所述的双通道气密性封装结构，其特征在于，所述热沉(3)与倒装焊芯片(4)的尺寸相同。
6.根据权利要求1所述的双通道气密性封装结构，其特征在于，所述盖板(1)表面与封焊环(2)的顶面之间的垂直高度差最大为0.5mm；热沉(3)表面的散热层与盖板(1)底面完全接触。
7.根据权利要求1所述的双通道气密性封装结构，其特征在于，管壳(6)上还安装有其他元器件(8)，所述其他元器件(8)包括表贴电阻或电容。
8.根据权利要求1所述的双通道气密性封装结构，其特征在于，所述热沉(3)为片状结构，且由AlN、Si3N4、Al-SiC或BeO制备而成；所述封焊环(2)和盖板(1)均选用不含S、P的可伐金属材料制备而成；封焊环(2)和盖板(1)的表面镀有镍或金。
9.一种权利要求1～8任意一项所述的双通道气密性封装结构的工艺，其特征在于，包括如下步骤：
S1：首先在管壳(6)上预制封焊环(2)，将盖板(1)暂时固定在封焊环(2)的上部，管壳(6)上方固定安装倒装焊芯片(4)；
S2：根据倒装焊芯片(4)的上表面与盖板(1)底面之间的垂直高度差，依据该垂直高度差制备热沉(3)；
S3：在倒装焊芯片(4)的上表面涂覆散热层，将热沉(3)放置于散热层上，并施压使散热层与热沉(3)充分接触，得到模块；
S4：对S3得到的模块进行烘干，之后在热沉(3)的上表面均匀涂覆散热层，之后将盖板(1)放置在热沉(3)上表面的导热层上，盖板(1)的两端固定在封焊环(2)上，得到待封装模块；
S5：对待封装模块进行真空烘烤，之后利用激光将盖板(1)与封焊环(2)进行熔封，检漏，若有漏气，则利用激光进行补封，直至没有漏气，得到双通道气密性封装结构。
10.根据权利要求9所述的工艺，其特征在于，所述真空烘烤的温度为散热层的固化温度，烘烤时间为24～72h。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011057413.5A CN112185916A (zh) | 2020-09-29 | 2020-09-29 | 一种倒装焊芯片的双通道气密性封装结构及其工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011057413.5A CN112185916A (zh) | 2020-09-29 | 2020-09-29 | 一种倒装焊芯片的双通道气密性封装结构及其工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112185916A true CN112185916A (zh) | 2021-01-05 |
Family
ID=73947033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011057413.5A Pending CN112185916A (zh) | 2020-09-29 | 2020-09-29 | 一种倒装焊芯片的双通道气密性封装结构及其工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112185916A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113113325A (zh) * | 2021-04-08 | 2021-07-13 | 中国电子科技集团公司第二十四研究所 | 多芯片倒装焊三层封装结构的底填灌封方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1599062A (zh) * | 2004-08-20 | 2005-03-23 | 清华大学 | 一种大功率半导体器件用的大面积散热结构 |
| CN101840896A (zh) * | 2010-04-29 | 2010-09-22 | 南通富士通微电子股份有限公司 | 一种倒装焊高散热球型阵列封装结构 |
| US20150255429A1 (en) * | 2014-03-07 | 2015-09-10 | Invensas Corporation | Thermal Vias Disposed in a Substrate Proximate to a Well Thereof |
| CN105428321A (zh) * | 2015-12-23 | 2016-03-23 | 中国电子科技集团公司第十三研究所 | 一种气密性芯片倒装安装用陶瓷焊盘阵列外壳结构 |
| CN109860131A (zh) * | 2019-03-22 | 2019-06-07 | 西安微电子技术研究所 | 一种具有内散热装置的系统级封装结构 |
| CN110349864A (zh) * | 2019-07-24 | 2019-10-18 | 气派科技股份有限公司 | 一种芯片散热片的封装方法及芯片封装产品 |
| CN110767616A (zh) * | 2019-10-30 | 2020-02-07 | 太极半导体（苏州）有限公司 | 一种分拣倒装芯片的封盖高导热封装结构及其封装工艺 |
| CN111128912A (zh) * | 2019-12-23 | 2020-05-08 | 海光信息技术有限公司 | 封装结构及其制备方法 |
| CN111146151A (zh) * | 2019-12-27 | 2020-05-12 | 中国电子科技集团公司第十三研究所 | 同时实现倒装芯片散热和气密性的封装结构及制备方法 |
| CN210575914U (zh) * | 2019-10-31 | 2020-05-19 | 太极半导体（苏州）有限公司 | 一种分拣倒装芯片的封盖双层散热封装结构 |
-
2020
- 2020-09-29 CN CN202011057413.5A patent/CN112185916A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1599062A (zh) * | 2004-08-20 | 2005-03-23 | 清华大学 | 一种大功率半导体器件用的大面积散热结构 |
| CN101840896A (zh) * | 2010-04-29 | 2010-09-22 | 南通富士通微电子股份有限公司 | 一种倒装焊高散热球型阵列封装结构 |
| US20150255429A1 (en) * | 2014-03-07 | 2015-09-10 | Invensas Corporation | Thermal Vias Disposed in a Substrate Proximate to a Well Thereof |
| CN105428321A (zh) * | 2015-12-23 | 2016-03-23 | 中国电子科技集团公司第十三研究所 | 一种气密性芯片倒装安装用陶瓷焊盘阵列外壳结构 |
| CN109860131A (zh) * | 2019-03-22 | 2019-06-07 | 西安微电子技术研究所 | 一种具有内散热装置的系统级封装结构 |
| CN110349864A (zh) * | 2019-07-24 | 2019-10-18 | 气派科技股份有限公司 | 一种芯片散热片的封装方法及芯片封装产品 |
| CN110767616A (zh) * | 2019-10-30 | 2020-02-07 | 太极半导体（苏州）有限公司 | 一种分拣倒装芯片的封盖高导热封装结构及其封装工艺 |
| CN210575914U (zh) * | 2019-10-31 | 2020-05-19 | 太极半导体（苏州）有限公司 | 一种分拣倒装芯片的封盖双层散热封装结构 |
| CN111128912A (zh) * | 2019-12-23 | 2020-05-08 | 海光信息技术有限公司 | 封装结构及其制备方法 |
| CN111146151A (zh) * | 2019-12-27 | 2020-05-12 | 中国电子科技集团公司第十三研究所 | 同时实现倒装芯片散热和气密性的封装结构及制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113113325A (zh) * | 2021-04-08 | 2021-07-13 | 中国电子科技集团公司第二十四研究所 | 多芯片倒装焊三层封装结构的底填灌封方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10269688B2 (en) | Power overlay structure and method of making same | |
| US5981310A (en) | Multi-chip heat-sink cap assembly | |
| US20100096747A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20100025810A1 (en) | Method and System for Secure Heat Sink Attachment on Semiconductor Devices with Macroscopic Uneven Surface Features | |
| EP2747133A2 (en) | Power module package with cooling fluid reservoir | |
| CA2676495C (en) | Mechanical barrier element for improved thermal reliability of electronic components | |
| TW201830590A (zh) | 功率覆蓋結構及其製造方法 | |
| US7517731B2 (en) | Semiconductor package | |
| US7193318B2 (en) | Multiple power density chip structure | |
| US20200286865A1 (en) | Semiconductor Package and Related Methods | |
| TW202127603A (zh) | 半導體封裝及其製造方法 | |
| WO2021128958A1 (zh) | 数字电路的封装结构及封装方法 | |
| KR20030021895A (ko) | 열 방출판이 부착된 플립칩 패키지 제조 방법 | |
| CN103794587A (zh) | 一种高散热芯片嵌入式重布线封装结构及其制作方法 | |
| CN103887256A (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法 | |
| CN111834310B (zh) | Bga散热结构和bga散热封装方法 | |
| US20070018310A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN112185916A (zh) | 一种倒装焊芯片的双通道气密性封装结构及其工艺 | |
| TWI450349B (zh) | 覆晶球柵式陣列封裝之底膠缺陷之檢測方法 | |
| US9559036B1 (en) | Integrated circuit package with plated heat spreader | |
| US20060273467A1 (en) | Flip chip package and method of conducting heat therefrom | |
| US11791232B2 (en) | Packaging structure and packaging method of digital circuit | |
| US20230163100A1 (en) | Multiple die assembly | |
| CN116266563A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN203787410U (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210105 |