CN112083321B - 基于隐马尔可夫模型的电路测试方法、存储介质及装置 - Google Patents
基于隐马尔可夫模型的电路测试方法、存储介质及装置 Download PDFInfo
- Publication number
- CN112083321B CN112083321B CN202010979020.3A CN202010979020A CN112083321B CN 112083321 B CN112083321 B CN 112083321B CN 202010979020 A CN202010979020 A CN 202010979020A CN 112083321 B CN112083321 B CN 112083321B
- Authority
- CN
- China
- Prior art keywords
- test
- circuit
- vector
- test vector
- vector set
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 319
- 239000013598 vector Substances 0.000 claims abstract description 379
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000010586 diagram Methods 0.000 claims abstract description 8
- 238000013021 overheating Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 12
- 238000004590 computer program Methods 0.000 claims description 6
- 230000007306 turnover Effects 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000010998 test method Methods 0.000 description 3
- 235000010469 Glycine max Nutrition 0.000 description 2
- 244000068988 Glycine max Species 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 235000013336 milk Nutrition 0.000 description 2
- 239000008267 milk Substances 0.000 description 2
- 210000004080 milk Anatomy 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 235000013322 soy milk Nutrition 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明公开了基于隐马尔可夫模型的电路测试方法、存储介质及装置，所述方法包括：自动测试向量生成工具根据导入的电路结构图随机生成针对该电路的测试向量集；根据随机生成的测试向量集，进行电路测试并基于隐马尔可夫模型判断电路是否温度过高；若电路不存在温度过高问题则直接将测试向量集输入到自动测试设备ATE中，进行电路测试；若电路存在温度过高问题，对测试向量集进行重排序减少测试向量之间的翻转得到更新的测试向量集，将更新的测试向量集输入到自动测试设备ATE中，进行电路测试；本发明的优点在于：有效控制测试温度，降低了损坏芯片的风险，提高了测试的可靠性。
Description
技术领域
本发明涉及集成电路测试技术领域，更具体涉及基于隐马尔可夫模型的电路测试方法、存储介质及装置。
背景技术
随着集成电路制造工艺水平的不断进步，电路集成度的迅速提高，单个芯片上集成的晶体管数呈指数增长，与其相应的测试数据量将更为庞大。自动化测试设备(Automatic Test Equipment,ATE)是用于检测集成电路功能的完整性，是集成电路生产制造的最后流程，以确保集成电路生产制造的品质。随着电路结构复杂性的提高，芯片制造厂商在芯片测试上花费的成本也越来越多。为此，降低测试成本成为了一项重要任务。
自动化测试设备ATE的造价昂贵，并且随着芯片更新换代的速度加快，ATE设备也需要随着更新，增加了测试成本。根据摩尔定律，微处理器芯片的电路密度和潜在的计算能力每18个月翻番，如此快的芯片发展速度，很显然ATE设备的更新在处理速度、通道容量、存储容量方面远远满足不了其需求。因此测试方法的研究具有重大的理论意义和实用价值。
目前大部分的集成电路测试过程，对于同种芯片全部都采用同一种测试顺序和相同的测试向量，没有根据芯片结构对测试向量进行优化和排序。自动测试向量生成(Automatic Test Pattern Generation,ATPG)在生成测试向量时以“故障覆盖率”为主要目标，没有考虑测试向量在测试时可能产生的功耗及温度。这就导致在集成电路测试过程中，功耗以及温度会有所增加，被测电路如果出现较大的功耗会导致温度过高，将会损坏芯片，并且进一步降低测试的可靠性。
中国专利申请号201810782838.9，公开了一种智能豆浆机AI芯片电路故障自检测方法，包括A.建立智能豆浆机AI芯片电路模型，通过电路信号的交换操作构造多扫描链，并减少不同扫描链之间的相关性；B.通过循环编码设计线性反馈移位寄存器，并作为伪随机向量生成器生成输入给被测电路多扫描链的测试向量；C.在线性反馈移位寄存器的并行输出与多扫描链的并行输入之间加入异或门组成的组合逻辑，提高测试的故障覆盖率；D.通过内建自测试方法测试被测电路，确定难测故障集，从而完成智能豆浆机AI芯片电路故障的检测。该方法具有较好的可植入性，通过内建自检测方法提高测试的故障覆盖率，用户可一键式进行豆浆机设备的芯片级故障自检测，降低对设备售后服务的依赖和生产商的运维成本。但是其没有考虑测试向量在测试时可能产生的功耗及温度，易导致损坏芯片，降低测试的可靠性。
发明内容
本发明所要解决的技术问题在于现有技术基于隐马尔可夫模型的电路测试方法没有考虑测试向量在测试时可能产生的功耗及温度，易导致损坏芯片，降低测试的可靠性的问题。
本发明通过以下技术手段实现解决上述技术问题的：基于隐马尔可夫模型的电路测试方法，所述方法包括：
步骤一：自动测试向量生成工具根据导入的电路结构图随机生成针对该电路的测试向量集；
步骤二：根据随机生成的测试向量集，进行电路测试并基于隐马尔可夫模型判断电路是否温度过高；
步骤三：若电路不存在温度过高问题则直接将测试向量集输入到自动测试设备ATE中，进行电路测试；若电路存在温度过高问题，对测试向量集进行重排序减少测试向量之间的翻转得到更新的测试向量集，将更新的测试向量集输入到自动测试设备ATE中，进行电路测试。
本发明测试向量集重排序以后，减少测试向量之间的翻转得到更新的测试向量集，更新的测试向量集中测试向量间的翻转少，功耗和热量也少，有效控制温度，降低了损坏芯片的风险，提高了测试的可靠性。
进一步地，所述步骤二包括：获取电路的功耗，根据电路的功耗与温度的线性关系获取电路的测试向量集中每个测试向量的温度，若存在单个测试向量或者多个测试向量的温度超过预设值则该电路存在温度过高的问题，需要进行测试向量集重排序。
更进一步地，所述步骤二还包括：扫描链长度为l，第i个测试向量集为Vi＝Vi,*1,Vi,*2,Vi,*3···Vi,*N，其中Vi,*1先于Vi,*2被移入扫描链，Vi,*N表示第i个测试向量集的第N个测试向量；
通过公式
获取电路的峰值功耗；
测试过程中温度受功耗以及运行时间影响，功耗越高的向量其增加的温度越高，功耗与温度呈线性关系，通过公式
进一步地，所述步骤三包括：
获取一条全是0的初始化向量，将测试向量集中的所有向量与初始化向量进行异或，选取与初始化向量异或最少的一条向量作为第一条向量，将剩余的向量与第一条向量进行异或，选取异或最少的向量作为第二条向量，以此类推，把测试向量集中所有向量都比较完成，得到一个更新的测试向量集。
更进一步地，所述初始化向量的子向量个数与测试向量集中单个向量的子向量个数相同。
再进一步地，所述异或表示对初始化向量中子向量以及测试向量集的某个向量按照顺序进行比较，若测试向量集的某个向量与初始化向量同一位置的向量相同则表示不存在异或，若测试向量集的某个向量与初始化向量同一位置的向量相反则表示存在异或。
更进一步地，所述步骤三还包括：将测试向量集中的所有向量与初始化向量进行异或，当测试向量集中与初始化向量异或最少的向量有多条时，随机选取一条作为第一条向量，将剩余的向量与第一条向量进行异或，当剩余的向量中与第一条向量异或最少的向量有多条时，随机选取一条作为第二条向量。
本发明还提供一种集成电路存储介质，存储有与自动测试向量生成工具结合使用的计算机程序，所述计算机程序可被处理器执行以完成上述的方法。
本发明还提供基于隐马尔可夫模型的电路测试装置，所述装置包括：
测试向量集生成模块，用于自动测试向量生成工具根据导入的电路结构图随机生成针对该电路的测试向量集；
判断模块，用于根据随机生成的测试向量集，进行电路测试并基于隐马尔可夫模型判断电路是否温度过高；
测试模块，用于若电路不存在温度过高问题则直接将测试向量集输入到自动测试设备ATE中，进行电路测试；若电路存在温度过高问题，对测试向量集进行重排序减少测试向量之间的翻转得到更新的测试向量集，将更新的测试向量集输入到自动测试设备ATE中，进行电路测试。
进一步地，所述判断模块还用于：获取电路的功耗，根据电路的功耗与温度的线性关系获取电路的测试向量集中每个测试向量的温度，若存在单个测试向量或者多个测试向量的温度超过预设值则该电路存在温度过高的问题，需要进行测试向量集重排序。
更进一步地，所述判断模块还用于：扫描链长度为l，第i个测试向量集为Vi＝Vi,*1,Vi,*2,Vi,*3···Vi,*N，其中Vi,*1先于Vi,*2被移入扫描链，Vi,*N表示第i个测试向量集的第N个测试向量；
通过公式
获取电路的峰值功耗；
测试过程中温度受功耗以及运行时间影响，功耗越高的向量其增加的温度越高，功耗与温度呈线性关系，通过公式
进一步地，所述测试模块还用于：
获取一条全是0的初始化向量，将测试向量集中的所有向量与初始化向量进行异或，选取与初始化向量异或最少的一条向量作为第一条向量，将剩余的向量与第一条向量进行异或，选取异或最少的向量作为第二条向量，以此类推，把测试向量集中所有向量都比较完成，得到一个更新的测试向量集。
更进一步地，所述初始化向量的子向量个数与测试向量集中单个向量的子向量个数相同。
再进一步地，所述异或表示对初始化向量中子向量以及测试向量集的某个向量按照顺序进行比较，若测试向量集的某个向量与初始化向量同一位置的向量相同则表示不存在异或，若测试向量集的某个向量与初始化向量同一位置的向量相反则表示存在异或。
进一步地，所述测试模块还用于：将测试向量集中的所有向量与初始化向量进行异或，当测试向量集中与初始化向量异或最少的向量有多条时，随机选取一条作为第一条向量，将剩余的向量与第一条向量进行异或，当剩余的向量中与第一条向量异或最少的向量有多条时，随机选取一条作为第二条向量。
本发明的优点在于：本发明测试向量集重排序以后，减少测试向量之间的翻转得到更新的测试向量集，更新的测试向量集中测试向量间的翻转少，功耗和热量也少，有效控制温度，降低了损坏芯片的风险，提高了测试的可靠性。
附图说明
图1为本发明实施例所提供的基于隐马尔可夫模型的电路测试方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
目前电子行业内针对集成电路测试，主要的流程是：
1.根据集成电路的电路图，通过自动测试向量生成工具(Automatic TestPattern Generation,ATPG)生成针对这种电路的测试向量。这一过程要尽可能的提高测试的故障覆盖率，减少不能测得的故障数量。
2.得到测试向量后，将测试向量输入自动化测试设备ATE中，对每一个待测芯片进行测试。如果测得任意一个故障，那么此芯片存在问题，不能使用。如果测试结束，没有故障，则说明此芯片没有故障，可以投入使用。
对于上述两个主要过程，第一步测试向量生成算法不是本发明的研究重点。针对第二步，为了缩短测试时间、功耗，降低测试成本。可以通过压缩第一步中得到的测试向量来实现，即为测试数据压缩。本发明的重点在于：在不对测试向量进行压缩的前提下，对测试向量的顺序进行调整，以此来达到降低测试功耗，控制测试温度，降低测试成本的目的。
根据集成电路的测试流程我们可以知道，每条测试向量输入自动化测试设备ATE中后，这条测试向量都会产生一定的功耗导致测试温度上升，两条向量之间的翻转也会带来热量，持续的温度上升会导致芯片过热，损耗芯片降低测试可靠性。又因为改变向量的测试顺序不会对向量的故障覆盖产生影响，所以我们可以改变测试向量的顺序减少测试向量之间的翻转以达到降低测试温度的目的。
因此，本发明提出基于隐马尔可夫模型的电路测试方法，本发明不关注测试向量生成的算法以及生成的测试向量的故障覆盖率，只针对测试向量的前后排序进行变换，进而达到降低测试功耗，控制温度，降低测试成本的目的。
本发明的主要内容是：根据每个电路随机生成的测试向量，通过测试计算可以得到每条测试向量的温度以及两条向量之间的翻转数。对电路测试向量进行重排序，将两个翻转最少的向量排在一起，以降低电路测试的总温度和平均温度，控制测试向量运行时的温度，具体步骤如下：
步骤S1：自动测试向量生成工具(Automatic Test Pattern Generation,ATPG)根据导入的电路结构图随机生成针对该电路的测试向量集；
步骤S2：根据随机生成的测试向量集，进行电路测试并基于隐马尔可夫模型判断电路是否温度过高；具体过程为：
测试中消耗在待测电路上的动态功耗主要是由晶体管的翻转引起，而晶体管的翻转在测试集中表现为两条测试向量的异或。集成电路测试向量由0，1组成，向量间的异或是指两条向量0，1不同的地方。
首先获取电路的功耗，根据电路的功耗与温度的线性关系获取电路的测试向量集中每个测试向量的温度，若存在单个测试向量或者多个测试向量的温度超过预设值则该电路存在温度过高的问题，需要进行测试向量集重排序。电路的温度的获取过程如下，扫描链长度为l，第i个测试向量集为Vi＝Vi,*1,Vi,*2,Vi,*3···Vi,*N，其中Vi,*1先于Vi,*2被移入扫描链，Vi,*N表示第i个测试向量集的第N个测试向量；
通过公式
获取电路的峰值功耗；
测试过程中温度受功耗以及运行时间影响，功耗越高的向量其增加的温度越高，功耗与温度呈线性关系，通过公式
步骤S3：若电路不存在温度过高问题则直接将测试向量集输入到自动测试设备ATE中，进行电路测试；若电路存在温度过高问题，对测试向量集进行重排序减少测试向量之间的翻转得到更新的测试向量集，将更新的测试向量集输入到自动测试设备ATE中，进行电路测试。具体过程为：
获取一条全是0的初始化向量，将测试向量集中的所有向量与初始化向量进行异或，选取与初始化向量异或最少的一条向量作为第一条向量，将剩余的向量与第一条向量进行异或，选取异或最少的向量作为第二条向量，以此类推，把测试向量集中所有向量都比较完成，得到一个更新的测试向量集。其中，所述初始化向量的子向量个数与测试向量集中单个向量的子向量个数相同。所述异或表示对初始化向量中子向量以及测试向量集的某个向量按照顺序进行比较，若测试向量集的某个向量与初始化向量同一位置的向量相同则表示不存在异或，若测试向量集的某个向量与初始化向量同一位置的向量相反则表示存在异或。
需要注意的是，将测试向量集中的所有向量与初始化向量进行异或，当测试向量集中与初始化向量异或最少的向量有多条时，随机选取一条作为第一条向量，将剩余的向量与第一条向量进行异或，当剩余的向量中与第一条向量异或最少的向量有多条时，随机选取一条作为第二条向量。通过上述向量排序方法能够减少相邻向量之间的翻转，从而减少电路测试过程的功耗和温度，降低芯片损坏的风险。
通过以上技术方案，本发明提供的基于隐马尔可夫模型的电路测试方法，测试向量集重排序以后，减少测试向量之间的翻转得到更新的测试向量集，更新的测试向量集中测试向量间的翻转少，功耗和热量也少，有效控制温度，降低了损坏芯片的风险，提高了测试的可靠性。
实施例2
与本发明实施例1相对应的，本发明实施例2还提供一种集成电路存储介质，存储有与自动测试向量生成工具结合使用的计算机程序，所述计算机程序可被处理器执行以完成实施例1所述的方法。
实施例3
与本发明实施例1相对应的，本发明实施例3还提供基于隐马尔可夫模型的电路测试装置，所述装置包括：
测试向量集生成模块，用于自动测试向量生成工具根据导入的电路结构图随机生成针对该电路的测试向量集；
判断模块，用于根据随机生成的测试向量集，进行电路测试并基于隐马尔可夫模型判断电路是否温度过高；
测试模块，用于若电路不存在温度过高问题则直接将测试向量集输入到自动测试设备ATE中，进行电路测试；若电路存在温度过高问题，对测试向量集进行重排序减少测试向量之间的翻转得到更新的测试向量集，将更新的测试向量集输入到自动测试设备ATE中，进行电路测试。
具体的，所述判断模块还用于：获取电路的功耗，根据电路的功耗与温度的线性关系获取电路的测试向量集中每个测试向量的温度，若存在单个测试向量或者多个测试向量的温度超过预设值则该电路存在温度过高的问题，需要进行测试向量集重排序。
更具体的，所述判断模块还用于：扫描链长度为l，第i个测试向量集为Vi＝Vi,*1,Vi,*2,Vi,*3···Vi,*N，其中Vi,*1先于Vi,*2被移入扫描链，Vi,*N表示第i个测试向量集的第N个测试向量；
通过公式
获取电路的峰值功耗；
测试过程中温度受功耗以及运行时间影响，功耗越高的向量其增加的温度越高，功耗与温度呈线性关系，通过公式
具体的，所述测试模块还用于：
获取一条全是0的初始化向量，将测试向量集中的所有向量与初始化向量进行异或，选取与初始化向量异或最少的一条向量作为第一条向量，将剩余的向量与第一条向量进行异或，选取异或最少的向量作为第二条向量，以此类推，把测试向量集中所有向量都比较完成，得到一个更新的测试向量集。
更具体的，所述初始化向量的子向量个数与测试向量集中单个向量的子向量个数相同。
再具体的，所述异或表示对初始化向量中子向量以及测试向量集的某个向量按照顺序进行比较，若测试向量集的某个向量与初始化向量同一位置的向量相同则表示不存在异或，若测试向量集的某个向量与初始化向量同一位置的向量相反则表示存在异或。
具体的，所述测试模块还用于：将测试向量集中的所有向量与初始化向量进行异或，当测试向量集中与初始化向量异或最少的向量有多条时，随机选取一条作为第一条向量，将剩余的向量与第一条向量进行异或，当剩余的向量中与第一条向量异或最少的向量有多条时，随机选取一条作为第二条向量。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (7)
1.基于隐马尔可夫模型的电路测试方法，其特征在于，所述方法包括：
步骤一：自动测试向量生成工具根据导入的电路结构图随机生成针对该电路的测试向量集；
步骤二：根据随机生成的测试向量集，进行电路测试并基于隐马尔可夫模型判断电路是否温度过高；具体过程为：
获取电路的功耗，根据电路的功耗与温度的线性关系获取电路的测试向量集中每个测试向量的温度，若存在单个测试向量或者多个测试向量的温度超过预设值则该电路存在温度过高的问题，需要进行测试向量集重排序；
扫描链长度为l，第i个测试向量集为Vi＝Vi,*1,Vi,*2,Vi,*3···Vi,*N，其中Vi,*1先于Vi,*2被移入扫描链，Vi,*N表示第i个测试向量集的第N个测试向量；
通过公式
获取电路的峰值功耗；
测试过程中温度受功耗以及运行时间影响，功耗越高的向量其增加的温度越高，功耗与温度呈线性关系，通过公式
步骤三：若电路不存在温度过高问题则直接将测试向量集输入到自动测试设备ATE中，进行电路测试；若电路存在温度过高问题，对测试向量集进行重排序减少测试向量之间的翻转得到更新的测试向量集，将更新的测试向量集输入到自动测试设备ATE中，进行电路测试。
2.根据权利要求1所述的基于隐马尔可夫模型的电路测试方法，其特征在于，所述步骤三包括：
获取一条全是0的初始化向量，将测试向量集中的所有向量与初始化向量进行异或，选取与初始化向量异或最少的一条向量作为第一条向量，将剩余的向量与第一条向量进行异或，选取异或最少的向量作为第二条向量，以此类推，把测试向量集中所有向量都比较完成，得到一个更新的测试向量集。
3.根据权利要求2所述的基于隐马尔可夫模型的电路测试方法，其特征在于，所述初始化向量的子向量个数与测试向量集中单个向量的子向量个数相同。
4.根据权利要求3所述的基于隐马尔可夫模型的电路测试方法，其特征在于，所述异或表示对初始化向量中子向量以及测试向量集的某个向量按照顺序进行比较，若测试向量集的某个向量与初始化向量同一位置的向量相同则表示不存在异或，若测试向量集的某个向量与初始化向量同一位置的向量相反则表示存在异或。
5.根据权利要求2所述的基于隐马尔可夫模型的电路测试方法，其特征在于，所述步骤三还包括：将测试向量集中的所有向量与初始化向量进行异或，当测试向量集中与初始化向量异或最少的向量有多条时，随机选取一条作为第一条向量，将剩余的向量与第一条向量进行异或，当剩余的向量中与第一条向量异或最少的向量有多条时，随机选取一条作为第二条向量。
6.一种集成电路存储介质，其特征在于，存储有与自动测试向量生成工具结合使用的计算机程序，所述计算机程序可被处理器执行以完成权利要求1-5任一项所述的方法。
7.一种采用如权利要求1-5任一项所述的基于隐马尔可夫模型的电路测试方法的基于隐马尔可夫模型的电路测试装置，其特征在于，所述装置包括：
测试向量集生成模块，用于自动测试向量生成工具根据导入的电路结构图随机生成针对该电路的测试向量集；
判断模块，用于根据随机生成的测试向量集，进行电路测试并基于隐马尔可夫模型判断电路是否温度过高；具体用于：
获取电路的功耗，根据电路的功耗与温度的线性关系获取电路的测试向量集中每个测试向量的温度，若存在单个测试向量或者多个测试向量的温度超过预设值则该电路存在温度过高的问题，需要进行测试向量集重排序；
扫描链长度为l，第i个测试向量集为Vi＝Vi,*1,Vi,*2,Vi,*3···Vi,*N，其中Vi,*1先于Vi,*2被移入扫描链，Vi,*N表示第i个测试向量集的第N个测试向量；
通过公式
获取电路的峰值功耗；
测试过程中温度受功耗以及运行时间影响，功耗越高的向量其增加的温度越高，功耗与温度呈线性关系，通过公式
测试模块，用于若电路不存在温度过高问题则直接将测试向量集输入到自动测试设备ATE中，进行电路测试；若电路存在温度过高问题，对测试向量集进行重排序减少测试向量之间的翻转得到更新的测试向量集，将更新的测试向量集输入到自动测试设备ATE中，进行电路测试。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010979020.3A CN112083321B (zh) | 2020-09-17 | 2020-09-17 | 基于隐马尔可夫模型的电路测试方法、存储介质及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010979020.3A CN112083321B (zh) | 2020-09-17 | 2020-09-17 | 基于隐马尔可夫模型的电路测试方法、存储介质及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112083321A CN112083321A (zh) | 2020-12-15 |
| CN112083321B true CN112083321B (zh) | 2023-06-30 |
Family
ID=73736823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010979020.3A Active CN112083321B (zh) | 2020-09-17 | 2020-09-17 | 基于隐马尔可夫模型的电路测试方法、存储介质及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112083321B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118376906B (zh) * | 2024-06-20 | 2024-09-06 | 中国人民解放军国防科技大学 | 基于ip复用测试向量压缩的测试方法、系统和设备 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1568477A (zh) * | 2001-08-17 | 2005-01-19 | 图马兹科技有限公司 | 混合数字/模拟处理电路 |
| CN101158706A (zh) * | 2007-11-16 | 2008-04-09 | 哈尔滨工业大学 | 一种大规模集成电路测试数据与测试功耗协同优化的方法 |
| CN104081320A (zh) * | 2012-01-27 | 2014-10-01 | 触摸式有限公司 | 用户数据输入预测 |
| CN104093830A (zh) * | 2011-04-15 | 2014-10-08 | 吉恩勒克斯公司 | 减毒的痘苗病毒的克隆毒株及其使用方法 |
| CN104467869A (zh) * | 2014-11-17 | 2015-03-25 | 安庆师范学院 | 一种二分对称折叠技术的测试数据压缩方法 |
| CN107728045A (zh) * | 2017-07-19 | 2018-02-23 | 成都华微电子科技有限公司 | 基于Ultra‑Flex的FPGA测试方法 |
| CN108535635A (zh) * | 2018-04-17 | 2018-09-14 | 重庆大学 | 一种基于eemd和hmm的模拟电路间歇故障诊断方法 |
| CN110879348A (zh) * | 2019-11-29 | 2020-03-13 | 安庆师范大学 | 基于可测试面积估算测试性能的测试集重排序方法及装置 |
| CN111159093A (zh) * | 2019-11-25 | 2020-05-15 | 华东计算技术研究所（中国电子科技集团公司第三十二研究所） | 异构智能计算系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697982B2 (en) * | 2001-05-04 | 2004-02-24 | Texas Instruments Incorporated | Generating netlist test vectors by stripping references to a pseudo input |
-
2020
- 2020-09-17 CN CN202010979020.3A patent/CN112083321B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1568477A (zh) * | 2001-08-17 | 2005-01-19 | 图马兹科技有限公司 | 混合数字/模拟处理电路 |
| CN101158706A (zh) * | 2007-11-16 | 2008-04-09 | 哈尔滨工业大学 | 一种大规模集成电路测试数据与测试功耗协同优化的方法 |
| CN104093830A (zh) * | 2011-04-15 | 2014-10-08 | 吉恩勒克斯公司 | 减毒的痘苗病毒的克隆毒株及其使用方法 |
| CN104081320A (zh) * | 2012-01-27 | 2014-10-01 | 触摸式有限公司 | 用户数据输入预测 |
| CN104467869A (zh) * | 2014-11-17 | 2015-03-25 | 安庆师范学院 | 一种二分对称折叠技术的测试数据压缩方法 |
| CN107728045A (zh) * | 2017-07-19 | 2018-02-23 | 成都华微电子科技有限公司 | 基于Ultra‑Flex的FPGA测试方法 |
| CN108535635A (zh) * | 2018-04-17 | 2018-09-14 | 重庆大学 | 一种基于eemd和hmm的模拟电路间歇故障诊断方法 |
| CN111159093A (zh) * | 2019-11-25 | 2020-05-15 | 华东计算技术研究所（中国电子科技集团公司第三十二研究所） | 异构智能计算系统 |
| CN110879348A (zh) * | 2019-11-29 | 2020-03-13 | 安庆师范大学 | 基于可测试面积估算测试性能的测试集重排序方法及装置 |
Non-Patent Citations (2)
| Title |
|---|
| 利用隐马尔可夫模型控制集成电路测试温度的方法研究;华铭;《中国优秀硕士论文》;20211126(第12期);1-56 * |
| 灰色马尔可夫预测模型和加权加增长率移动平均法预测精度的比较;刘璞等;《统计与决策》;20181130(第22期);11-15 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112083321A (zh) | 2020-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100410872B1 (ko) | 선형 피드백 시프트 레지스터를 이용한 빌트-인 셀프테스트 회로 및 그 방법 | |
| US8195995B2 (en) | Integrated circuit and method of protecting a circuit part of an integrated circuit | |
| Chen et al. | Cost-efficient built-in redundancy analysis with optimal repair rate for RAMs | |
| CN114839518A (zh) | 一种有效关键面积参数向量集重排序方法及系统 | |
| CN112083321B (zh) | 基于隐马尔可夫模型的电路测试方法、存储介质及装置 | |
| US20050172188A1 (en) | Diagnostic method for detection of multiple defects in a Level Sensitive Scan Design (LSSD) | |
| JP2018194356A (ja) | デバイスの検査方法 | |
| US20120112763A1 (en) | Method for Detecting Small Delay Defects | |
| US20100169727A1 (en) | Eda tool, semiconductor device, and scan chain configuration method | |
| Ma et al. | Fast cell library characterization for design technology co-optimization based on graph neural networks | |
| CN110879348B (zh) | 基于可测试面积估算测试性能的测试集重排序方法及装置 | |
| Anita et al. | Genetic algorithm based test pattern generation for multiple stuck-at faults and test power reduction in VLSI circuits | |
| Polian | Test and reliability challenges for approximate circuitry | |
| WO2023169195A1 (zh) | 用于生成测试向量的方法、电子设备和存储介质 | |
| Wu et al. | A Repair-for-Diagnosis Methodology for Logic Circuits | |
| Anirudhra et al. | Test Pattern Reduction Using Various ML Algorithms | |
| Reddy et al. | Reduction of Toggling Activity Using Novel LFSR Driven Logic for ULSI Circuits | |
| Gopikrishna et al. | Test Coverage Analysis of DFT with EDT and without EDT Architecture | |
| Zhan et al. | Reordering method of test set based on vector eigenvalues using critical area estimation | |
| Shrivastava | BUILT-IN SELF-TEST ARCHITECTURE USING LOGIC MODULE | |
| US9933481B2 (en) | Testing a feedback shift-register | |
| JP5169356B2 (ja) | 集積回路デバイスの結線状態を判定するためのプログラムおよび方法、および集積回路デバイス | |
| US11195593B2 (en) | Hamming-distance analyzer and method for analyzing hamming-distance | |
| Peng | Research on Low Power BIST Based on LFSR Reseeding | |
| Anitha et al. | for Image Processing Application |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Zhan Wenfa Inventor after: Zeng Xiaoyang Inventor after: Zheng Jiangyun Inventor after: Hua Ming Inventor after: Jiang Jiansheng Inventor after: Cai Xueyuan Inventor after: Feng Xuejun Inventor after: Peng Denghui Inventor before: Zhan Wenfa Inventor before: Hua Ming Inventor before: Jiang Jiansheng Inventor before: Cai Xueyuan Inventor before: Feng Xuejun Inventor before: Peng Denghui |