[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN112040632B - 电磁屏蔽结构的制作方法 - Google Patents

电磁屏蔽结构的制作方法 Download PDF

Info

Publication number
CN112040632B
CN112040632B CN202010804150.3A CN202010804150A CN112040632B CN 112040632 B CN112040632 B CN 112040632B CN 202010804150 A CN202010804150 A CN 202010804150A CN 112040632 B CN112040632 B CN 112040632B
Authority
CN
China
Prior art keywords
substrate
independent
layer
circuit units
electromagnetic shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010804150.3A
Other languages
English (en)
Other versions
CN112040632A (zh
Inventor
李骞
陈建超
詹新明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Goertek Microelectronic Research Institute Co ltd
Original Assignee
Qingdao Goertek Microelectronic Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Goertek Microelectronic Research Institute Co ltd filed Critical Qingdao Goertek Microelectronic Research Institute Co ltd
Priority to CN202010804150.3A priority Critical patent/CN112040632B/zh
Publication of CN112040632A publication Critical patent/CN112040632A/zh
Priority to PCT/CN2021/111404 priority patent/WO2022033409A1/zh
Application granted granted Critical
Publication of CN112040632B publication Critical patent/CN112040632B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • H05K1/0227Split or nearly split shielding or ground planes

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明公开一种电磁屏蔽结构的制作方法,包括如下步骤:提供一电路基板,其中,所述电路基板上具有多个电路单元;对所述电路基板进行塑封处理,以在所述电路基板上形成非导电塑胶层,所述非导电塑胶层将多个所述电路单元一一隔开;在不同所述电路单元之间开设凹槽,并将所述电路基板切割,以使所述电路基板分离形成多个独立基板,各所述独立基板包括不同所述电路单元;对各所述独立基板进行化学镀处理,以在所述凹槽槽壁以及所述独立基板表面形成导电镀层,以对不同所述电路单元之间进行屏蔽,形成所述电磁屏蔽结构。本发明省略了制作设备并简化了制作工序,制作成本低,生产效率高,且导电镀层厚度无差异,保证电磁屏蔽结构良好的屏蔽效果。

Description

电磁屏蔽结构的制作方法
技术领域
本发明涉及封装技术领域,特别涉及一种电磁屏蔽结构的制作方法。
背景技术
目前,为了使电路基板上的不同电路单元实现电磁屏蔽,通常采用分腔屏蔽(CPS)方式或共型屏蔽(CFS)的方式,其中,分腔屏蔽需经过封装来料、激光开槽、清洗沟槽、填充银浆以及高温固化等工序,其过程需要银浆、点胶设备以及高温固化等设备,共型屏蔽通常采用Sputter工艺。但是,分腔屏蔽和共型屏蔽的制程总费用昂贵,通常占封装制费的35%以上。并且,Sputter工艺形成的电路基板侧面的屏蔽层厚度小于正面的屏蔽层厚度,屏蔽层厚度不均,将导致屏蔽效果下降。
发明内容
本发明的主要目的是提出一种电磁屏蔽结构的制作方法,旨在解决现有的分腔屏蔽和共型屏蔽的方式存在的费用昂贵的技术问题。
为实现上述目的,本发明提出一种电磁屏蔽结构的制作方法,所述电磁屏蔽结构的制作方法包括如下步骤:
提供一电路基板,其中,所述电路基板上具有多个电路单元;
对所述电路基板进行塑封处理,以在所述电路基板上形成非导电塑胶层,所述非导电塑胶层将多个所述电路单元一一隔开;
在不同所述电路单元之间开设凹槽,并将所述电路基板切割,以使所述电路基板分离形成多个独立基板,各所述独立基板包括不同所述电路单元;
对各所述独立基板进行化学镀处理,以在所述凹槽槽壁以及所述独立基板表面形成导电镀层,以对不同所述电路单元之间进行屏蔽,形成所述电磁屏蔽结构。
优选地,所述在不同所述电路单元之间开设凹槽,并将所述电路基板切割,以使所述电路基板分离形成多个独立基板,各所述独立基板包括不同所述电路单元的步骤之前,还包括:
对所述非导电塑胶层进行激光照射,以在所述非导电塑胶层的表面形成活化层。
优选地,所述在不同所述电路单元之间开设凹槽,并将所述电路基板切割,以使所述电路基板分离形成多个独立基板,各所述独立基板包括不同所述电路单元的步骤包括:
对所述非导电塑胶层进行激光镭射,以在不同所述电路单元之间形成所述凹槽,并在所述凹槽槽壁形成所述活化层;
对所述电路基板进行激光切割,以使所述电路基板分离形成多个所述独立基板,并在各所述独立基板的切割面形成所述活化层。
优选地,所述对所述非导电塑胶层进行激光镭射,以在不同所述电路单元之间形成所述凹槽,并在所述凹槽槽壁形成所述活化层的步骤之后,还包括:
对所述凹槽进行干冰清洗。
优选地,所述对所述电路基板进行激光切割,以使所述电路基板分离形成多个所述独立基板,并在各所述独立基板的切割面形成所述活化层的步骤之前,还包括:
对所述非导电塑胶层进行激光打标,以在所述非导电塑胶层上形成产品标记。
优选地,所述对各所述独立基板进行化学镀处理,以在所述凹槽槽壁以及所述独立基板表面形成导电镀层,以对不同所述电路单元之间进行屏蔽,形成所述电磁屏蔽结构的步骤包括:
对各所述独立基板进行化学镀处理,以在所述活化层上形成所述导电镀层,以对不同所述电路单元之间进行屏蔽,形成所述电磁屏蔽结构。
优选地,在对各所述独立基板进行化学镀处理,以在所述凹槽槽壁以及所述独立基板表面形成导电镀层,以对不同所述电路单元之间进行屏蔽,形成所述电磁屏蔽结构的步骤之前,还包括:
将各所述独立基板的正面贴设在一贴膜上,再将各所述独立基板的背面贴设在另一贴膜上,以将分离设置的各所述独立基板整合在所述贴膜上;
取下贴设于各所述独立基板正面的所述贴膜,以使各所述独立基板的正面以及侧面暴露在外。
优选地,在对各所述独立基板进行化学镀处理,以在所述凹槽槽壁以及所述独立基板表面形成导电镀层,以对不同所述电路单元之间进行屏蔽,形成所述电磁屏蔽结构的步骤之后,还包括:
对各所述独立基板进行电镀处理,以在所述导电镀层外形成屏蔽镀层,以使所述导电镀层和所述屏蔽镀层共同对不同所述电路单元进行屏蔽。
优选地,所述导电镀层为金属镀层或复合镀层,所述导电镀层的厚度为0.1~50um。
优选地,所述非导电塑胶层采用有机金属复合物的改性塑料塑封形成。
本发明电磁屏蔽结构的制作方法中,无需填充银浆,也不需要点胶设备和高温固化设备,省略了制作设备并简化了制作工序,降低了制作成本,提高了生产效率。并且,本实施例可同时对多个独立基板进行化学镀处理,形成多个电路屏蔽结构,即同时制成多颗产品,制程稳定性好,产能较银浆填充工艺高,进而进一步降低了制作成本。另外,本实施例的电磁屏蔽结构的制作方法中,无需使用Sputter设备以及Sputter工序中使用的昂贵靶材,避免了巨大的电力以及靶材消耗,能耗低,仅需相对低价的化学镀溶液即可实现导电镀层的形成,不仅大大降低了制作成本,而且不受靶材材料的限制,导电镀层的材料种类更加广泛,并且,导电镀层厚度无差异,保证电磁屏蔽结构良好的屏蔽效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本发明电磁屏蔽结构的制作方法第一实施例的流程示意图;
图2为本发明电磁屏蔽结构的制作方法第二实施例的流程示意图;
图3为本发明电磁屏蔽结构的制作方法第三实施例的流程示意图;
图4为本发明电磁屏蔽结构的制作方法第四实施例的流程示意图;
图5为本发明电磁屏蔽结构的制作方法第五实施例的流程示意图;
图6为本发明一实施例电路基板塑封处理后的侧视示意图;
图7为本发明一实施例电路基板激光照射后的侧视示意图;
图8为本发明一实施例电路基板激光镭射开槽后的侧视示意图;
图9为本发明一实施例电路基板激光切割后的侧视示意图;
图10为本发明一实施例电路基板贴膜后的侧视示意图。
附图标号说明:
标号 名称 标号 名称
100 电路基板 40 活化层
10 电路单元 50 独立基板
20 非导电塑料层 60 贴膜
30 凹槽
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明,若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,若本发明实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
本发明提出一种电磁屏蔽结构的制作方法。
参照图1,为本发明电磁屏蔽结构的制作方法第一实施例的流程示意图,该方法包括以下步骤:
步骤S100,提供一电路基板,其中,所述电路基板上具有多个电路单元;
参照图6,可以理解地,电路基板100上具有多个电路单元10,电路单元10之间可以不同或相同。不同电路单元10之间会存在电磁干扰现象,为了防止电磁干扰,需要在不同电路单元10之间实现电路屏蔽。
步骤S200,对所述电路基板进行塑封处理,以在所述电路基板上形成非导电塑胶层,所述非导电塑胶层将多个所述电路单元一一隔开;
本实施例的塑封材料不选用包覆模制材料、橡胶、塑料或者单纯的环氧树脂材料等常规塑封材料,而是采用特殊塑封材料,比如有机金属复合物的改性塑料。需要说明的是,有机金属复合物的改性塑料具有绝缘性、导热性以及可注塑性等。非导电塑胶层20将多个电路单元10一一隔开,实现电路单元10的封装。
步骤S300,在不同所述电路单元之间开设凹槽,并将所述电路基板切割,以使所述电路基板分离形成多个独立基板,各所述独立基板包括不同所述电路单元;
参照图8和图9,电路基板100上的多个电路单元10中,在不同电路单元10之间进行开槽处理,使得不同电路单元10之间形成凹槽30,以便后续进行化学镀处理,实现不同电路单元10之间的电磁屏蔽。不同电路单元10之间开设凹槽30后,将电路基板100进行切割处理,切割后的电路基板100分离呈多个独立基板50,每个独立基板50上包括不同所述电路单元10。需要说明的是,相较于分腔屏蔽方式而言,本实施例的凹槽30开设为如图8所示的普通的锥形凹槽30,即从上至下逐渐收窄的锥形凹槽30即可,无需为了填充银浆而使凹槽30的形状成型为阶梯形等复杂形状,简单方便。
步骤S400,对各所述独立基板进行化学镀处理,以在所述凹槽槽壁以及所述独立基板表面形成导电镀层,以对不同所述电路单元之间进行屏蔽,形成所述电磁屏蔽结构。
将每个独立基板50放置进化学镀溶液里,从而对每个独立基板50进行化学镀处理。可以理解地,在进行化学镀处理的过程中,凹槽30槽壁以及独立基板50表面均浸泡化学镀溶液,从而在凹槽30槽壁以及独立基板50表面均形成导电镀层(图未示)。可以理解地,独立基板50的表面为独立基板50上除与非导电塑胶层20连接处外的所有表面,包括独立基板50的正面以及侧面。凹槽30槽壁以及独立基板50表面形成导电镀层,可实现不同电路单元10之间的电磁屏蔽作用,形成电磁屏蔽结构。并且,由于采用化学镀,独立基板50的表面上形成的导电镀层的厚度均匀,位于正面的导电镀层以及位于侧面的导电镀层的厚度一致,导电镀层无厚度差异,保证电磁屏蔽结构良好的屏蔽效果。本实施例的非导电塑胶层20采用有机金属复合物的改性塑料塑封形成,可为导电镀层提供结构支撑,并具有良好的导热性,可吸收电路单元10产生的热量,保证电路单元10的正常运行。
本实施例电磁屏蔽结构的制作方法中,无需填充银浆,也不需要点胶设备和高温固化设备,省略了制作设备并简化了制作工序,降低了制作成本,提高了生产效率。并且,本实施例可同时对多个独立基板50进行化学镀处理,形成多个电路屏蔽结构,即同时制成多颗产品,制程稳定性好,产能较银浆填充工艺高,进而进一步降低了制作成本。另外,本实施例的电磁屏蔽结构的制作方法中,无需使用Sputter设备以及Sputter工序中使用的昂贵靶材,避免了巨大的电力以及靶材消耗,能耗低,仅需相对低价的化学镀溶液即可实现导电镀层的形成,不仅大大降低了制作成本,而且不受靶材材料的限制,导电镀层的材料种类更加广泛,并且,导电镀层厚度无差异,保证电磁屏蔽结构良好的屏蔽效果。
进一步的,参照图2,为本发明电磁屏蔽结构的制作方法第二实施例的流程示意图,基于上述第一实施例,在所述步骤S300之前,还包括:
步骤S201,对所述非导电塑胶层进行激光照射,以在所述非导电塑胶层的表面形成活化层。
参照图7,对非导电塑胶层20进行激光照射,经过激光照射后的有机金属复合物会释放出金属离子,形成金属核和粗糙的表面,以在非导电塑胶层20的表面成型出活化层40,可以理解地,活化层40分布于非导电塑胶层20上除与电路基板100连接处外的表面。本实施例中,激光照射的波长优选为300~1200um。
进一步地,步骤S300包括:
步骤S301,对所述非导电塑胶层进行激光镭射,以在不同所述电路单元之间形成所述凹槽,并在所述凹槽槽壁形成所述活化层;
参照图8,对非导电塑胶层20进行激光镭射,以在不同电路单元10之间镭射出凹槽30。在激光镭射出凹槽30的同时,由于激光照射的作用,有机金属复合物会释放出金属离子,在凹槽30槽壁形成金属核和粗糙的表面,以在凹槽30槽壁成型出活化层40,进而在凹槽30槽壁以及非导电塑胶层20的表面形成一体化的活化层40。
步骤S304,对所述电路基板进行激光切割,以使所述电路基板分离形成多个所述独立基板,并在各所述独立基板的切割面形成所述活化层。
参照图9,对电路基板100进行激光切割,将电路基板100切割成多个分离的独立基板50。在激光切割的同时,由于激光照射的作用,切割面的有机金属复合物会释放出金属离子,在切割面形成金属核和粗糙的表面,以在独立基板50的切割面成型出活化层40,进而在各独立基板50中,凹槽30槽壁以及除非导电塑胶层20与电路基板100连接处外的表面形成一体化的活化层40。即,在进行激光照射、激光镭射成槽以及激光切割的工序后,各独立基板50的表面形成一体化的活化层40,方便后续在一体化的活化层40上同时进行化学镀处理,实现导电镀层的一次成型。
更进一步地,在步骤S301之后,还包括:
步骤S302,对所述凹槽进行干冰清洗。
本实施例中,采用干冰清洗方式对凹槽30进行清理,不会对凹槽30表面造成任何伤害,也不会影响凹槽30表面的光洁度,进而在去除凹槽30表面杂质的同时保证凹槽30不受影响,方便后续对凹槽30进行化学镀处理。
需要说明的是,在步骤S304之前,还包括:
步骤S303,对所述非导电塑胶层进行激光打标,以在所述非导电塑胶层上形成产品标记。
产品标记可为产品型号、产品生产日期等可追溯的产品信息,使得产品自带标识,方便后续生产及售后等过程。
进一步的,参照图3,为本发明电磁屏蔽结构的制作方法第三实施例的流程示意图,基于上述第二实施例,在所述步骤S400包括:
步骤S401,对各所述独立基板进行化学镀处理,以在所述活化层上形成所述导电镀层,以对不同所述电路单元之间进行屏蔽,形成所述电磁屏蔽结构。
在进行激光照射、激光镭射成槽以及激光切割的工序后,各独立基板50的表面会被活化,形成一体化的活化层40,活化层40使得独立基板50形成粗糙的表面,达到化学镀的条件。采用化学镀溶液对各独立基板50进行化学镀处理,进而在活化层40上形成导电镀层,导电镀层分布在独立基板50的表面,可对不同电路单元10之前进行屏蔽,即导电镀层起到电磁屏蔽作用。
进一步的,参照图4,为本发明电磁屏蔽结构的制作方法第四实施例的流程示意图,基于上述第一实施例,在所述步骤S400之前,还包括:
步骤S305,将各所述独立基板的正面贴设在一贴膜上,再将各所述独立基板的背面贴设在另一贴膜上,以将分离设置的各所述独立基板整合在所述贴膜上;
参照图10,激光切割后,电路基板100被分割为多个独立基板50,且多个独立基板50通常需固定在治具上,比如,多个独立基板50被吸附在真空底座上,为了避免化学镀的过程会对治具造成影响以及为了实现对多个独立基板50同时进行化学镀的过程,本实施例中,在化学镀之前,先将各独立基板50的正面贴设在一贴膜60上,再将各独立基板50的背面贴设在另一贴膜60上,即,将多个独立基板50的正面贴在一个贴膜60上,并且,多个独立基板50的背面贴设有另一个贴膜60,以将分离设置的各独立基板50整合在贴膜60上,形成整体。
步骤S306,取下贴设于各所述独立基板正面的所述贴膜,以使各所述独立基板的正面以及侧面暴露在外。
撕掉贴设于各独立基板50正面的贴膜60,各独立基板50的底面的贴膜60被保留,各独立基板50保持整体状态,而各独立基板50的底面被贴膜60保护起来,以防后续化学镀过程对独立基板50的底面引脚产生影响,同时避免对治具造成影响,保证治具的可重新使用性。撕掉贴设于各独立基板50正面的贴膜60后,各独立基板50的正面以及侧面则暴露在外,以便后续对各独立基板50的正面以及侧面进行化学镀处理,从而在独立基板50的正面以及侧面形成导电镀层,可以理解地,独立基板50的正面包括凹槽30的槽壁面。
本实施例的贴膜60可采用现有技术中的UV膜,将经过切割后呈分离设置的各独立基板50通过贴膜60整合在一起,即对多个独立基板50同时进行化学镀处理,实现导电镀层的一次成型,又可以保护治具以及独立基板50的底面引脚不受影响。
进一步的,参照图5,为本发明电磁屏蔽结构的制作方法第五实施例的流程示意图,基于上述第一实施例,在所述步骤S400之后,还包括:
步骤S500,对各所述独立基板进行电镀处理,以在所述导电镀层外形成屏蔽镀层,以使所述导电镀层和所述屏蔽镀层共同对不同所述电路单元进行屏蔽。
对各独立基板50进行化学镀处理后,为了提高电磁屏蔽结构的电磁屏蔽作用,还可对各独立基板50进行电镀处理。在一实施例中,导电镀层为复合镀层,具体地,在对各独立基板50进行化学镀处理后,还可对独立基板50进行先镀铜再镀镍的电镀处理,在导电镀层上形成复合镀层。在另一实施例中,在对各独立基板50进行化学镀处理后,还可对独立基板50进行镀金、镀铜或镀不锈钢等的电镀处理,在导电镀层上形成金属镀层。如此,通过化学镀和电镀结合的方式,在独立基板50正面以及侧面先后形成导电镀层以及复合镀层或金属镀层,提高电磁屏蔽结构的电磁屏蔽作用。在优选的实施例中,所述导电镀层的厚度为0.1~50um。
以上仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是在本发明的发明构思下,利用本发明说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (8)

1.一种电磁屏蔽结构的制作方法,其特征在于,所述电磁屏蔽结构的制作方法包括如下步骤:
提供一电路基板,其中,所述电路基板上具有多个电路单元;
对所述电路基板进行塑封处理,以在所述电路基板上形成非导电塑胶层,所述非导电塑胶层将多个所述电路单元一一隔开;
在不同所述电路单元之间开设凹槽,并将所述电路基板切割,以使所述电路基板分离形成多个独立基板,各所述独立基板包括不同所述电路单元;
对各所述独立基板进行化学镀处理,以在所述凹槽槽壁以及所述独立基板表面形成导电镀层,以对不同所述电路单元之间进行屏蔽,形成所述电磁屏蔽结构;
所述在不同所述电路单元之间开设凹槽,并将所述电路基板切割,以使所述电路基板分离形成多个独立基板,各所述独立基板包括不同所述电路单元的步骤之前,还包括:
对所述非导电塑胶层进行激光照射,以在所述非导电塑胶层的表面形成活化层;
所述在不同所述电路单元之间开设凹槽,并将所述电路基板切割,以使所述电路基板分离形成多个独立基板,各所述独立基板包括不同所述电路单元的步骤包括:
对所述非导电塑胶层进行激光镭射,以在不同所述电路单元之间形成所述凹槽,并在所述凹槽槽壁形成所述活化层;
对所述电路基板进行激光切割,以使所述电路基板分离形成多个所述独立基板,并在各所述独立基板的切割面形成所述活化层。
2.如权利要求1所述的电磁屏蔽结构的制作方法,其特征在于,所述对所述非导电塑胶层进行激光镭射,以在不同所述电路单元之间形成所述凹槽,并在所述凹槽槽壁形成所述活化层的步骤之后,还包括:
对所述凹槽进行干冰清洗。
3.如权利要求1所述的电磁屏蔽结构的制作方法,其特征在于,所述对所述电路基板进行激光切割,以使所述电路基板分离形成多个所述独立基板,并在各所述独立基板的切割面形成所述活化层的步骤之前,还包括:
对所述非导电塑胶层进行激光打标,以在所述非导电塑胶层上形成产品标记。
4.如权利要求1所述的电磁屏蔽结构的制作方法,其特征在于,所述对各所述独立基板进行化学镀处理,以在所述凹槽槽壁以及所述独立基板表面形成导电镀层,以对不同所述电路单元之间进行屏蔽,形成所述电磁屏蔽结构的步骤包括:
对各所述独立基板进行化学镀处理,以在所述活化层上形成所述导电镀层,以对不同所述电路单元之间进行屏蔽,形成所述电磁屏蔽结构。
5.如权利要求1-4中任一项所述的电磁屏蔽结构的制作方法,其特征在于,在对各所述独立基板进行化学镀处理,以在所述凹槽槽壁以及所述独立基板表面形成导电镀层,以对不同所述电路单元之间进行屏蔽,形成所述电磁屏蔽结构的步骤之前,还包括:
将各所述独立基板的正面贴设在一贴膜上,再将各所述独立基板的背面贴设在另一贴膜上,以将分离设置的各所述独立基板整合在所述贴膜上;
取下贴设于各所述独立基板正面的所述贴膜,以使各所述独立基板的正面以及侧面暴露在外。
6.如权利要求1-4中任一项所述的电磁屏蔽结构的制作方法,其特征在于,在对各所述独立基板进行化学镀处理,以在所述凹槽槽壁以及所述独立基板表面形成导电镀层,以对不同所述电路单元之间进行屏蔽,形成所述电磁屏蔽结构的步骤之后,还包括:
对各所述独立基板进行电镀处理,以在所述导电镀层外形成屏蔽镀层,以使所述导电镀层和所述屏蔽镀层共同对不同所述电路单元进行屏蔽。
7.如权利要求1-4中任一项所述的电磁屏蔽结构的制作方法,其特征在于,所述导电镀层为金属镀层或复合镀层,所述导电镀层的厚度为0.1~50um。
8.如权利要求1-4中任一项所述的电磁屏蔽结构的制作方法,其特征在于,所述非导电塑胶层采用有机金属复合物的改性塑料塑封形成。
CN202010804150.3A 2020-08-11 2020-08-11 电磁屏蔽结构的制作方法 Active CN112040632B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010804150.3A CN112040632B (zh) 2020-08-11 2020-08-11 电磁屏蔽结构的制作方法
PCT/CN2021/111404 WO2022033409A1 (zh) 2020-08-11 2021-08-09 电磁屏蔽结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010804150.3A CN112040632B (zh) 2020-08-11 2020-08-11 电磁屏蔽结构的制作方法

Publications (2)

Publication Number Publication Date
CN112040632A CN112040632A (zh) 2020-12-04
CN112040632B true CN112040632B (zh) 2022-10-18

Family

ID=73577828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010804150.3A Active CN112040632B (zh) 2020-08-11 2020-08-11 电磁屏蔽结构的制作方法

Country Status (2)

Country Link
CN (1) CN112040632B (zh)
WO (1) WO2022033409A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112040632B (zh) * 2020-08-11 2022-10-18 青岛歌尔微电子研究院有限公司 电磁屏蔽结构的制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101851431B (zh) * 2009-03-31 2011-10-12 比亚迪股份有限公司 一种塑料组合物及塑料表面金属化方法
US20120126378A1 (en) * 2010-11-24 2012-05-24 Unisem (Mauritius ) Holdings Limited Semiconductor device package with electromagnetic shielding
CN102548239A (zh) * 2012-01-09 2012-07-04 华为终端有限公司 一种电路板的制作方法、电路板和电子设备
CN105428325B (zh) * 2015-12-22 2017-03-22 苏州日月新半导体有限公司 一种带金属屏蔽层的单层超薄基板封装结构的制备工艺及其制品
CN109300793B (zh) * 2018-10-10 2024-01-19 环维电子(上海)有限公司 具有电磁屏蔽结构的Sip模组的制作方法及装置
CN112040632B (zh) * 2020-08-11 2022-10-18 青岛歌尔微电子研究院有限公司 电磁屏蔽结构的制作方法

Also Published As

Publication number Publication date
CN112040632A (zh) 2020-12-04
WO2022033409A1 (zh) 2022-02-17

Similar Documents

Publication Publication Date Title
US9974192B2 (en) Method of manufacturing an intermediate product for an interposer and intermediate product for an interposer
CN106409688B (zh) 一种超薄无芯封装基板的加工方法和结构
US8956918B2 (en) Method of manufacturing a chip arrangement comprising disposing a metal structure over a carrier
US8881381B2 (en) Method of manufacturing printed circuit board
CN205028884U (zh) 电子封装件与封装载板
US9502340B2 (en) Method for manufacturing wiring board
CN106340461B (zh) 一种超薄无芯封装基板的加工方法和结构
TW201725966A (zh) 電磁屏蔽式電子裝置及相關系統與方法
CN112040632B (zh) 电磁屏蔽结构的制作方法
CN110996520A (zh) 一种双面电路板嵌入铜块的制作方法
TWI802757B (zh) 電磁波遮蔽片以及電子零件搭載基板
US9865561B2 (en) Electronic package having a supporting board and package carrier thereof
CN112533381B (zh) 母板制作方法
CN105208777A (zh) 一种带金属化背钻孔的线路板制作方法
TW201019443A (en) Semiconductor element-mounting package substrate, method for manufacturing package substrate, and semiconductor package
TW201025535A (en) Semiconductor element-mounting package substrate, and method for manufacturing package substrate
CN108848608A (zh) 一种柔性电路板及其制作方法
CN110062538B (zh) 一种阶梯槽槽底含引线的pcb制作方法及pcb
KR20130039749A (ko) 알루미늄 재질의 캐리어층을 갖는 동박 적층판 제조용 동박 필름의 제조방법
TW201417651A (zh) 製造電路板與晶片封裝之方法,以及藉由使用此方法製成之電路板
WO2012099430A2 (ko) 알루미늄 재질의 캐리어층을 갖는 동박 적층판 제조용 동박 필름 및 이를 구비하는 동박 적층판
KR101168825B1 (ko) 반도체 소자 탑재용 패키지 기판 및 그 제조방법
CN114375097B (zh) 传感器用封装基板的加工工艺
CN117855185B (zh) 一种带有侧面焊盘的lga基板及其制作工艺
JPS6084844A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant