CN111651384B - 寄存器的读写方法、芯片、子系统、寄存器组及终端 - Google Patents

Abstract

本申请实施例公开了一种寄存器的读写方法、芯片、子系统、寄存器组及终端，属于寄存器读写技术领域，在本申请中，中央控制模块并行接收中央处理器发送的目标标识信息和对应的目标命令，中央控制模块将上述信息转换为串行的数据，向所控制的至少两个寄存器组通过串行的方式广播，至少两个寄存器组中对应目标标识信息的寄存器组执行目标命令，通过增设中央控制模块，将CPU以并行方式发出的数据转换为串行方式，后续在增加寄存器组时将寄存器组用信号线连接至中央控制模块即可，在减少寄存器组时相应移除寄存器组和信号线，无需像以往那样需重新设计所有寄存器组与总线、CPU的连接方式，降低了芯片设计中新增或者减少寄存器组的设计难度。

Description

寄存器的读写方法、芯片、子系统、寄存器组及终端

技术领域

本申请实施例涉及寄存器读写技术领域，特别涉及一种寄存器的读写方法、芯片、子系统、寄存器组及终端。

背景技术

在SoC(System on Chip，系统级芯片)设计领域中，为了实现指定的各个功能，在一个芯片上通常设计有多个子系统，每一个子系统通常包括若干个寄存器组。中央处理器(CPU)通过总线(bus)访问内部的各个子系统。

相关技术中，当中央处理器需要访问子系统时，通过并行的方式将数据发送至子系统，子系统再通过总线进行译码。当总线完成译码时，寄存器组能够对完成译码的信息进行识别，从而进行信息的读写。

发明内容

本申请实施例提供了一种寄存器的读写方法、芯片、子系统、寄存器组及终端。所述技术方案如下：

根据本申请的一方面内容，提供了一种寄存器的读写方法，应用于芯片中，所述芯片包括中央处理器、中央控制模块和子系统，所述子系统包括至少两个寄存器组，所述中央控制模块设置于所述中央处理器和所述子系统之间，且所述中央控制模块用于控制所述中央处理器与所述子系统之间的数据交互，所述方法包括：

所述中央控制模块并行接收所述中央处理器发送的目标标识信息和对应的目标命令；

所述中央控制模块将所述目标标识信息和所述对应的目标命令，转换为串行的数据，其中，所述串行的数据中，所述目标标识信息位于所述目标命令之前；

所述中央控制模块向所控制的所述子系统中的寄存器组，通过串行的方式广播目标标识信息和对应的目标命令；

所述子系统中的第一寄存器组执行所述目标命令，所述目标命令用于指示所述寄存器组写入第一数据，或，用于指示所述寄存器组输出保存的第二数据，所述第一寄存器组是所述至少两个寄存器组中与所述目标标识信息对应的寄存器组。

根据本申请的另一方面内容，提供了一种寄存器的读写方法，应用于子系统中，所述子系统包括至少两个寄存器组，所述方法包括：

所述子系统中的寄存器组通过串行的方式接收目标标识信息，所述目标标识信息是中央控制模块广播的寄存器组的标识，所述中央控制模块设置于中央处理器和所述寄存器组之间，且所述中央控制模块用于控制所述中央处理器与所述寄存器之间的数据交互；

所述子系统中的寄存器组通过串行的方式接收目标命令，所述目标命令用于指示所述寄存器组写入第一数据，或，用于指示所述寄存器组输出保存的第二数据，在串行的数据中，所述目标标识信息位于所述目标命令之前；

所述子系统中的第一寄存器组执行所述目标命令，所述第一寄存器组的标识与所述目标标识信息匹配；

所述子系统中的第二寄存器组不响应所述目标命令，所述第二寄存器组的标识与所述目标标识信息不匹配。

根据本申请的另一方面内容，提供了一种寄存器的读写方法，应用于寄存器组中，所述方法包括：

通过串行的方式接收目标标识信息，所述目标标识信息是中央控制模块广播的寄存器组的标识，所述中央控制模块设置于中央处理器和所述寄存器组之间，且所述中央控制模块用于控制所述中央处理器与所述寄存器组之间的数据交互；

通过串行的方式接收目标命令，所述目标命令用于指示所述寄存器组写入第一数据，或，用于指示所述寄存器组输出保存的第二数据；

当所述目标标识信息与所述寄存器组的标识匹配时，执行所述目标命令。

根据本申请的另一方面内容，提供了一种芯片，所述芯片包括中央处理器、中央控制模块和子系统，所述子系统包括至少两个寄存器组，所述中央控制模块设置于所述中央处理器和所述子系统之间，且所述中央控制模块用于控制所述中央处理器与所述子系统之间的数据交互，

所述中央控制模块，用于并行接收所述中央处理器发送的所述目标标识信息和对应的目标命令；

所述中央控制模块，用于将所述目标标识信息和所述对应的目标命令，转换为串行的数据，其中，所述串行的数据中，所述目标标识信息位于所述目标命令之前；

所述中央控制模块，用于向所控制的至少两个寄存器组，通过串行的方式广播目标标识信息和对应的目标命令；

所述子系统中的第一寄存器组执行所述目标命令，所述目标命令用于指示所述寄存器组写入第一数据，或，用于指示所述寄存器组输出保存的第二数据，所述第一寄存器组是所述至少两个寄存器组中与所述目标标识信息对应的寄存器组。

根据本申请的另一方面内容，提供了一种子系统，所述芯片包括至少两个寄存器组：

所述子系统中的寄存器组通过串行的方式接收目标标识信息，所述目标标识信息是中央控制模块广播的寄存器组的标识，所述中央控制模块设置于中央处理器和所述寄存器组之间，且所述中央控制模块用于控制所述中央处理器与所述寄存器组之间的数据交互；

所述子系统中的寄存器组通过串行的方式接收目标命令，所述目标命令用于指示所述寄存器组写入第一数据，或，用于指示所述寄存器组输出保存的第二数据，在串行的数据中，所述目标标识信息位于所述目标命令之前；

所述子系统中的第一寄存器组用于执行所述目标命令，所述第一寄存器组的标识与所述目标标识信息匹配；

所述子系统中的第二寄存器组不响应所述目标命令，所述第二寄存器组的标识与所述目标标识信息不匹配。

根据本申请的另一方面内容，提供了一种寄存器组，所述寄存器组用于通过串行的方式接收目标标识信息，所述目标标识信息是中央控制模块广播的寄存器组的标识，所述中央控制模块设置于中央处理器和所述寄存器组之间，且所述中央控制模块用于控制所述中央处理器与所述寄存器组之间的数据交互；

通过串行的方式接收目标命令，所述目标命令用于指示所述寄存器组写入第一数据，或，用于指示所述寄存器组输出保存的第二数据；

当所述目标标识信息与所述寄存器组的标识匹配时，执行所述目标命令。

根据本申请的另一方面内容，提供了一种终端，所述终端包括本申请实施例中提供的芯片。

根据本申请的另一方面内容，本申请实施例还提供了一种计算机程序产品，该计算机程序产品存储有至少一条指令，所述至少一条指令由处理器加载并执行以实现如本申请实施例提供的寄存器的读写方法。

本申请提供的寄存器的读写方法，应用于芯片中，芯片包括中央控制模块和寄存器组，中央控制模块并行接收中央处理器发送的目标标识信息和对应的目标命令，中央控制模块将上述信息转换为串行的数据，在串行数据中，目标标识信息位于目标命令之前，中央控制模块向所控制的至少两个寄存器组，通过串行的方式广播上述信息，至少两个寄存器组中对应目标标识信息的寄存器组执行目标命令，实现了在不借助总线系统的情况下完成寄存器组与中央处理器之间的信息交互，通过增设中央控制模块，将CPU以并行方式发出的数据转换为串行方式，后续在增加寄存器组时将寄存器组通过信号线连接至中央控制模块即可，在减少寄存器组时相应移除寄存器组和信号线即可，无需像以往那样需重新设计所有寄存器组与总线、CPU的连接方式，降低了芯片设计中新增或者减少寄存器组的设计难度。

附图说明

为了更清楚地介绍本申请实施例中的技术方案，下面将对本申请实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还能够根据这些附图获得其它的附图。

图1是本申请一个示例性实施例提供的终端的结构框图；

图2是一种基于标准总线的寄存器访问架构的示意图；

图3是本申请一个示例性实施例提供的一种寄存器访问架构的示意图；

图4是本申请一个示例性实施例提供的一种寄存器访问架构的示意图；

图5是本申请一个示例性实施例提供的一种寄存器访问架构的示意图；

图6是本申请一个示例性实施例提供的一种寄存器的读写方法的流程图；

图7是本申请实施例提供的一种寄存器组的有限状态机的示意图；

图8是本申请一个示例性实施例提供的一种寄存器的读写方法的流程图；

图9是本申请实施例提供的一种中央控制模块的有限状态机的示意图；

图10是本申请另一个示例性实施例提供的一种寄存器的读写方法流程图；

图11是本申请另一个示例性实施例提供的一种寄存器的读写方法流程图；

图12是基于图4示出的一种寄存器组写入串行信号时序的示意图；

图13是基于图4示出的一种从寄存器组中串行读取数据的时序的示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

在本申请的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，能够是固定连接，也能够是可拆卸连接，或一体地连接；能够是机械连接，也能够是电连接；能够是直接相连，也能够通过中间媒介间接相连。对于本领域的普通技术人员而言，能够具体情况理解上述术语在本申请中的具体含义。此外，在本申请的描述中，除非另有说明，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示能够存在三种关系，例如，A和/或B，能够表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

为了本申请实施例所示方案易于理解，下面对本申请实施例中出现的若干名词进行介绍。

串行的方式：在一条信号线中，数据通过队列的方式从中央控制模块传输到寄存器组中。例如，数据“010101”将在信号线中逐个从中央控制模块传输到寄存器组中。

目标标识信息：该信息是中央控制模块广播的寄存器组的标识。在一种可能的实现方式中，目标标识信息包括目标关键字和标识数据。例如，目标信息为“111+010”，则表示目标关键字是“111”，标识数据是“010”。在本申请中，不同数值的目标关键字用于表示不同的关键字。当目标关键字的是数值“111”时，表示该目标关键字是目标关键字，寄存器的标识是“010”。

目标命令：包括读数据和写数据两种作用，当目标命令用于从寄存器组中读数据时，该命令用于指示寄存器组输出保存的第二数据。当目标命令用于向寄存器组中写数据时，该命令用于指示寄存器组中写入第一数据。

可选地，目标命令包括命令关键字。可选地，该命令关键字包括写入关键字和读取关键字。当命令关键字是写入关键字时，目标命令的类型是写入类型。当命令关键字是读取关键字时，目标命令的类型是读取类型。

可选地，当目标命令的类型是写入类型时，目标命令包括写入关键字和第一数据。寄存器组能够根据写入关键字确定需要往寄存器组自身中存储的数据，也即第一数据，进而将第一数据存入寄存器组中。

可选地，当目标命令的类型是读取类型时，目标命令包括读取关键字和第二数据。寄存器组能够根据读取关键字得知自身需要向外输出第二数据，进而该寄存器组将向外输出第二数据。

示例性地，本申请实施例所示的寄存器的读写方法，能够应用在终端中，该终端包括本申请实施例中示出的芯片，且在本申请实施例所示的芯片中包括寄存器组。可选地，终端包括手机、平板电脑、膝上型电脑、台式电脑、电脑一体机、服务器、工作站、电视、机顶盒、智能眼镜、智能手表、数码相机、MP4播放终端、MP5播放终端、学习机、点读机、电纸书、电子词典、车载终端、虚拟现实(Virtual Reality，VR)播放终端或增强现实(AugmentedReality，AR)播放终端等。

另一方面，本申请实施例还能够应用在芯片中，该芯片可以应用在上述终端中。

请参考图1，图1是本申请一个示例性实施例提供的终端的结构框图，如图1所示，该终端10包括芯片100，芯片100包括处理器120、存储器140、子系统160和中央控制模块180，所述存储器140中存储有至少一条指令，所述指令由所述处理器120加载并执行以实现如本申请各个方法实施例所述的寄存器的读写方法。可选地，处理器120是中央处理器。芯片100包括中央处理器、中央控制模块180和子系统160，中央控制模块180设置于中央处理器和子系统160之间，且中央控制模块180用于控制中央处理器与子系统160之间的数据交互。

处理器120能够包括一个或者多个处理核心。处理器120利用各种接口和线路连接整个终端100内的各个部分，通过运行或执行存储在存储器140内的指令、程序、代码集或指令集，以及调用存储在存储器140内的数据，执行终端100的各种功能和处理数据。可选的，处理器120能够采用数字信号处理(Digital Signal Processing，DSP)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)、可编程逻辑阵列(Programmable LogicArray，PLA)中的至少一种硬件形式来实现。处理器120可集成中央处理器(CentralProcessing Unit，CPU)、图像处理器(Graphics Processing Unit，GPU)和调制解调器等中的一种或几种的组合。其中，CPU主要处理操作系统、用户界面和应用程序等；GPU用于负责显示屏所需要显示的内容的渲染和绘制；调制解调器用于处理无线通信。能够理解的是，上述调制解调器也能够不集成到处理器120中，单独通过一块芯片进行实现。

存储器140能够包括随机存储器(Random Access Memory，RAM)，也能够包括只读存储器(Read-Only Memory，ROM)。可选的，该存储器140包括非瞬时性计算机可读介质(non-transitory computer-readable storage medium)。存储器140可用于存储指令、程序、代码、代码集或指令集。存储器140可包括存储程序区和存储数据区，其中，存储程序区可存储用于实现操作系统的指令、用于至少一个功能的指令(比如触控功能、声音播放功能、图像播放功能等)、用于实现下述各个方法实施例的指令等；存储数据区可存储下面各个方法实施例中涉及到的数据等。

子系统160中能够设置在处理器外部。可选地，中央控制模块180设置在处理器和子系统之间，用于控制中央控制模块180与各个子系统的数据交互，在子系统中写入数据或者从子系统中读取数据。示意性的，子系统160可以实现为一组实体的电路。子系统160中包括至少两个寄存器组。例如，子系统160包括寄存器组161和寄存器组162。

在本申请中，芯片100执行下列步骤：中央控制模块并行接收中央处理器发送的目标标识信息和对应的目标命令；中央控制模块将目标标识信息和对应的目标命令，转换为串行的数据，其中，串行的数据中，目标标识信息位于目标命令之前；中央控制模块向所控制的至少两个寄存器组，通过串行的方式广播目标标识信息和对应的目标命令；第一寄存器组执行目标命令，目标命令用于指示寄存器组写入第一数据，或，用于指示寄存器组输出保存的第二数据，第一寄存器组是至少两个寄存器组中与目标标识信息对应的寄存器组。

在本申请中，子系统160执行下列步骤：所述子系统中的寄存器组通过串行的方式接收目标标识信息，所述目标标识信息是中央控制模块广播的寄存器组的标识；所述子系统中的寄存器组通过串行的方式接收目标命令，所述目标命令用于指示所述寄存器组写入第一数据，或，用于指示所述寄存器组输出保存的第二数据，在串行的数据中，所述目标标识信息位于所述目标命令之前；第一寄存器组用于执行所述目标命令，所述第一寄存器组的标识与所述目标标识信息匹配；第二寄存器组不响应所述目标命令，所述第二寄存器组的标识与所述目标标识信息不匹配。

在本申请中，寄存器组161或寄存器组162执行下列步骤：通过串行的方式接收目标标识信息，所述目标标识信息是中央控制模块广播的寄存器组的标识，所述中央控制模块设置于中央处理器和所述寄存器组之间，且所述中央控制模块用于控制所述中央处理器与所述寄存器之间的数据交互；通过串行的方式接收目标命令，所述目标命令用于指示所述寄存器组写入第一数据，或，用于指示所述寄存器组输出保存的第二数据；当所述目标标识信息与所述寄存器组的标识匹配时，执行所述目标命令。

请参考图2，图2是一种基于标准总线的寄存器访问架构的示意图。在图2中，中央处理器210通过顶层总线220与各个子系统进行数据交互。在图2中，包括子系统1、子系统2和子系统共3个子系统。其中，以子系统1为例，介绍子系统1中的寄存器组和中央处理器进行数据交互的过程。

当中央处理器210需要向子系统1中的寄存器组_2写入数据时，中央处理器210将子系统1中的寄存器组_2的地址添加在需要写入的数据头部，发送至顶层总线220，顶层总线220将该数据分别传送至子系统总线231、子系统总线241和子系统总线251中。由各个子系统总线和标准总线进行配合，对数据进行译码。当译码得到的寄存器组_2的地址与标准总线对应的寄存器组的地址相同时，标准总线2A将数据写入寄存器组_2中。示意性的，标准总线的线缆条数的数量级为10¹，标准总线较为复杂。当芯片中需要增加新的子系统或者新的寄存器组时，调试对应子系统总线和标准总线的工作量加大，使得芯片模块化开发的难度提高。可选地，标准总线是AHB(Advanced High performance Bus，高性能线缆)、APB(Advanced Peripheral Bus，外围总线)或者其它能够实现总线功能的线缆。

针对上述寄存器读写架构中存在的局限性，本申请提出了一种新的寄存器读写的架构，又称寄存器读写的控制协议，介绍如下。

请参考图3，图3是本申请一个示例性实施例提供的一种寄存器访问架构的示意图。在图3中，中央处理器210通过总线3A与中央控制模块(center control)310通信，中央控制模块310通过信号线320与子系统1、子系统2和子系统k通信。需要说明的是，信号线320是1位(bit)的线缆。需要说明的是，图3中的箭头指向表示数据流动方向。在图3中，中央控制模块设置在中央处理器和寄存器组之间，且中央控制模块用于控制中央处理器与寄存器之间的数据交互。

在另一种可能的方式中，信号线320是2位(bit)的线缆。请参见图4，图4是本申请一个示例性实施例提供的一种寄存器访问架构的示意图。其中，2位信号线(line)包括命令(CMD)线410和数据(DAT)线420。可选地，在图4中，命令线410是位[0]，数据线420是位[1],图4所示架构是2位串行控制协议下的寄存器组的读写架构。需要说明的是，图4中的箭头指向表示数据流动方向。其中，命令线410传输数据的方向是从中央控制模块传向寄存器组单向传输。数据线420传输数据的方向是在中央控制模块和寄存器组之间双向传输的。

在另一种可能的方式中，信号线320是3位(bit)的线缆。请参见图5，图5是本申请一个示例性实施例提供的一种寄存器访问架构的示意图。其中，3位信号线(line)包括命令(CMD)线510、写入数据线520和输出数据线530。需要说明的是，图5中的箭头指向表示数据流动方向。其中，命令线510传输数据的方向是从中央控制模块传向寄存器组单向传输。写入数据线520传输数据的方向是从中央控制模块传向寄存器组单向传输。输出数据线530传输数据的方向是从寄存器组传向中央控制模块单向传输。

可选地，在图3至图5所示的寄存器组中，各个寄存器组共享相同的重置和时钟。也即，当其中寄存器组需要进行重置时，图3至图5中任意一个图中的全部寄存器组都将被重置。同时，图3至图5中任意一个图中的全部寄存器组共享同一个时钟。

可选地，所述寄存器组与所述中央控制模块之间通过信号线进行数据交互，所述信号线用于串行传输数据。

请参考图6，图6是本申请一个示例性实施例提供的寄存器的读写方法的流程图。该寄存器的读写方法能够应用在上述图1、图3至图5任一所示的芯片中。在图6中，寄存器的读写方法包括：

步骤610，通过串行的方式接收目标标识信息，目标标识信息是中央控制模块广播的寄存器组的标识。

在本申请实施例中，寄存器组能够通过串行的方式接收目标标识信息。其中，寄存器组能够通过图3至图5任意一种架构获得中央控制模块广播的目标标识信息。

在本申请实施例中，中央控制模块设置于中央处理器和寄存器组之间，且中央控制模块用于控制中央处理器与寄存器之间的数据交互。

可选地，以图4所示架构为例，寄存器组将通过命令线410获得目标关键字，将通过数据线420获得标识数据。其中，以寄存器组为从机(slave)为例，介绍寄存器组侧的控制协议。

需要说明的是，在本申请实施例中，将寄存器组设计为包含N个寄存器的组件，每个寄存器包括M位的存储空间。在本申请中，寄存器组能够将N*M位数据全部读取出，或者，将需要写入的数据写入N*M位空间中。需要说明的是，N和M的取值是正整数，且N和M均为实例化参数(instantiation parameter)，本申请不对N和M具体的取值进行限定。

在表一中，数据方向表示以寄存器组为参考点，数据流动的方向。例如，写入表示从中央控制模块向寄存器组写入数据，读取表示从寄存器组中向外读取数据。在本申请实施例中，当命令线中出现数据“111”时，表示数据线中将传送寄存器标识。此时，寄存器组将从数据线中读取到k位长的寄存器组标识。需要说明的是，k也为实例化参数。

可选地，当命令线中出现数据“101”时，表示数据线中将传送N*M位写入的数据。

步骤620，通过串行的方式接收目标命令，目标命令用于指示寄存器组写入第一数据，或，用于指示寄存器组输出保存的第二数据。

在本申请实施例中，寄存器组将通过串行的方式接收目标命令。可选地，寄存器组中包括译码模块。译码模块能够通过串行的方式接收目标标识信息，并在当目标标识信息与寄存器组的标识匹配时，接收目标命令。

步骤630，当目标标识信息与寄存器组的标识匹配时，执行目标命令。

在本申请实施例中，可选地，寄存器组能够当目标标识信息与寄存器组的标识匹配，且目标命令的类型是写入类型时，将中央控制模块发送来的数据写入整个寄存器组的存储空间中。可选地，寄存器组能够当目标标识信息与寄存器组的标识匹配，且目标命令的类型是读取类型时，将存在寄存器组中的全部数据，向中央控制模块输出。

可选地，寄存器组在本申请提供的寄存器的读写方法中，包括一个有限状态机，介绍如下。

请参见图7，图7是本申请实施例提供的一种寄存器组的有限状态机的示意图。在图7中，寄存器组在空闲态710中，能够在从命令线接收数据“111”后从数据线中接收k位长的数据(也即步骤720)。当寄存器组在该k位长的数据与该寄存器组的标识不匹配(也即ID_match＝‘0’)时，继续转为空闲态。当寄存器组在该k位长的数据与该寄存器组的标识匹配(也即ID_match＝‘1’)时，执行接收目标命令(也即步骤730)。随后，当从命令线中接收到数据“101”时，进入写数据状态(也即步骤740)，将N*M位数据写入寄存器组，之后进入空闲态。另一方面，当从命令线中接收到数据“110”时，进入读数据状态，将寄存器组中的N*M位数据取出(也即步骤750)，之后进入空闲态。

综上所述，本实施例提供的寄存器的读写方法，寄存器组通过串行的方式接收目标标识信息，该目标标识信息是中央控制模块广播的寄存器组的标识，通过串行的方式接收目标命令，该目标命令用于指示寄存器组写入第一数据，或，用于指示寄存器组输出保存的第二数据，当目标标识信息与寄存器组的标识匹配时，执行该目标命令。由于本申请能够通过串行的方式令寄存器组接收中央控制模块广播的标识，并在标识匹配时通过串行的方式接收读写命令并执行，将CPU以并行方式发出的数据转换为串行方式，后续在增加寄存器组时将寄存器组通过信号线连接至中央控制模块即可，在减少寄存器组时，无需像以往那样重新设计所有寄存器组与总线、CPU的连接方式，降低了芯片中新增或者减少寄存器组的设计难度。

可选地，由于本申请提供了信号线作为连接中央控制模块与寄存器组的连接，因此，本申请实施例还能够有效降低相关技术中，通过总线进行数据传输所造成的总线位宽过高，给寄存器组的布线工作带来空间上的压力并增加排线设计的复杂度的问题，有效降低了从中央控制模块到寄存器组的路由难度。

请参见图8，图8是本申请一个示例性实施例提供的寄存器的读写方法的流程图。该寄存器的读写方法能够应用在上述图1、图3至图5任一所示的芯片中，芯片包括中央控制模块和寄存器组。在图8中，寄存器的读写方法包括：

步骤810，中央控制模块并行接收中央处理器发送的目标标识信息和对应的目标命令。

在本申请实施例中，中央控制模块接收中央处理器发送的数据是通过并行的方式接收的。相应的，中央处理器在需要向寄存器组写入数据或者从寄存器组中读出数据时，中央处理器将向中央控制模块并行发送目标标识信息和对应于目标标识信息的目标命令。

步骤820，中央控制模块将目标标识信息和对应的目标命令，转换为串行的数据，其中，串行的数据中，目标标识信息位于目标命令之前。

在本申请实施例中，中央控制模块具有数据转换的功能，能够将并行接收到的数据转换为串行的数据。在中央控制模块转换后的串行的数据中，目标标识信息位于目标命令之前。

步骤830，中央控制模块向所控制的子系统中的寄存器组，通过串行的方式广播目标标识信息和对应的目标命令。

示意性的，若中央控制模块控制有m个寄存器组，则中央控制模块能够向上述m个寄存器组均通过串行的方式广播目标标识信息和对应的目标命令。需要说明的是，m个寄存器组可以分别属于若干个子系统。其中，一个子系统包括至少两个寄存器组。

步骤840，子系统中的第一寄存器组执行目标命令，目标命令用于指示寄存器组写入第一数据，或，用于指示寄存器组输出保存的第二数据，第一寄存器组是至少两个寄存器组中与目标标识信息对应的寄存器组。

请参见图9，图9是本申请实施例提供的一种中央控制模块的有限状态机的示意图。在图9中，中央控制模块在空闲态910开始，向所控制的寄存器组广播目标关键字，也即从命令线传送数据“111”(也即执行步骤920)；随后，从数据线发送k位长的数据(也即执行步骤930)；随后向所控制的寄存器组广播目标命令(也即执行步骤940)。当从命令线上发送的数据是“101”时，中央控制模块从数据线上向寄存器组中写入N*M位数据(也即执行步骤950)。当从命令线上发送的数据是“110”时，中央控制模块从数据线上读取从寄存器组中获取的N*M位数据(也即执行步骤960)。当步骤950或步骤960执行完毕，中央控制模块返回空闲态。

综上所述，本申请提供的寄存器的读写方法，应用于芯片中，芯片包括中央控制模块和寄存器组，中央控制模块并行接收中央处理器发送的目标标识信息和对应的目标命令，中央控制模块将上述信息转换为串行的数据，在串行数据中，目标标识信息位于目标命令之前，中央控制模块向所控制的至少两个寄存器组，通过串行的方式广播上述信息，至少两个寄存器组中对应目标标识信息的寄存器组执行目标命令，实现了在不借助总线系统的情况下完成寄存器组与中央处理器之间的信息交互，通过增设中央控制模块，将CPU以并行方式发出的数据转换为串行方式，后续在增加寄存器组时将寄存器组通过信号线连接至中央控制模块即可，在减少寄存器组时相应移除寄存器组和信号线即可，无需像以往那样需重新设计所有寄存器组与总线、CPU的连接方式，降低了芯片设计中新增或者减少寄存器组的设计难度。

可选地，由于本申请实施例还能够通过寄存器组的标识对寄存器组进行识别，而并非通过相关技术中通过地址解码的方式识别寄存器组，且寄存器组的标识相较于地址的数据量更小。因此，本申请实施例降低了中央处理器查找到相应的寄存器组的难度，从而提高了从相应的寄存器组中读写数据的效率。

可选地，由于本申请实施例在寄存器组和中央控制模块之间设计了简单的信号线，降低寄存器组的解码工作的逻辑复杂度，使得为芯片新增寄存器组的设计难度大为降低。

可选地，由于本申请实施例中中央控制模块对所控制的寄存器组的数据进行统一的读写管理，并进行了数据的并行和串行之间的转换，使得中央处理器读写该体系下中寄存器组的数据更加容易。

可选地，由于本申请实施例提供的方案在中央控制模块与寄存器组之间设计了逻辑简单的数据读写标准。因此，本申请实施例还有助于令静态控制的芯片或者总线接口复杂且花费较大的芯片，或者需要统一的中央控制模块控制全部的寄存器组以实现专用功能的芯片实现较高的数据读写效率，以及降低增减寄存器组时的芯片开发难度。

本申请实施例还能够提供一种应用于子系统中的寄存器的读写方法。请参见图10，图10是本申请另一个示例性实施例提供的一种寄存器的读写方法流程图。在图10中，该寄存器的读写方法包括：

步骤1001，子系统中的寄存器组通过串行的方式接收目标标识信息。

其中，目标标识信息是中央控制模块广播的寄存器组的标识，中央控制模块设置于中央处理器和寄存器组之间，且中央控制模块用于控制中央处理器与寄存器之间的数据交互。

示意性的，子系统中的每一个寄存器组均通过串行的方式接收目标标识信息。例如，若子系统和中央控制模块以图3所示的方式进行连接，并以子系统2为例。子系统2中的寄存器组_1、寄存器组_2和寄存器组_3均能够通过信号线接收到目标标识信息。

步骤1002，子系统中的寄存器组通过串行的方式接收目标命令。

其中，目标命令用于指示寄存器组写入第一数据，或，用于指示寄存器组输出保存的第二数据，在串行的数据中，目标标识信息位于目标命令之前。

示意性的，寄存器组在接收到目标标识信息之后，将再接收目标命令。子系统中的寄存器组接收串行的数据，在该串行的数据中，目标标识信息位于目标命令之前。

步骤1003，子系统中的第一寄存器组执行目标命令，第一寄存器组的标识与目标标识信息匹配。

步骤1004，子系统中的第二寄存器组不响应目标命令，第二寄存器组的标识与目标标识信息不匹配。

可选地，在寄存器组接收目标标识信息和目标命令之后，寄存器组将比较自身的标识和目标标识信息是否匹配。在子系统中，自身的标识和目标标识信息匹配的寄存器组是第一寄存器组。自身的标识和目标标识信息不匹配的寄存器组是第二寄存器组。

进而，在子系统中的第一寄存器组和第二寄存器组将针对目标命令作出不同的反应。其中，子系统中的第一寄存器组将执行目标命令，第二寄存器组不响应目标命令。

综上所述，本申请实施例公开的由子系统执行的寄存器读写方法，能够令子系统中增加寄存器组时将寄存器组通过信号线连接至中央控制模块即可，在减少寄存器组时相应移除寄存器组和信号线即可，无需像以往重新设计所有寄存器组与总线、CPU的连接方式，降低了芯片设计中为子系统新增或者减少寄存器组的设计难度，并提高了整体新增子系统或者减少子系统的难度。

本申请实施例还能够提供一种寄存器组和中央控制模块同时参与的寄存器的读写方法，介绍如下。

请参见图11，图11是本申请另一个示例性实施例提供的寄存器的读写方法流程图。该寄存器的读写方法能够应用在上述图1、图3至图5任一所示芯片中。在图11中，该寄存器的读写方法包括：

步骤1011，中央控制模块在第一时段内，向所控制的寄存器组广播目标关键字。

其中，目标关键字用于指示第二时段发送的数据代表指定的寄存器组的标识，也即通过该目标关键字可确定第二时段发送的数据的内容为对应某一寄存器组的标识。

相应的，寄存器组在第一时段内，指示译码模块接收目标关键字，目标关键字用于指示第二时段接收的数据所代表的含义。例如，在一种可能的方式中，目标关键字为“001”，用于指示第二时段接收的数据代表标识数据，也即第二时段接收的数据代表寄存器组的ID。

步骤1012，中央控制模块在第二时段内，向所控制的寄存器组广播标识数据。

其中，目标关键字和标识数据属于目标标识信息。

相应的，寄存器组在第二时段内接收标识数据，目标关键字和标识数据属于目标标识信息。示意性的，第一时段的结束时刻早于或等于第二时段的开始时刻。

步骤1013，中央控制模块在第三时段内，向所控制的寄存器组广播命令关键字。

其中，命令关键字用于指示目标命令的类型，目标命令的类型包括读取类型或写入类型中的一种。

相应的，寄存器组在第三时段内，当标识数据与寄存器组的标识匹配时，指示译码模块接收命令关键字，命令关键字用于指示目标命令的类型，目标命令的类型包括读取类型或写入类型中的一种。

在一种可能的实施例中，当标识数据与寄存器组的标识不匹配时，译码模块将不再接收后续的命令关键字。或者，译码模块不再对后续接收到的操作关键进行译码识别。

步骤1014，中央控制模块在第四时段内，根据目标命令的类型，广播或读取对应的数据。

相应的，寄存器组在第四时段内，根据目标命令的类型，向中央控制模块传输数据或者接收并读取中央控制模块发送的数据。

示意性的，第一时段的结束时刻早于或等于第二时段的开始时刻，第二时段的结束时刻早于或等于第三时段的开始时刻，第三时段的结束时刻早于或等于第四时段的开始时刻。

在本申请实施例中，中央控制模块还可以通过执行步骤(1)或步骤(2)来实现数据的写入或者读取功能。

步骤(1)，在第四时段，当目标命令的类型是写入类型时，中央控制模块向所控制的寄存器组广播第一数据。

相应的，在第四时段，当目标命令的类型是写入类型时，寄存器组保存第一数据。

步骤(2)，在第四时段，当目标命令的类型是读取类型时，中央控制模块从目标标识信息对应的寄存器组中读取第二数据。

相应的，在第四时段，当目标命令的类型是读取类型时，将第二数据向中央控制模块输出。

在一种可能的实现方式中，以图4所示架构为例。中央控制模块与寄存器组之间通过命令线和数据线交互。请参见图12，图12是基于图4示出的一种寄存器组写入串行信号时序的示意图。命令线410在第一时段11A串行传输目标关键字“111”。数据线420在第二时段11B串行传输标识数据“10100001”。命令线410在第三时段11C串行传输写入关键字“101”，该关键字表示向寄存器组中写入数据。数据线420在第四时段11D串行传输128位数据。

在另一种可能的实现方式中，以图4所示架构为例。中央控制模块与寄存器组之间通过命令线和数据线交互。请参见图13，图13是基于图4示出的一种从寄存器组中串行读取数据的时序的示意图。命令线410在第一时段11E串行传输目标关键字“111”。数据线420在第二时段11F串行传输标识数据“10100001”。命令线410在第三时段11G串行传输读取关键字“110”，该关键字表示从寄存器组中串行读取128位数据。数据线420在第四时段11H串行传输128位数据。

综上所述，本实施例能够应用于芯片中，芯片包括中央控制模块和寄存器组，中央控制模块并行接收中央处理器发送的目标标识信息和对应的目标命令，中央控制模块将上述信息转换为串行的数据，在串行数据中，目标标识信息位于目标命令之前，中央控制模块向所控制的至少两个寄存器组，通过串行的方式广播上述信息，至少两个寄存器组中对应目标标识信息的寄存器组执行目标命令，实现了在不借助总线系统的情况下完成寄存器组与中央处理器之间的信息交互，通过增设中央控制模块，将CPU以并行方式发出的数据转换为串行方式，后续在增加寄存器组时将寄存器组通过信号线连接至中央控制模块即可，在减少寄存器组时相应移除寄存器组和信号线即可，无需像以往那样需重新设计所有寄存器组与总线、CPU的连接方式，降低了芯片设计中新增或者减少寄存器组的设计难度

本申请实施例还提供了一种计算机可读介质，该计算机可读介质存储有至少一条指令，所述至少一条指令由所述处理器加载并执行以实现如上各个实施例所述的寄存器的读写方法。

本申请实施例还提供了一种计算机程序产品，该计算机程序产品存储有至少一条指令，所述至少一条指令由处理器加载并执行以实现如本申请实施例提供的寄存器的读写方法。

上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员能够理解实现上述实施例的全部或部分步骤能够通过硬件来完成，也能够通过程序来指令相关的硬件完成，所述的程序能够存储于一种计算机可读存储介质中，上述提到的存储介质能够是只读存储器，磁盘或光盘等。

以上所述仅为本申请的能够实现的示例性的实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种寄存器的读写方法，其特征在于，应用于芯片中，所述芯片包括中央处理器、中央控制模块和子系统，所述子系统包括至少两个寄存器组，所述中央控制模块设置于所述中央处理器和所述子系统之间，且所述中央控制模块用于控制所述中央处理器与所述子系统之间的数据交互，所述方法包括：

所述中央控制模块并行接收所述中央处理器发送的目标标识信息和与所述目标标识信息对应的目标命令；

所述中央控制模块将所述目标标识信息和所述目标命令，转换为串行的数据，其中，所述串行的数据中，所述目标标识信息位于所述目标命令之前；

所述中央控制模块向所控制的所述子系统中的寄存器组，通过串行的方式广播所述目标标识信息和所述目标命令；

所述子系统中的第一寄存器组执行所述目标命令，所述目标命令用于指示所述寄存器组写入第一数据，或，用于指示所述寄存器组输出保存的第二数据，所述第一寄存器组是所述至少两个寄存器组中与所述目标标识信息对应的寄存器组。

2.根据权利要求1所述的方法，其特征在于，所述中央控制模块向所控制的所述子系统中的寄存器组，通过串行的方式广播所述目标标识信息和所述目标命令，包括：

在第一时段内，所述中央控制模块向所控制的寄存器组广播目标关键字，所述目标关键字用于指示第二时段发送的数据代表指定的寄存器组的标识；

在所述第二时段内，所述中央控制模块向所控制的寄存器组广播标识数据，所述目标关键字和所述标识数据属于所述目标标识信息；

在第三时段内，所述中央控制模块向所控制的寄存器组广播命令关键字，所述命令关键字用于指示所述目标命令的类型，所述目标命令的类型包括读取类型或写入类型中的一种；

在第四时段内，所述中央控制模块根据所述目标命令的类型，广播或读取对应的数据；

其中，所述第一时段的结束时刻早于或等于所述第二时段的开始时刻，所述第二时段的结束时刻早于或等于所述第三时段的开始时刻，所述第三时段的结束时刻早于或等于所述第四时段的开始时刻。

3.根据权利要求2所述的方法，其特征在于，所述在第四时段内，所述中央控制模块根据所述目标命令的类型，广播或读取对应的数据，包括：

在所述第四时段，当所述目标命令的类型是所述写入类型时，所述中央控制模块向所控制的寄存器组广播第一数据；

或，

在所述第四时段，当所述目标命令的类型是所述读取类型时，所述中央控制模块从所述目标标识信息对应的寄存器组中读取第二数据。

4.根据权利要求1至3任一所述的方法，其特征在于，所述寄存器组与所述中央控制模块之间通过信号线进行数据交互，所述信号线用于串行传输数据。

5.一种寄存器的读写方法，其特征在于，应用于子系统中，所述子系统包括至少两个寄存器组，所述方法包括：

所述子系统中的寄存器组通过串行的方式接收目标标识信息，所述目标标识信息是中央控制模块广播的寄存器组的标识，所述中央控制模块设置于中央处理器和所述寄存器组之间，且所述中央控制模块用于控制所述中央处理器与所述寄存器组之间的数据交互；

所述子系统中的寄存器组通过串行的方式接收目标命令，所述目标命令用于指示所述寄存器组写入第一数据，或，用于指示所述寄存器组输出保存的第二数据，在串行的数据中，所述目标标识信息位于所述目标命令之前；

所述子系统中的第一寄存器组执行所述目标命令，所述第一寄存器组的标识与所述目标标识信息匹配；

所述子系统中的第二寄存器组不响应所述目标命令，所述第二寄存器组的标识与所述目标标识信息不匹配。

6.一种寄存器的读写方法，其特征在于，应用于寄存器组中，所述方法包括：

通过串行的方式接收目标标识信息，所述目标标识信息是中央控制模块广播的寄存器组的标识，所述中央控制模块设置于中央处理器和所述寄存器组之间，且所述中央控制模块用于控制所述中央处理器与所述寄存器组之间的数据交互；

通过串行的方式接收目标命令，所述目标命令用于指示所述寄存器组写入第一数据，或，用于指示所述寄存器组输出保存的第二数据；

当所述目标标识信息与所述寄存器组的标识匹配时，执行所述目标命令。

7.一种芯片，其特征在于，所述芯片包括中央处理器、中央控制模块和子系统，所述子系统包括至少两个寄存器组，所述中央控制模块设置于所述中央处理器和所述子系统之间，且所述中央控制模块用于控制所述中央处理器与所述子系统之间的数据交互，

所述中央控制模块，用于并行接收所述中央处理器发送的目标标识信息和与所述目标标识信息对应的目标命令；

所述中央控制模块，用于将所述目标标识信息和所述目标命令，转换为串行的数据，其中，所述串行的数据中，所述目标标识信息位于所述目标命令之前；

所述中央控制模块，用于向所控制的所述子系统中的寄存器组，通过串行的方式广播所述目标标识信息和所述目标命令；

所述子系统中的第一寄存器组执行所述目标命令，所述目标命令用于指示所述寄存器组写入第一数据，或，用于指示所述寄存器组输出保存的第二数据，所述第一寄存器组是所述至少两个寄存器组中与所述目标标识信息对应的寄存器组。

8.一种寄存器的子系统，其特征在于，所述子系统包括至少两个寄存器组，

所述子系统中的寄存器组通过串行的方式接收目标标识信息，所述目标标识信息是中央控制模块广播的寄存器组的标识，所述中央控制模块设置于中央处理器和所述寄存器组之间，且所述中央控制模块用于控制所述中央处理器与所述寄存器组之间的数据交互；

所述子系统中的寄存器组通过串行的方式接收目标命令，所述目标命令用于指示所述寄存器组写入第一数据，或，用于指示所述寄存器组输出保存的第二数据，在串行的数据中，所述目标标识信息位于所述目标命令之前；

所述子系统中的第一寄存器组用于执行所述目标命令，所述第一寄存器组的标识与所述目标标识信息匹配；

所述子系统中的第二寄存器组不响应所述目标命令，所述第二寄存器组的标识与所述目标标识信息不匹配。

9.一种寄存器组，其特征在于，所述寄存器组用于：

通过串行的方式接收目标标识信息，所述目标标识信息是中央控制模块广播的寄存器组的标识，所述中央控制模块设置于中央处理器和所述寄存器组之间，且所述中央控制模块用于控制所述中央处理器与所述寄存器组之间的数据交互；

通过串行的方式接收目标命令，所述目标命令用于指示所述寄存器组写入第一数据，或，用于指示所述寄存器组输出保存的第二数据；

当所述目标标识信息与所述寄存器组的标识匹配时，执行所述目标命令。

10.一种终端，其特征在于，所述终端包括如权利要求7所述的芯片。

Images