[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN111584711A - 一种rram器件及形成rram器件的方法 - Google Patents

一种rram器件及形成rram器件的方法 Download PDF

Info

Publication number
CN111584711A
CN111584711A CN202010358958.3A CN202010358958A CN111584711A CN 111584711 A CN111584711 A CN 111584711A CN 202010358958 A CN202010358958 A CN 202010358958A CN 111584711 A CN111584711 A CN 111584711A
Authority
CN
China
Prior art keywords
layer
top electrode
metal oxygen
oxygen storage
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010358958.3A
Other languages
English (en)
Other versions
CN111584711B (zh
Inventor
刘宇
沈鼎瀛
康赐俊
邱泰玮
王丹云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Semiconductor Industry Technology Research And Development Co ltd
Original Assignee
Xiamen Semiconductor Industry Technology Research And Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Semiconductor Industry Technology Research And Development Co ltd filed Critical Xiamen Semiconductor Industry Technology Research And Development Co ltd
Priority to CN202010358958.3A priority Critical patent/CN111584711B/zh
Publication of CN111584711A publication Critical patent/CN111584711A/zh
Application granted granted Critical
Publication of CN111584711B publication Critical patent/CN111584711B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开一种RRAM器件及形成RRAM器件的方法。RRAM器件包括：下金属互联层，被超低介电常数材料围绕；底部电极，设置在所述下金属互联层上方并被PEOX层围绕；金属蓄氧层，覆盖所述底部电极；绝缘层，设置在所述金属蓄氧层上方，其中，所述金属蓄氧层的两侧与所述绝缘层的两侧对齐；阻变层，设置在所述金属蓄氧层的侧边并覆盖所述金属蓄氧层的侧边，所述阻变层具有可变电阻；顶部电极，覆盖所述阻变层；上通孔，设置在所述顶部电极上方。

Description

一种RRAM器件及形成RRAM器件的方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种RRAM器件及形成RRAM器件的方法。
背景技术
现代的许多电子器件包括被配置为存储数据的电子存储器。电子存储器可以是易失性存储器或非易失性存储器。易失性存储器仅当对其供电时才存储数据，而非易失性存储器当其掉电时仍能保持数据。阻变式存储器(RRAM)由于其简单的结构以及包括CMOS逻辑兼容工艺技术，所以会成为下一代非易失性存储技术的颇具前景的候选对象。RRAM单元包括具有可变电阻的电子数据存储层，该电子数据存储层置于设置在互连金属化层内的两个电极之间。
传统的RRAM结构是在采用薄膜工艺沉积完后，对电极层和具有可变电阻的电子数据存储层等多种材料层进行刻蚀才形成的，这会对具有可变电阻的电子数据存储层的边缘造成损伤，导致RRAM结构在其边缘处更容易形成细丝，进而影响RRAM结构的电学性能。另外，现有的RRAM结构通常为1T1R结构(一个晶体管、一个阻变单元)，和1TnR结构(一个晶体管，多个阻变单元)相比，1T1R结构不利于高密度集成，其在先进制造工程中优势不足。
发明内容
本发明实施例为了解决以上问题中的至少一个，创造性地提供一种RRAM器件及形成RRAM器件的方法。
根据本发明实施例第一方面，提供一种RRAM器件，其特征在于，包括：下金属互联层，被超低介电常数材料围绕；底部电极，设置在所述下金属互联层上方并被PEOX层围绕；金属蓄氧层，覆盖所述底部电极；绝缘层，设置在所述金属蓄氧层上方，其中，所述金属蓄氧层的两侧与所述绝缘层的两侧对齐；阻变层，设置在所述金属蓄氧层的侧边并覆盖所述金属蓄氧层的侧边，所述阻变层具有可变电阻；顶部电极，覆盖所述阻变层；上通孔，设置在所述顶部电极上方。
优选地，所述金属蓄氧层的材料为铝、钽、氮化钽、钛、氮化钛中的至少一种，所述绝缘层的材料为氧化硅(SiOx)、氮化硅、氮氧化硅或超低介电常数材料中的至少一种。
优选地，所述阻变层的材料为氧化铪(HfOx)、氧化铝(AlOx)、氧化铝铪(HfAlO)和氧化钽(TaOx)中的至少一种。
根据本发明实施例第二方面，提供一种形成RRAM器件的方法，包括：在半导体衬底上形成下金属互联层，其中，所述下金属互联层被超低介电常数材料围绕；在所述下金属互联层的上方形成底部电极，其中，所述底部电极设置在所述下金属互联层上方并被PEOX层围绕；在所述底部电极上方形成金属蓄氧层和绝缘层，其中，所述绝缘层设置在所述金属蓄氧层上方，所述金属蓄氧层的两侧与所述绝缘层的两侧对齐；在所述金属蓄氧层的侧边形成阻变层，其中，所述阻变层覆盖所述金属蓄氧层的侧边，所述阻变层具有可变电阻；形成顶部电极，其中，所述顶部电极覆盖所述阻变层；在所述顶部电极的上方形成上通孔。
优选地，形成金属蓄氧层和绝缘层的步骤包括：采用薄膜沉积工艺在所述底部电极上方沉积金属蓄氧层材料和绝缘层材料；通过光刻和蚀刻工艺定义金属蓄氧层和绝缘层的大小和形状。
优选地，形成顶部电极的步骤包括：采用薄膜工艺沉积顶部电极材料；采用光刻和蚀刻工艺隔断RRAM单元之间的所述顶部电极材料。
优选地，形成顶部电极的步骤包括：采用薄膜工艺沉积顶部电极材料；采用光刻和蚀刻工艺隔断RRAM单元上方的所述顶部电极材料并形成1TnR结构。
优选地，形成顶部电极的步骤包括：采用薄膜工艺沉积顶部电极材料；采用蚀刻工艺刻蚀掉所述绝缘层顶部及所述金属蓄氧层两边的顶部电极材料。
优选地，形成顶部电极的步骤包括：采用薄膜工艺沉积顶部电极材料；采用CMP工艺抛光磨平所述顶部电极材料；采用光刻和蚀刻工艺隔断RRAM单元之间的所述顶部电极材料。
优选地，形成上通孔的步骤包括：采用光刻和蚀刻工艺打开顶部电极上方的两个以上窗口以形成1TnR结构。
与现有技术相比，本发明方案提供的RRAM器件的阻变材料(即过渡金属氧化物层TMO)未经过刻蚀工艺，RRAM器件的电学性能更好。另外，本发明方案提供的RRAM器件还可以采用1TnR结构，提高了存储密度，该结构在先进制程中更具有优势。
附图说明
通过参考附图阅读下文的详细描述，本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本发明的若干实施方式，其中：
在附图中，相同或对应的标号表示相同或对应的部分。
图1示出了现有技术的RRAM器件的边缘；
图2示出了本发明提供的RRAM器件的一个实施例的截面图；
图3示出了本发明提供的RRAM器件的另一个实施例的截面图；
图4示出了本发明提供的RRAM器件的再一个实施例的截面图；
图5示出了本发明提供的RRAM器件的又一个实施例的截面图；
图6示出了本发明提供的RRAM器件的再一个实施例的截面图；
图7示出了本发明提供的RRAM器件的又一个实施例的截面图；
图8示出了本发明实施例形成RRAM器件的方法的流程示意图。
具体实施方式
为使本发明的目的、特征、优点能够更加的明显和易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而非全部实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了制造属于现有技术的RRAM器件，通常需要对RRAM器件的TMO层(过渡金属氧化物层)和电极层的边缘进行刻蚀。图1示出了现有技术的RRAM器件的边缘，参照图1，RRAM器件包括上电极、介质层和下电极，上电极、介质层、下电极构成一个RRAM单元，中间介质层为TMO层，10为RRAM器件的TMO层被蚀刻工艺损坏的部分。由于TMO层的边缘被蚀刻工艺损坏，RRAM器件更容易在器件边缘形成细丝，其电学性能不稳定。另外，参照图1，现有技术的RRAM器件，其上部电极位于TMO层的上方，该结构不易形成1TnR结构(一个晶体管、多个阻变单元)，也不适宜在先进制程中被采用。
鉴于上述任一问题的存在，本发明提供了一种RRAM器件，图2示出了本发明提供的RRAM器件的一个实施例的截面图。如图2所示，其包括：下金属互联层101、底部电极106、金属蓄氧层103、绝缘层104、阻变层110、顶部电极114、上通孔102、绝缘材料100、PEOX层108。下金属互联层101被绝缘材料100围绕，底部电极106位于下金属互联层101上方并被PEOX层108围绕，金属蓄氧层103覆盖底部电极106，绝缘层104位于金属蓄氧层103上方并且绝缘层104的两侧与金属蓄氧层103的两侧对齐，阻变层110位于金属蓄氧层103的侧边并且覆盖金属蓄氧层103的侧边，顶部电极114覆盖阻变层110，上通孔102位于顶部电极114的上方。阻变层110包括具有被配置为经受高电阻状态与低电阻状态之间的可逆相位变化的可变电阻的材料。在一些实施例中，阻变层可以包括过渡金属氧化物，其包括以下材料的一层或多层：氧化铪(HfOx)、氧化铝(AlOx)、氧化钽(TaOx)或其他复合组合物(诸如氧化铝铪(HfAlO))。在一些实施例中，绝缘材料100可以包括二氧化硅或者超低介电常数材料。在一些实施例中，绝缘层104包括介电材料，诸如氮化硅(SiNx)、二氧化硅、碳化硅或其他复合介电材料。金属蓄氧层(Oxygen Ion Reservior)又称金属抓氧层(Oxygen Getting Layer)，用于抓取阻变层中过渡金属氧化物的氧原子，从而在阻变层中形成氧空位。在一些实施例中，金属蓄氧层103的材料可以包括铝、钽、氮化钽、钛、氮化钛中的至少一种。图2示出的实施例为1T1R结构，即1个晶体管、1个阻变单元。与现有技术相比，本发明提供的RRAM器件的阻变层位于金属蓄氧层的侧边，阻变层未经过刻蚀工艺，因此阻变层的边缘不会被损坏，RRAM器件的电学性能更好。
图3示出了本发明提供的RRAM器件的另一个实施例的截面图。如图3所示，其包括：下金属互联层101、底部电极106、金属蓄氧层103、绝缘层104、阻变层110A和110B、顶部电极114A和114B、上通孔102A和102B、绝缘材料100、PEOX层108。下金属互联层101被绝缘材料100围绕，底部电极106位于下金属互联层101上方并被PEOX层108围绕，金属蓄氧层103覆盖底部电极106，绝缘层104位于金属蓄氧层103上方并且绝缘层104的两侧与金属蓄氧层103的两侧对齐，阻变层110A和110B位于金属蓄氧层103的侧边并且覆盖金属蓄氧层103的侧边，顶部电极114A覆盖阻变层110A、顶部电极114B覆盖阻变层114B，上通孔102A位于顶部电极114A的上方、上通孔102B位于顶部电极114B的上方。阻变层110A和110B包括具有被配置为经受高电阻状态与低电阻状态之间的可逆相位变化的可变电阻的材料。在一些实施例中，阻变层可以包括过渡金属氧化物，其包括以下材料的一层或多层：氧化铪(HfOx)、氧化铝(AlOx)、氧化钽(TaOx)或其他复合组合物(诸如氧化铝铪(HfAlO))。在一些实施例中，绝缘材料100可以包括二氧化硅或者超低介电常数材料。在一些实施例中，绝缘层104包括介电材料，诸如氮化硅(SiNx)、二氧化硅、碳化硅或其他复合介电材料。金属蓄氧层(OxygenIon Reservior)又称金属抓氧层(Oxygen Getting Layer)，用于抓取阻变层中过渡金属氧化物的氧原子，从而在阻变层中形成氧空位。在一些实施例中，金属蓄氧层103的材料可以包括铝、钽、氮化钽、钛、氮化钛中的至少一种。图3示出的实施例为1TnR结构，即1个晶体管、2个阻变单元，其中，102A、114A、110A与底部电极106构成一个阻变单元，102B、114B、110B与底部电极106构成另一个阻变单元，两个阻变单元共用一个底部电极106。与现有技术相比，本发明提供的RRAM器件的阻变层位于金属蓄氧层的侧边，阻变层未经过刻蚀工艺，因此阻变层的边缘不会被损坏，RRAM器件的电学性能更好。另外，本实施例提供的RRAM器件采用1TnR结构，提高了存储密度，该结构在先进制程中更具有优势。
图4示出了本发明提供的RRAM器件的再一个实施例的截面图。如图4所示，其包括：下金属互联层101、底部电极106、金属蓄氧层103、绝缘层104、阻变层110、顶部电极114、上通孔102、绝缘材料100、PEOX层108。下金属互联层101被绝缘材料100围绕，底部电极106位于下金属互联层101上方并被PEOX层108围绕，金属蓄氧层103覆盖底部电极106，绝缘层104位于金属蓄氧层103上方并且绝缘层104的两侧与金属蓄氧层103的两侧对齐，阻变层110位于金属蓄氧层103的侧边并且覆盖金属蓄氧层103的侧边，顶部电极114覆盖阻变层110，上通孔102位于顶部电极114的上方。阻变层110包括具有被配置为经受高电阻状态与低电阻状态之间的可逆相位变化的可变电阻的材料。在一些实施例中，阻变层可以包括过渡金属氧化物，其包括以下材料的一层或多层：氧化铪(HfOx)、氧化铝(AlOx)、氧化钽(TaOx)或其他复合组合物(诸如氧化铝铪(HfAlO))。在一些实施例中，绝缘材料100可以包括二氧化硅或者超低介电常数材料。在一些实施例中，绝缘层104包括介电材料，诸如氮化硅(SiNx)、二氧化硅、碳化硅或其他复合介电材料。金属蓄氧层(Oxygen Ion Reservior)又称金属抓氧层(Oxygen Getting Layer)，用于抓取阻变层中过渡金属氧化物的氧原子，从而在阻变层中形成氧空位。在一些实施例中，金属蓄氧层103的材料可以包括铝、钽、氮化钽、钛、氮化钛中的至少一种。图4示出的实施例为1T1R结构，即1个晶体管、1个阻变单元。与现有技术相比，本发明提供的RRAM器件的阻变层位于金属蓄氧层的侧边，阻变层未经过刻蚀工艺，因此阻变层的边缘不会被损坏，RRAM器件的电学性能更好。
图5示出了本发明提供的RRAM器件的又一个实施例的截面图。如图5所示，其包括：下金属互联层101、底部电极106、金属蓄氧层103、绝缘层104、阻变层110A和110B、顶部电极114A和114B、上通孔102A和102B、绝缘材料100、PEOX层108。下金属互联层101被绝缘材料100围绕，底部电极106位于下金属互联层101上方并被PEOX层108围绕，金属蓄氧层103覆盖底部电极106，绝缘层104位于金属蓄氧层103上方并且绝缘层104的两侧与金属蓄氧层103的两侧对齐，阻变层110A和110B位于金属蓄氧层103的侧边并且覆盖金属蓄氧层103的侧边，顶部电极114A覆盖阻变层110A、顶部电极114B覆盖阻变层114B，上通孔102A位于顶部电极114A的上方、上通孔102B位于顶部电极114B的上方。阻变层110A和110B包括具有被配置为经受高电阻状态与低电阻状态之间的可逆相位变化的可变电阻的材料。在一些实施例中，阻变层可以包括过渡金属氧化物，其包括以下材料的一层或多层：氧化铪(HfOx)、氧化铝(AlOx)、氧化钽(TaOx)或其他复合组合物(诸如氧化铝铪(HfAlO))。在一些实施例中，绝缘材料100可以包括二氧化硅或者超低介电常数材料。在一些实施例中，绝缘层104包括介电材料，诸如氮化硅(SiNx)、二氧化硅、碳化硅或其他复合介电材料。金属蓄氧层(OxygenIon Reservior)又称金属抓氧层(Oxygen Getting Layer)，用于抓取阻变层中过渡金属氧化物的氧原子，从而在阻变层中形成氧空位。在一些实施例中，金属蓄氧层103的材料可以包括铝、钽、氮化钽、钛、氮化钛中的至少一种。图5示出的实施例为1TnR结构，即1个晶体管、2个阻变单元，其中，102A、114A、110A与底部电极106构成一个阻变单元，102B、114B、110B与底部电极106构成另一个阻变单元，两个阻变单元共用一个底部电极106。与现有技术相比，本发明提供的RRAM器件的阻变层位于金属蓄氧层的侧边，阻变层未经过刻蚀工艺，因此阻变层的边缘不会被损坏，RRAM器件的电学性能更好。另外，本实施例提供的RRAM器件采用1TnR结构，提高了存储密度，该结构在先进制程中更具有优势。
图6示出了本发明提供的RRAM器件的再一个实施例的截面图。如图6所示，其包括：下金属互联层101、底部电极106、金属蓄氧层103、绝缘层104、阻变层110、顶部电极114、上通孔102、绝缘材料100、PEOX层108。下金属互联层101被绝缘材料100围绕，底部电极106位于下金属互联层101上方并被PEOX层108围绕，金属蓄氧层103覆盖底部电极106，绝缘层104位于金属蓄氧层103上方并且绝缘层104的两侧与金属蓄氧层103的两侧对齐，阻变层110位于金属蓄氧层103的侧边并且覆盖金属蓄氧层103的侧边，顶部电极114覆盖阻变层110，上通孔102位于顶部电极114的上方。阻变层110包括具有被配置为经受高电阻状态与低电阻状态之间的可逆相位变化的可变电阻的材料。在一些实施例中，阻变层可以包括过渡金属氧化物，其包括以下材料的一层或多层：氧化铪(HfOx)、氧化铝(AlOx)、氧化钽(TaOx)或其他复合组合物(诸如氧化铝铪(HfAlO))。在一些实施例中，绝缘材料100可以包括二氧化硅或者超低介电常数材料。在一些实施例中，绝缘层104包括介电材料，诸如氮化硅(SiNx)、二氧化硅、碳化硅或其他复合介电材料。金属蓄氧层(Oxygen Ion Reservior)又称金属抓氧层(Oxygen Getting Layer)，用于抓取阻变层中过渡金属氧化物的氧原子，从而在阻变层中形成氧空位。在一些实施例中，金属蓄氧层103的材料可以包括铝、钽、氮化钽、钛、氮化钛中的至少一种。图6示出的实施例为1T1R结构，即1个晶体管、1个阻变单元。与现有技术相比，本发明提供的RRAM器件的阻变层位于金属蓄氧层的侧边，阻变层未经过刻蚀工艺，因此阻变层的边缘不会被损坏，RRAM器件的电学性能更好。
图7示出了本发明提供的RRAM器件的又一个实施例的截面图。如图7所示，其包括：下金属互联层101、底部电极106、金属蓄氧层103、绝缘层104、阻变层110A和110B、顶部电极114A和114B、上通孔102A和102B、绝缘材料100、PEOX层108。下金属互联层101被绝缘材料100围绕，底部电极106位于下金属互联层101上方并被PEOX层108围绕，金属蓄氧层103覆盖底部电极106，绝缘层104位于金属蓄氧层103上方并且绝缘层104的两侧与金属蓄氧层103的两侧对齐，阻变层110A和110B分别位于金属蓄氧层103的两个侧边并且分别覆盖金属蓄氧层103的两个侧边，顶部电极114A和114B分别覆盖阻变层110A和110B，上通孔102A和102B分别位于顶部电极114A和114B的上方。阻变层110A和110B包括具有被配置为经受高电阻状态与低电阻状态之间的可逆相位变化的可变电阻的材料。在一些实施例中，阻变层可以包括过渡金属氧化物，其包括以下材料的一层或多层：氧化铪(HfOx)、氧化铝(AlOx)、氧化钽(TaOx)或其他复合组合物(诸如氧化铝铪(HfAlO))。在一些实施例中，绝缘材料100可以包括二氧化硅或者超低介电常数材料。在一些实施例中，绝缘层104包括介电材料，诸如氮化硅(SiNx)、二氧化硅、碳化硅或其他复合介电材料。金属蓄氧层(Oxygen Ion Reservior)又称金属抓氧层(Oxygen Getting Layer)，用于抓取阻变层中过渡金属氧化物的氧原子，从而在阻变层中形成氧空位。在一些实施例中，金属蓄氧层103的材料可以包括铝、钽、氮化钽、钛、氮化钛中的至少一种。图7示出的实施例为1TnR结构，即1个晶体管、2个阻变单元。其中，102A、114A、110A与底部电极106构成一个阻变单元，102B、114B、110B与底部电极106构成另一个阻变单元，两个阻变单元共用一个底部电极106。与现有技术相比，本发明提供的RRAM器件的阻变层位于金属蓄氧层的侧边，阻变层未经过刻蚀工艺，因此阻变层的边缘不会被损坏，RRAM器件的电学性能更好。另外，本实施例提供的RRAM器件采用1TnR结构，提高了存储密度，该结构在先进制程中更具有优势。
本发明实施例还提供了一种形成RRAM器件的方法，如图8所示，包括：在半导体衬底上形成下金属互联层，其中，所述下金属互联层被超低介电常数材料围绕；在所述下金属互联层的上方形成底部电极，其中，所述底部电极设置在所述下金属互联层上方并被PEOX层围绕；在所述底部电极上方形成金属蓄氧层和绝缘层，其中，所述绝缘层设置在所述金属蓄氧层上方，所述金属蓄氧层的两侧与所述绝缘层的两侧对齐；在所述金属蓄氧层的侧边形成阻变层，其中，所述阻变层覆盖所述金属蓄氧层的侧边，所述阻变层具有可变电阻；形成顶部电极，其中，所述顶部电极覆盖所述阻变层；在所述顶部电极的上方形成上通孔。
优选地，形成金属蓄氧层和绝缘层的步骤包括：采用薄膜沉积工艺在所述底部电极上方沉积金属蓄氧层材料和绝缘层材料；通过光刻和蚀刻工艺定义金属蓄氧层和绝缘层的大小和形状。
优选地，形成顶部电极的步骤包括：采用薄膜工艺沉积顶部电极材料；采用光刻和蚀刻工艺隔断RRAM单元之间的所述顶部电极材料。
优选地，形成顶部电极的步骤包括：采用薄膜工艺沉积顶部电极材料；采用光刻和蚀刻工艺隔断RRAM单元上方的所述顶部电极材料并形成1TnR结构。
优选地，形成顶部电极的步骤包括：采用薄膜工艺沉积顶部电极材料；采用蚀刻工艺刻蚀掉所述绝缘层顶部及所述金属蓄氧层两边的顶部电极材料。
优选地，形成顶部电极的步骤包括：采用薄膜工艺沉积顶部电极材料；采用CMP工艺抛光磨平所述顶部电极材料；采用光刻和蚀刻工艺隔断RRAM单元之间的所述顶部电极材料。
优选地，形成上通孔的步骤包括：采用光刻和蚀刻工艺打开顶部电极上方的两个以上窗口以形成1TnR结构。
这里需要指出的是：以上对针对形成RRAM器件的方法实施例的描述，与前述图2、图3、图4、图5、图6所示的阻变存储器RRAM器件实施例的描述是类似的，具有同前述图2、图3、图4、图5、图6所示的阻变存储器RRAM器件实施例相似的有益效果，因此不做赘述。
前述描述旨在使得任何本领域的技术人员能够实现和使用本公开内容，并且在特定应用及其要求的上下文中提供。此外，仅出于例证和描述的目的，给出本公开的实施例的前述描述。它们并非旨在为详尽的或将本公开限制于所公开的形式。因此，许多修改和变型对于本领域熟练的从业者将显而易见，并且本文所定义的一般性原理可在不脱离本公开的实质和范围的前提下应用于其他实施例和应用。此外，前述实施例的论述并非旨在限制本公开。因此，本公开并非旨在限于所示出的实施例，而是将被赋予与本文所公开的原理和特征一致的最宽范围。

Claims (10)

1.一种RRAM器件，其特征在于，包括：
下金属互联层，被超低介电常数材料围绕；
底部电极，设置在所述下金属互联层上方并被PEOX层围绕；
金属蓄氧层，覆盖所述底部电极；
绝缘层，设置在所述金属蓄氧层上方，其中，所述金属蓄氧层的两侧与所述绝缘层的两侧对齐；
阻变层，设置在所述金属蓄氧层的侧边并覆盖所述金属蓄氧层的侧边，所述阻变层具有可变电阻；
顶部电极，覆盖所述阻变层；
上通孔，设置在所述顶部电极上方。
2.根据权利要求1所述的RRAM器件，其特征在于，所述金属蓄氧层的材料为铝、钽、氮化钽、钛、氮化钛中的至少一种，所述绝缘层的材料为氧化硅(SiOx)、氮化硅、氮氧化硅或超低介电常数材料中的至少一种。
3.根据权利要求1所述的RRAM器件，其特征在于，所述阻变层的材料为氧化铪(HfOx)、氧化铝(AlOx)、氧化铝铪(HfAlO)和氧化钽(TaOx)中的至少一种。
4.一种形成RRAM器件的方法，包括：
在半导体衬底上形成下金属互联层，其中，所述下金属互联层被超低介电常数材料围绕；
在所述下金属互联层的上方形成底部电极，其中，所述底部电极设置在所述下金属互联层上方并被PEOX层围绕；
在所述底部电极上方形成金属蓄氧层和绝缘层，其中，所述绝缘层设置在所述金属蓄氧层上方，所述金属蓄氧层的两侧与所述绝缘层的两侧对齐；
在所述金属蓄氧层的侧边形成阻变层，其中，所述阻变层覆盖所述金属蓄氧层的侧边，所述阻变层具有可变电阻；
形成顶部电极，其中，所述顶部电极覆盖所述阻变层；
在所述顶部电极的上方形成上通孔。
5.根据权利要求4所述的方法，其特征在于，形成金属蓄氧层和绝缘层的步骤包括：
采用薄膜沉积工艺在所述底部电极上方沉积金属蓄氧层材料和绝缘层材料；
通过光刻和蚀刻工艺定义金属蓄氧层和绝缘层的大小和形状。
6.根据权利要求4所述的方法，其特征在于，形成顶部电极的步骤包括：
采用薄膜工艺沉积顶部电极材料；
采用光刻和蚀刻工艺隔断RRAM单元之间的所述顶部电极材料。
7.根据权利要求4所述的方法，其特征在于，形成顶部电极的步骤包括：
采用薄膜工艺沉积顶部电极材料；
采用光刻和蚀刻工艺隔断RRAM单元上方的所述顶部电极材料并形成1TnR结构。
8.根据权利要求4所述的方法，其特征在于，形成顶部电极的步骤包括：
采用薄膜工艺沉积顶部电极材料；
采用蚀刻工艺刻蚀掉所述绝缘层顶部及所述金属蓄氧层两边的顶部电极材料。
9.根据权利要求4所述的方法，其特征在于，形成顶部电极的步骤包括：
采用薄膜工艺沉积顶部电极材料；
采用CMP工艺抛光磨平所述顶部电极材料；
采用光刻和蚀刻工艺隔断RRAM单元之间的所述顶部电极材料。
10.根据权利要求4所述的方法，其特征在于，形成上通孔的步骤包括：采用光刻和蚀刻工艺打开顶部电极上方的两个以上窗口以形成1TnR结构。
CN202010358958.3A 2020-04-29 2020-04-29 一种rram器件及形成rram器件的方法 Active CN111584711B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010358958.3A CN111584711B (zh) 2020-04-29 2020-04-29 一种rram器件及形成rram器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010358958.3A CN111584711B (zh) 2020-04-29 2020-04-29 一种rram器件及形成rram器件的方法

Publications (2)

Publication Number Publication Date
CN111584711A true CN111584711A (zh) 2020-08-25
CN111584711B CN111584711B (zh) 2023-08-22

Family

ID=72126209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010358958.3A Active CN111584711B (zh) 2020-04-29 2020-04-29 一种rram器件及形成rram器件的方法

Country Status (1)

Country Link
CN (1) CN111584711B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420921A (zh) * 2020-10-28 2021-02-26 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法
CN114220915A (zh) * 2021-11-22 2022-03-22 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法
CN115472643A (zh) * 2022-09-27 2022-12-13 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897320A (zh) * 2005-07-13 2007-01-17 台湾积体电路制造股份有限公司 相变化存储元件及其形成方法
CN105027309A (zh) * 2013-03-13 2015-11-04 密克罗奇普技术公司 侧壁式存储器单元
US20160087197A1 (en) * 2014-09-18 2016-03-24 Globalfoundries Singapore Pte. Ltd. Non-volatile resistive random access memory crossbar devices with maximized memory element density and methods of forming the same
CN105940516A (zh) * 2014-02-19 2016-09-14 密克罗奇普技术公司 具有减少的传导路径区域的电阻式存储器单元
CN109411602A (zh) * 2018-11-22 2019-03-01 上海华力微电子有限公司 氧化钽基阻变存储器及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897320A (zh) * 2005-07-13 2007-01-17 台湾积体电路制造股份有限公司 相变化存储元件及其形成方法
CN105027309A (zh) * 2013-03-13 2015-11-04 密克罗奇普技术公司 侧壁式存储器单元
CN105940516A (zh) * 2014-02-19 2016-09-14 密克罗奇普技术公司 具有减少的传导路径区域的电阻式存储器单元
US20160087197A1 (en) * 2014-09-18 2016-03-24 Globalfoundries Singapore Pte. Ltd. Non-volatile resistive random access memory crossbar devices with maximized memory element density and methods of forming the same
CN109411602A (zh) * 2018-11-22 2019-03-01 上海华力微电子有限公司 氧化钽基阻变存储器及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420921A (zh) * 2020-10-28 2021-02-26 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法
CN112420921B (zh) * 2020-10-28 2023-09-12 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法
CN114220915A (zh) * 2021-11-22 2022-03-22 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法
WO2023087750A1 (zh) * 2021-11-22 2023-05-25 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法
TWI824627B (zh) * 2021-11-22 2023-12-01 大陸商廈門半導體工業技術研發有限公司 一種半導體積體電路元件及其製造方法
CN115472643A (zh) * 2022-09-27 2022-12-13 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法
CN115472643B (zh) * 2022-09-27 2023-12-19 厦门半导体工业技术研发有限公司 一种半导体集成电路器件及其制造方法

Also Published As

Publication number Publication date
CN111584711B (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
JP5025696B2 (ja) 抵抗変化メモリ
CN104347631B (zh) 使用组合间隔件的rram结构和工艺
US8674336B2 (en) Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
JP5488458B2 (ja) 抵抗変化素子及びその製造方法
CN106252505B (zh) Rram器件和方法
US10014469B2 (en) Resistive random access memory and manufacturing method thereof
US7381982B2 (en) Method for fabricating chalcogenide-applied memory
KR101052875B1 (ko) 저항성 램 소자의 제조방법
JP5783961B2 (ja) 不揮発性記憶装置
US10957742B2 (en) Resistive random-access memory array with reduced switching resistance variability
WO2014112365A1 (ja) スイッチング素子、および半導体スイッチング装置の製造方法
US10460798B2 (en) Memory cells having a plurality of resistance variable materials
TWI686931B (zh) 三維記憶體陣列及其形成方法
CN111584711B (zh) 一种rram器件及形成rram器件的方法
US8987695B2 (en) Variable resistance memory device and method for fabricating the same
JP5324724B2 (ja) 不揮発性記憶装置の製造方法
CN112436087A (zh) 存储单元、存储器器件以及用于形成存储器器件的方法
US20140264670A1 (en) Cell design for embedded thermally-assisted mram
CN113782669A (zh) 存储器件及其制造方法
CN113380947B (zh) 一种半导体集成电路器件及其制造方法
TW202335325A (zh) 一種半導體積體電路元件及其製造方法
CN114122254A (zh) 具有多个输入端子的电阻式存储器元件
US20230413699A1 (en) Semiconductor device and method for fabricating the same
US20230138593A1 (en) Semiconductor device and method for manufacturing the same
JP2015146343A (ja) 不揮発性記憶装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant