[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN111512369A - 多通道数据接收器的时钟数据恢复 - Google Patents

多通道数据接收器的时钟数据恢复 Download PDF

Info

Publication number
CN111512369A
CN111512369A CN201880082121.1A CN201880082121A CN111512369A CN 111512369 A CN111512369 A CN 111512369A CN 201880082121 A CN201880082121 A CN 201880082121A CN 111512369 A CN111512369 A CN 111512369A
Authority
CN
China
Prior art keywords
data
phase error
signal
derived
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880082121.1A
Other languages
English (en)
Other versions
CN111512369B (zh
Inventor
阿里·霍马提
阿明·塔亚丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kandou Labs SA
Original Assignee
Kandou Labs SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kandou Labs SA filed Critical Kandou Labs SA
Publication of CN111512369A publication Critical patent/CN111512369A/zh
Application granted granted Critical
Publication of CN111512369B publication Critical patent/CN111512369B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10305—Improvement or modification of read or write signals signal quality assessment
    • G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/82—Architectures of general purpose stored program computers data or demand driven
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03254—Operation with other circuitry for removing intersymbol interference
    • H04L25/03267—Operation with other circuitry for removing intersymbol interference with decision feedback equalisers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明所述的方法和系统利用相位误差加总器获取多线路总线中的两条或更多条数据通道的多个数据衍生相位误差信号，其中，所述数据衍生相位误差信号中的每一个均至少通过(i)本地振荡器信号的一个或多个相位中的相位以及(ii)与所述两条或更多条数据通道当中的一条数据通道有关的相应的数据信号生成；生成表示所获取的两个或更多个数据衍生相位误差信号的组合的复合相位误差信号；由环路滤波器接收所述复合相位误差信号，并且响应生成振荡器控制信号；以及由本地振荡器接收所述振荡器控制信号，并且通过响应调节所述本地振荡器的时序来调节所述本地振荡器信号的所述一个或多个相位。

Description

多通道数据接收器的时钟数据恢复
相关申请的交叉引用
本申请要求申请号为15/802,365，申请日为2017年11月2日，名称为“多通道数据接收器的时钟数据恢复”，发明人为Ali Hormati和Armin Tajalli的美国专利申请的优先权，并通过引用将其内容整体并入本文，以供所有目的之用。
参考文献
以下在先申请通过引用整体并入本文，以供所有目的之用：
公开号为2011/0268225，申请号为12/784,414，申请日为2010年5月20日，发明人为Harm Cronie和Amin Shokrollahi，名称为“正交差分向量信令”的美国专利申请，下称《Cronie1》；
公开号为2011/0302478，申请号为12/982,777，申请日为2010年12月30日，发明人为Harm Cronie和Amin Shokrollahi，名称为“具有抗共模噪声和抗同步开关输出噪声能力的高引脚利用率、高功率利用率芯片间通信”的美国专利申请，下称《Cronie 2》；
申请号为13/030,027，申请日为2011年2月17日，发明人为Harm Cronie，AminShokrollahi及Armin Tajalli，名称为“利用稀疏信令码进行抗噪声干扰、高引脚利用率、低功耗通讯的方法和系统”的美国专利申请，下称《Cronie 3》；
申请号为13/176,657，申请日为2011年7月5日，发明人为Harm Cronie和AminShokrollahi，名称为“利用叠加信令码进行低功率高引脚利用率通信的方法和系统”的美国专利申请，下称《Cronie 4》；
申请号为13/542,599，申请日为2012年7月5日，发明人为Armin Tajalli，HarmCronie及Amin Shokrollahi，名称为“用于高效平衡码处理和检测的方法和电路”的美国专利申请，下称《Tajalli 1》；
申请号为13/842,740，申请日为2013年3月15日，发明人为Brian Holden、AminShokrollahi和Anant Singh，名称为“芯片间通信用向量信令码时偏耐受方法和系统以及芯片间通信用向量信令码高级检测器”的美国专利申请，下称《Holden 1》；
申请号为61/946,574，申请日为2014年2月28日，发明人为Amin Shokrollahi，Brian Holden和Richard Simpson，名称为“时钟内嵌向量信令码”的美国临时专利申请，下称《Shokrollahi 1》；
申请号为14/612,241，申请日为2015年8月4日，发明人为Amin Shokrollahi，AliHormati及Roger Ulrich，名称为“低符号间干扰比的低功率芯片间通信方法和装置”的美国专利申请，下称《Shokrollahi 2》；
申请号为13/895,206，申请日为2013年5月15日，发明人为Roger Ulrich和PeterHunt，名称为“通过差和高效检测芯片间通信用向量信令码的电路”的美国专利申请，下称《Ulrich 1》；
申请号为14/816,896，申请日为2015年8月3日，发明人为Brian Holden和AminShokrollahi，名称为“带内嵌时钟的正交差分向量信令码”的美国专利申请，下称《Holden2》；
申请号为14/926,958，申请日为2015年10月29日，发明人为Richard Simpson，Andrew Stewart及Ali Hormati，名称为“用于向量信令码通信链路的时钟数据对齐系统”的美国专利申请，下称《Stewart 1》；
申请号为14/925,686，申请日为2015年10月28日，发明人为Armin Tajalli，名称为“改进式相位插值器”的美国专利申请，下称《Tajalli 2》；
申请号为62/286,717，申请日为2016年1月25日，发明人为Armin Tajalli，名称为“具有更大高频增益的电压采样驱动器”的美国临时专利申请，下称《Tajalli 3》；
申请号为62/288,717，申请日为2016年4月22日，发明人为Armin Tajalli，名称为“高性能锁相环”的美国临时专利申请，下称《Tajalli 4》；
申请号为15/582,545，申请日为2017年4月28日，发明人为Ali Hormati和RichardSimpson，名称为“采用判定反馈均衡的时钟数据恢复”的美国专利申请，下称《Hormati 1》；
申请号为15/602,080，申请日为2017年5月22日，发明人为Ali Hormati，名称为“锁相环的数据驱动型鉴相元件”的美国专利申请，下称《Hormati 2》；
此外，本申请中还引用以下现有技术参考文献：
专利号为6,509,773，申请日为2001年4月30日，发明人为Buchwald等人，名称为“相位插值装置和方法”的美国专利，下称《Buchwald》；
“采用两级锁存器的线性相位检测”，A.Tajalli等人，IEE电子学快报，2003年，下称《Tajalli 5》；
“带65纳米CMOS技术自对准DLL的低抖动低相位噪声10GHz亚谐波注入锁定锁相环”，Hong-Yeh Chang、Yen-Liang Yeh、Yu-Cheng Liu、Meng-Han Li及Kevin Chen，IEEE微波理论与技术汇刊，第62卷，第3期，2014年3月，第543～555页，下称《Chang等人》；
“用于FMCW雷达的具有基于延迟锁定环的参考倍频器的低相位噪声77GHz小数N分频锁相环”，Herman Jalli Ng、Rainer Stuhlberger、Linus Maurer、Thomas Sailer及Andreas Stelzer，第6届欧洲微波集成电路会议论文集，2011年10月10日～11日，第196～199页，下称《Ng等人》；
“采用带宽自适应性混合PLL/DLL的高噪声稳健性时钟数据恢复设计”，Han-YuanTan，2006年11月哈佛大学博士论文，下称《Tan》；
专利号为7,492,850，申请日为2005年8月31日，发明人为Christian Ivo Menolfi和Thomas Helmut Toifl，名称为“具有可调节相移量的锁相环装置”的美国专利，下称《Menolfi》；
“采用相位/电流混合模式相位插值法的免校正小数N分频环形PLL”，RomeshKumar Nandwana等人，IEEE固态电路杂志，第50卷，第4期，2015年4月，第882～895页，下称《Nandwana》。
技术领域
本发明实施方式总体涉及通信系统电路，尤其涉及从用于芯片间通信的高速多线路接口中获得稳定且相位正确的接收器时钟信号。
背景技术
在现代数字系统中，数字信号必须得到高效并且可靠的处理。在这一背景下，数字信息应理解为含于离散值(即非连续值)内的信息。数字信息不但可由比特和比特集合表示，而且还可由有限集合内的数字表示。
为了提高总带宽，大多数芯片间或装置间通信系统采用多条线路进行通信。这些线路当中的每一条或每一对均可称为数据通道、信道或链路，而且多条数据通道组成电子器件之间的通信总线。在物理电路层级上，芯片间通信系统内的总线通常由芯片与主板之间的封装电导体、印刷电路板(PCB)上的封装电导体、或PCB间线缆和连接器内的封装电导体构成。此外，高频应用中还可采用微带或带状PCB线路。
常用总线线路信号传输方法包括单端信令法和差分信令法。在需要高速通信的应用中，这些方法还可以在功耗和引脚利用率方面(尤其高速通信中的这些方面)进一步优化。最近提出的向量信令法可在芯片间通信系统的功耗、引脚利用率及噪声稳健性方面实现更加优化的权衡取舍。此类向量信令系统将发送器的数字信息转换为向量码字形式这一不同的表示空间，并且根据传输信道的特性和通信系统的设计约束选择不同的向量码字，以在功耗、引脚利用率及速度之间做出更优的权衡取舍。这一过程在本申请中称为“编码”。编码后的码字以一组信号的形式从发送器发送至一个或多个接收器。接收器将所接收的与码字对应的信号反转为最初的数字信息表示空间。这一过程在本申请中称为“解码”。
无论采取何种编码方法，均须对接收装置所接收的信号进行间隔采样(或者以其他方式记录其信号值)，而且无论传输信道的延迟、干扰及噪声条件如何，该采样间隔均须使得采样值能够以最佳方式表示最初的发送值。这一时钟数据恢复(CDR)操作不但要能够确定合适的采样时间，而且还要能够持续不断地确定合适的采样时间，从而才能对不断变化的信号传播条件进行动态补偿。
许多已知的CDR系统通过锁相环(PLL)或延迟锁定环(DLL)合成具有适于实现精确接收数据采样的频率和相位的本地接收时钟。
发明内容
为了对经通信系统发送的数据值进行可靠检测，接收器须要在精心选择的时间点上精确测量接收信号值的幅度。目前，已有各种可促进此类接收测量的已知方法，包括接收与发送数据流相关的一个或多个专用时钟信号，从发送数据流中提取内嵌时钟信号，以及根据发送数据流的已知属性合成本地接收时钟。
一般而言，此类定时方法的接收器实现方式称为时钟数据恢复(CDR)，并且常常利用锁相环(PLL)或延迟锁定环(DLL)合成具有所需频率和相位特性的本地接收时钟。
在一些通信系统中，可通过相互协调的发送时钟，接收源自单个发送器或多个发送器的多条数据通道。在此类等时或准等时环境中，如果一个输入接收数据通道中测得CDR相位误差，则可说明对该输入接收数据通道进行的校正同样适用于源自同一时钟源的其他输入接收数据通道。
在所描述的方法和系统中：利用相位误差加总器获取多线路总线中的两条或更多条数据通道的多个数据衍生相位误差信号，每一个数据衍生相位误差信号均至少通过(i)本地振荡器信号的一个或多个相位中的相位以及(ii)与所述两条或更多条数据通道当中的一条数据通道关联的相应数据信号生成；生成表示所获得的两个或更多个数据衍生相位误差信号的组合复合相位误差信号；由环路滤波器接收所述复合相位误差信号，并响应地生成振荡器控制信号；以及由本地振荡器接收所述振荡器控制信号，并响应地通过调节该本地振荡器的时时序来调节该本地振荡器信号的所述一个或多个相位。
附图说明
图1为根据一些实施方式使用的通信系统的框图。
图2为根据一些实施方式的数据驱动型相位加总处理阶段的框图。
图3为根据一些实施方式的时钟恢复电路的框图。
图4A为根据一些实施方式向本地振荡器信号相位施加数据通道特定的延迟量的数据通道特定的相位插值器的框图。
图4B为根据一些实施方式向本地振荡器信号相位施加数据通道特定的延迟量的数据通道特定的延迟元件的框图。
图5为根据一些实施方式的通过判定反馈均衡生成数据衍生相位误差信号的采样器框图。
图6为根据一些实施方式的用于生成数据衍生相位误差信号的波特率二进制(Bang-Bang)鉴相器的框图。
图7为根据一些实施方式的通过实施过采样而生成数据衍生相位误差信号的采样器的框图。
图8为根据一些实施方式的通过实施过采样且获得前一个数据样本来生成数据衍生相位误差信号的采样器框图。
图9为根据一些实施方式的模拟相位误差加总器的框图。
图10为根据一些实施方式的采用流水线处理电路和计数器的数字相位误差加总器的框图。
图11为根据一些实施方式的采用相位误差组合器和计数器的数字相位误差加总器的框图。
图12为根据一些实施方式的环形振荡器的框图。
图13A为根据一些实施方式的模拟可调电流源的框图。
图13B为根据一些实施方式的数字可调电流源的框图。
图14为根据一些实施方式的多模式共享电路的框图。
图15为根据一些实施方式的集成不归零(ENRZ)接收器的框图。
图16为根据一些实施方式的ENRZ/NRZ多模式接收器框图。
图17A为根据一些实施方式的两条数据通道的框图，所述数据通道采取的形式为以差分信号形式接收的信号。
图17B为根据一些实施方式的两条数据通道的框图，其中的一条数据通道采取差分信号的形式，另一条数据通道采取共模信号的形式。
图18为根据一些实施方式的方法流程图。
具体实施方式
如图1实施方式所示，发送装置110与接收装置130经共用通信介质120的多个数据通信信道125通信。取决于所使用的具体编码方案，组成通信链路的数据通道的数目可少至两条，多至八条或八条以上，并且可在另外的通信信道中传输一个或多个时钟信号。每一个数据通道可表示并行通信总线中的一条或多条线路等明确的物理互连物，如由一对差分线路承载的一对差分信号。或者，数据通道也可以为虚拟通信实体，如《Cronie 1》、《Cronie2》、《Cronie 3》、《Cronie 4》中描述的作为由多线路总线中的信号共同承载的码字符号形式的正交差分向量信令(ODVS)码子信道。
图1中的例示通信链路120示为由通过时钟信号Clk 105在发送器110和接收器130之间共同传输数据值100的四条线路125构成，但这并不意味着限制。图中所示编码器112可对输入数据值100实施差分编码法或其他类型的编码方法，如《Cronie 1》中描述的编码方法。随后，信号通过线路驱动器118经通信链路发送，并由接收器130接收。在一些实施方式中，随后可通过对所述信号进行检测132和解码138来生成输出值140和接收时钟145。在实际操作中，所述四条线路125可构造为足以传输两个数据比特的两对差分线路。或者，如《Cronie 1》所述，所述四条线路125也可传输通过该文献中描述的H4码编码的三个数据比特。
需要注意的是，在一些实施方式中，发送器110在经线路125发送每一输出信号时，均以单个时钟源为时基。在大多数芯片间通信环境中，由于通信介质120的传播特性相对连贯一致，因此在此类系统中，接收器125所接收的多个信号虽然在到达时间上存在一定的变动(如时偏和抖动)，但是其在时间方面总体保持良好的相互关联性。在此类系统中，接收器125的信号检测的CDA元件可视为具有如下两个方面：首先，合成与发送器110的时钟源等效的稳定本地时钟；其次，从所述本地时钟中衍生出各个采样时间，以准确获取每一个输入接收信号值。
熟悉本领域的人员可以意识到的是，这一接收时序模型可能无法适用于通信介质120在线路125的传输特性中引入显著且快速变化的扰动的环境。此方面的显著一例为不同信道或路径的传播时间、信号强度及噪声特性可快速发生大幅独立变化的多信道无线通信情形。在此类环境中，本领域已知解决方案包括，为每一个接收信号设置含压控振荡器(VCO)、鉴相器及其他锁相环(PLL)元件的CDA子系统。
为了实施的便利性，本领域已知的某些芯片间通信接收器还针对每一个输入信号单独设置CDA锁相环，这些锁相环含有运行于不同偏移相位下的多个锁相环压控振荡器，以产生所需的各采样时钟；而非先产生一个锁相环压控振荡器时钟，然后针对每一个接收输入采样器进行相位调节。然而，在时钟速度较高的情况下，此类完全相同的锁相环所需消耗的功率可能会成为整个接收器功耗的一大组成部分。
图2所示为一种典型的高速接收器的实施方式。该接收器作用于三个接收数据信号R0，R1，R2，在该具体示例中，此三个信号为《Holden 1》和《Ulrich1》所述的多输入比较器(MIC)210对所接收的ODVS编码线路信号进行处理后获得的三个信号。然而，需要注意的是，所述三个接收数据信号R0，R1，R2也可通过以差分比较器对差分接收数据信号进行作用的方式获得。
图15所示为用于H4码或ENRZ码检测的MIC实施方式的代表性示例。图16所示为进一步用于对传统差分对信号进行检测的另一实施方式。图17A所示为对传统差分对信号进行检测的一对现有差分线路接收器，图17B所示为对差分信号以及由同一线路对承载的独立共模信号进行检测的一对现有差分接收器。
每一个接收数据信号均在确定的时间点(如“眼图中心”)采样230a，230b，230c，以最大限度地提高所检测数据的质量，以生成数据值D0，D1，D2。由于这些采样操作以前后相继的接收单位间隔进行，因此如图2所示，其具体实例按照时间序列命名(如D0t-1等)。当前后相继的接收单位间隔上的某个数据值发生变化时，采样器还能够在此类变化发生于预期时间之前还是之后方面给出指示。
如图所示，图2接收器可具有判定反馈均衡(DFE)功能，该功能利用先前接收数据的信息对残余网络的扰动进行补偿，以防止其影响后续数据传输。其中，数据历史纪录225a，225b，225c存有历史接收数据的实例，以分别产生对采样器230a，230b，230c所使用的采样阈值进行调节的补偿值D0t-1，D1t-1，D2t-1。
根据《Hormati 1》所述，通过将高速数据采样器与至少一个环路展开DFE处理级或预测型DFE处理级相结合，能够高效地同时检测所接收的数据值和CDR定时相位误差样本。在此类所谓的波特率CDR中，前后相继的采样间隔上发生的采样器输出值差异可用于指示采样时间是否早于或晚于最优采样时间。此类数据衍生相位误差信号(在图2中，由跃迁指示信号T_En0-2(0:n-1)和早晚指示信号E/L0-2(0:n-1)组成)提供至CDA子系统300，以有助于同时对总体时钟的时序及每一个单独数据流的采样时间进行校正。需要注意的是，在一些采用已知测试波形的实施方式中，由于事先已知跃迁如何发生，因此可不使用跃迁指示信号。或者，当信息中的跃迁密度足够高时，可将“假更新事件”(如与“无”跃迁发生对应的事件)抹平为0，并且使用“真更新事件”(如与“有”跃迁发生对应的事件)进行CDR。在对随机数据进行CDR的实施方式中，可仅在当检测到跃迁时，利用跃迁指示信号更新本地振荡器。
此方面的一种实施方式示于图5，其中，由预测型DFE给出两个推测性质的补偿值或阈值，其中的一者与前一接收单位间隔t-1的历史数据值“1”相关联，而另一者与该前一单位间隔t-1的历史数据值“0”相关联。采样时钟ph(0)_d0可在前一单位间隔的接收数据值被确定前，触发对输入信号R0的采样。当通过历史数据值225a解析的前一接收单位间隔的接收数据值正确时，可通过多路复用器530将相应的采样器结果选为单位间隔t的检测数据D0t。如《Hormati 1》所述，另一采样结果可给出输入信号R0的跃迁是否早于或晚于采样时钟ph(0)_d0的指示。所得的早晚指示信号E/L0将这一信息提供给CDR子系统，而模式检测器540按照《Hormati 1》所述准则，识别深受E/L0输出影响的数据序列(如跃迁)。在至少一种实施方式中，异或(XOR)门足以能够检测出构成相应跃迁波形的当前数据样本和先前数据样本之间的差别。
图6所示为用于接收输入数据信号和本地振荡器信号的一个相位并随之生成相应的数据衍生相位误差信号的数字采样器和二进制(Bang-Bang)鉴相器的一种实施方式。图7所示为工作采样速度更高(即采用本地振荡器信号的多个相位)且用于在时间点t生成至少一个数据样本并在时间点t-0.5(其中，t-0.5对应于时间点t前的半个单位间隔)生成边沿样本的实施方式。其中，采样器响应地生成数据衍生相位误差信号。图8与图7所示实施方式类似，但图8进一步包含“数据历史纪录225a”，该项可以为数据历史纪录存储元件，用于提供与输入信号的前一接收单位间隔t-1所对应的历史数据样本。在一些实施方式中，历史数据样本可从作用于接收数据信号的并行处理阶段的采样器所捕获的数据中获得。
为了有助于数据的高速接收，图2接收器采用多个基本上并行的数据采样元件220。在图示示例中示出两个此类元件，每一个元件均以半速交替处理接收单位间隔，随后通过将所得结果组合260而产生全速输出数据流。需要注意的是，还可使用更多或更少的并行处理阶段。在一些实施方式中，通过使用来自工作于本地振荡器信号不同相位的多个数据采样元件的数据驱动型部分相位误差信号，可因相位误差信息的增多而提高锁相环带宽。
与此同时，CDA子系统300利用数据衍生相位误差信息T_En0-2(0:n-1)和E/L0-2(0:n-1)维持本地振荡器250的相位锁定，以供其通过相位插值器390和/或延迟元件235a，235b，235c控制采样器230a，230b，230c的采样时间。
图3为侧重于根据一些实施方式的图2所示接收器的CDA子系统300的内部结构的框图。与典型的锁相环系统一致，由作为压控振荡器(VCO)的环形振荡器250生成本地时钟(ph000，ph090，ph180，ph270)，可选地，这些本地时钟还可由分频器380降低频率。一个或多个相位插值器390通过作用于本地时钟的多个相位(以及接收自处理阶段220中的采样器的数据衍生相位误差信息)来合成调相后的采样时钟ph(0:n-1)_d0-2。在此类实施方式中，“_dn”这一标记对应于采样时钟相位，该采样时钟相位含有施加于其上的相应的数据通道特定的延迟量。
每一个相位插值器390均用于生成适用于触发每一个并行数据采样元件内的一个数据通道的采样器的调相(根据数据通道特定的延迟量)后的采样时钟。每一个相位插值器390均可由控制逻辑320独立设置，以使得一个数据通道(如数据通道特定的延迟量值d0)的采样时间被调节至早于或晚于另一数据通道(如数据通道特定的延迟量值d1)的采样时间。加总器(保持有多个输入值的累积记录的存储元件)用于通过分析数据衍生相位误差信号(在一些实施方式中，还分析用于验证数据衍生相位误差信号是否有效的跃迁)而判断给定子信道的平均误差是否为0。如果某一平均误差或加总误差不为零，则对与该误差结果相关联的子信道/数据通道特定的时序进行相应调节(在本例中，通过调节该子信道的相位插值器390的值的方式进行调节)。
上述用于生成数据通道特定的调节后的采样时钟的相位误差加总器490a/b/c和三个数据通道特定的相位插值器390的组合详示于图4A。在此类实施方式中，加总器通过分析数据衍生相位误差信号来判断给定的数据通道的平均相位误差是否为0。如果数据通道“0”的平均相位误差不为0，则以加总器440a提供的Delay Control_d0信号所确定的数据通道特定的延迟量值d0对采样时钟ph(0:n-1)的相位进行插值处理。在完成调节后，平均复合相位误差信号可能不再为0，误差加总器可对VCO进行相应更新。这一过程可一直重复至：(i)每一个数据通道的平均相位误差为0；以及(ii)平均复合相位误差信号为0。在替代实施方式中，也可引入其他能够在独立于锁相环保持总体相位锁定的功能之外使得各个数据通道采样时钟得到控制的机制。图4B所示为其中的一种此类替代实施方式，其中，加总器442根据数据通道0的平均误差生成Delay Control_d0，该信号通过调节可调延迟元件435而将数据通道特定的延迟量值施加至采样时钟的相位(0:n-1)。此外，经可调延迟元件435的数据通道特定的延迟量值调节的一个或多个本地时钟信号ph(0:n-1)的相对相位产生调相后的数据通道采样时钟ph(0:n-1)_d0。针对每一个其他数据通道，可以类似设置等效的235a以用于将所述本地振荡器信号的所述相位延迟相应的所述数据通道特定的延迟量值，其中，所述本地振荡器信号用于生成给定的数据通道的每一个数据衍生相位误差信号。
在另一实施方式中，可进一步引入多个数据通道特定的误差加总器442，每一个该数据通道特定的加总器442均用于接收与相应数据通道相关联的数据驱动型相位误差信号，并随之确定表示数据通道特定的延迟量值的数据通道特定的控制信号。其他实施方式可进一步由图4A所示的数据通道特定的相位插值器构成，每一个该数据通道特定的相位插值器均用于接收相应的数据通道特定的延迟控制信号以及本地振荡器信号的一个或多个相位，并随之根据所述数据通道特定的延迟量值，对所述本地振荡器的一个或多个相位进行插值。
在一些实施方式中，由图4B的切换式电容节点加载型实施方式完成适于相位调节的可调数字信号延迟量的生成。其中，数字控制值B0，Bl，B2通过启动切换晶体管401，402，403而向信号节点410添加电容负载C0，Cl，C2。在其他实施方式中，还可进一步通过引入串联电阻或电感来改善所述选择性电容加载功能的延迟效果。
一般情况下，在各个前后相继的接收单位间隔内，针对给定的数据通道的相对采样时间或相对采样相位在所有并行处理阶段当中的每一个处理阶段均保持一致。在其他实施方式中，不同处理阶段之间还可允许进行递增式的相位调节，此间一例为对不同处理单元之间的时钟分布波动导致的固有时序差异的补偿。
总体的相位锁定由相位误差加总器240保持，该相位误差加总器240用于获取多线路总线的两条或更多条数据通道的多个数据衍生相位误差信号。每一个该数据衍生相位误差信号均至少通过本地振荡器信号的一个或多个相位当中的至少一个相位以及与所述两条或更多条数据通道当中的一条数据通道相关联的相应数据信号生成。相位误差加总器240还用于随之生成表示所述获得的两个或更多个数据衍生相位误差信号的组合结果的复合相位误差信号。该相位误差信号由环路滤波器245滤波，该环路滤波器245用于接收所述复合相位误差信号，并随之生成用于调节本地振荡器250的振荡器控制信号。本地振荡器250在接收所述振荡器控制信号后，对其自身的时序进行调节，从而实现对本地振荡器信号的一个或多个相位的调节。
相位误差的加总既可以在模拟域中进行，也可在数字域中进行。图9实施方式为模拟相位误差加总的一例，其中，早晚指示信息使得一个或多个电荷泵对存储电容器执行上拉/下拉操作，以使得最终电容器电压与加总后的输出模拟相位误差信号相对应。在该具体实施方式中，跃迁指示信号T_En用于使电荷泵(CPC)能够或无法执行操作，而早晚指示信号E/L用于在电荷泵能够执行操作时令其上拉或下拉。虽然图示为对由两个并行处理阶段所检测的三个数据流进行加总，但此两数目均不构成限制。
图10和图11所示为用于生成输出数字复合相位误差信号的两种数字相位误差加总实施方式。在图10中，数字多路复用器910对来自所述三个数据通道的早晚指示信号进行流水线处理，与此同时，数字多路复用器920对与每一个数据通道关联的跃迁指示信号进行流水线处理，并将其输出至计数器930。在“选择”信号于多路复用器中遍历所有数据通道时，每当有任何一个数据通道的T_En为有效信号(如此，可以启动计数器930)且E/L信号为高电平(“早”)时，计数器930便递增；每当有任何一个数据通道的T_En为有效信号且E/L为低电平(“晚”)时，计数器930便递减。作为替代方案，所述计数器也可在E/L表示早或晚时分别递减/递增。如此，计数器930保持的N比特数字总计数值便表示所有数据通道的所有有效早晚指示的历史加和结果。在一些实施方式中，还利用数字滤波器对总计数值进行额外的低通滤波245，以生成M比特的数字振荡器控制信号。在一些实施方式中，M＝N，在其他一些实施方式中，M也可大于或小于N。在图11的替代数字实施方式中，每一个数据通道并不给出单比特的早晚指示信息，而是给出同时表示多条数据通道相位误差的方向和大小的数字值。其中的操作与上例类似，但区别在于计数器1030的递增值或递减值的大小可由每一个相位的总相位误差的数字值决定。下表1给出以数字方式对数据衍生相位误差信号进行组合的一些示例，其中，当相应T_En信号表示已发生跃迁时，E/L信号值为：1＝早；-1＝晚；当相应T_En信号表示未发生跃迁时，E/L信号不适用：
Figure BDA0002546397140000131
表1
如上所述，在表1中，每一个数据通道D0～D2的早晚指示值均为“1”或“-1”，并且仅在已确定发生跃迁(如通过跃迁指示信号T_En0-2)时，才进行组合。如果未发生跃迁，则相应E/L值为“N/A”。在对已确定发生跃迁的三个通道的E/L值进行组合时，计数器根据加和结果的符号递增或递减加和结果的大小。在第一行中，数据通道0为“晚”，而数据通道1和2为“早”，因此计数器递增大小“1”。需要注意的是，在一些实施方式中，计数器的递增或递减方向也可与上例相反。还需要注意的是，在一些实施方式中，还可以在任何情形下，均对采样器提供的E/L信号进行组合。在此类实施方式中，接收信息可对应于测试波形，或者接收信息的跃迁密度可设计为足以使得已发生跃迁的E/L信号将错误E/L信号有效覆盖。
等效的数字相位加总器实施方式可将上述所有或部分选择或逻辑功能910，920，1120实施为编程逻辑指令，并将所有或部分计数器930，1030功能实施为编程算术指令，这些指令由计算机处理器或编程逻辑元件执行。
图12所示为作为一种压控振荡器实施方式的环形振荡器。其中，环形振荡器的闭合环路可纳入任意数量的放大器或数字逻辑门，基本振荡周期为环路总传播延迟的2倍，并且环路共发生奇数次信号反转。为了实现对振荡频率的模拟式控制，一个或多个(优选所有)环路元件的传播时间可以调节。此类调节可由对图13A所示的逻辑处理级供电电流的调节，对图4B所示的电容节点加载状况的调节，对切换阈值电压的调节或其他调节构成。图13B所示的简易数模转换器提供一种对图13A进行电流调节的手段，其中，可以通过调节各切换晶体管的尺寸而实现预定的电流递增量，以及用于启动晶体管的控制信号可组织为温度计(线性计数)码、二进制码或其他所需形式。
图14所示为另一数字信号接收器实施方式，该数字信号接收器用于在多个功能模式下工作。此类实施方式采用一个以上的加总元件(如1440和1445中的加总元件)以及至少生成第一和第二本地时钟参考的多个时钟生成锁相环(如1440和1445中的锁相环)。所述多个输入数据流当中的每一个数据流均可根据得自所述本地时钟参考中选定(在图示例中，由选择多路复用器1460选定)的一个时钟参考进行采样。
在第一工作模式中，输入信号当中的两个或更多个信号为共同信号组和时钟域的成分，所述时钟域例如采用ODVS H4编码。在该模式中，所述共同信号组中的每一个输入的时序均源自同一本地时钟参考。如上文所述，为了对不同信号传播延迟量等固有时序偏差进行补偿，可选地，可通过设置相位偏移值而递增式地调节各个输入采样器。
在第二工作模式中，各个输入信号为至少两个不同信号组的成分，所述不同信号组可源自不同的时钟域。其中的至少第一和第二本地时钟源可实现分别锁定至此类不同输入时钟的独立采样间隔。
在第三工作模式中，输入信号当中的两个或更多个信号可源自共同时钟域，但其传播时间差异足以使得第一工作模式因难以处理而无法实现良好接收。其中的至少第一和第二本地时钟源同时用于生成频率相同且相位不同(而且相对关系可能为可变关系)的等时时钟，每一个该等时时钟均分别与所述两个或更多个输入信号当中的不同信号同步。在所述两个或更多个输入信号源自共同时钟域的替代模式中，也可使用单个本地时钟源(如1450)，并且可通过经数据通道特定的延迟元件d0～d2向所生成的采样时钟施加数据通道特定的延迟量值以对传播时间差异进行补偿。
图18所示为由另一实施方式实施的方法，包括：由相位误差加总器获取1802多线路总线的两条或更多条数据通道的多个数据衍生相位误差信号，每一个数据衍生相位误差信号均至少通过(i)本地振荡器信号的一个或多个相位中的相位以及(ii)与所述两条或更多条数据通道当中的一条数据通道关联的相应数据信号生成；生成1804表示所获取的两个或更多个数据衍生相位误差信号的组合的复合相位误差信号；由环路滤波器接收所述复合相位误差信号，并响应生成1806振荡器控制信号；以及由本地振荡器接收所述振荡器控制信号，并且响应调节1808该本地振荡器的时间来调节该本地振荡器信号的所述一个或多个相位。
响应根据本地振荡器信号的一个或多个相位及前一个数据样本获得的数据信号的数据样本和边沿样本，生成每一个数据衍生相位误差信号。所述前一个数据样本可从数据历史或其他存储元件获得，或者从工作于所述数据信号的前一时间间隔的并行处理阶段获得。
如以上针对图5所述，所述数据衍生相位误差信号可通过环路展开DFE校正或预测型DFE校正生成。在一种此类实施方式中，通过向所接收的数据信号施加一对判定反馈均衡(DFE)系数而生成一对DFE校正数据样本。其中，通过使用得自所述数据信号前一个时间间隔的数据输出值，使得其中的一个所述DFE校正数据样本选为输出数据，而另一个所述DFE校正数据样本选为所述数据衍生相位误差信号。
在一些实施方式中，使用于生成给定数据通道的每一个数据衍生相位误差信号的所述本地振荡器信号的相位发生延迟，延迟量为数据通道特定的延迟量。在另一实施方式中，在确定分别表示所述数据通道特定的延迟量值的数据通道特定的控制信号时，每一个数据通道特定的控制信号均由作用于来自关联数据通道的相应数据驱动型相位误差信号的多个数据通道特定的误差加总器生成。
在一些实施方式中，生成所述复合相位误差信号的方法包括：由多个电荷泵接收所述多个数据衍生相位误差信号，并随之生成表示这些数据衍生相位误差信号的多个电流；以及在共模加和节点通过将所述多个电流组合来生成所述复合相位误差信号。
在一些实施方式中，生成所述复合相位误差信号的方法包括：以数字方式组合所述多个数据衍生相位误差信号。
在一些实施方式中，通过将相应数据信号已确定发生跃迁的数据衍生相位误差信号相组合来生成所述复合相位误差信号。
本申请中公开的线路通信方法可同等应用于包括光学通信和无线通信在内的其他通信介质。“电压”或“信号电平”等描述性词语应视为涵盖“电流”和“电荷”等同等度量参数。类似地，本文给出的具体示例，尤其在输入信号数目、信号编码方式及所检测的比特数目等方面，出于描述目的，并不意味着限制。
本文中使用的“物理信号”包括可传送信息的物理现象的任何适用行为和/或属性。根据至少一种实施方式，物理信号可以为有形的非暂时性信号。

Claims (15)

1.一种装置，其特征在于，包括：
相位误差加总器，所述相位误差加总器用于获取多线路总线中的两条或更多条数据通道的多个数据衍生相位误差信号，其中，所述数据衍生相位误差信号中的每一个均至少通过(i)本地振荡器信号的一个或多个相位中的相位以及(ii)与所述两条或更多条数据通道当中的一条数据通道有关的相应数据信号生成，所述相位误差加总器还用于响应地生成表示所获取的两个或更多个数据衍生相位误差信号的组合的复合相位误差信号；
环路滤波器，所述环路滤波器用于接收所述复合相位误差信号，并且响应地生成振荡器控制信号；以及
本地振荡器，所述本地振荡器用于接收所述振荡器控制信号，并且响应地调节所述本地振荡器的时序以调节所述本地振荡器信号的所述一个或多个相位。
2.如权利要求1所述的装置，其特征在于，还包括用于生成所述多个数据衍生相位误差信号的多个采样器，其中，至少一个采样器用于接收所述本地振荡器信号的多个相位以及用于生成至少一个数据样本和一个边沿样本，并且响应地生成所述数据衍生相位误差信号。
3.如权利要求1所述的装置，其特征在于，还包括用于生成所述多个数据衍生相位误差信号的多个采样器，其中，至少一个采样器用于：
向所接收的数据信号施加一对判定反馈均衡系数；
生成一对判定反馈均衡校正数据样本；
选取第一判定反馈均衡校正数据样本作为输出数据；以及
选取第二判定反馈均衡校正数据样本作为所述数据衍生相位误差信号。
4.如权利要求1所述的装置，其特征在于，所述复合相位误差信号为模拟复合相位误差信号，其中所述相位误差加总器包括：
多个电荷泵，所述多个电荷泵中的每一个均用于接收所述多个数据衍生相位误差信号中的相应的数据衍生相位误差信号，所述多个电荷泵用于响应地生成表示所述数据衍生相位误差信号的多个电流；以及
共模求和节点，所述共模求和节点用于通过将所述多个电流进行组合来生成所述模拟复合相位误差信号。
5.如权利要求1所述的装置，其特征在于，所述复合相位误差信号为数字复合相位误差信号，其中，所述相位误差加总器包括组合器，所述组合器用于接收所述数据衍生相位误差信号，并且响应生成所述数字复合相位误差信号。
6.如权利要求1所述的装置，其特征在于，所述相位误差加总器用于对相应的数据信号中已确定发生跃迁的数据衍生相位误差信号进行组合。
7.如权利要求1所述的装置，其特征在于，还包括：
多个数据通道特定的误差加总器，所述多个数据通道特定的加总器中的每一个均与相应的数据通道有关，并且用于接收与相应的所述数据通道有关的数据驱动型相位误差信号，其中所述多个数据通道特定的加总器中的每一个还用于响应地确定数据通道特定的控制信号，所述数据通道特定的控制信号表示与相应的所述数据通道有关的数据通道特定的延迟量值；
多个数据通道特定的延迟元件，所述多个数据通道特定的延迟元件中的每一个均与相应的数据通道有关，并且用于接收与相应的所述数据通道有关的所述数据通道特定的控制信号，其中，所述多个数据通道特定的延迟元件中的每一个还用于将所述本地振荡器信号的所述相位延迟相应的所述数据通道特定的延迟量值，其中所述本地振荡器信号用于生成相应的数据通道的每一数据衍生相位误差信号。
8.一种方法，其特征在于，包括：
由相位误差加总器获取多线路总线中的两条或更多条数据通道的多个数据衍生相位误差信号，其中，所述数据衍生相位误差信号中的每一个均至少通过(i)本地振荡器信号的一个或多个相位中的相位以及(ii)与所述两条或更多条数据通道当中的一条数据通道有关的相应的数据信号生成；
生成表示所获取的两个或更多个数据衍生相位误差信号的组合的复合相位误差信号；
由环路滤波器接收所述复合相位误差信号，并且响应地生成振荡器控制信号；以及
由本地振荡器接收所述振荡器控制信号，并且响应地调节所述本地振荡器的时序以调节所述本地振荡器信号的一个或多个相位。
9.如权利要求8所述的方法，其特征在于，所述数据衍生相位误差信号中的每一个的生成包括：根据所述本地振荡器信号的所述一个或多个相位生成所述数据信号的数据样本和边沿样本；以及至少根据所述数据样本、所述边沿样本以及前一个数据样本，响应地生成所述数据衍生相位误差信号。
10.如权利要求8所述的方法，其特征在于，生成所述多个数据衍生相位误差信号中的每一个包括：
将一对判定反馈均衡系数施加至所接收的数据信号；
生成一对判定反馈均衡校正数据样本；
选取第一判定反馈均衡校正数据样本作为输出数据；以及
选取第二判定反馈均衡校正数据样本作为所述数据衍生相位误差信号。
11.如权利要求8所述的方法，其特征在于，将所述本地振荡器信号的所述相位延迟数据通道特定的延迟量值，其中所述本地振荡器信号用于生成给定的数据通道的数据衍生相位误差信号。
12.如权利要求8所述的方法，其特征在于，还包括确定表示所述数据通道特定的延迟量值的相应的数据通道特定的控制信号，其中，每一个数据通道特定的控制信号均由作用于来自关联数据通道的相应的数据驱动型相位误差信号的相应的数据通道特定的误差加总器生成。
13.如权利要求8所述的方法，其特征在于，所述复合相位误差信号的生成包括：
由多个电荷泵接收所述多个数据衍生相位误差信号，并且响应地生成表示所述数据衍生相位误差信号的多个电流；以及
由共模求和节点通过组合所述多个电流来生成所述复合相位误差信号。
14.如权利要求8所述的方法，其特征在于，所述复合相位误差信号的生成包括以数字方式组合所述多个数据衍生相位误差信号。
15.如权利要求8所述的方法，其特征在于，通过对相应的数据信号中已确定发生跃迁的数据衍生相位误差信号进行组合来生成所述复合相位误差信号。
CN201880082121.1A 2017-11-02 2018-11-02 多通道数据接收器的时钟数据恢复装置及方法 Active CN111512369B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/802,365 US10347283B2 (en) 2017-11-02 2017-11-02 Clock data recovery in multilane data receiver
US15/802,365 2017-11-02
PCT/US2018/059029 WO2019090127A1 (en) 2017-11-02 2018-11-02 Clock data recovery in multilane data receiver

Publications (2)

Publication Number Publication Date
CN111512369A true CN111512369A (zh) 2020-08-07
CN111512369B CN111512369B (zh) 2022-05-10

Family

ID=66245665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880082121.1A Active CN111512369B (zh) 2017-11-02 2018-11-02 多通道数据接收器的时钟数据恢复装置及方法

Country Status (5)

Country Link
US (1) US10347283B2 (zh)
EP (1) EP3704696B1 (zh)
KR (1) KR102384609B1 (zh)
CN (1) CN111512369B (zh)
WO (1) WO2019090127A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115118276A (zh) * 2021-03-18 2022-09-27 三星显示有限公司 时钟恢复电路和方法
TWI793621B (zh) * 2021-05-31 2023-02-21 大陸商北京歐錸德微電子技術有限公司 多通道同步輸出電路及利用其之控制晶片和電子裝置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102452390B1 (ko) 2017-12-28 2022-10-06 칸도우 랩스 에스에이 동기식으로 스위칭된 다중 입력 복조 비교기
WO2019241080A1 (en) * 2018-06-11 2019-12-19 Kandou Labs, S.A. Skew detection and correction for orthogonal differential vector signaling codes
DE102019132149A1 (de) * 2019-11-27 2021-05-27 Endress+Hauser SE+Co. KG FMCW-basiertes Abstandsmessgerät
US11411565B2 (en) * 2020-01-06 2022-08-09 Stmicroelectronics International N.V. Clock and data recovery circuit
TWI775053B (zh) 2020-02-27 2022-08-21 群聯電子股份有限公司 時脈資料回復電路、記憶體儲存裝置及訊號產生方法
CN113380285B (zh) * 2020-03-09 2023-07-25 群联电子股份有限公司 时钟数据回复电路、存储器存储装置及信号产生方法
US11855648B2 (en) 2022-01-14 2023-12-26 Samsung Display Co., Ltd. Clock pattern detection and correction
US11870880B2 (en) * 2022-01-31 2024-01-09 Samsung Display Co., Ltd. Clock data recovery (CDR) with multiple proportional path controls

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652773A (en) * 1996-01-31 1997-07-29 Holtek Microelectronics, Inc. Digital phase-locked loop for data separation
CN1638366A (zh) * 2003-12-19 2005-07-13 美国博通公司 一种设置判决反馈均衡器环延时的方法及通信系统
CN100508398C (zh) * 2005-07-01 2009-07-01 威盛电子股份有限公司 可调整增益曲线的相位检测电路与其方法
US7623600B2 (en) * 2004-06-02 2009-11-24 Broadcom Corporation High speed receive equalizer architecture
US20140286469A1 (en) * 2013-03-25 2014-09-25 Fujitsu Limited Reception circuit and semiconductor integrated circuit
US20150078495A1 (en) * 2012-03-13 2015-03-19 Rambus Inc. Clock and Data Recovery Having Shared Clock Generator
CN104521175A (zh) * 2012-03-29 2015-04-15 万亿广场 用于多通道的时钟恢复、接收器以及通信系统
CN105027447A (zh) * 2013-02-20 2015-11-04 斯维尔系统 高度准确的参考振荡器的单插入修整

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5150384A (en) * 1990-09-28 1992-09-22 Motorola, Inc. Carrier recovery method and apparatus having an adjustable response time determined by carrier signal parameters
US5266907A (en) 1991-06-25 1993-11-30 Timeback Fll Continuously tuneable frequency steerable frequency synthesizer having frequency lock for precision synthesis
JP2669347B2 (ja) 1994-06-15 1997-10-27 日本電気株式会社 クロック信号抽出回路
JP2710214B2 (ja) 1994-08-12 1998-02-10 日本電気株式会社 フェーズロックドループ回路
US5802356A (en) 1996-11-13 1998-09-01 Integrated Device Technology, Inc. Configurable drive clock
US6247138B1 (en) 1997-06-12 2001-06-12 Fujitsu Limited Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system
US6307906B1 (en) * 1997-10-07 2001-10-23 Applied Micro Circuits Corporation Clock and data recovery scheme for multi-channel data communications receivers
JP2908398B1 (ja) 1998-01-14 1999-06-21 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路および発振器の遅延素子
US6316987B1 (en) 1999-10-22 2001-11-13 Velio Communications, Inc. Low-power low-jitter variable delay timing circuit
TW483255B (en) 1999-11-26 2002-04-11 Fujitsu Ltd Phase-combining circuit and timing signal generator circuit for carrying out a high-speed signal transmission
EP1277316A2 (en) 2000-04-28 2003-01-22 Broadcom Corporation Methods and systems for adaptive receiver equalization
US6380783B1 (en) 2000-10-13 2002-04-30 Silicon Communications Lab, Inc. Cyclic phase signal generation from a single clock source using current phase interpolation
JP4037269B2 (ja) 2001-02-12 2008-01-23 シンボル テクノロジーズ インコーポレイテッド 無線周波数識別アーキテクチャ
JP3317964B1 (ja) * 2001-02-19 2002-08-26 三菱電機株式会社 位相検出回路および受信機
US6717478B1 (en) 2001-04-09 2004-04-06 Silicon Image Multi-phase voltage controlled oscillator (VCO) with common mode control
WO2004088913A1 (ja) 2003-03-31 2004-10-14 Fujitsu Limited 位相比較回路及びクロックリカバリ回路
US7688929B2 (en) 2003-04-01 2010-03-30 Kingston Technology Corp. All-digital phase modulator/demodulator using multi-phase clocks and digital PLL
US7397848B2 (en) 2003-04-09 2008-07-08 Rambus Inc. Partial response receiver
JP2005050123A (ja) * 2003-07-28 2005-02-24 Nec Micro Systems Ltd スキュー補正回路
US7161440B2 (en) 2003-12-11 2007-01-09 Seiko Epson Corporation Temperature compensation circuit
KR100710437B1 (ko) 2004-04-16 2007-04-23 쟈인 에레쿠토로닉스 가부시키가이샤 송신 회로, 수신 회로 및 클락 추출 회로 및 데이터 전송방법 및 데이터 전송 시스템
US7042260B2 (en) 2004-06-14 2006-05-09 Micron Technology, Inc. Low power and low timing jitter phase-lock loop and method
US7587012B2 (en) 2004-07-08 2009-09-08 Rambus, Inc. Dual loop clock recovery circuit
US7457393B2 (en) 2004-12-29 2008-11-25 Intel Corporation Clock recovery apparatus, method, and system
US7199728B2 (en) 2005-01-21 2007-04-03 Rambus, Inc. Communication system with low power, DC-balanced serial link
US7209069B2 (en) 2005-04-13 2007-04-24 Sigmatel, Inc. Successive approximation analog-to-digital converter with current steered digital-to-analog converter
US7330058B2 (en) 2005-07-01 2008-02-12 Via Technologies, Inc. Clock and data recovery circuit and method thereof
US7650525B1 (en) 2005-10-04 2010-01-19 Force 10 Networks, Inc. SPI-4.2 dynamic implementation without additional phase locked loops
WO2007060756A1 (ja) 2005-11-22 2007-05-31 Matsushita Electric Industrial Co., Ltd. 位相比較器及び位相調整回路
US20070201597A1 (en) 2006-01-03 2007-08-30 Hongkai He Sub-sampled digital programmable delay locked loop with triangular waveform preshaper
US7639737B2 (en) 2006-04-27 2009-12-29 Rambus Inc. Adaptive equalization using correlation of edge samples with data patterns
KR100806117B1 (ko) 2006-06-23 2008-02-21 삼성전자주식회사 전압제어 발진기, 이를 구비한 위상동기루프 회로, 및위상동기루프 회로의 제어방법
US7336112B1 (en) 2006-08-21 2008-02-26 Huaya Microelectronics, Ltd. False lock protection in a delay-locked loop (DLL)
US8199866B2 (en) 2007-02-12 2012-06-12 Rambus Inc. Edge-based sampler offset correction
JP4864769B2 (ja) 2007-03-05 2012-02-01 株式会社東芝 Ｐｌｌ回路
US7860190B2 (en) * 2007-03-19 2010-12-28 Quantum Corporation Multi-channel timing recovery system
US20100180143A1 (en) 2007-04-19 2010-07-15 Rambus Inc. Techniques for improved timing control of memory devices
US8045670B2 (en) 2007-06-22 2011-10-25 Texas Instruments Incorporated Interpolative all-digital phase locked loop
US8253454B2 (en) 2007-12-21 2012-08-28 Realtek Semiconductor Corp. Phase lock loop with phase interpolation by reference clock and method for the same
WO2011008356A2 (en) 2009-06-30 2011-01-20 Rambus Inc. Techniques for adjusting clock signals to compensate for noise
TW201145918A (en) * 2009-12-27 2011-12-16 Maxlinear Inc Methods and apparatus for synchronization in multiple-channel communication systems
JP5347955B2 (ja) 2009-12-28 2013-11-20 日本電気株式会社 多相クロック間の相間スキュー検出回路、相間スキュー調整回路、および半導体集積回路
US9450744B2 (en) 2010-05-20 2016-09-20 Kandou Lab, S.A. Control loop management and vector signaling code communications links
US9059816B1 (en) 2010-05-20 2015-06-16 Kandou Labs, S.A. Control loop management and differential delay correction for vector signaling code communications links
WO2013028181A1 (en) 2011-08-23 2013-02-28 Intel Corporation Digital delay-locked loop with drift sensor
CN103036537B (zh) 2011-10-09 2016-02-17 瑞昱半导体股份有限公司 相位内插器、多相位内插装置及内插时钟的产生方法
US20130285720A1 (en) * 2012-04-26 2013-10-31 Rafel Jibry Multiple channel phase detection
US8873606B2 (en) 2012-11-07 2014-10-28 Broadcom Corporation Transceiver including a high latency communication channel and a low latency communication channel
US9036764B1 (en) 2012-12-07 2015-05-19 Rambus Inc. Clock recovery circuit
JP6032081B2 (ja) 2013-03-22 2016-11-24 富士通株式会社 受信回路、及び半導体集積回路
JP6079388B2 (ja) 2013-04-03 2017-02-15 富士通株式会社 受信回路及びその制御方法
JP6171843B2 (ja) 2013-10-25 2017-08-02 富士通株式会社 受信回路
US9325489B2 (en) 2013-12-19 2016-04-26 Xilinx, Inc. Data receivers and methods of implementing data receivers in an integrated circuit
CN203675093U (zh) 2014-01-07 2014-06-25 浙江大学城市学院 基于浮栅技术的动态异或门设计
US9148198B1 (en) 2014-05-21 2015-09-29 Qualcomm Incorporated Programmable pre-emphasis circuit for MIPI C-PHY
JP6361433B2 (ja) 2014-10-02 2018-07-25 富士通株式会社 周波数検出回路及び受信回路
US9374250B1 (en) * 2014-12-17 2016-06-21 Intel Corporation Wireline receiver circuitry having collaborative timing recovery
BR112016025240A2 (pt) * 2015-01-28 2018-06-19 Huawei Tech Co Ltd malha de captura de fase de subamostragem
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
CN115051705A (zh) 2016-04-22 2022-09-13 康杜实验室公司 高性能锁相环
US9906358B1 (en) 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652773A (en) * 1996-01-31 1997-07-29 Holtek Microelectronics, Inc. Digital phase-locked loop for data separation
CN1638366A (zh) * 2003-12-19 2005-07-13 美国博通公司 一种设置判决反馈均衡器环延时的方法及通信系统
US7623600B2 (en) * 2004-06-02 2009-11-24 Broadcom Corporation High speed receive equalizer architecture
CN100508398C (zh) * 2005-07-01 2009-07-01 威盛电子股份有限公司 可调整增益曲线的相位检测电路与其方法
US20150078495A1 (en) * 2012-03-13 2015-03-19 Rambus Inc. Clock and Data Recovery Having Shared Clock Generator
CN104521175A (zh) * 2012-03-29 2015-04-15 万亿广场 用于多通道的时钟恢复、接收器以及通信系统
CN105027447A (zh) * 2013-02-20 2015-11-04 斯维尔系统 高度准确的参考振荡器的单插入修整
US20140286469A1 (en) * 2013-03-25 2014-09-25 Fujitsu Limited Reception circuit and semiconductor integrated circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李天一等: "一种500 Mbps至4 Gbps连续速率的多模式CDR电路", 《太赫兹科学与电子信息学报》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115118276A (zh) * 2021-03-18 2022-09-27 三星显示有限公司 时钟恢复电路和方法
TWI793621B (zh) * 2021-05-31 2023-02-21 大陸商北京歐錸德微電子技術有限公司 多通道同步輸出電路及利用其之控制晶片和電子裝置

Also Published As

Publication number Publication date
WO2019090127A1 (en) 2019-05-09
EP3704696A1 (en) 2020-09-09
CN111512369B (zh) 2022-05-10
US20190130942A1 (en) 2019-05-02
EP3704696A4 (en) 2021-08-18
KR20200084017A (ko) 2020-07-09
KR102384609B1 (ko) 2022-04-08
EP3704696B1 (en) 2024-02-14
US10347283B2 (en) 2019-07-09

Similar Documents

Publication Publication Date Title
CN111512369B (zh) 多通道数据接收器的时钟数据恢复装置及方法
US10965290B2 (en) Phase rotation circuit for eye scope measurements
US11804845B2 (en) Multi-modal data-driven clock recovery circuit
US11606186B2 (en) High performance phase locked loop
KR102599904B1 (ko) 다상 클록 듀티 사이클 및 스큐 측정 및 보정
US9577815B1 (en) Clock data alignment system for vector signaling code communications link
US11563554B2 (en) Method for measuring and correcting multi-wire skew
WO2018160603A1 (en) Method for measuring and correcting multiwire skew
US20220311593A1 (en) Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
US20070230646A1 (en) Phase recovery from forward clock

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant