CN111210773A - 一种像素电路及其驱动方法、显示装置 - Google Patents

Abstract

本申请公开了一种像素电路及其驱动方法、显示装置，像素电路包括写入子电路、初始化子电路、发光控制子电路和驱动子电路，写入子电路在第一扫描信号端的控制下，向第一节点提供数据输入端的信号，数据输入端的信号包括参考电压信号和数据电压信号；初始化子电路在第二扫描信号端的控制下向第二节点提供初始化信号端的信号；发光控制子电路在发光控制信号端的控制下向第二节点提供第一电源电压端的信号；驱动子电路在第一节点的控制下对第三节点进行初始化及电压补偿，并产生驱动发光元件发光的驱动电流。本申请消除了发光元件上次发光后残余的正电荷，实现了对液晶显示器中薄膜晶体管栅极电压的补偿，提高了显示图像的均匀性。

Description

一种像素电路及其驱动方法、显示装置

技术领域

本申请涉及但不限于显示技术领域，尤其涉及一种像素电路及其驱动方法、显示装置。

背景技术

近年来，得益于主动矩阵有机发光二极管(Active Matrix Organic LightEmitting Diode，AMOLED)显示器的优异显示效果，国内外AMOLED产业发展迅速。

AMOLED能够发光是由薄膜晶体管(Thin Film Transistor，TFT)在饱和状态时产生驱动电流并驱动有机发光二极管(Organic Light Emitting Diode，OLED)发光，OLED发光亮度和提供给OLED器件的驱动电流的大小成正比，故为了实现最佳的显示效果，需要较大的驱动电流，而低温多晶硅由于可以提供较高的电子迁移率，AMOLED显示技术中较多的选择低温多晶硅制作TFT。

在最基本的2T1C像素电路中，OLED驱动电流的大小和驱动TFT阈值电压Vth有关，而低温多晶硅工艺不成熟，即便是同样的工艺参数，制作出的驱动TFT的Vth也有较大的差异，使得阵列基板不同位置处的驱动TFT的Vth不同，进而会导致OLED的驱动电流大小不一样，阵列基板不同位置处的亮度也就产生差异，显示不均匀。

发明内容

本申请提供了一种像素电路及其驱动方法、显示装置，能够提高显示图像的均匀性。

本申请实施例提供了一种像素电路，包括：写入子电路、初始化子电路、发光控制子电路、驱动子电路和发光元件，其中：所述写入子电路分别与数据输入端、第一扫描信号端和第一节点连接，用于在第一扫描信号端的控制下，向第一节点提供数据输入端的信号，所述数据输入端的信号包括参考电压信号和数据电压信号；所述初始化子电路分别与初始化信号端、第二扫描信号端和第二节点连接，用于在第二扫描信号端的控制下，向第二节点提供初始化信号端的信号；所述发光控制子电路分别与第一电源电压端、发光控制信号端和第二节点连接，用于在发光控制信号端的控制下，向第二节点提供第一电源电压端的信号；所述驱动子电路分别与初始化信号端、第一节点、第二节点和第三节点连接，用于在第一节点的控制下，对第三节点进行初始化及电压补偿，并产生驱动发光元件发光的驱动电流。

在一些实施例中，所述写入子电路、初始化子电路以及发光控制子电路分别包括一个或多个第一类型晶体管，所述驱动子电路包括一个或多个第二类型晶体管，所述第一类型晶体管和第二类型晶体管的沟道类型不同。

在一些实施例中，所述驱动子电路包括：驱动晶体管、第一电容和第二电容，其中：所述驱动晶体管的控制极和第一节点连接，所述驱动晶体管的第一极和第二节点连接，所述驱动晶体管的第二极与第三节点连接；所述第一电容的一端与所述第一节点连接，所述第一电容的另一端与所述第三节点连接；所述第二电容的一端与所述初始化信号端连接，所述第二电容的另一端与所述第三节点连接。

在一些实施例中，所述写入子电路包括：第一晶体管，其中：所述第一晶体管的控制极与所述第一扫描信号端连接，所述第一晶体管的第一极与所述数据输入端连接，所述第一晶体管的第二极与所述第一节点连接。

在一些实施例中，所述初始化子电路包括：第二晶体管，其中：所述第二晶体管的控制极与所述第二扫描信号端连接，所述第二晶体管的第一极与所述初始化信号端连接，所述第二晶体管的第二极与所述第二节点连接。

在一些实施例中，所述发光控制子电路包括：第三晶体管，其中：所述第三晶体管的控制极与所述发光控制信号端连接，所述第三晶体管的第一极与所述第一电源电压端连接，所述第三晶体管的第二极与所述第二节点连接。

在一些实施例中，所述写入子电路包括：第一晶体管，所述初始化子电路包括：第二晶体管，所述发光控制子电路包括：第三晶体管，所述驱动子电路包括：驱动晶体管、第一电容和第二电容，其中：所述第一晶体管的控制极与所述第一扫描信号端连接，所述第一晶体管的第一极与所述数据输入端连接，所述第一晶体管的第二极与所述第一节点连接；所述第二晶体管的控制极与所述第二扫描信号端连接，所述第二晶体管的第一极与所述初始化信号端连接，所述第二晶体管的第二极与所述第二节点连接；所述第三晶体管的控制极与所述发光控制信号端连接，所述第三晶体管的第一极与所述第一电源电压端连接，所述第三晶体管的第二极与所述第二节点连接；所述驱动晶体管的控制极和第一节点连接，所述驱动晶体管的第一极和第二节点连接，所述驱动晶体管的第二极与第三节点连接；所述第一电容的一端与所述第一节点连接，所述第一电容的另一端与所述第三节点连接；所述第二电容的一端与所述初始化信号端连接，所述第二电容的另一端与所述第三节点连接。

在一些实施例中，所述第一晶体管、第二晶体管和第三晶体管均为P沟道薄膜晶体管，所述驱动晶体管为N沟道薄膜晶体管。

本申请实施例还提供了一种显示装置，包括：如上任一所述的像素电路。

本申请实施例还提供了一种像素电路的驱动方法，用于驱动如上任一所述的像素电路，所述像素电路具有多个扫描周期，在一个扫描周期内，所述驱动方法包括：向数据输入端提供参考电压信号，向初始化信号端提供初始化信号，写入子电路在第一扫描信号端的控制下，向第一节点提供参考电压信号；初始化子电路在第二扫描信号端的控制下，向第二节点提供初始化信号；驱动子电路在第一节点的控制下，对第三节点进行初始化；发光控制子电路在发光控制信号端的控制下，向第二节点提供第一电源电压端的信号，驱动子电路在第一节点的控制下，对第三节点进行电压补偿；向数据输入端提供数据电压信号，写入子电路在第一扫描信号端的控制下，向第一节点提供数据电压信号，驱动子电路控制第三节点的电压随着第一节点的电压的跳变，发生跳变；发光控制子电路在发光控制信号端的控制下，向第二节点提供第一电源电压端的信号，驱动子电路在第一节点的控制下，产生驱动发光元件发光的驱动电流。

与相关技术相比，本申请的像素电路及其驱动方法、显示装置，通过驱动子电路在第一节点的控制下，对第三节点进行初始化及电压补偿，消除了发光元件在上次发光后残余的正电荷，实现了对液晶显示器中薄膜晶体管栅极电压的补偿，避免了驱动晶体管的阈值电压漂移对发光元件驱动电流的影响，提高了显示图像的均匀性和显示面板的显示品质。

本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。

附图说明

附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。

图1为本申请实施例提供的像素电路的结构示意图；

图2为本申请实施例提供的驱动子电路的等效电路图；

图3为本申请实施例提供的写入子电路的等效电路图；

图4为本申请实施例提供的初始化子电路的等效电路图；

图5为本申请实施例提供的发光控制子电路的等效电路图；

图6为本申请实施例提供的像素电路的等效电路图；

图7为本申请实施例提供的显示基板中一个子像素的俯视图；

图8为本申请实施例提供的像素电路的工作时序图；

图9为图6所示实施例提供的像素电路在T1阶段的信号流向示意图；

图10为图6所示实施例提供的像素电路在T2阶段的信号流向示意图；

图11为图6所示实施例提供的像素电路在T3阶段的信号流向示意图；

图12为图6所示实施例提供的像素电路在T4阶段的信号流向示意图；

图13为本申请实施例提供的一种像素电路的驱动方法的流程图。

附图标记说明：

Data—数据输入端；INT—初始信号输入端；

VDD—第一电源电压端；VSS—第二电源电压端；

Vref—参考电压；Vdata—数据电压；

N1～N3—节点；C1～C2—电容；；

M1～M3、Md—晶体管。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

除非另外定义，本申请实施例公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本申请实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语一直出该词前面的元件或误检涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者误检。

本领域技术人员可以理解，本申请所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。优选地，本申请实施例中使用的薄膜晶体管可以是氧化物半导体晶体管。由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一个电极称为第一极，另一电极称为第二极，第一极可以为源极或者漏极，第二极可以为漏极或源极。

本申请实施例提供一种像素电路，图1为本申请实施例提供的像素电路的结构示意图，如图1所示，本申请实施例提供的像素电路包括：写入子电路、初始化子电路、发光控制子电路、驱动子电路和发光元件。

具体的，写入子电路分别与数据输入端Data、第一扫描信号端S1和第一节点N1连接，用于在第一扫描信号端S1的控制下，向第一节点N1提供数据输入端Data的信号，该数据输入端Data的信号包括参考电压信号Vref和数据电压信号Vdata；初始化子电路分别与初始化信号端INT、第二扫描信号端S2和第二节点N2连接，用于在第二扫描信号端S2的控制下，向第二节点N2提供初始化信号端INT的信号；发光控制子电路分别与第一电源电压端VDD、发光控制信号端S3和第二节点N2连接，用于在发光控制信号端S3的控制下，向第二节点N2提供第一电源电压端VDD的信号；驱动子电路分别与初始化信号端INT、第一节点N1、第二节点N2和第三节点N3连接，用于在第一节点N1的控制下，对第三节点N3进行初始化及电压补偿，并产生驱动发光元件发光的驱动电流。

本申请实施例提供的像素电路，通过驱动子电路在第一节点N1的控制下，对第三节点N3进行初始化及电压补偿，消除了发光元件在上次发光后残余的正电荷，实现了对液晶显示器中薄膜晶体管栅极电压的补偿，避免了驱动晶体管的阈值电压漂移对发光元件驱动电流的影响，提高了显示图像的均匀性和显示面板的显示品质。

在一种示例性实施例中，所述写入子电路、初始化子电路以及发光控制子电路分别包括一个或多个第一类型晶体管，所述驱动子电路包括一个或多个第二类型晶体管，所述第一类型晶体管和第二类型晶体管的沟道类型不同。

示例性的，所述第一类型晶体管可以为P型薄膜晶体管，所述第二类型晶体管可以为N型薄膜晶体管；或者，所述第一类型晶体管可以为N型薄膜晶体管，所述第二类型晶体管可以为P型薄膜晶体管。

在一种示例性实施例中，图2为本申请实施例提供的驱动子电路的等效电路图，如图2所示，本申请实施例提供的驱动子电路包括：驱动晶体管Md、第一电容C1和第二电容C2。

具体的，驱动晶体管Md的控制极和第一节点N1连接，驱动晶体管Md的第一极和第二节点N2连接，驱动晶体管Md的第二极与第三节点N3连接；第一电容C1的一端与第一节点N1连接，第一电容C1的另一端与第三节点N3连接；第二电容C2的一端与初始化信号端INT连接，第二电容C2的另一端与第三节点N3连接。

图2中具体示出了驱动子电路的一种示例性结构。本领域技术人员容易理解是，驱动子电路的实现方式不限于此，只要能够实现其各自的功能即可。

在一种示例性实施例中，图3为本申请实施例提供的写入子电路的等效电路图，如图3所示，本申请实施例提供的写入子电路包括：第一晶体管M1。

具体的，第一晶体管M1的控制极与第一扫描信号端S1连接，第一晶体管M1的第一极与数据输入端Data连接，第一晶体管M1的第二极与第一节点N1连接。

图3中具体示出了写入子电路的一种示例性结构。本领域技术人员容易理解是，写入子电路的实现方式不限于此，只要能够实现其各自的功能即可。

在一种示例性实施例中，图4为本申请实施例提供的初始化子电路的等效电路图，如图4所示，本申请实施例提供的初始化子电路包括：第二晶体管M2。

具体的，第二晶体管M2的控制极与第二扫描信号端S2连接，第二晶体管M2的第一极与初始化信号端INT连接，第二晶体管M2的第二极与第二节点N2连接。

图4中具体示出了初始化子电路的一种示例性结构。本领域技术人员容易理解是，初始化子电路的实现方式不限于此，只要能够实现其各自的功能即可。

在一种示例性实施例中，图5为本申请实施例提供的发光控制子电路的等效电路图，如图5所示，本申请实施例提供的发光控制子电路包括：第三晶体管M3。

具体的，第三晶体管M3的控制极与发光控制信号端S3连接，第三晶体管M3的第一极与第一电源电压端VDD连接，第三晶体管M3的第二极与第二节点N2连接。

图5中具体示出了发光控制子电路的一种示例性结构。本领域技术人员容易理解是，发光控制子电路的实现方式不限于此，只要能够实现其各自的功能即可。

图6为本申请实施例提供的像素电路的等效电路图，如图6所示，本申请实施例提供的像素电路中，驱动子电路包括：驱动晶体管Md、第一电容C1和第二电容C2，写入子电路包括：第一晶体管M1，初始化子电路包括：第二晶体管M2，发光控制子电路包括：第三晶体管M3。

具体的，驱动晶体管Md的控制极和第一节点N1连接，驱动晶体管Md的第一极和第二节点N2连接，驱动晶体管Md的第二极与第三节点N3连接；第一电容C1的一端与第一节点N1连接，第一电容C1的另一端与第三节点N3连接；第二电容C2的一端与初始化信号端INT连接，第二电容C2的另一端与第三节点N3连接；第一晶体管M1的控制极与第一扫描信号端S1连接，第一晶体管M1的第一极与数据输入端Data连接，第一晶体管M1的第二极与第一节点N1连接；第二晶体管M2的控制极与第二扫描信号端S2连接，第二晶体管M2的第一极与初始化信号端INT连接，第二晶体管M2的第二极与第二节点N2连接；第三晶体管M3的控制极与发光控制信号端S3连接，第三晶体管M3的第一极与第一电源电压端VDD连接，第三晶体管M3的第二极与第二节点N2连接；发光元件L的阳极与第三节点N3连接，发光元件的阴极与第二电源电压端VSS连接。

图8中具体示出了驱动子电路、写入子电路、初始化子电路和发光控制子电路的示例性结构。本领域技术人员容易理解是，以上各子电路的实现方式不限于此，只要能够实现其各自的功能即可。

在一种示例性实施例中，发光元件L可以为有机发光二极管(Organic LightEmitting Diode，OLED)。

在一种示例性实施例中，所述第一晶体管M1、第二晶体管M2和第三晶体管M3均为P沟道薄膜晶体管，所述驱动晶体管Md为N沟道薄膜晶体管。

本实施例提供的像素电路，大大减少了薄膜晶体管的数量，减少了电路中的损耗；通过将N沟道薄膜晶体管和P沟道薄膜晶体管合用，有效减少了像素电路的占用空间，提高了屏幕的分辨率。

在本实施例中，针对不同掺杂类型的晶体管，例如，针对N型薄膜晶体管，其有效电平为高电平，针对P型薄膜晶体管，其有效电平为低电平。

在本实施例中，考虑到低温多晶硅薄膜晶体管的漏电流较小，因此，本申请实施例优选所有晶体管为低温多晶硅薄膜晶体管，薄膜晶体管具体可以选择底栅结构的薄膜晶体管或者顶栅结构的薄膜晶体管。

在本实施例中，第一电容C1和第二电容C2可以是由像素电极与公共电极构成的液晶电容，也可以是由像素电极与公共电极构成的液晶电容以及存储电容构成的等效电容，本申请对此不作限定。

图7为本申请实施例提供的显示基板中一个子像素的俯视图，如图7所示，该显示基板包括：基底以及设置在基底上、且相互绝缘的半导体层、第一金属层、第二金属层、第三金属层和第四金属层。

本实施例中，半导体层包括：多个晶体管的有源层，第一金属层包括驱动晶体管Md的遮光层、第一电容C1的第一电极和第二电容C2的第一电极，第二金属层包括多个栅线和多个晶体管的栅电极；第三金属层包括第一电容C1的第二电极、第二电容C2的第二电极，第四金属层包括多个晶体管的源漏电极、初始信号线、数据线和电源线。

下面以本申请实施例提供的像素电路中开关晶体管M1～M3均为P型薄膜晶体管，驱动晶体管Md为N型薄膜晶体管为例，结合图6所示的像素电路单元和图8所示的工作时序图，对一个像素电路单元在一帧周期内的工作过程进行具体的描述。如图6所示，本申请实施例提供的像素电路包括4个晶体管单元(M1～M3、Md)、2个电容单元(C1、C2)和4个电源端(VDD、VSS、Data和INT)，其中，第一电源电压端VDD持续提供高电平信号，第二电源电压端VSS持续提供低电平信号。其工作过程包括：

第一阶段T1，第一扫描信号S1、第二扫描信号S2均处于低电平，发光控制信号S3为高电平，数据输入端Data输入参考电压Vref，初始信号端INT输入负信号Vsus。如图9所示，第一晶体管M1在第一扫描信号S1的控制下导通，第二晶体管M2在第二扫描信号S2的控制下导通，第三晶体管M3在发光控制信号S3的控制下关断。数据输入端Data提供的参考电压Vref通过第一晶体管M1施加在驱动晶体管Md的栅极及第一电容C1的一端，使得驱动晶体管Md导通。此时对于驱动晶体管Md而言，初始信号端INT提供的负信号Vsus施加在第二电容C2的一端，并通过第二晶体管M2施加在驱动晶体管Md的第一极，此时驱动晶体管Md的第一极的电压为Vsus。该实施例中，驱动晶体管Md的第一极为漏极，驱动晶体管Md的第二极为源极。这样初始信号端INT提供的负信号Vsus通过驱动晶体管Md施加在驱动晶体管Md的第二极，消除了发光元件L上次发光后阳极残余的正电荷。

第二阶段T2，第一扫描信号S1、发光控制信号S3均处于低电平，第二扫描信号S2为高电平，数据输入端Data保持输入参考电压Vref，使驱动晶体管Md保持导通状态。如图10所示，第一晶体管M1在第一扫描信号S1的控制下保持导通状态，第二晶体管M2在第二扫描信号S2的控制下关断，第三晶体管M3在发光控制信号S3的控制下导通。当驱动晶体管Md的第二极电压上升至Vref-Vth时，驱动晶体管Md关断。本实施例中，在驱动晶体管Md的第二极电压上升至Vref-Vth之前，发光元件L会流经微弱的电流，但该电流不足以使发光元件L发光。

第三阶段T3，第一扫描信号S1处于低电平，第二扫描信号S2、发光控制信号S3均为高电平，数据输入端Data输入数据电压Vdata。如图11所示，第一晶体管M1在第一扫描信号S1的控制下保持导通状态，第二晶体管M2在第二扫描信号S2的控制下关断，第三晶体管M3在发光控制信号S3的控制下关断。

驱动晶体管Md的栅极电压由Vref跳变为Vdata，即，驱动晶体管Md的栅极电压跳变量△＝Vdata-Vref；相应的，驱动晶体管Md的第二极的电压也会发生跳变。由于第一电容C1和第二电容C2串联，根据串联电路电容分压原理，驱动晶体管Md的第二极的电压的跳变量

驱动晶体管Md的第二极的电压为

第四阶段T4，第一扫描信号S1和第二扫描信号S2为高电平，发光控制信号S3为低电平。如图12所示，第三晶体管M3在发光控制信号S3的控制下导通，第一晶体管M1在第一扫描信号S1的控制下关断，第二晶体管M2在第二扫描信号S2的控制下关断。驱动晶体管Md的第二极电压为Voled，驱动晶体管的栅极电压为：

此时，对于驱动晶体管Md而言，其栅源电压

由于，驱动晶体管Md的栅源电压VGS大于Vth，驱动晶体管Md导通。此时，第三晶体管M3、驱动晶体管Md和发光元件L在一个串联的通路中，发光元件L开始发光。流经该发光元件L的电流为：

其中，μ为驱动晶体管Md的载流子迁移率，Cox为驱动晶体管Md的电容，W为驱动晶体管Md的沟道宽度，L为驱动晶体管Md的沟道长度，VGS为驱动晶体管Md的栅极和源极之间的电压差。

由上述公式可以看出，流经该发光元件L的电流Ids与驱动开关管Md的阈值电压Vth无关，也与第一电源电压VDD和第二电源电压VSS无关，因此，能够消除驱动晶体管Md的阈值电压Vth对流经发光元件L的电流的影响，也能够消除第一电源电压VDD和第二电源电压VSS对流经发光元件的电流的影响，能够保证亮度的均一性和均匀显示。

基于上述工作时序，该像素电路实现了对液晶显示器中薄膜晶体管栅极电压的补偿，提高了像素电路的稳定性和显示面板的显示品质。

基于同一发明构思，本发明一些实施例还提供一种像素电路的驱动方法，应用于前述实施例提供的像素电路中，该像素电路包括：写入子电路、初始化子电路、驱动子电路和发光控制子电路，以及数据输入端、初始信号输入端、第一电源电压端和第二电源电压端，图13为本申请实施例的像素电路的驱动方法的流程图，如图13所示，该驱动方法具体包括以下步骤：

步骤100、向数据输入端提供参考电压信号，向初始化信号端提供初始化信号，写入子电路在第一扫描信号端的控制下，向第一节点提供参考电压信号；初始化子电路在第二扫描信号端的控制下，向第二节点提供初始化信号；驱动子电路在第一节点的控制下，对第三节点进行初始化。

在本步骤中，通过驱动子电路在第一节点的控制下，对第三节点进行初始化，消除了发光元件上次发光后阳极残余的正电荷。

步骤200、发光控制子电路在发光控制信号端的控制下，向第二节点提供第一电源电压端的信号，驱动子电路在第一节点的控制下，对第三节点进行电压补偿。

在本步骤中，向数据输入端提供参考电压信号，使得第一节点保持上一阶段的参考电压Vref不变，第二节点写入第一电源电压端的电压VDD，当第三节点充电至Vref-Vth时，驱动晶体管关闭，实现了对驱动晶体管阈值电压的补偿，进而提高了显示图像的均匀性。

步骤300、向数据输入端提供数据电压信号，写入子电路在第一扫描信号端的控制下，向第一节点提供数据电压信号，驱动子电路控制第三节点的电压随着第一节点的电压的跳变，发生跳变。

在本步骤中，第一节点的电压跳变量△＝Vdata-Vref，Vdata为数据电压，第三节点的电压跳变量

步骤400、发光控制子电路在发光控制信号端的控制下，向第二节点提供第一电源电压端的信号，驱动子电路在第一节点的控制下，产生驱动发光元件发光的驱动电流。

在本步骤中，产生的驱动电流为：

其中，μ为驱动晶体管Md的载流子迁移率，Cox为驱动晶体管Md的电容，W为驱动晶体管Md的沟道宽度，L为驱动晶体管Md的沟道长度，VGS为驱动晶体管Md的栅极和源极之间的电压差。

本实施例提供的像素电路的驱动方法，消除了发光元件在上次发光后残余的正电荷，实现了对液晶显示器中薄膜晶体管栅极电压的补偿，消除了第一电源电压和第二电源电压对流经发光元件的电流的影响，提高了显示图像的均匀性和显示面板的显示品质。

基于同一发明构思，本申请实施例还提供一种显示装置，该显示装置包括上述实施例提供的像素电路。

有以下几点需要说明：

本申请实施例附图只涉及本申请实施例涉及到的结构，其他结构可参考通常设计。

在不冲突的情况下，本发明的实施例即实施例中的特征可以相互组合以得到新的实施例。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种像素电路，其特征在于，包括：写入子电路、初始化子电路、发光控制子电路、驱动子电路和发光元件，其中：

所述写入子电路分别与数据输入端、第一扫描信号端和第一节点连接，用于在第一扫描信号端的控制下，向第一节点提供数据输入端的信号，所述数据输入端的信号包括参考电压信号和数据电压信号；

所述初始化子电路分别与初始化信号端、第二扫描信号端和第二节点连接，用于在第二扫描信号端的控制下，向第二节点提供初始化信号端的信号；

所述发光控制子电路分别与第一电源电压端、发光控制信号端和第二节点连接，用于在发光控制信号端的控制下，向第二节点提供第一电源电压端的信号；

所述驱动子电路分别与初始化信号端、第一节点、第二节点和第三节点连接，用于在第一节点的控制下，对第三节点进行初始化及电压补偿，并产生驱动发光元件发光的驱动电流。

2.根据权利要求1所述的像素电路，其特征在于，所述写入子电路、初始化子电路以及发光控制子电路分别包括一个或多个第一类型晶体管，所述驱动子电路包括一个或多个第二类型晶体管，所述第一类型晶体管和第二类型晶体管的沟道类型不同。

3.根据权利要求1所述的像素电路，其特征在于，所述驱动子电路包括：驱动晶体管、第一电容和第二电容，其中：

所述驱动晶体管的控制极和第一节点连接，所述驱动晶体管的第一极和第二节点连接，所述驱动晶体管的第二极与第三节点连接；

所述第一电容的一端与所述第一节点连接，所述第一电容的另一端与所述第三节点连接；

所述第二电容的一端与所述初始化信号端连接，所述第二电容的另一端与所述第三节点连接。

4.根据权利要求1所述的像素电路，其特征在于，所述写入子电路包括：第一晶体管，其中：所述第一晶体管的控制极与所述第一扫描信号端连接，所述第一晶体管的第一极与所述数据输入端连接，所述第一晶体管的第二极与所述第一节点连接。

5.根据权利要求1所述的像素电路，其特征在于，所述初始化子电路包括：第二晶体管，其中：所述第二晶体管的控制极与所述第二扫描信号端连接，所述第二晶体管的第一极与所述初始化信号端连接，所述第二晶体管的第二极与所述第二节点连接。

6.根据权利要求1所述的像素电路，其特征在于，所述发光控制子电路包括：第三晶体管，其中：所述第三晶体管的控制极与所述发光控制信号端连接，所述第三晶体管的第一极与所述第一电源电压端连接，所述第三晶体管的第二极与所述第二节点连接。

7.根据权利要求1所述的像素电路，其特征在于，所述驱动子电路包括：驱动晶体管、第一电容和第二电容，所述写入子电路包括：第一晶体管，所述初始化子电路包括：第二晶体管，所述发光控制子电路包括：第三晶体管，其中：

所述驱动晶体管的控制极和第一节点连接，所述驱动晶体管的第一极和第二节点连接，所述驱动晶体管的第二极与第三节点连接；

所述第一电容的一端与所述第一节点连接，所述第一电容的另一端与所述第三节点连接；

所述第二电容的一端与所述初始化信号端连接，所述第二电容的另一端与所述第三节点连接；

所述第一晶体管的控制极与所述第一扫描信号端连接，所述第一晶体管的第一极与所述数据输入端连接，所述第一晶体管的第二极与所述第一节点连接；

所述第二晶体管的控制极与所述第二扫描信号端连接，所述第二晶体管的第一极与所述初始化信号端连接，所述第二晶体管的第二极与所述第二节点连接；

所述第三晶体管的控制极与所述发光控制信号端连接，所述第三晶体管的第一极与所述第一电源电压端连接，所述第三晶体管的第二极与所述第二节点连接。

8.根据权利要求7所述的像素电路，其特征在于，所述第一晶体管、第二晶体管和第三晶体管均为P沟道薄膜晶体管，所述驱动晶体管为N沟道薄膜晶体管。

9.一种显示装置，其特征在于，包括：如权利要求1-8任一所述的像素电路。

10.一种像素电路的驱动方法，其特征在于，用于驱动如权利要求1-8任一所述的像素电路，所述像素电路具有多个扫描周期，在一个扫描周期内，所述驱动方法包括：

向数据输入端提供参考电压信号，向初始化信号端提供初始化信号，写入子电路在第一扫描信号端的控制下，向第一节点提供参考电压信号；初始化子电路在第二扫描信号端的控制下，向第二节点提供初始化信号；驱动子电路在第一节点的控制下，对第三节点进行初始化；

发光控制子电路在发光控制信号端的控制下，向第二节点提供第一电源电压端的信号，驱动子电路在第一节点的控制下，对第三节点进行电压补偿；

向数据输入端提供数据电压信号，写入子电路在第一扫描信号端的控制下，向第一节点提供数据电压信号，驱动子电路控制第三节点的电压随着第一节点的电压的跳变，发生跳变；

发光控制子电路在发光控制信号端的控制下，向第二节点提供第一电源电压端的信号，驱动子电路在第一节点的控制下，产生驱动发光元件发光的驱动电流。

Images