[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN112908245B - 像素电路及其驱动方法、显示面板 - Google Patents

像素电路及其驱动方法、显示面板 Download PDF

Info

Publication number
CN112908245B
CN112908245B CN202110209332.0A CN202110209332A CN112908245B CN 112908245 B CN112908245 B CN 112908245B CN 202110209332 A CN202110209332 A CN 202110209332A CN 112908245 B CN112908245 B CN 112908245B
Authority
CN
China
Prior art keywords
transistor
initialization
control signal
pole
pixel circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110209332.0A
Other languages
English (en)
Other versions
CN112908245A (zh
Inventor
胡思明
徐思维
齐栋宇
朱杰
张露
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN202110209332.0A priority Critical patent/CN112908245B/zh
Publication of CN112908245A publication Critical patent/CN112908245A/zh
Application granted granted Critical
Publication of CN112908245B publication Critical patent/CN112908245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种像素电路及其驱动方法、显示面板。所述像素电路包括：驱动晶体管，用于响应数据信号而产生驱动电流；发光器件，所述发光器件与所述驱动晶体管串联连接，用于响应所述驱动电流而发光；第一初始化模块，包括第一晶体管，所述第一晶体管的第一极接入第一初始化控制信号，所述第一晶体管的第二极与所述发光器件的阳极电连接，所述第一晶体管的栅极与其第一极或第二极电连接；所述第一初始化控制信号用于初始化所述发光器件的阳极。与现有技术相比，本发明实施例提高了显示面板的对比度、提升了显示效果。

Description

像素电路及其驱动方法、显示面板
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。
背景技术
随着显示技术的不断发展，显示面板的应用范围越来越广泛，人们对显示面板的要求也越来越高。尤其是显示面板的显示画质，始终是消费者和面板生产厂商对显示面板的品质衡量的重要指标之一。现有显示面板中，通常包括多个像素电路和发光器件，通过像素电路驱动发光器件发光来进行显示。然而，现有的显示面板的显示存在对比度低的现象，影响了显示面板的显示效果。
发明内容
本发明实施例提供了一种像素电路及其驱动方法、显示面板，以提高显示面板的对比度、提升显示效果。
为实现上述技术目的，本发明实施例提供了如下技术方案：
一种像素电路，包括：
驱动晶体管，用于响应数据信号而产生驱动电流；
发光器件，所述发光器件与所述驱动晶体管串联连接，用于响应所述驱动电流而发光；
第一初始化模块，包括第一晶体管，所述第一晶体管的第一极接入第一初始化控制信号，所述第一晶体管的第二极与所述发光器件的阳极电连接，所述第一晶体管的栅极与所述第一晶体管的第一极或第二极电连接；所述第一初始化控制信号用于初始化所述发光器件的阳极。
从上述技术方案可以看出，本发明实施例提供了一种像素电路结构，该像素电路中包括第一初始化模块，可以实现对发光器件的阳极的初始化，完成对发光器件阳极的复位，避免上一帧发光对本帧的影响。其中，第一初始化模块包括第一晶体管，第一晶体管接成二极管连接方式，第一初始化控制信号直接对发光器件进行初始化。相比于第一晶体管的第一极接入参考信号的一般情况，为了保证第一晶体管的导通，该连接方式可以保证第一初始化控制信号低于参考信号，或低于发光器件阴极的电压，从而提高对比度。
进一步地，所述第一晶体管为P型晶体管，所述第一晶体管的栅极与所述第一晶体管的第一极电连接；
或者，所述第一晶体管为N型晶体管，所述第一晶体管的栅极与所述第一晶体管的第二极电连接。
进一步地，所述驱动晶体管的第一极用于接入第一电源信号，所述驱动晶体管的第二极用于与所述发光器件电连接；
所述像素电路还包括：
第二初始化模块，包括控制端、第一端和第二端；所述第二初始化模块的控制端接入第二初始化控制信号，所述第二初始化模块的第一端接入第一初始化电压信号，所述第二初始化模块的第二端与所述驱动晶体管的栅极电连接；所述第二初始化模块用于初始化所述驱动晶体管的栅极；
第三初始化模块，包括控制端、第一端和第二端；所述第三初始化模块的控制端接入第三初始化控制信号，所述第三初始化模块的第一端接入第二初始化电压信号，所述第三初始化模块的第二端与所述驱动晶体管的第一极电连接；所述第三初始化模块用于初始化所述驱动晶体管的第一极。
本发明实施例通过设置第二初始化模块，实现对驱动晶体管栅极的初始化；通过设置第三初始化模块，实现对驱动晶体管第一极的初始化；从而减少驱动晶体管的迟滞电压。也就是说，使驱动晶体管的栅极和源极均强制复位，充分避免上一帧显示对本帧的影响，以改善残影。
进一步地，所述第二初始化模块包括：第二晶体管；所述第二晶体管的栅极接入第二初始化控制信号，所述第二晶体管的第一极接入第一初始化电压信号，所述第二晶体管的第二极与所述驱动晶体管的栅极电连接；
所述第三初始化模块包括：第三晶体管；所述第三晶体管的栅极接入第三初始化控制信号，所述第三晶体管的第一极接入第二初始化电压信号，所述第三晶体管的第二极与所述驱动晶体管的第一极电连接。
进一步地，所述第三晶体管的栅极和所述第三晶体管的第一极或第二极电连接，所述第三初始化控制信号复用为所述第二初始化电压信号。这样，将第三晶体管设置为二极管连接方式，使第三初始化控制信号与第二初始化电压信号复用，可以减少信号线的数量，有利于显示面板的布线。
优选的，所述第三晶体管为P型晶体管，所述第三晶体管的栅极与所述第三晶体管的第一极电连接。
进一步地，所述第一初始化控制信号复用为所述第二初始化控制信号；和/或，所述第一初始化控制信号复用为所述第三初始化控制信号。这样设置，可以进一步减少控制信号线的数量，有利于显示面板的布线；同时，减少控制信号线的数量还可以简化驱动电路的设计，有利于显示面板的窄边框设计。
进一步地，还包括：发光控制模块；所述发光控制模块包括第四晶体管和第五晶体管；
所述第四晶体管的栅极接入发光控制信号，所述第四晶体管串联连接于第一电源信号和所述驱动晶体管的第一极之间；
所述第五晶体管的栅极接入所述发光控制信号，所述第五晶体管串联连接于所述驱动晶体管的第二极和所述发光器件的阳极之间。
优选地，所述像素电路还包括：存储模块；所述存储模块包括第一端和第二端，所述存储模块的第一端接入所述第一电源信号；所述存储模块的第二端与所述驱动晶体管的栅极电连接；
优选地，所述存储模块包括：电容；所述电容的第一端接入所述第一电源信号，所述电容的第二端与所述驱动晶体管的栅极电连接。进一步地，还包括：数据写入模块；所述数据写入模块包括第六晶体管和第七晶体管；
所述第六晶体管的栅极接入数据写入控制信号，所述第六晶体管的第一极接入数据信号，所述第六晶体管的第二极与所述驱动晶体管的第一极电连接；
所述第七晶体管的栅极接入所述数据写入控制信号，所述第七晶体管的第一极与所述驱动晶体管的栅极电连接，所述第七晶体管的第二极与所述驱动晶体管的第二极电连接。
优选地，所述像素电路还包括：阴极初始化模块；所述阴极初始化模块包括第一端、第二端、第三端和第四端；所述阴极初始化模块的第一端接入第四初始化控制信号，所述阴极初始化模块的第二端与所述发光器件的阴极电连接，所述阴极初始化模块的第三端接入发光控制信号，所述阴极初始化模块的第四端接入第二电源信号；
优选地，所述阴极初始化模块包括：第八晶体管和第九晶体管；所述第八晶体管的第一极接入第四初始化控制信号；所述第八晶体管的第二极与所述第九晶体管的第二极电连接，并作为所述阴极初始化模块的第二端；所述第八晶体管的栅极与所述第八晶体管的第一极或第二极电连接；所述第九晶体管的栅极接入所述发光控制信号；所述第九晶体管的第一极接入所述第二电源信号。相应地，本发明还提供了一种显示面板，包括：本发明任意实施例所提供的像素电路。
相应地，本发明还提供了一种像素电路的驱动方法，包括：
所述第一初始化控制信号控制所述第一初始化模块导通，以使所述第一初始化控制信号初始化所述发光器件。
本发明实施例提供了一种像素电路结构，该像素电路中包括第一初始化模块，可以实现对发光器件阳极的初始化，完成对发光器件的复位，避免上一帧发光对本帧的影响。其中，第一初始化模块包括第一晶体管，第一晶体管的栅极与其第一极或第二极电连接，构成二极管连接方式，第一初始化控制信号能够直接对发光器件的阳极进行初始化，从而减少了像素电路中的信号线的数量。另外，相比于现有技术中，在第一晶体管的第一极接入参考信号，采用参考电压对发光器件的阳极进行初始化的方案，本发明实施例能够以更低的电压对发光器件的阳极进行初始化，从而有效减小发光器件低灰阶时的发光亮度，有利于提高显示面板的对比度，提升显示效果。
附图说明
图1为本发明实施例提供的一种像素电路的电路示意图；
图2为本发明实施例提供的一种像素电路的驱动时序示意图；
图3为本发明实施例提供的另一种像素电路的电路示意图；
图4为本发明实施例提供的又一种像素电路的电路示意图；
图5为本发明实施例提供的又一种像素电路的电路示意图；
图6为本发明实施例提供的又一种像素电路的电路示意图；
图7为本发明实施例提供的又一种像素电路的驱动时序示意图；
图8为本发明实施例提供的又一种像素电路的电路示意图；
图9为本发明实施例提供的又一种像素电路的驱动时序示意图；
图10为本发明实施例提供的又一种像素电路的电路示意图；
图11为本发明实施例提供的又一种像素电路的驱动时序示意图；
图12为本发明实施例提供的又一种像素电路的电路示意图；
图13为本发明实施例提供的又一种像素电路的驱动时序示意图；
图14为本发明实施例提供的又一种像素电路的电路示意图；
图15为本发明实施例提供的又一种像素电路的驱动时序示意图；
图16为本发明实施例提供的又一种像素电路的电路示意图；
图17为本发明实施例提供的又一种像素电路的驱动时序示意图；
图18为本发明实施例提供的又一种像素电路的电路示意图；
图19为本发明实施例提供的一种显示面板的结构示意图；
图20为本发明实施例提供的一种像素电路的驱动方法的流程示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
本发明实施例提供了一种像素电路，该像素电路可应用于有机发光二极管显示面板、微发光二极管显示面板或量子点发光二极管显示面板等显示面板中。图1为本发明实施例提供的一种像素电路的电路示意图。参见图1，该像素电路包括：驱动晶体管DTFT、发光器件OLED和第一初始化模块110。
其中，驱动晶体管DTFT用于响应数据信号Vdata而产生驱动电流；发光器件OLED与驱动晶体管DTFT串联连接，用于响应驱动电流而发光；第一初始化模块110包括第一晶体管M1，第一晶体管M1的第一极接入第一初始化控制信号S1，第一晶体管M1的第二极与发光器件OLED的阳极电连接，第一晶体管M1的栅极与其第一极或第二极电连接；第一初始化控制信号S1用于初始化发光器件OLED的阳极。
本发明实施例提供的像素电路，通过第一初始化模块110实现对发光器件OLED阳极的初始化，完成对发光器件OLED的复位，避免上一帧发光对本帧的影响。其中，第一初始化模块110包括第一晶体管M1，第一晶体管M1的栅极与其第一极或第二极电连接，构成二极管连接方式，第一初始化控制信号S1能够直接对发光器件OLED的阳极进行初始化。
然而在现有技术中，以设置第一晶体管M1为P型晶体管、对发光器件OLED的阳极进行初始化为例进行说明，第一晶体管M1的栅极接入控制信号，第一极接入参考信号，栅极控制信号(记为VGL，例如可以是-7V、-10V或-14V等)和参考电压信号(记为Vref，例如可以是-5V、-8V或-12V等)分开。为了保证第一晶体管M1导通，需要设置栅极控制信号VGL的电压低于参考电压信号Vref的电压，即VGL＜Vref。也就是说，对发光器件OLED的阳极进行初始化的参考电压信号Vref的电压不能设置的太低。本发明实施例改变了现有的第一晶体管M1的连接方式，使得第一初始化控制信号S1(栅极控制信号VGL)作为参考电压信号对发光器件OLED的阳极进行初始化，由于VGL＜Vref，使得写入发光器件OLED阳极的电压更低。因此，与现有技术相比，本发明实施例可以向发光器件OLED的阳极提供更低的初始化电压，实现更好的初始化效果。
对完成发光器件OLED初始化的像素电路，由于在低灰阶(例如黑态)显示时，驱动晶体管DTFT产生的驱动电流较小，发光器件OLED充电较慢，在一帧内发光器件OLED的充电时间增加，实际发光时间减少，使得平均亮度降低，因此更低的初始化电压有利于减小发光器件OLED的低灰阶发光亮度；而在高灰阶显示时，驱动晶体管DTFT产生的驱动电流较大，发光器件OLED充电较快，更低的初始化电压对发光器件OLED无明显影响。综上，本发明实施例不仅减少了像素电路的信号线的数量，而且降低了发光器件OLED阳极的初始化电压，从而增大了发光器件OLED在低灰阶和高灰阶显示时的亮度差异，增加了显示面板的对比度。
在上述实施例中，驱动晶体管DTFT的第一极可以称作源极，驱动晶体管DTFT的第二极可以称作漏极，由于在显示面板中晶体管的结构对称，因此对驱动晶体管DTFT等晶体管的源极和漏极不做区分。
继续参见图1，可选地，驱动晶体管DTFT的第一极用于接入第一电源信号VDD，驱动晶体管DTFT的第二极用于与发光器件OLED电连接。该像素电路还包括第二初始化模块120、数据写入模块130、发光控制模块140和存储模块150。
第二初始化模块120包括控制端、第一端和第二端；第二初始化模块120的控制端接入第二初始化控制信号S2，第二初始化模块120的第一端接入第一初始化电压信号Vref1，第二初始化模块120的第二端与驱动晶体管DTFT的栅极电连接；第二初始化模块120用于在初始化阶段导通，使第一初始化电压信号Vref1完成对驱动晶体管DTFT的栅极的初始化。
数据写入模块130包括控制端、第一端、第二端、第三端和第四端，数据写入模块130的控制端接入数据写入控制信号Sd，第一端接入数据信号Vdata，第二端与驱动晶体管DTFT的第一极电连接，第三端与驱动晶体管DTFT的第二极电连接，第四端与驱动晶体管DTFT的栅极电连接。数据写入模块130用于在数据写入阶段导通，将数据信号Vdata沿驱动晶体管DTFT的第一极、第二极、栅极的方向，写入驱动晶体管DTFT的栅极。
发光控制模块140包括第一控制端、第二控制端、第一输入端、第二输入端、第一输出端和第二输出端。发光控制模块140的第一控制端和第二控制端均接入发光控制信号EM，发光控制模块140中的一部分电路串联连接于第一电源信号VDD和驱动晶体管DTFT的第一极之间，另一部分电路串联连接于驱动晶体管DTFT的第二极和发光器件OLED的阳极之间。发光控制模块140用于在发光阶段导通，以向驱动晶体管DTFT的第一极提供电压，并提供驱动晶体管DTFT与发光器件OLED之间的通路，将驱动晶体管DTFT产生的驱动电流传输至发光器件OLED。其中，发光器件OLED的阴极接入第二电源信号VSS。
存储模块150包括第一端和第二端，存储模块150的第一端接入第一电源信号VDD，第二端与驱动晶体管DTFT的栅极电连接。存储模块150用于存储驱动晶体管DTFT栅极的电位，以确保在发光阶段驱动晶体管DTFT的栅极电位稳定，使驱动晶体管DTFT产生稳定的驱动电流。
需要说明的是，在上述各实施例中，驱动晶体管DTFT和第一晶体管M1可以设置为P型晶体管，也可以设置为N型晶体管。为了便于说明，以下，对驱动晶体管DTFT和第一晶体管M1为P型晶体管的情况下，像素电路的驱动过程进行说明。
图2为本发明实施例提供的一种像素电路的驱动时序示意图。结合图1和图2，该像素电路的驱动过程为：
初始化阶段T1，包括第一初始化阶段T11和第二初始化阶段T12。在第一初始化阶段T11，第一初始化控制信号S1为低电平，第二初始化控制信号S2、数据写入控制信号Sd和发光控制信号EM均为高电平。第一初始化控制信号S1控制第一初始化模块110(第一晶体管M1)导通，第二初始化控制信号S2控制第二初始化模块120断开，数据写入控制信号Sd控制数据写入模块130断开，发光控制信号EM控制发光控制模块140断开。这样，第一初始化控制信号S1在控制第一晶体管M1导通的同时，还通过第一晶体管M1初始化发光器件OLED的阳极，为发光器件OLED的阳极提供低电平，使上一帧处于不同工作状态的发光器件OLED的阳极强制复位。相比于现有技术中在第一晶体管M1的第一极接入参考电压信号的方案，本发明实施例无需为了保证第一晶体管M1导通而将参考电压信号设置为高于第一初始化控制信号S1的电位，使得第一初始化控制信号S1(栅极控制信号VGL)直接写入发光器件OLED阳极，可以向发光器件OLED的阳极提供更低的初始化电压，实现更好的初始化效果。
在第二初始化阶段T12，第二初始化控制信号S2为低电平，第一初始化控制信号S1、数据写入控制信号Sd和发光控制信号EM均为高电平。第一初始化控制信号S1控制第一初始化模块110(第一晶体管M1)断开，第二初始化控制信号S2控制第二初始化模块120导通，数据写入控制信号Sd控制数据写入模块130断开，发光控制信号EM控制发光控制模块140断开。这样，第一初始化电压信号Vref1通过第二初始化模块120初始化驱动晶体管DTFT的栅极，使在上一帧处于不同工作状态的驱动晶体管DTFT的栅极强制复位。其中，第一初始化电压信号Vref1为低电位，以保证清除上一帧显示在驱动晶体管DTFT上的残余电位，驱动晶体管DTFT的栅极电位由电容Cst保持，为接下来的数据写入做准备，保证在数据写入阶段T2，驱动晶体管DTFT导通。
数据写入阶段T2，数据写入控制信号Sd为低电平，第一初始化控制信号S1、第二初始化控制信号S2和发光控制信号EM均为高电平。第一初始化控制信号S1控制第一初始化模块110(第一晶体管M1)断开，第二初始化控制信号S2控制第二初始化模块120断开，数据写入控制信号Sd控制数据写入模块130导通，发光控制信号EM控制发光控制模块140断开。这样，数据信号Vdata经由驱动晶体管DTFT的源极和漏极写入驱动晶体管DTFT的栅极。直至驱动晶体管DTFT的栅极电压达到Vdata+Vth，驱动晶体管DTFT关闭；其中Vth为驱动晶体管DTFT的阈值电压。
发光阶段T3，发光控制信号EM为低电平，第一初始化控制信号S1、第二初始化控制信号S2和数据写入控制信号Sd均为高电平。第一初始化控制信号S1控制第一初始化模块110(第一晶体管M1)断开，第二初始化控制信号S2控制第二初始化模块120断开，数据写入控制信号Sd控制数据写入模块130断开，发光控制信号EM控制发光控制模块140导通。这样，驱动晶体管DTFT的第一极通过发光控制模块140施加第一电源信号VDD，从而产生驱动电流，并流入发光器件OLED的阳极，驱动发光器件OLED发光。此时，由于写入驱动晶体管DTFT的栅极电压为Vdata+Vth，驱动晶体管DTFT产生的驱动电流Ids为Ids＝(W/2L)μCox(Vdata+Vth-VDD-Vth)2＝(W/2L)μCox(VDD-Vdata)2，式中，W为沟道宽度，L为沟道长度，μ为电子迁移率，Cox为单位面积沟道电容。沟道宽度W、沟道长度L、电子迁移率μ和单位面积沟道电容Cox均可以认为是常数。由此可见，通过对栅极电压进行阈值补偿，得到栅极电压为Vdata+Vth，可以消除阈值电压Vth对驱动电流Ids的影响。
需要说明的是，上述各实施例示例性地给出了初始化阶段T1分为两个独立的初始化子阶段的情况，但不作为对本发明的限定，在其他实施方式中，两个初始化子阶段可以同时进行。
图3为本发明实施例提供的另一种像素电路的电路示意图。参见图3，在上述各实施例的基础上，本实施例对各模块的构成提供了一种可能的实现方式，可选地，第二初始化模块120包括第二晶体管M2，第二晶体管M2的栅极接入第二初始化控制信号S2，第二晶体管M2的第一极接入第一初始化电压信号Vref1，第二晶体管M2的第二极与驱动晶体管DTFT的栅极电连接。这样设置，电路结构简单，易于实现。可选地，第二晶体管M2与第一晶体管M1的沟道类型相同，均为P型晶体管，从而有利于第一晶体管M1和第二晶体管M2在同一道制作工艺中进行制作，简化制备工艺。
继续参见图3，在本发明的一种实施方式中，数据写入模块130包括第六晶体管M6和第七晶体管M7。其中，第六晶体管M6的栅极接入数据写入控制信号Sd，第六晶体管M6的第一极接入数据信号Vdata，第六晶体管M6的第二极与驱动晶体管DTFT的第一极电连接；第七晶体管M7的栅极接入数据写入控制信号Sd，第七晶体管M7的第一极与驱动晶体管DTFT的栅极电连接，第七晶体管M7的第二极与驱动晶体管DTFT的第二极电连接。可选地，第六晶体管M6和第七晶体管M7与上述各实施例中的晶体管的沟道类型相同，均为P型晶体管，以便在同一道制作工艺中进行制作，简化制备工艺。
继续参见图3，在本发明的一种实施方式中，发光控制模块140包括第四晶体管M4和第五晶体管M5。其中，第四晶体管M4的栅极接入发光控制信号EM，第四晶体管M4串联连接于第一电源信号VDD和驱动晶体管DTFT的第一极之间；第五晶体管M5的栅极接入发光控制信号EM，第五晶体管M5串联连接于驱动晶体管DTFT的第二极和发光器件OLED的阳极之间。可选地，第四晶体管M4和第五晶体管M5与上述各实施例中的晶体管的沟道类型相同，均为P型晶体管，以便在同一道制作工艺中进行制作，简化制备工艺。
继续参见图3，在本发明的一种实施方式中，存储模块150包括电容Cst。电容Cst的第一端接入第一电源信号VDD，电容Cst的第二端与驱动晶体管DTFT的栅极电连接。
综上，如图3所示的像素电路构成了7T1C结构，第一初始化控制信号S1可以为第一扫描信号，第二初始化控制信号S2可以为第二扫描信号，数据写入控制信号Sd可以为第三扫描信号，均由扫描驱动电路提供信号。下面对该像素电路的驱动过程进行说明。图3所示的像素电路仍可以采用图2所示的驱动时序，结合图2与图3，该像素电路的驱动过程包括：
初始化阶段T1，包括第一初始化阶段T11和第二初始化阶段T12。在第一初始化阶段T11，第一初始化控制信号S1为低电平，第二初始化控制信号S2、数据写入控制信号Sd和发光控制信号EM均为高电平。第一初始化控制信号S1控制第一晶体管M1导通，第二初始化控制信号S2控制第二晶体管M2断开，数据写入控制信号Sd控制第六晶体管M6和第七晶体管M7均断开，发光控制信号EM控制第四晶体管M4和第五晶体管M5均断开。这样，第一初始化控制信号S1在控制第一晶体管M1导通的同时，还通过第一晶体管M1的第一极和第二极传输至发光器件OLED的阳极，对发光器件OLED的阳极进行初始化，使在上一帧处于不同工作状态的发光器件OLED的阳极强制复位。该第一晶体管M1的连接方式使得第一初始化控制信号S1(栅极控制信号VGL)可以直接写入发光器件OLED阳极，相当于向发光器件OLED的阳极提供更低的初始化电压，以实现对发光器件OLED阳极的反向初始化，有利于提高对比度。
在第二初始化阶段T12，第二初始化控制信号S2为低电平，第一初始化控制信号S1、数据写入控制信号Sd和发光控制信号EM均为高电平。第一初始化控制信号S1控制第一晶体管M1断开，第二初始化控制信号S2控制第二晶体管M2导通，数据写入控制信号Sd控制第六晶体管M6和第七晶体管M7均断开，发光控制信号EM控制第四晶体管M4和第五晶体管M5均断开。这样，第一初始化电压信号Vref1通过第二晶体管M2的第一极和第二极传输至驱动晶体管DTFT的栅极，对驱动晶体管DTFT的栅极进行初始化，使在上一帧处于不同工作状态的驱动晶体管DTFT的栅极强制复位。其中，第一初始化电压信号Vref1为低电位(比如-7V、-10V或-14V)，以清除上一帧显示在驱动晶体管DTFT上的残余电位，保证在数据写入阶段T2，驱动晶体管DTFT导通。
数据写入阶段T2，数据写入控制信号Sd为低电平，第一初始化控制信号S1、第二初始化控制信号S2和发光控制信号EM均为高电平。第一初始化控制信号S1控制第一晶体管M1断开，第二初始化控制信号S2控制第二晶体管M2断开，数据写入控制信号Sd控制第六晶体管M6和第七晶体管M7均导通，发光控制信号EM控制第四晶体管M4和第五晶体管M5均断开。这样，数据信号Vdata经由第六晶体管M6的第一极、第六晶体管M6的第二极、驱动晶体管DTFT的第一极、驱动晶体管DTFT的第二极、第七晶体管M7的第二极和第七晶体管M7的第一极传输至驱动晶体管DTFT的栅极，从而将数据信号Vdata写入驱动晶体管DTFT的栅极，直至驱动晶体管DTFT的栅极电压达到Vdata+Vth，驱动晶体管DTFT关闭；其中，驱动晶体管DTFT的栅极电压由电容Cst进行储存。
发光阶段T3，发光控制信号EM为低电平，第一初始化控制信号S1、第二初始化控制信号S2和数据写入控制信号Sd均为高电平。第一初始化控制信号S1控制第一晶体管M1断开，第二初始化控制信号S2控制第二晶体管M2断开，数据写入控制信号Sd控制第六晶体管M6和第七晶体管M7均断开，发光控制信号EM控制第四晶体管M4和第五晶体管M5均导通。这样，发光控制模块140的导通提供了第一电源信号VDD、驱动晶体管DTFT和发光器件OLED之间的通路。第一电源信号VDD通过第四晶体管M4的第一极和第二极施加至驱动晶体管DTFT的第一极，使驱动晶体管DTFT产生驱动电流，驱动电流通过第五晶体管M5的第一极和第二极流入发光器件OLED的阳极，驱动发光器件OLED发光。
在上述各实施方式的基础上，可选地，第一初始化模块110中第一晶体管M1的设置方式有多种，下面就其中的几种进行说明。
继续参见图1，在一种实施方式中，可选地，第一晶体管M1为P型晶体管，第一晶体管M1的栅极与其第一极电连接。第一初始化控制信号S1为低电平有效。本实施方式中，第一初始化控制信号S1既用于控制第一晶体管M1导通，也用于初始化发光器件OLED的阳极。可以理解的是，第一初始化控制信号S1的电压越低，越有利于对发光器件OLED阳极初始化的效果；优选地，第一初始化控制信号S1的电压低于第二电源信号VSS。
图4为本发明实施例提供的又一种像素电路的电路示意图。参见图4，在另一种实施方式中，第一晶体管M1为N型晶体管，第一晶体管M1的栅极与其第二极电连接。第一初始化控制信号S1为低电平。与上述实施方式不同的是，第一初始化控制信号S1没有与第一晶体管M1的栅极电连接，第一晶体管M1的栅极连接至发光器件OLED的阳极。为了保证第一晶体管M1的导通，需要设置第一初始化控制信号S1的电压低于发光器件OLED的阳极电压，这样，既能够控制第一晶体管M1导通，又能够保证对发光器件OLED阳极初始化的效果。可以理解的是，如图4所示的像素电路仍可以采用如图2所示的驱动时序进行驱动，驱动过程与前述驱动过程类似，此处不再赘述。
图5为本发明实施例提供的又一种像素电路的电路示意图。参见图5，在上述各实施方式的基础上，可选地，该像素电路还包括：
阴极初始化模块170，以对发光器件OLED的阳极和阴极同时进行初始化，达到更好的初始化效果。阴极初始化模块170包括第一端、第二端、第三端和第四端；阴极初始化模块170的第一端接入第四初始化控制信号S4，第二端与发光器件OLED的阴极电连接，第三端接入发光控制信号EM，第四端接入第二电源信号VSS。示例性地，阴极初始化模块170包括：第八晶体管M8和第九晶体管M9。第八晶体管M8的设置方式与第一初始化模块110的设置方式相同。具体地，第八晶体管M8的第一极接入第四初始化控制信号S4；第八晶体管M8的第二极与第九晶体管M9的第二极电连接，并作为阴极初始化模块170的第二端；第八晶体管M8的栅极与第八晶体管M8的第一极或第二极电连接(图5中示例性地给出了第八晶体管M8为P型晶体管的情况，此时第八晶体管M8的栅极与其第一极电连接)；第九晶体管M9的栅极接入发光控制信号EM；第九晶体管M9的第一极接入第二电源信号VSS。
第八晶体管M8的作用模式与第一晶体管M1类似，此处不再赘述。第九晶体管M9的设置是因为，为了保证阴极初始化模块170能够对发光器件OLED的阴极进行初始化，需要在初始化阶段将发光器件OLED的阴极和第二电源信号VSS断开，由发光控制信号EM控制第九晶体管M9断开，可以有效切断发光器件OLED和第二电源信号VSS之间的通路。
综上，如图5所示的像素电路构成了9T1C结构。对于该像素电路的驱动过程，需要注意的是，在对发光器件OLED进行初始化时，发光器件OLED的阳极和阴极都是加载低电平进行初始化，为了保证初始化效果，加载在发光器件OLED阴极的第四初始化控制信号应高于加载在发光器件OLED阳极的第一初始化控制信号S1，以使发光器件OLED能够反向偏置，提升初始化效果。
在上述实施例的基础上，可选地，第一初始化控制信号S1、第二初始化控制信号S2或第三初始化控制信号S3复用为第四初始化控制信号S4，从而可以减少控制信号线的数量，有利于简化显示面板的布线；同时，减少控制信号线的数量还可以简化扫描驱动电路的设计，有利于显示面板的窄边框设计。
图6为本发明实施例提供的又一种像素电路的电路示意图。在上述各实施方式的基础上，可选的，本实施例在像素电路中增设了第三初始化模块160。参见图6，第三初始化模块160包括控制端、第一端和第二端；第三初始化模块160的控制端接入第三初始化控制信号S3，第三初始化模块160的第一端接入第二初始化电压信号Vref2，第三初始化模块160的第二端与驱动晶体管DTFT的第一极电连接；第三初始化模块160用于初始化驱动晶体管DTFT的第一极。
现有的像素电路在对驱动晶体管DTFT进行初始化时，通常是对其栅极进行初始化，将其源极置于浮置状态，由于驱动晶体管DTFT中存在寄生电容，仅对驱动晶体管DTFT的栅极进行复位时，源极电位也会跳变。由此导致的驱动晶体管DTFT复位不充分的问题，会导致显示面板存在残影现象。
而本实施例提供的像素电路，通过设置第二初始化模块120和第三初始化模块160，可以分别实现对驱动晶体管DTFT栅极和第一极的初始化，减少驱动晶体管的迟滞电压，完成对驱动晶体管的初始化，使在上一帧处于不同工作状态的驱动晶体管DTFT的栅极和源极强制复位，减小上一帧画面带来的影响，可以改善残影。
继续参见图6，在上述各实施方式的基础上，可选地，第三初始化模块160包括：第三晶体管M3；第三晶体管M3的栅极接入第三初始化控制信号S3，第三晶体管M3的第一极接入第二初始化电压信号Vref2，第三晶体管M3的第二极与驱动晶体管DTFT的第一极电连接。
综上，如图6所示的像素电路构成了8T1C结构，下面对该像素电路的驱动过程进行说明。图7为本发明实施例提供的又一种像素电路的驱动时序示意图。结合图6和图7，本实施例中像素电路的驱动过程中，在初始化阶段T1中增加了第三初始化阶段T13。
在第三初始化阶段T13，第三初始化控制信号S3为低电平，第一初始化控制信号S1、第二初始化控制信号S2、数据写入控制信号Sd和发光控制信号EM均为高电平。第一初始化控制信号S1控制第一晶体管M1断开，第二初始化控制信号S2控制第二晶体管M2断开，第三初始化控制信号S3控制第三晶体管M3导通，数据写入控制信号Sd控制第六晶体管M6和第七晶体管M7均断开，发光控制信号EM控制第四晶体管M4和第五晶体管M5均断开。这样，第二初始化电压信号Vref2通过第三晶体管M3的第一极和第二极传输至驱动晶体管DTFT的第一极，对驱动晶体管DTFT的第一极进行初始化，使在上一帧处于不同工作状态的驱动晶体管DTFT的第一极强制复位。
其他时间段第三初始化控制信号S3始终保持高电平，控制第三晶体管M3断开，不发挥作用。并且其他时间段其他信号的状态和前述各实施例中均相同，对于其他阶段像素电路的驱动过程可以参见上述各实施例，此处不再赘述。
上述实施例示例性地给出了第一初始化模块110、第二初始化模块120和第三初始化模块160在初始化阶段T1中的不同时间段进行初始化的方案，但并不作为对本发明的限定。可选地，第一初始化控制信号S1、第二初始化控制信号S2和第三初始化控制信号S3的有效时间可以有至少部分重叠。
在本发明的一种实施例中，可选地，第一初始化控制信号S1复用为第二初始化控制信号S2；和/或，第一初始化控制信号S1复用为第三初始化控制信号S3。这样设置，可以减少控制信号线的数量，有利于简化显示面板的布线；同时，减少控制信号线的数量还可以简化扫描驱动电路的设计，有利于显示面板的窄边框设计。可选地，数据写入控制信号Sd复用为第一初始化控制信号S1，由于第一初始化模块110只需要在发光阶段T3之前对发光器件OLED进行初始化，因此，发光器件OLED的初始化也可以与数据写入同时进行。
图8为本发明实施例提供的又一种像素电路的电路示意图。参见图8，在本发明的一种实施方式中，可选地，第一初始化控制信号S1复用为第二初始化控制信号S2，这样，该像素电路的驱动时序图如图9所示，具体驱动过程与前述实施例类似，这里不再赘述。图9中示例性地给出了第一初始化控制信号S1的有效时间先于第三初始化控制信号S3的情况，但不作为对本发明的限定。在其他实施例中，还可以设置第二初始化控制信号S2的有效时间先于第一初始化控制信号S1；或者，设置两个初始化控制信号至少有部分有效时间重叠。
图10为本发明实施例提供的又一种像素电路的电路示意图。参见图10，在本发明的一种实施方式中，可选地，第一初始化控制信号S1复用为第三初始化控制信号S3，这样，该像素电路的驱动时序图如图11所示，具体驱动过程与前述实施例类似，这里不再赘述。
图12为本发明实施例提供的又一种像素电路的电路示意图。参见图10，在本发明的一种实施方式中，可选地，第一初始化控制信号S1复用为第二初始化控制信号S2和第三初始化控制信号S3。这样，该像素电路的驱动时序图如图13所示，所有初始化动作均在同一时间(初始化阶段T1)内完成。有利于减少发光器件OLED发光前的准备时间，从而实现更高频率的刷新。由此可见，第一初始化控制信号S1可以是第一扫描信号，数据写入控制信号Sd可以是第二扫描信号，且第一扫描信号和第二扫描信号的脉冲宽度相同，上一级的第二扫描信号可以复用为下一级的第一扫描信号，与现有的7T1C像素电路相比，本发明实施例无需增加新的信号线，实用性更强。
图14为本发明实施例提供的又一种像素电路的电路示意图。参见图14，在本发明的一种实施方式中，可选地，第二初始化控制信号S2复用为第三初始化控制信号S3；数据写入控制信号Sd复用为第一初始化控制信号S1。这样，该像素电路的驱动时序图如图15所示，驱动晶体管DTFT的栅极和第一极的初始化化同时完成；发光器件OLED的初始化与驱动晶体管DTFT的栅极的数据写入同时完成。
继续参见图14，在上述各实施方式的基础上，可选地，第三晶体管M3的栅极和其第一极电连接，构成二极管连接方式。第三初始化控制信号S3复用为第二初始化电压信号。第三晶体管M3为P型晶体管，当第三晶体管M3的第二极电压高于第三初始化控制信号S3的电压时，第三晶体管M3导通，反之，第三晶体管M3断开。也就是说，第三初始化控制信号S3既用于控制第三晶体管M3导通，也用于对驱动晶体管DTFT第一极进行初始化，从而有利于减少信号线的数量，使像素电路结构简单，实用性更强，且有利于显示面板的布线。另外，对于第二初始化模块120，为了确保其可靠导通，需要设置第一初始化电压信号Vref1的电压大于或等于第二初始化控制信号S2，那么第一初始化电压信号Vref1的电压大于或等于第三初始化控制信号S3。进而可以得出，在对P型驱动晶体管DTFT进行初始化时，其第一极进行初始化的电压低于对其栅极进行初始化的电压，以保证驱动晶体管DTFT的栅源极电压Vgs大于或等于0，相当于对驱动晶体管DTFT进行反向偏压初始化，有利于使驱动晶体管DTFT实现充分复位，释放器件导通时TFT沟道界面被捕获的空穴，从而有效减小驱动晶体管DTFT的迟滞电压，有利于改善残影问题，提升显示面板的显示效果。
在本发明的一种实施例中，可选地，第一初始化电压信号Vref1复用为第二初始化电压信号Vref2。这样设置，无需另外设置第二初始化电压信号Vref2，有利于简化显示面板的布线。
需要说明的是，在上述各实施例中以驱动晶体管DTFT、第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7均为P型晶体管为例进行说明，并非对本发明的限定，在其他实施例中，还可以根据需要变更其中的部分或全部晶体管的为N型晶体管。
图16为本发明实施例提供的又一种像素电路的电路示意图。如图16所示，驱动晶体管DTFT、第二晶体管M2、第四晶体管M4、第五晶体管M5、第六晶体管M6和第七晶体管M7均为N型晶体管。图16中示例性地给出了第一晶体管M1为P型晶体管的情况，第一晶体管M1的栅极与其第一极电连接。在其他实施方式中，第一晶体管M1也可以替换成N型晶体管，其栅极与第二极电连接。
图17为本发明实施例提供的又一种像素电路的驱动时序示意图。由图17可以看出，由于对于N型晶体管，驱动信号为高电平有效，相比于像素电路均由P型晶体管构成时的驱动时序(图2)，图17中除第一初始化控制信号S1以外的各信号只是由低有效变成了高有效，各时间段并未改变，针对图16中的像素电路，其驱动过程与像素电路均由P型晶体管构成时类似，这里不再赘述。
需要说明的是，上述各实施例示例性地对7T1C结构和8T1C结构进行了说明，但并不作为对本发明的限定。例如，本发明实施例还提供了3T1C结构的像素电路，下面对此种情况进行说明。
图18为本发明实施例提供的又一种像素电路的电路示意图。如图18所示，该像素电路包括：驱动晶体管DTFT、发光器件OLED、第一初始化模块110、数据写入模块130和存储模块150。
此处以第一初始化模块110连接在发光器件OLED的阳极为例，进行说明。其中，第一初始化模块110包括第一晶体管M1，第一晶体管M1的栅极与第一极电连接，均接入第一初始化控制信号S1，第一晶体管M1的第二极与发光器件OLED的阳极电连接。数据写入模块130包括数据写入晶体管ST，数据写入晶体管ST的栅极接入数据写入控制信号Sd，第一极接入数据信号Vdata，第二极与驱动晶体管DTFT的栅极电连接。存储模块150包括电容Cst，电容Cst的第一端接入第一电源信号VDD，第二端与驱动晶体管DTFT的栅极电连接。
本实施方式提供的像素电路，在驱动过程中，只需保证第一初始化控制信号S1的有效时间早于数据写入控制信号Sd的有效时间即可。这是由于数据写入模块130仅由一个数据写入晶体管ST构成，数据信号Vdata通过数据写入晶体管ST写入驱动晶体管DTFT的栅极的时候，驱动晶体管DTFT导通并产生驱动电流，驱动发光器件OLED发光。因此，在发光器件OLED发光之间对其进行初始化，以保证初始化有效。
本发明实施例还提供了一种显示面板。图19为本发明实施例提供的一种显示面板的结构示意图。参见图19，该显示面板包括本发明任意实施例所提供的像素电路10，其技术原理和产生的效果类似，不再赘述。
继续参见图19，可选地，显示面板还包括多条第一初始化控制信号线20多条数据线30。第一初始化控制信号线20向像素电路10提供第一初始化控制信号，数据线30向像素电路10提供数据信号。
继续参见图19，可选地，显示面板还包括扫描驱动电路1，扫描驱动电路1位于显示面板的非显示区。多条第一初始化控制信号线20与扫描驱动电路1电连接，第一初始化控制信号由扫描驱动电路1提供。
本发明实施例还提供了一种像素电路的驱动方法，该驱动方法适用于本发明任意实施例所提供的像素电路，执行第一初始化控制信号控制第一初始化模块导通，以使第一初始化控制信号初始化发光器件的步骤。本发明实施例实现了对发光器件的初始化，完成对发光器件的复位，避免上一帧发光对本帧的影响。其中，通过第一初始化控制信号同时控制第一晶体管导通以及对发光器件进行初始化，从而减少了像素电路中的信号线的数量。另外，相比于现有技术中，采用参考电压对发光器件进行初始化的方案，本发明实施例能够以更低的电压对发光器件的阳极进行初始化，或者，以更高的电压对发光器件的阴极进行初始化，从而有效减小发光器件低灰阶时的发光亮度，有利于提高显示面板的对比度，提升显示效果。
图20为本发明实施例提供的一种像素电路的驱动方法的流程示意图。参见图20，该像素电路的驱动方法包括：
S110、第一初始化控制信号控制第一初始化模块导通，以使第一初始化控制信号初始化发光器件。
S120、第二初始化控制信号控制第二初始化模块导通，以使第一初始化电压信号初始化驱动晶体管的栅极。
上述两步骤(S110和S120)共同构成了驱动像素电路的初始化阶段。本实施方式给出的初始化顺序并不作为对本发明的限定，在实际应用时，上述各步骤的顺序可以根据实际需求进行调整或合并。可选地，初始化阶段还可以包括对驱动晶体管第一极进行初始化的步骤。
S130、数据写入控制信号控制数据写入模块导通，以将数据信号写入驱动晶体管的栅极。本步骤构成了驱动像素电路的数据写入阶段。
S140、发光控制信号控制发光控制模块导通，以使驱动晶体管产生驱动电流，驱动发光器件发光。本步骤构成了驱动像素电路的发光阶段。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (13)

1.一种像素电路，其特征在于，包括：
驱动晶体管，用于响应数据信号而产生驱动电流；
发光器件，所述发光器件与所述驱动晶体管串联连接，用于响应所述驱动电流而发光；
第一初始化模块，包括第一晶体管，所述第一晶体管的第一极接入第一初始化控制信号，所述第一晶体管的第二极与所述发光器件的阳极电连接，所述第一晶体管的栅极与所述第一晶体管的第一极或第二极电连接；所述第一初始化控制信号用于初始化所述发光器件的阳极；
所述像素电路还包括：阴极初始化模块，所述阴极初始化模块包括第一端、第二端、第三端和第四端；所述阴极初始化模块的第一端接入第四初始化控制信号，所述阴极初始化模块的第二端与所述发光器件的阴极电连接，所述阴极初始化模块的第三端接入发光控制信号，所述阴极初始化模块的第四端接入第二电源信号；
所述阴极初始化模块包括：第八晶体管和第九晶体管；所述第八晶体管的第一极接入第四初始化控制信号；所述第八晶体管的第二极与所述第九晶体管的第二极电连接，并作为所述阴极初始化模块的第二端；所述第八晶体管的栅极与所述第八晶体管的第一极或第二极电连接；所述第九晶体管的栅极接入所述发光控制信号；所述第九晶体管的第一极接入所述第二电源信号；所述第一初始化控制信号复用为所述第四初始化控制信号；在第一初始化阶段，所述第一初始化控制信号为低电平。
2.根据权利要求1所述的像素电路，其特征在于，所述第一晶体管为P型晶体管，所述第一晶体管的栅极与所述第一晶体管的第一极电连接；
或者，所述第一晶体管为N型晶体管，所述第一晶体管的栅极与所述第一晶体管的第二极电连接。
3.根据权利要求1所述的像素电路，其特征在于，所述驱动晶体管的第一极用于接入第一电源信号，所述驱动晶体管的第二极用于与所述发光器件电连接；
所述像素电路还包括：
第二初始化模块，包括控制端、第一端和第二端；所述第二初始化模块的控制端接入第二初始化控制信号，所述第二初始化模块的第一端接入第一初始化电压信号，所述第二初始化模块的第二端与所述驱动晶体管的栅极电连接；所述第二初始化模块用于初始化所述驱动晶体管的栅极；
第三初始化模块，包括控制端、第一端和第二端；所述第三初始化模块的控制端接入第三初始化控制信号，所述第三初始化模块的第一端接入第二初始化电压信号，所述第三初始化模块的第二端与所述驱动晶体管的第一极电连接；所述第三初始化模块用于初始化所述驱动晶体管的第一极。
4.根据权利要求3所述的像素电路，其特征在于，所述第二初始化模块包括：第二晶体管；所述第二晶体管的栅极接入第二初始化控制信号，所述第二晶体管的第一极接入第一初始化电压信号，所述第二晶体管的第二极与所述驱动晶体管的栅极电连接；
所述第三初始化模块包括：第三晶体管；所述第三晶体管的栅极接入第三初始化控制信号，所述第三晶体管的第一极接入第二初始化电压信号，所述第三晶体管的第二极与所述驱动晶体管的第一极电连接。
5.根据权利要求4所述的像素电路，其特征在于，所述第三晶体管的栅极和所述第三晶体管的第一极或第二极电连接，所述第三初始化控制信号复用为所述第二初始化电压信号。
6.根据权利要求5所述的像素电路，其特征在于，所述第三晶体管为P型晶体管，所述第三晶体管的栅极与所述第三晶体管的第一极电连接。
7.根据权利要求4所述的像素电路，其特征在于，所述第一初始化控制信号复用为所述第二初始化控制信号；
和/或，所述第一初始化控制信号复用为所述第三初始化控制信号。
8.根据权利要求1所述的像素电路，其特征在于，还包括：发光控制模块；所述发光控制模块包括第四晶体管和第五晶体管；
所述第四晶体管的栅极接入发光控制信号，所述第四晶体管串联连接于第一电源信号和所述驱动晶体管的第一极之间；
所述第五晶体管的栅极接入所述发光控制信号，所述第五晶体管串联连接于所述驱动晶体管的第二极和所述发光器件的阳极之间。
9.根据权利要求8所述的像素电路，其特征在于，所述像素电路还包括：存储模块，所述存储模块包括第一端和第二端；所述存储模块的第一端接入所述第一电源信号；所述存储模块的第二端与所述驱动晶体管的栅极电连接。
10.根据权利要求9所述的像素电路，其特征在于，所述存储模块包括：电容，所述电容的第一端接入所述第一电源信号，所述电容的第二端与所述驱动晶体管的栅极电连接。
11.根据权利要求1所述的像素电路，其特征在于，还包括：数据写入模块；所述数据写入模块包括第六晶体管和第七晶体管；
所述第六晶体管的栅极接入数据写入控制信号，所述第六晶体管的第一极接入数据信号，所述第六晶体管的第二极与所述驱动晶体管的第一极电连接；
所述第七晶体管的栅极接入所述数据写入控制信号，所述第七晶体管的第一极与所述驱动晶体管的栅极电连接，所述第七晶体管的第二极与所述驱动晶体管的第二极电连接。
12.一种显示面板，其特征在于，包括权利要求1-11任一项所述的像素电路。
13.一种像素电路的驱动方法，其特征在于，所述像素电路包括：驱动晶体管、发光器件和第一初始化模块；所述第一初始化模块，包括第一晶体管，所述第一晶体管的栅极与所述第一晶体管的第一极电连接，所述第一晶体管的第一极接入第一初始化控制信号，所述第一晶体管的第二极与所述发光器件电连接；所述第一初始化控制信号用于初始化所述发光器件；所述像素电路还包括：阴极初始化模块，所述阴极初始化模块包括第一端、第二端、第三端和第四端；所述阴极初始化模块的第一端接入第四初始化控制信号，所述阴极初始化模块的第二端与所述发光器件的阴极电连接，所述阴极初始化模块的第三端接入发光控制信号，所述阴极初始化模块的第四端接入第二电源信号；所述阴极初始化模块包括：第八晶体管和第九晶体管；所述第八晶体管的第一极接入第四初始化控制信号；所述第八晶体管的第二极与所述第九晶体管的第二极电连接，并作为所述阴极初始化模块的第二端；所述第八晶体管的栅极与所述第八晶体管的第一极或第二极电连接；所述第九晶体管的栅极接入所述发光控制信号；所述第九晶体管的第一极接入所述第二电源信号；所述第一初始化控制信号复用为所述第四初始化控制信号；
所述像素电路的驱动方法包括：
所述第一初始化控制信号控制所述第一初始化模块导通，以使所述第一初始化控制信号初始化所述发光器件；在第一初始化阶段，所述第一初始化控制信号为低电平。
CN202110209332.0A 2021-02-24 2021-02-24 像素电路及其驱动方法、显示面板 Active CN112908245B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110209332.0A CN112908245B (zh) 2021-02-24 2021-02-24 像素电路及其驱动方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110209332.0A CN112908245B (zh) 2021-02-24 2021-02-24 像素电路及其驱动方法、显示面板

Publications (2)

Publication Number Publication Date
CN112908245A CN112908245A (zh) 2021-06-04
CN112908245B true CN112908245B (zh) 2022-09-23

Family

ID=76107151

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110209332.0A Active CN112908245B (zh) 2021-02-24 2021-02-24 像素电路及其驱动方法、显示面板

Country Status (1)

Country Link
CN (1) CN112908245B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023044678A1 (zh) * 2021-09-23 2023-03-30 京东方科技集团股份有限公司 显示基板和显示装置
CN113763881B (zh) * 2021-09-30 2024-03-26 合肥维信诺科技有限公司 显示装置及其驱动方法
CN117897761A (zh) * 2022-06-29 2024-04-16 京东方科技集团股份有限公司 像素电路、驱动方法和显示装置
US20240274073A1 (en) * 2022-06-30 2024-08-15 Boe Technology Group Co., Ltd. Pixel driving circuit, control method thereof, and display device
CN118871975A (zh) * 2023-02-27 2024-10-29 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104715718A (zh) * 2013-12-11 2015-06-17 乐金显示有限公司 显示装置的像素电路、有机发光显示装置及其驱动方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104751777B (zh) * 2013-12-31 2017-10-17 昆山工研院新型平板显示技术中心有限公司 像素电路、像素及包括该像素的amoled显示装置及其驱动方法
KR102417120B1 (ko) * 2015-01-21 2022-07-06 삼성디스플레이 주식회사 유기발광표시장치
CN104575389A (zh) * 2015-01-29 2015-04-29 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
CN105243986A (zh) * 2015-11-12 2016-01-13 京东方科技集团股份有限公司 像素补偿电路及其驱动方法、阵列基板以及显示装置
CN205541822U (zh) * 2016-04-06 2016-08-31 京东方科技集团股份有限公司 像素电路、阵列基板、显示面板和显示装置
CN105679236B (zh) * 2016-04-06 2018-11-30 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN106409229A (zh) * 2016-10-24 2017-02-15 昆山国显光电有限公司 像素电路及其驱动方法和有源矩阵有机发光显示器
CN106652903B (zh) * 2017-03-03 2018-10-23 京东方科技集团股份有限公司 一种oled像素电路及其驱动方法、显示装置
CN107452331B (zh) * 2017-08-25 2023-12-05 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN107945737B (zh) * 2017-11-27 2020-01-31 合肥京东方光电科技有限公司 像素补偿电路、其驱动方法、显示面板及显示装置
CN107833559B (zh) * 2017-12-08 2023-11-28 合肥京东方光电科技有限公司 像素驱动电路、有机发光显示面板及像素驱动方法
CN107993612A (zh) * 2017-12-21 2018-05-04 信利（惠州）智能显示有限公司 一种amoled像素驱动电路及像素驱动方法
CN108962138B (zh) * 2018-04-04 2020-10-23 信利（惠州）智能显示有限公司 像素电路的驱动方法
CN110520922B (zh) * 2018-09-20 2021-08-24 京东方科技集团股份有限公司 显示驱动电路、方法、以及显示设备
CN110060637B (zh) * 2019-05-28 2022-02-01 京东方科技集团股份有限公司 像素驱动电路、驱动方法、显示面板及显示装置
CN111105749B (zh) * 2020-01-15 2022-10-25 京东方科技集团股份有限公司 像素电路、像素驱动方法和显示装置
CN111354314A (zh) * 2020-03-16 2020-06-30 昆山国显光电有限公司 像素电路、像素电路的驱动方法和显示面板
CN111243515A (zh) * 2020-03-19 2020-06-05 昆山国显光电有限公司 像素电路、显示面板和像素电路的驱动方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104715718A (zh) * 2013-12-11 2015-06-17 乐金显示有限公司 显示装置的像素电路、有机发光显示装置及其驱动方法

Also Published As

Publication number Publication date
CN112908245A (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
CN113838421B (zh) 像素电路及其驱动方法、显示面板
CN112908245B (zh) 像素电路及其驱动方法、显示面板
CN112908246A (zh) 像素电路及其驱动方法、显示面板
TWI498873B (zh) 有機發光二極體電路及其驅動方法
CN104751777B (zh) 像素电路、像素及包括该像素的amoled显示装置及其驱动方法
WO2019201171A1 (zh) 像素电路、显示面板和显示装置及其驱动方法
JP6142178B2 (ja) 表示装置および駆動方法
CN112382235A (zh) 一种像素电路及其控制方法、显示面板
CN111696473B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN109754757B (zh) 像素驱动电路、显示装置及像素驱动方法
CN111462694A (zh) 像素电路及其驱动方法、显示面板
US9633598B2 (en) Pixel circuit and driving method thereof
CN113539184A (zh) 像素电路及其驱动方法、显示面板
CN113744683B (zh) 像素电路、驱动方法和显示装置
CN114005400A (zh) 像素电路和显示面板
CN114495822A (zh) 像素电路及其驱动方法和显示面板
CN111276102B (zh) 一种像素电路及其驱动方法、显示装置
CN113593481B (zh) 显示面板及其驱动方法
CN112908267B (zh) 像素电路及驱动方法、显示装置
CN112289269A (zh) 一种像素电路及其控制方法和显示面板
CN111243515A (zh) 像素电路、显示面板和像素电路的驱动方法
JP2006251453A (ja) アクティブマトリクス型表示装置及びその駆動方法
JP2005157275A (ja) フラットパネルディスプレイ装置
CN115565493A (zh) 一种像素驱动电路及其驱动方法、显示装置
CN114999401A (zh) 像素驱动电路及其驱动方法、显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant