CN110993623A - 阵列基板、显示面板及阵列基板的制作方法 - Google Patents
阵列基板、显示面板及阵列基板的制作方法 Download PDFInfo
- Publication number
- CN110993623A CN110993623A CN201911291295.1A CN201911291295A CN110993623A CN 110993623 A CN110993623 A CN 110993623A CN 201911291295 A CN201911291295 A CN 201911291295A CN 110993623 A CN110993623 A CN 110993623A
- Authority
- CN
- China
- Prior art keywords
- layer
- manufacturing
- metal layer
- hole
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 60
- 239000000758 substrate Substances 0.000 title claims abstract description 54
- 229910052751 metal Inorganic materials 0.000 claims abstract description 104
- 239000002184 metal Substances 0.000 claims abstract description 104
- 238000002161 passivation Methods 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本申请公开了一种阵列基板、显示面板及阵列基板的制作方法。所述阵列基板设有行驱动区，在所述行驱动区包括第一金属层、栅极绝缘层以及第二金属层；所述栅极绝缘层位于所述第一金属层上，所述栅极绝缘层设有通孔；所述第二金属层位于所述栅极绝缘层上，且延伸至所述第一通孔内侧壁及与所述通孔对应的第一金属层的表面。本申请通过所述第一金属层与所述第二金属层直接接触降低了阻抗，从而不易发生孔烧伤异常，提高面板良率及面板可靠性；并且可相对减少所述栅极绝缘层上的通孔数量，减轻了所述行驱动区电路空间限制，有利于实现窄边框。
Description
技术领域
本申请涉及移动通信技术领域，尤其涉及移动设备技术领域，具体涉及一种阵列基板、显示面板及阵列基板的制作方法。
背景技术
目前阵列基板行驱动(GOA)电路设计已普遍化，图1为现有的一种阵列基板的结构示意图，在行驱动区域的阵列基板90包括层叠设置的第一金属层91、栅极绝缘层92、第二金属层93、钝化层94和导电层95。为实现第一金属层91与第二金属层93导通传输电信号，通常需要设置相离的第一过孔96和第二过孔97并用导电层95覆盖以导通第一金属层91与第二金属层93实现信号转接，所述第一过孔96和第二过孔97也称为深浅孔。
如图2所示，为图1在深浅孔处的俯视图，并结合图1可知，其具体为在第一金属层91上设置第一过孔96，第一过孔96贯穿钝化层94和栅极绝缘层92；在第二金属层93上设置第二过孔97，第二过孔97贯穿钝化层94；再设置导电层95通过连通第一过孔96和第二过孔97将第一金属层91与第二金属层93导通。
如图3所示，为制作图1、图2所示阵列基板的流程图。制作阵列基板90的步骤包括：S11、制作第一金属层91；S12、制作栅极绝缘层92；S13、制作第二金属层93并图形化处理；S14、制作钝化层94；S15、制作导电层95。其中制作栅极绝缘层92时通过全铺方式制作，不进行图形化处理。
由于导电层95的材质为氧化铟锡，导电层95与第一金属层91或第二金属层93之间接触阻抗大，而时钟信号(CK)等线路电压高，易出现在第一过孔96和第二过孔97处烧伤，从而导致水平线不良或其他显示不良。
因此，需要设计一种新的阵列基板、显示面板及阵列基板的制作方法，来解决现有技术中的问题。
发明内容
本申请实施例提供一种阵列基板、显示面板及阵列基板的制作方法，通过改善深浅孔过孔技术，可解决深浅孔处导电层接触阻抗大的问题，进而能降低深浅孔处第一金属层与第二金属层的接触电阻、提高产品良率、提高显示质量。
本申请实施例提供一种阵列基板，设有行驱动区，在所述行驱动区包括第一金属层、栅极绝缘层以及第二金属层；所述栅极绝缘层位于所述第一金属层上，所述栅极绝缘层设有通孔；所述第二金属层位于所述栅极绝缘层上，且延伸至所述第一通孔内侧壁及与所述第一通孔对应的第一金属层的表面。通过所述第一金属层与所述第二金属层直接接触降低了阻抗，从而不易发生孔烧伤异常，提高面板良率及面板可靠性；并且可相对减少所述栅极绝缘层上的通孔数量，减轻了所述行驱动区电路空间限制，有利于实现窄边框。
进一步地，所述第一通孔内侧壁与所述第一金属层的表面形成的夹角为120°-160°。
进一步地，所述第二金属层上设有第二通孔，所述第二通孔与所述第一通孔相对设置，所述第二通孔的尺寸小于所述第一通孔的尺寸。
进一步地，所述阵列基板还包括钝化层，位于所述第二金属层上。
进一步地，所述阵列基板还包括导电层，位于所述钝化层上。
进一步地，所述导电层的材质包括氧化铟锡。
进一步地，所述第一金属层或所述第二金属层的材料为铜、铝、钼中的一种或几种的堆叠组合。
进一步地，所述栅极绝缘层的材料为氧化硅、氮化硅、或二者的组合。
进一步地，所述钝化层的材料为氧化硅、氮化硅、或二者的组合。
本申请实施例还提供一种显示面板，包括所述阵列基板。
本申请实施例还提供一种阵列基板的制作方法，包括步骤：
制作第一金属层，在一玻璃基底上制作所述第一金属层；
制作栅极绝缘层，在所述第一金属层上表面制作所述栅极绝缘层并使用掩膜板对所述栅极绝缘层图形化形成通孔；以及
制作第二金属层，在所述栅极绝缘层上表面制作所述第二金属层并图形化处理；所述二金属层位于所述栅极绝缘层上，且延伸至所述第一通孔内侧壁及与所述第一通孔对应的第一金属层的表面。
进一步地，制作栅极绝缘层的步骤具体包括：
制作光阻层，在所述栅极绝缘层上制作所述光阻层；
设置掩膜板，在所述光阻层上方设置掩膜板，所述掩膜板包括透光孔；
曝光显影蚀刻，所述光阻层经曝光显影蚀刻后形成与所述透光孔相对应的所述蚀刻孔，所述蚀刻孔裸露所述栅极绝缘层；
蚀刻第一通孔步骤，在对应所述蚀刻孔位置蚀刻所述栅极绝缘层形成第一通孔；以及
去除光阻层步骤，去除剩余的所述光阻层。
进一步地，在所述制作第二金属层步骤之后还包括：
制作钝化层，在所述栅极绝缘层上制作所述钝化层，所述钝化层覆盖所述第二金属层。
进一步地，在所述制作钝化层步骤之后还包括：
制作导电层，在所述钝化层上制作所述导电层。
本申请实施例提供的阵列基板、显示面板及阵列基板的制作方法，通过改善深浅孔过孔结构，将所述第一金属层与所述第二金属层直接接触降低了阻抗，从而不易发生孔烧伤异常，提高面板良率及面板可靠性；并且可相对减少所述栅极绝缘层上的通孔数量，减轻了所述行驱动区电路空间限制，有利于实现窄边框，可解决深浅孔处导电层接触阻抗大的问题，进而能降低深浅孔处第一金属层与第二金属层的接触电阻、提高产品良率、提高显示质量。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为现有的一种阵列基板的结构示意图；
图2为图1在深浅孔处的俯视图；
图3为现有的所述阵列基板的制作方法的流程图；
图4为本发明实施例中的阵列基板的结构示意图；
图5为本发明实施例中的阵列基板的俯视图；
图6为本申请实施例提供的阵列基板的制作方法的流程图。
图7为图6中制作栅极绝缘层步骤的流程图。
图中部件标识如下：
1、第一金属层，2、栅极绝缘层，3、第二金属层，
4、钝化层，5、导电层，10、阵列基板，
21、第一通孔，31、第二通孔。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
具体的，请参阅图4、图5所示，本申请实施例提供一种阵列基板10，设有行驱动区，在所述行驱动区包括第一金属层1、栅极绝缘层2以及第二金属层3；所述栅极绝缘层2位于所述第一金属层1上，所述栅极绝缘层2设有第一通孔21；所述第二金属层3位于所述栅极绝缘层2上，且延伸至所述第一通孔21内侧壁及与所述第一通孔21对应的第一金属层1的表面。亦即所述第二金属层3穿过第一通孔21与所述第一金属层1电性连接。
本实施例通过所述第一金属层1与所述第二金属层3直接接触降低了阻抗，从而不易发生孔烧伤异常，提高面板良率及面板可靠性；并且可相对减少所述栅极绝缘层2上的第一通孔21数量，减轻了所述行驱动区电路空间限制，有利于实现窄边框。
本申请实施例中，所述第一通孔21通过使用掩膜板对所述栅极绝缘层2图形化的方式形成。如图5所示，所述第一通孔21的俯视图呈矩形。
本申请实施例中，所述第一通孔21内侧壁与所述第一金属层1的表面形成的夹角为120°-160°。如图4所示，所述第一通孔21的截面图呈倒梯形，优选为等腰梯形。
本申请实施例中，所述第二金属层3上设有第二通孔31，所述第二通孔31与所述第一通孔21相对设置，所述第二通孔31的尺寸小于所述第一通孔21的尺寸。
本申请实施例中，所述阵列基板10还包括钝化层4，位于所述第二金属层3上。
本申请实施例中，所述阵列基板10还包括导电层5，位于所述钝化层4上。
本申请实施例中，所述导电层5的材质包括氧化铟锡。
本申请实施例中，所述第一金属层1或所述第二金属层3的材料为铜、铝、钼中的一种或几种的堆叠组合。本实施例通过所述第一金属层与所述第二金属层直接接触降低了阻抗，从而不易发生孔烧伤异常，提高面板良率及面板可靠性，并且所述第一金属层1与所述第二金属层3优选为同一材质有利于降低阻抗。
本申请实施例中，所述栅极绝缘层2的材料为氧化硅、氮化硅、或二者的组合。
本申请实施例中，所述钝化层4的材料为氧化硅、氮化硅、或二者的组合。
本申请实施例还提供一种显示面板，包括所述阵列基板10。
请参阅图6所示，本申请实施例还提供一种阵列基板10的制作方法，包括步骤：
S1、制作第一金属层1，在一玻璃基底上制作所述第一金属层1；
S2、制作栅极绝缘层2，在所述第一金属层1上表面制作所述栅极绝缘层2并使用掩膜板对所述栅极绝缘层2图形化形成第一通孔21；以及
S3、制作第二金属层3，在所述栅极绝缘层2上表面制作所述第二金属层3并图形化处理；所述第二金属层3位于所述栅极绝缘层2上，且延伸至所述第一通孔21内侧壁及与所述第一通孔21对应的第一金属层1的表面。
在所述第二金属层3上形成第二通孔31，所述第二通孔31与所述第一通孔21相对设置，所述第二通孔31的尺寸小于所述第一通孔21的尺寸。
其中，所述第一金属层1或所述第二金属层3的材料为铜、铝、钼中的一种或几种的堆叠组合；所述栅极绝缘层2的材料为氧化硅、氮化硅、或二者的组合。本实施例通过所述第一金属层与所述第二金属层直接接触降低了阻抗，从而不易发生孔烧伤异常，提高面板良率及面板可靠性，并且所述第一金属层1与所述第二金属层3优选为同一材质有利于降低阻抗。
请参阅图7所示，本申请实施例中，制作栅极绝缘层2的步骤S2具体包括：
S21、制作光阻层，在所述栅极绝缘层2上制作所述光阻层；
S22、设置掩膜板，在所述光阻层上方设置掩膜板，所述掩膜板包括透光孔；
S23、曝光显影蚀刻，所述光阻层经曝光显影蚀刻后形成与所述透光孔相对应的所述蚀刻孔，所述蚀刻孔裸露所述栅极绝缘层2；
S24、蚀刻第一通孔21步骤，在对应所述蚀刻孔位置蚀刻所述栅极绝缘层2形成第一通孔21；以及
S25、去除光阻层步骤，去除剩余的所述光阻层。
在图3所示现有的所述阵列基板的制作方法中使用4道掩膜板工艺，在本申请实施例图7中通过在现有的4道掩膜板工艺基础上增加一道栅极绝缘层掩膜板，实现所述栅极绝缘层2图形化形成所述第一通孔21。
请参阅图6所示，本申请实施例中，在所述制作第二金属层3步骤S3之后还包括：
S4、制作钝化层4，在所述栅极绝缘层2上制作所述钝化层4，所述钝化层4覆盖所述第二金属层3。所述钝化层4的材料为氧化硅、氮化硅、或二者的组合。
请参阅图6所示，本申请实施例中，在所述制作钝化层4步骤S4之后还包括：
S5、制作导电层5，在所述钝化层4上制作所述导电层5。所述导电层5的材质包括氧化铟锡。
本申请实施例提供的阵列基板10、显示面板及阵列基板10的制作方法，通过改善深浅孔过孔结构，将所述第一金属层1与所述第二金属层3直接接触降低了阻抗，从而不易发生孔烧伤异常，提高面板良率及面板可靠性；并且可相对减少所述栅极绝缘层2上的第一通孔21数量，减轻了所述行驱动区电路空间限制，有利于实现窄边框，可解决深浅孔处导电层5接触阻抗大的问题，进而能降低深浅孔处第一金属层1与第二金属层3的接触电阻、提高产品良率、提高显示质量。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板10、显示面板及阵列基板10的制作方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板，设有行驱动区，其特征在于，在所述行驱动区包括：
第一金属层；
栅极绝缘层，位于所述第一金属层上，所述栅极绝缘层设有第一通孔；以及
第二金属层，位于所述栅极绝缘层上，且延伸至所述第一通孔内侧壁及与所述第一通孔对应的第一金属层的表面。
2.如权利要求1所述的阵列基板，其特征在于，所述第一通孔内侧壁与所述第一金属层的表面形成的夹角为120°-160°。
3.根据权利要求1所述的阵列基板，其特征在于，所述第二金属层上设有第二通孔，所述第二通孔与所述第一通孔相对设置，所述第二通孔的尺寸小于所述第一通孔的尺寸。
4.根据权利要求1所述的阵列基板，其特征在于，还包括：
钝化层，位于所述第二金属层上。
5.根据权利要求4所述的阵列基板，其特征在于，还包括：
导电层，位于所述钝化层上。
6.一种显示面板，包括权利要求1-5任一项所述的阵列基板。
7.一种阵列基板的制作方法，包括步骤：
制作第一金属层，在一玻璃基底上制作所述第一金属层；
制作栅极绝缘层，在所述第一金属层上表面制作栅极绝缘层并使用掩膜板对所述栅极绝缘层图形化形成第一通孔；以及
制作第二金属层，在所述栅极绝缘层上表面制作所述第二金属层并图形化处理；所述二金属层位于所述栅极绝缘层上，且延伸至所述第一通孔内侧壁及与所述第一通孔对应的第一金属层的表面。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，制作栅极绝缘层的步骤具体包括：
制作光阻层，在所述栅极绝缘层上制作所述光阻层；
设置掩膜板，在所述光阻层上方设置掩膜板，所述掩膜板包括透光孔；
曝光显影蚀刻，所述光阻层经曝光显影蚀刻后形成与所述透光孔相对应的所述蚀刻孔，所述蚀刻孔裸露所述栅极绝缘层；
蚀刻第一通孔步骤，在对应所述蚀刻孔位置蚀刻所述栅极绝缘层形成第一通孔；以及
去除光阻层步骤，去除剩余的所述光阻层。
9.根据权利要求7所述的阵列基板的制作方法，其特征在于，在所述制作第二金属层步骤之后还包括：
制作钝化层，在所述栅极绝缘层上制作所述钝化层，所述钝化层覆盖所述第二金属层。
10.根据权利要求9所述的阵列基板的制作方法，其特征在于，在所述制作钝化层步骤之后还包括：
制作导电层，在所述钝化层上制作所述导电层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911291295.1A CN110993623A (zh) | 2019-12-16 | 2019-12-16 | 阵列基板、显示面板及阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911291295.1A CN110993623A (zh) | 2019-12-16 | 2019-12-16 | 阵列基板、显示面板及阵列基板的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110993623A true CN110993623A (zh) | 2020-04-10 |
Family
ID=70093795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911291295.1A Pending CN110993623A (zh) | 2019-12-16 | 2019-12-16 | 阵列基板、显示面板及阵列基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110993623A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114171516A (zh) * | 2021-12-08 | 2022-03-11 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制作方法以及阵列基板、显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103474435A (zh) * | 2013-09-17 | 2013-12-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法 |
| CN104576659A (zh) * | 2015-02-09 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN105206567A (zh) * | 2015-10-10 | 2015-12-30 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
| US20160126241A1 (en) * | 2014-10-29 | 2016-05-05 | Carolyn Rae Ellinger | Enhancement-depletion mode inverter with two transistor architectures |
-
2019
- 2019-12-16 CN CN201911291295.1A patent/CN110993623A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103474435A (zh) * | 2013-09-17 | 2013-12-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法 |
| US20160126241A1 (en) * | 2014-10-29 | 2016-05-05 | Carolyn Rae Ellinger | Enhancement-depletion mode inverter with two transistor architectures |
| CN104576659A (zh) * | 2015-02-09 | 2015-04-29 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN105206567A (zh) * | 2015-10-10 | 2015-12-30 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114171516A (zh) * | 2021-12-08 | 2022-03-11 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制作方法以及阵列基板、显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10573595B2 (en) | Array substrate, fabricating method thereof, and display device | |
| EP3088951B1 (en) | Array substrate, preparation method thereof, motherboard comprising array substrate and display apparatus | |
| JP6521534B2 (ja) | 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 | |
| CN111312742B (zh) | 背光模组及其制备方法、显示装置 | |
| JP5706510B2 (ja) | 液晶表示装置用のアレイ基板及びその製造方法 | |
| KR19990070487A (ko) | 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 액정 표시 장치 | |
| US12108636B2 (en) | OLED display panel and manufacturing method thereof | |
| CN103219284B (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
| US10134770B2 (en) | Preparation method of conductive via hole structure, array substrate and display device | |
| CN110993564A (zh) | 阵列基板的制作方法、阵列基板及显示装置 | |
| US11581386B2 (en) | Display panel and display device | |
| CN110993623A (zh) | 阵列基板、显示面板及阵列基板的制作方法 | |
| KR101835525B1 (ko) | 표시 장치 및 그 제조 방법 | |
| JP2009276765A (ja) | 薄膜トランジスターにおけるマザーボードのテストラインおよびその製造方法 | |
| KR102066623B1 (ko) | 표시 기판 및 표시 기판의 제조 방법 | |
| US6806933B2 (en) | Array substrate with multi-layer electrode line | |
| JP2007114360A (ja) | 薄膜トランジスタを備えた液晶表示装置及びその製造方法 | |
| US9153603B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
| US10126610B2 (en) | Array substrate, manufacturing method thereof and display device | |
| US9679924B2 (en) | Array substrate and manufacturing method thereof, display device | |
| CN114335018A (zh) | 一种显示面板的制备方法及显示面板 | |
| CN112018087B (zh) | 显示面板及其制备方法 | |
| CN110504292B (zh) | 阵列基板、显示面板及显示装置 | |
| CN112363354A (zh) | 阵列基板及显示面板 | |
| US20140168592A1 (en) | Bonding pad of array substrate, method for producing the same, array substrate, and liquid crystal display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200410 |
|
| RJ01 | Rejection of invention patent application after publication |